CN102203840A - 电路基板、显示面板和显示装置 - Google Patents

电路基板、显示面板和显示装置 Download PDF

Info

Publication number
CN102203840A
CN102203840A CN200980143641.XA CN200980143641A CN102203840A CN 102203840 A CN102203840 A CN 102203840A CN 200980143641 A CN200980143641 A CN 200980143641A CN 102203840 A CN102203840 A CN 102203840A
Authority
CN
China
Prior art keywords
distribution
circuit substrate
external connection
contact hole
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980143641.XA
Other languages
English (en)
Inventor
森胁弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102203840A publication Critical patent/CN102203840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供能够防止配线(115)和外部连接端子(116)之间的接触不良，并且使得显示装置的窄边框化的电路基板。本发明是一种电路基板，其在基板(110)上依次配置有配线(115)、绝缘膜(114)和外部连接端子(116)，上述电路基板，在外部连接端子(116)上，具有含有导电粒子(117b)的各向异性导电膜(117)，上述外部连接端子(116)，通过形成在绝缘膜(114)上的至少一个接触孔(118)，与配线(115)连接，在俯视时，形成与特定的外部连接端子(116)连接的一个以上接触孔(118)的区域的从一端到另一端的长度，比导电粒子(117b)的直径大。

Description

电路基板、显示面板和显示装置
技术领域
本发明涉及电路基板、显示面板和显示装置。更具体地说，涉及适于进行显示装置的窄边框化的电路基板、具有该电路基板的显示面板和显示装置。
背景技术
随着近年来的高度信息化，液晶显示器(LCD)、等离子体显示器(PDP)、无机电致发光(无机EL)显示器、有机电致发光(有机EL)显示器等平板显示器的市场扩大，开发繁盛。
安装了这些平板显示器的便携式电话、PDA等便携式电子设备，要求进一步的小型化和轻量化，随之有谋求显示区域周围(边框区域)的小型化，即窄边框化的倾向。
另外，在现有的显示装置中，采取了在构成显示面板的基板的边框区域中安装驱动电路(驱动电路)等驱动所需周边电路的方式。与之相对地，近年来，为了使得成本降低、薄型化等，在基板的边框区域中安装组进了周边电路的全单片型电路基板的显示装置的开发正在进行中。
作为现有的显示装置，例如，公开有一种显示装置，其具有：对驱动扫描线的扫描线驱动电路供电的共同配线和对驱动信号线的信号线驱动电路供电的共同配线；将上述共同配线的每条绝缘的层间绝缘膜；和分别位于以使上述每条共同配线的一部分露出的方式设置在上述层间绝缘膜上的多个接触孔上的多个外部连接端子(例如，参照专利文献1。)。在这样的显示装置中，在外部连接端子上配置各向异性导电膜，通过该各向异性导电膜与外部连接。
现有技术文献
专利文献1：日本特开平10-282522号公报
发明内容
在现有的显示装置的方式中，将外部连接端子和共同配线在接触孔上连接，在该外部连接端子上，通过含有导电粒子的各向异性导电膜，粘贴柔性印刷基板(FPC：Flexible Print Circuits)等外部部件。但是，如果采用这种方式，当导电粒子与接触孔重叠时，会发现由导电粒子导致构成外部连接端子的导电膜被压坏，发生接触不良。另外，如果采用如上所述的将共同配线和外部连接端子重叠的方式，与不将外部连接端子和共同配线重叠地配置的情况相比，虽然能够减小边框面积，但为了使得进一步的窄边框化，会非常费劲。
本发明鉴于上述现状，目的在于提供能够防止配线和外部连接端子之间的接触不良，并且使得显示装置等的窄边框化的电路基板。
本发明人，对具有外部连接端子通过至少一个接触孔与配线连接的结构，在上述外部连接端子上，设置了含有导电粒子的各向异性导电膜的电路基板的结构进行了各种探讨，着眼于配置在外部连接端子上的各向异性导电膜和接触孔的关系。然后发现，将外部部件等与外部连接端子连接时，由于各向异性导电膜中的导电粒子，外部连接端子断线，有发生接触不良之虞。进一步，俯视时，形成的与特定的外部连接端子连接的一个以上接触孔的区域的从一端到另一端的长度，比导电粒子的直径大，由此可以发现，导电粒子不会与接触孔的整个区域重叠，能够防止配线和外部连接端子的接触不良。由此想到，能够抑制接触不良等造成的制造成品率的降低，从而到达本发明。
即，本发明是一种电路基板，其在基板上依次配置有配线、绝缘膜和外部连接端子，该电路基板，在外部连接端子上，具有含有导电粒子的各向异性导电膜，该外部连接端子，通过形成在绝缘膜上的至少一个接触孔，与配线连接，俯视时，形成与特定的外部连接端子连接的一个以上接触孔的区域的从一端到另一端的长度，比导电粒子的直径大。以下对本发明进行详述。
本发明的电路基板，是在基板上依次配置有配线、绝缘膜和外部连接端子的电路基板。即，是在基板上配置有配线和外部连接端子，在其间配置有绝缘膜的电路基板。
上述配线，是通常在电路基板中成为电流通路的部件。上述配线虽然不做特别限定，例如作为设置在显示装置上的情况的配线，可以列举有从外部供给电力的电源配线、用于从外部传递信号或从电路基板将信号传递到外部的信号配线等。在全单片型的显示装置所用的电路基板中，信号配线与电路基板内的驱动电路等连接。另外，将驱动电路等设置在外部的情况下，作为信号配线，设置将信号传递给用于进行显示的像素的源极配线、栅极配线、辅助电容配线等。
上述外部连接端子，是为了从外部(例如FPC等外部部件)将电力和/或信号传递给配线所用的端子，或者为了从电路基板将信号传递到外部所用的端子，具有导电性。外部连接端子的结构并不做特别限定，例如，可以是由单层的导电膜构成的单层膜，也可以是多层导电膜层叠的层叠膜。
上述绝缘膜是，为了将配线和外部连接端子通过接触孔等连接的部分以外的部分电切断(绝缘)的用绝缘材料形成的膜。作为形成上述绝缘膜的材料，能够使用有机绝缘材料、无机氧化物、无机氮化物等无机绝缘材料，并不做特别限定。上述绝缘膜可以是一层，也可以是多层。当上述绝缘膜由多层构成时，只要配置成多个外部连接端子彼此不导通，也可以在各绝缘层之间夹入导电层。
上述电路基板，在外部连接端子上，具有含有导电粒子的各向异性导电膜。上述各向异性导电膜，是在面外方向(基板平面的法线方向)具有导电性，但在面内方向(基板平面方向)不具有导电性的膜。由此，能够使外部部件的各端子和电路基板的各外部连接端子一一对应地电连接。另外，各向异性导电膜，为了将外部连接端子和外部部件物理地粘着，优选具有粘着性。作为这样的各向异性导电膜，适宜通过绝缘材料中含有导电粒子，将外部连接端子和外部部件导通。上述导电粒子的形状并不做特别限定，可以为立方体状、八面体状，适宜为球状。
上述外部连接端子，通过形成在绝缘膜上的至少一个接触孔，与配线连接，俯视时，形成的与特定的外部连接端子连接的一个以上接触孔的区域的从一端到另一端的长度，比导电粒子的直径大。这样，在本发明的电路基板中，外部部件和外部连接端子通过各向异性导电膜连接，外部连接端子和配置在其正下方(俯视时重叠的区域)的配线，通过形成在绝缘膜上的接触孔连接。
作为与特定的外部连接端子连接的一个以上接触孔形成的区域的从一端到另一端的长度，比导电粒子的直径大的方式，可以大致分为对一个外部连接端子设置一个接触孔的方式(第一方式)和对一个外部连接端子设置多个接触孔的方式(第二方式)。
在一个外部连接端子上形成一个接触孔，该接触孔的直径比导电粒子的直径小的情况，如图11的截面模式图所示的电路基板，将形成在没有形成接触孔818的区域的绝缘膜814上的外部连接端子816和配线815连接的接触孔818的导电部分，有因导电粒子817b而破坏，产生接触不良之虞。作为其主要原因的一个，可以列举有接触孔壁面的导电层比端子面的导电层薄。例如，当将外部连接端子和外部部件通过各向异性导电膜进行热压接时，各向异性导电膜内的导电粒子和接触孔重合的情况，有因接触孔壁面和/或接触孔附近的导电层(外部连接端子)破坏，而变得接触不良之虞。
与之相对地，本发明的第一方式，上述外部连接端子，仅通过一个接触孔，与配线连接，俯视时，该接触孔在至少一部分，具有比导电粒子的直径长的直径。这样，设置在特定的外部连接端子上的接触孔为一个的情况，形成的接触孔的区域的从一端到另一端的长度，成为接触孔自身的直径，只要在至少一个方向上具有比导电粒子的直径长的部分就行。即，只要接触孔的最大径比导电粒子的直径长就行，例如，可以列举，接触孔的长轴的长度(正方形或正圆形的接触孔时视作为长轴＝短轴)比导电粒子的直径长的方式。根据该方式一，由于能够有效地抑制由导电粒子的挤压而破坏接触孔造成外部连接端子和配线之间断线，从而有效地防止了接触不良。
另外，在本说明书中，所谓导电粒子的直径，当导电粒子是球形时，是指其直径本身；当导电粒子是椭圆体形状等非球形时，是指其最大径。导电粒子的直径例如可以用光学显微镜测量。另外，测量所用的导电粒子，例如可以从与特定的外部连接端子重叠的多个导电粒子中选择任意一个。
另外，在本发明的第二方式中，上述外部连接端子，通过多个接触孔，与配线连接，俯视时，形成的该多个接触孔的区域的从一端到另一端的长度，比导电粒子的直径大。这样，在一个外部连接端子上设置多个接触孔(一群接触孔)的情况下，使一个接触孔从外缘的一个位置到另一个接触孔的外缘的一个位置的距离(一群接触孔的外缘间的距离)比导电粒子的直径大。例如，如图15所示，只要多个接触孔8的端到端的距离L比导电粒子17b的直径长就行。根据上述配线在两个以上的接触孔上与一个外部连接端子连接的方式，由于即使一个接触孔发生接触不良，也能够通过其他接触孔确保与外部连接端子的连接，所以能够防止外部连接端子与配线发生断线。
在第二方式中，虽然只要与一个外部连接端子连接的两个以上的接触孔的端到端的长度，即，设置在一个外部连接端子上的接触孔的外缘的从任意一个位置到另一个位置(可以是同一接触孔的外缘的一个位置，也可以是其他接触孔的外缘的一个位置)的最大长度，比导电粒子的直径大就行，但接触孔的每个具有比导电粒子的直径大的径的方式，能够特别确实地确保外部连接端子和配线之间的连接。
另外，根据本发明，为了更确实地防止接触不良，对由挤压造成的变形量，考虑余量(裕度)，优选形成的与特定的外部连接端子连接的一个以上的接触孔的区域的从一端到另一端的最大长度，是导电粒子的直径的1.5倍以上。
在本发明中，设置在基板上的各接触孔的大小可以不同，例如，可以根据连接的外部连接端子每个而不同。在这样的情况下，在基板内的一个接触孔(在一个外部连接端子上形成一个接触孔的情况)或一群接触孔(在一个外部连接端子上形成多个接触孔的情况)之中，可以在各向异性导电膜中含有比以最小的大小形成的那个的从一端到另一端的长度小的导电粒子。
形成在上述绝缘膜上的接触孔，通常由干法蚀刻、湿法蚀刻等形成，但将该接触孔作截面视图，为锥形状或倒锥形状，在绝缘膜的上面(外部连接端子侧的面)和下面(基板侧的面)上，存在从接触孔的一段到另一端的长度不同的情况。这种情况，只要至少在绝缘膜的上面，形成的与特定的外部连接端子连接的一个以上的接触孔的区域的从一端到另一端的长度，比导电粒子的直径大就行。只要至少绝缘膜的上面的接触孔的从一端到另一端的长度，比导电粒子的直径大，就能够充分地防止起因于导电粒子的外部连接端子的破坏。
作为上述接触孔的形状，例如为正方形状、长方形状、三角形状等多角形状；正圆状、椭圆状等圆状等，并不做特别限定。例如，俯视时的接触孔的形状为椭圆状的长孔的情况，即使椭圆的短径比导电粒子的直径小，只要椭圆的长径比导电粒子的直径大，就能够防止外部连接端子和配线的导通部分被完全破坏，能够提高连接的可靠性。即，上述接触孔，是俯视时长孔，该长孔的最大径可以比导电粒子的直径大。另外，为了更确实地防止接触不良，优选长孔的最大径是导电粒子的直径的1.5倍以上。上述长孔是在俯视时具有短径和长径的形状的孔，可以列举椭圆、长方形、等腰三角形等各种形状。另外，在此，所谓短径，是指俯视时孔中最短径，所谓长径，是指俯视时孔中最长径。
作为上述接触孔的面积，并不做特别限定，但优选，俯视时，比导电粒子的面积大。当接触孔的面积较大时，由于配线和外部连接端子的接触面积增加，所以能够降低连接部分的电阻。
与上述各向异性导电膜连接的外部部件并不做特别限定，例如可以列举电阻器、电容器、线圈、连接器、二极管、晶体管等电子部件；形成含有柔性印刷基板(FPC：Flexible Printed Circuits)、电路元件和配线的集成电路(IC：Integrated Circuit)的芯片(COG：Chip On Glass：玻璃基芯片)或树脂薄膜(COF：Chip On Film：薄膜基芯片)。另外，其他，还可以列举印刷配线板(PWB：Printed Wiring Board)、印刷电路板(PCB：Printed Circuit Board)、薄膜封装(TCP：Tape Carrier Package)。这样的外部部件通过各向异性导电膜与外部连接端子电连接。这样，本发明的电路基板，优选在各向异性导电膜上具有外部部件。然后，上述外部部件，优选在与外部连接端子重合的区域具有导电性突起物。也将这样的导电性突起物称为“外部连接配线”或“凸起”。这样的导电性突起物通过各向异性导电膜中的导电粒子与外部连接端子连接。
作为本发明的电路基板，只要需要具有上述配线、绝缘膜、外部连接端子、各向异性导电膜和接触孔，其他构成要素并不作限定。例如，本发明的电路基板可以适宜用作液晶显示装置等所用的显示装置用基板，而当作为显示装置用基板时，可以具有用于驱动作为构成显示图像的最小单位的像素的薄膜晶体管(TFT)等开关元件；将信号传递到像素的源极配线、栅极配线等配线；和用于进行显示的像素电极等。
另外，当作为设置了驱动驱动电路等所需的周边电路的全单片型的电路基板时，可以具有驱动电路、电源电路、静电放电(Electrostatic Discharge：ESD)保护电路等电路。另外，作为构成驱动电路的电路，可以列举由传输门、闩锁电路、定时发生器、电源电路等构成的逆变器。
以下对本发明的电路基板的优选方式进行详细说明。
作为本发明的电路基板的优选方式，可以列举上述配线俯视时，具有对其延伸方向在侧方突出的加宽部，上述接触孔设置在该加宽部的方式。这样，优选上述配线在俯视时具有对其延伸方向在侧方加宽的加宽部，接触孔形成在该加宽部上的绝缘膜上，通过该接触孔将外部连接端子与配线连接。由于通过具有对上述延伸方向突出的加宽部，能够增大形成在绝缘膜上的接触孔的面积，所以能够有效地方式接触不良。另外，所谓延伸方向，是配线直线状延伸的方向，一段配线在多个位置弯折的情况，是与上述外部连接端子连接的位置中的延伸方向，换而言之，是从弯曲部分向外部连接端子的方向。例如，如图1所示，配置了配线115和外部连接端子116的情况，将图1中的空心箭头所示称为延伸方向。所谓对延伸方向的侧方，即是指配线的宽度方向，例如，在图1所示电路基板中，是双箭头所示的方向。
作为上述加宽部的优选方式，可以列举俯视时，对上述配线的延伸方向只在一边的侧面突出的方式。所谓对延伸方向只在一边的侧面突出，是指在宽度方向的任何一边，配线的宽度变大(变宽)。由此，由于能够只在没有配置其他配线的方向，增大配线宽度，所以能够不增宽配线间的距离，而增大从接触孔的一端到另一端的长度，防止配线和外部连接端子的接触不良。另外，例如，两条以上配线平行延伸的情况，与在宽度方向的双方突出的情况相比，由于能够防止配线彼此的接触，并且缩小配线间的距离，所以能够进一步缩小配线面积。另外，在当前的微细加工技术中，通常，使接触孔的衬垫部的线宽比配线宽大，所以在加宽部在宽度方向的两边突出的方式中，配线间的距离变大，增加配置在外部连接端子下的配线数较为困难。
作为上述加宽部的形状，只要是对延伸方向向侧边加宽的形状，并不做特别限定，例如，可以是如图14(a)所示，配线19半圆状加宽的加宽部19a的形状；如图14(b)所示，配线20长方形状加宽的加宽部20a的形状；如图14(c)所示，配线21三角形状加宽的加宽部21a的形状。另外，图14(a)的方式、图14(b)的方式和图14(c)的方式的加宽部，是指图中的双箭头所示范围的配线部分。出于增大加宽部的面积的观点，优选长方形状加宽的形状。另外，当实际地形成加宽部时，通常，为了图案形成的精度，进行圆角处理，但长方形状、三角形状的情况，即使角变圆，只要实质上可以看作长方形状、三角形状就行。另外，作为具有上述加宽部的配线的方式，可以如图12(a)所示，在配线15的顶端形成加宽部15a，也可以如图12(b)所示，在配线16的中间段形成加宽部16a。
作为上述加宽部对上述配线的延伸方向只向一个侧边突出的方式，上述电路基板俯视时，具有平行延伸的两条以上的配线，和在其延伸方向排列的两个以上外部连接端子，该两条以上配线，具有向电路基板的端部侧或内侧突出的加宽部，且配置在加宽部突出侧的配线比其相邻配线，向延伸方向的长度较短的方式较为适宜。即，(1)上述电路基板，俯视时，具有平行延伸的两条以上配线，和在其延伸方向上排列的两个以上外部连接端子，该两条以上配线，具有向电路基板的端部侧突出的加宽部，且配置在端部侧的配线比其相邻配线(配置在内侧的相邻的配线)，向延伸方向的长度较短的方式；和(2)上述电路基板，俯视时，具有平行延伸的两条以上配线，和在其延伸方向上排列的两个以上外部连接端子，该两条以上配线，具有向电路基板的内侧突出的加宽部，且配置在内侧的配线比其相邻配线(配置在端部侧的相邻的配线)，向延伸方向的长度较短的方式，较为合适。
在该方式中，由于加宽部突出的方向是对配线的延伸方向的侧边的任意一边，缩短了配置在加宽部突出侧的配线的延伸方向的长度，所以加宽部在没有配置配线的侧突出。因此，即使设置了加宽部，也不会在平行延伸的配线间，缩短配线的加宽部和与该配线相邻的配线的间隔。因此，能够充分地确保配线间的距离地设置加宽部，能够使得配线进一步的集成化。其结果是，由于能够削减配置配线的区域的面积，所以在将本发明的电路基板用作显示装置用基板时能够使得窄边框化。
另外，所谓向上述延伸方向的长度，是例如图1所示的电路基板中用B1、B2等表示的，从配线弯曲的部分向外部连接端子的方向的长度。另外，在本说明书中，所谓“平行”，不仅指完全平行，而且也可以是实质上能够视作平行的情况，例如，在两条以上配线平行延伸的情况下，包含配线彼此所成角度为5°以内的情况。另外，所谓电路基板的端部侧，是指在对配线的延伸方向的两侧方中，靠近电路基板的端部的侧。所谓电路基板的内侧，是指在对配线的延伸方向的两侧方中，与靠近电路基板的端部的侧相反的侧。
上述两个以上外部连接端子的配置方式，只要是配线在延伸方向排列的方式，并不做特别限定，例如，当多个外部连接端子是相同形状的长方形状时，可以是其短边与配线的延伸方向平行的外部连接端子，和其长边与配线的延伸方向平行的外部连接端子，交互地排列的方式，但出于谋求窄边框化，削减配置配线的区域的面积的观点，优选其短边与配线的延伸方向平行的外部连接端子，空开间隔排列在一列的方式。
上述(1)的方式，适宜使端部侧的配线和内侧配线的配线电阻均匀化，这对于提高电路基板的工作稳定性是有利的。这是因为，如图1所示的电路基板，由于如果平行的两条以上配线在基板的角部弯曲，则端部侧的配线比内侧的配线长，所以通过使端部侧的配线，向弯曲前方的延伸方向的长度比内侧的配线短，能够将端部侧的配线和内侧的配线的长度对齐。
上述(2)的方式，适于削减配置配线的区域的面积，这对将本发明的电路基板用作显示装置用基板的情况的窄边框化是有利的。这是因为，通过使内侧的配线比端部侧的配线，向延伸方向的长度短，在外部连接端子下的靠近内侧的区域中形成没有配置配线的区域，能够配置形成电路的配线和薄膜晶体管等元件。例如，在图3所示的电路基板中，由于配置在电路基板的端部侧的配线比配置在内侧的配线长，所以在外部连接端子下，配置了晶体管等电路和与其连接的配线，形成电路等的面积受到削减。
作为本发明的电路基板的优选方式，可以列举上述两条以上配线，在不同面积的接触孔中与外部连接端子连接的方式。例如，作为上述配线和外部连接端子的配置关系，如图5所示，存在配线从弯曲的部分向配线的延伸方向，相邻配线的一边已经与其他外部连接端子连接，配线的加宽部的一边(对延伸方向侧边的一边)上没有配置配线的情况。在这样的情况下，由于能够增大加宽部的面积，所以能够增大接触孔的面积。由此，由于能够调整外部连接端子和配线的接触电阻，能够对例如由配线长的不同而产生的配线电阻的差异进行补偿。另外，通过增大接触孔的面积，能够抑制接触不良的产生。
作为本发明的电路基板的优选方式，可以列举上述两条以上配线，配线长越长的与面积越大的接触孔连接的方式。由于上述配线通常，如果配线宽度相同，则配线长越长配线电阻越大，所以例如在图5所示情况下，相比位于配线长较长的电路基板的端部侧的配线，配置在配线长较短的电路基板的内侧的配线的配线电阻较小。于是，通过增大配线长较长的配线的接触孔的面积，缩小配线长较短配线的接触孔的面积，能够调制接触孔部分的电阻，使配线电阻均匀化。通过使配线电阻均匀化，能够提高电路基板的工作稳定性。在这里，配线长是指与电路内元件连接的一段配线的长度，该一段配线，可以与形成在不同层的配线互相连接。
本发明进一步，也是具有上述电路基板的显示面板，和具有该显示面板的显示装置。本发明能适用于各种显示装置，例如液晶显示器、等离子体显示器、无机电致发光显示器、有机电致发光显示器等。
在本发明的显示面板和显示装置中，如上所述，通过使形成的与一个外部连接端子连接的一个以上接触孔的区域的从一端到另一端的长度，比导电粒子的直径大，能够抑制配线和外部连接端子的接触不良的发生。其结果是，能够改善制造成品率，能够提高生产率。
进一步，如上所述，通过在配线上形成加宽部，在抑制接触不良的基础上，能够缩短配线间的距离。由此，如果将显示装置窄边框化，能够使显示装置小型化、轻量化，所以能够更加适用于便携式电话或PDA等便携式电子设备。
根据本发明的电路基板，能够稳定配线和外部连接端子的连接，能抑制接触不良的发生。
附图说明
图1是表示实施方式1相关的电路基板的端部的俯视模式图。
图2是表示实施方式1相关的电路基板的端部的截面模式图。
图3是表示实施方式2相关的电路基板的端部的俯视模式图。
图4是表示实施方式2相关的电路基板的端部的截面模式图。
图5是表示实施方式3相关的电路基板的端部的俯视模式图。
图6是表示实施方式3相关的电路基板的端部的截面模式图。
图7是表示实施方式4相关的电路基板的端部的俯视模式图。
图8是表示实施方式5相关的电路基板的端部的俯视模式图。
图9是表示实施方式6相关的电路基板的端部的俯视模式图。
图10是表示比较方式1相关的电路基板的端部的俯视模式图。
图11是表示比较方式1相关的电路基板的端部的截面模式图。
图12(a)是表示在配线的顶端设置加宽部的例子的俯视模式图，(b)是表示在配线的中间段设置加宽部的例子的俯视模式图。
图13(a)是在将一条配线连接在多个接触孔上的情况下，表示没有设置加宽部的方式的俯视模式图，(b)是在将一条配线连接在多个接触孔上的情况下，表示在每个接触孔上设置加宽部的方式的俯视模式图。
图14(a)是表示使加宽部从配线以半圆状突出的状态的例子的俯视模式图，(b)是表示使加宽部从配线以长方形状突出的状态的例子的俯视模式图，(c)是表示使加宽部从配线以三角形状突出的状态的例子的俯视模式图，
图15是表示对一个外部连接端子形成多个接触孔的情况的，从接触孔形成的区域的一端到另一端的距离的计算方法的俯视模式图。
附图符号说明
15、16、17、18、19、20、21、115、215、315、415、515、615、815：配线
15a、16a、17a、18a、19a、20a、21a、115a、215a、315a、415a、515a、615a：加宽部
17b、117b、217b、317b、417b、517b、617b、817b：导电粒子
8、28a、28b、38a、38b、118、218、318、818：接触孔
110、210、310、410、510、610、810：基板
111、211、311：底涂膜
112、212、312、812：第一绝缘膜
113、213、313、814：第二绝缘膜
114、214、314、414、514、614：第三绝缘膜
116、216、316、416、516、616、816：外部连接端子
116a、216a、316a：金属膜
116b、216b、316b：透明导电膜
117、217、317、417、517、617、817：各向异性导电膜
117a、217a、317a、417a、517a、617a、817a：绝缘材料
119、219、319、819：FPC
119a、219a、319a、819a：外部连接配线
119b、219b、319b、819b：树脂基板
220：半导体层
221：源极·漏极配线
222：栅极电极
具体实施方式
以下揭示实施方式，参照附图对本发明进行进一步详细说明，但本发明不限定于这些实施方式。
(实施方式1)
图1是表示实施方式1相关的电路基板的端部的俯视模式图。图2是将图1所示的电路基板在线段A-B处截断时的截面模式图。实施方式1相关的电路基板，是液晶显示装置所用的显示装置用基板，虽然没有在图1和图2中图示，在电路基板的内侧形成有驱动像素所用的薄膜晶体管、像素电极、驱动电路等。
如图2所示，在实施方式1相关的电路基板的端部，在基板110上依次配置了底涂膜111、第一绝缘膜112、第二绝缘膜113、配线115、第三绝缘膜114。在第三绝缘膜114上配置有层叠了金属膜116a和透明导电膜116b的外部连接端子116。使第三绝缘膜114的膜厚例如为0.5～4μm，外部连接端子的膜厚例如为100～1000nm。外部连接端子116通过形成在第三绝缘膜114上的接触孔118，与配线的加宽部115a连接。
在外部连接端子116上，为了使外部连接端子116和柔性印刷基板(FPC)119的外部连接配线119a电连接，配置了各向异性导电膜117。各向异性导电膜117在绝缘材料117a中含有导电粒子117b。另外，FPC119在树脂基板119b的表面设置了外部连接配线119a。
在实施方式1相关的电路基板上，如图1所示，在平行延伸的配线115的加宽部115a中，通过形成在第三绝缘膜114上的接触孔118，配线115和外部连接端子116连接。配线115沿着基板110的端部延伸，在基板110的角部附近，从图1的右方向向下方向弯曲。在图1中，从基板110的角部向下方向，空开间隔排列了多个相同形状的外部连接端子116，各配线115沿着基板110的端部在图1的下方向(配线的延伸方向)延伸，在位于对应的外部连接端子116的正下方的加宽部115a，与接触孔118连接。加宽部115a是为了配置接触孔118，以向基板110的端部侧(外侧)突出的方式扩展配线的部分，在本实施方式中是配线115的末端。在平行延伸的配线115之中，形成在基板110的端部侧的配线115那边，在图1的上部设置了加宽部115a，即弯曲的顶端的配线的长度变短。使配线115的宽度，例如为2～4μm。使加宽部115a的宽度(相对于延伸方向的向侧边的宽度)，例如为4～6μm。
在各外部连接端子116上逐个设置了连接孔118。连接孔118是长方形，使其长轴的长度(径长)例如为3～8μm。另外，接触孔的长轴的长度，表示在第三绝缘膜114的上面的长度。
使导电粒子117b的直径，比接触孔的长轴的长度小，例如为2～6μm。该值基于安装了FPC119后，俯视电路基板时的直径(最大径)。导电粒子的直径，可以通过使用光学显微镜的光学测定法算出。另外，关于导电粒子的直径的值，在后述其他的实施方式中也相同。
在本实施方式中，通过接触孔118的最大径比导电粒子117b的直径大，即使构成外部连接端子116的金属膜116a和透明导电膜116b由于导电粒子117b而被压坏，也不容易使外部连接端子116和FPC119的外部连接配线119a电切断，连接可靠性优秀。
另外，在本实施方式中，通过在配线115上形成只在电路基板的端部侧突出的加宽部115a，能够缩短配线115间的距离。因此，能够削减为了配置配线115而在基板面内确保所需的面积，使得窄边框化。
进一步，由于配置在电路基板的端部侧的配线115，以从配线的弯曲部长度变短的方式与外部连接端子116连接，所以能够使配置在端部侧的配线的长度，接近配置在内侧的配线的长度，能够使得配线115间的电阻的均匀化。在图1中，配置在电路基板的最端部侧的配线P的长度，为A1+B1，与之相邻的配线Q的长度，为A2+B2。由于A1＞A2、B1＜B2，所以与从配置在内侧的配线开始依次与外部连接端子连接的情况相比，能够使配线P和配线Q的配线长变得接近，使两配线的电阻均匀化。
(实施方式2)
图3是表示实施方式2相关的电路基板的端部的俯视模式图。图4是将图3所示的电路基板在线段C-D处截断时的截面模式图。另外，在实施方式2相关的电路基板中，配线、绝缘膜等厚度，与实施方式1相同。
如图4所示，实施方式2相关的电路基板，在基板210上，依次配置了底涂膜211、半导体层220、第一绝缘膜(栅极绝缘膜)212、栅极配线222、第二绝缘膜213。在第二绝缘膜213上，配置了配线215(在图4中表示了配线215的加宽部215a。)和源极·漏极配线221。源极·漏极配线221，通过形成在第二绝缘膜213和第一绝缘膜(栅极绝缘膜)212上的接触孔218，与半导体层220连接。另外，在配线215和源极·漏极配线221上，配置了第三绝缘膜214，在其上面，配置有层叠了金属膜216a和透明导电膜216b的外部连接端子216。外部连接端子216通过形成在第三绝缘膜214上的连接孔218，与配线215的加宽部215a连接。
在外部连接端子216上，为了使FPC219的外部连接配线219a和外部连接端子216电连接，配置了各向异性导电膜217。各向异性导电膜217在绝缘材料217a中含有导电粒子217b。另外，FPC219在树脂基板219b的表面设置了外部连接配线219a等。
在实施方式2相关的电路基板上，如图3所示，在平行延伸的配线215的加宽部215a中，通过形成在第三绝缘膜214上的接触孔218，配线215和外部连接端子216连接。然后，配线215，配置在电路基板的内侧的配线那边，以从配线的弯曲部开始长度变短的方式，与外部连接端子216连接，具有在电路基板的内侧展开的(突出的)的加宽部215a。此时，使配线215的宽度，例如为2～4μm，使加宽部215a的宽度，例如为4～6μm。
连接孔218是长方形状，使其长轴的长度例如为3～8μm，比导电粒子的直径大。另外，接触孔的长轴的长度(径长)，表示在第三绝缘膜214的上面的长度。
另外，在实施方式2中，从电路基板的角部侧向下在纵方向看时，由于配线115和外部连接端子116的连接位置，从电路基板的内侧到端部侧依次移动，所以在配置在电路基板的端部侧的配线连接的外部连接端子的下面，电路基板的靠近内侧处形成空区域。因此，由于除了与外部连接端子116连接的配线115以外，能够使构成晶体管的配线、半导体层等形成在外部连接端子116下，能够使得进一步窄边框化。
(实施方式3)
图5是表示实施方式3相关的电路基板的端部的俯视模式图。图6是将图5所示的电路基板在线段E-F处截断时的截面模式图。另外，在实施方式3相关的电路基板中，配线、绝缘膜等厚度，与实施方式1相同。实施方式3相关的电路基板，是液晶显示装置所用的显示装置用基板，虽然没有在图5和图6中图示，在电路基板的内侧形成有驱动像素所用的薄膜晶体管、像素电极、和驱动电路等。
如图6所示，实施方式3相关的电路基板，在基板310上，依次配置了底涂膜311、第一绝缘膜(栅极绝缘膜)312、第二绝缘膜313、配线315、第三绝缘膜314。在第三绝缘膜314上，配置有层叠了金属膜316a和透明导电膜316b的外部连接端子316。外部连接端子316通过形成在第三绝缘膜314上的连接孔318，与配线的加宽部315a连接。
在外部连接端子316上，为了使FPC319的外部连接配线319a和外部连接端子316电连接，配置了各向异性导电膜317。各向异性导电膜317在绝缘材料317a中含有导电粒子317b。另外，FPC319在树脂基板319b的表面设置了外部连接配线319a等。
实施方式3相关的电路基板，如图5所示，在平行延伸的配线315的加宽部315a中，通过形成在第三绝缘膜314上的接触孔318，和外部连接端子316连接。然后，配线315，配置在电路基板的内侧的配线那边，以从配线的弯曲部开始长度变短的方式，与外部连接端子316连接，具有在电路基板的内侧展开的(突出的)的加宽部315a。此时，使配线315的宽度，例如为2～4μm。将加宽部315a的宽度设计成，从配置在电路基板的端部侧的配线到配置在内侧的配线依次变小，使该宽度，例如为4～6μm。
连接孔318是长方形状，接触孔318的径长，与加宽部315a的宽度同样地设计成，从配置在电路基板的端部侧的配线到配置在内侧的配线依次变小，接触孔318的长轴的长度，比导电粒子317b的直径大。
这样，通过增大配线长较长配线315那边的加宽部315a和接触孔318的面积，能够使得配线315间的电阻的均匀化。由于接触孔318的面积越大，配线315和外部连接端子316的连接部分的电阻越低，所以能够使由于配线长较长而较大的配线电阻，接近比它短的其他配线。例如，在图5中，将配置在电路基板的内侧的两条配线作比较的情况，图示范围的配线长，最内侧的配线R为C1+D1，配置在第二位的配线S为C2+D2，配置在更内侧的配线R的配线长较长，因此，增大了配置在外侧的配线那边与接触孔318的面积。
(实施方式4)
图7是表示实施方式4相关的电路基板的端部的俯视模式图。实施方式4相关的电路基板，如图7所示，除了没有设置加宽部等配线形状的不同、接触孔的面积不同以外，实质上结构与实施方式1相同。
实施方式4相关的电路基板，平行延伸的配线415通过形成在第三绝缘膜414上的接触孔418，与外部连接端子416连接。此时，接触孔418，在一条配线上设置有多个，在多个位置与外部连接端子416连接。另外，使配线415的宽度，为3～5μm。
使各接触孔418的长轴的长度为2～4μm，由于各接触孔418的间隔为2～4μm，在按每条配线上形成六个接触孔418，所以对应一个外部连接端子416的接触孔418形成的区域的从一端到另一端的长度为22μm(详细内容：6×2μm+5×2μm)～44μm(详细内容：6×4μm+5×4μm)。此时，使导电粒子的直径为2～6μm，由于多个连接孔418形成在一条配线415上，在多个位置与外部连接端子416连接，所以即使一个接触孔418由于导电粒子417b而被压坏，也可以在其他的接触孔418上与外部连接端子连接，不会发生接触不良。另外，虽然在实施方式4中没有在配线上形成加宽部，但是例如，如图13(b)所示，也可以按照各接触孔形成加宽部。
(实施方式5)
图8是表示实施方式5相关的电路基板的端部的俯视模式图。实施方式5相关的电路基板，如图8所示，除了没有设置加宽部等配线形状的不同、接触孔的面积不同以外，实质上结构与实施方式1相同。实施方式5相关的电路基板，平行延伸的配线515通过形成在第三绝缘膜514上的接触孔518，与外部连接端子516连接。此时，接触孔518，是在配线515的延伸方向较长的长孔的形状(长方形状)。如果是这样的形状，即使接触孔的一部分由导电粒子而被压坏，也不会破坏连接部分整体，能够防止接触不良。使此时的长方形状的长径为3～20μm，比导电粒子的直径大。另外，虽然在实施方式5中没有形成加宽部，但优选在配线515上形成加宽部，进一步使接触孔518是长孔的方式。
(实施方式6)
图9是表示实施方式6相关的电路基板的端部的俯视模式图。实施方式6相关的电路基板，如图9所示，除了加宽部的形状等配线形状的不同以外，接触孔的面积不同以外，实质上结构与实施方式1相同。实施方式6相关的电路基板，平行延伸的配线615通过形成在第三绝缘膜614上的接触孔618，与外部连接端子616连接。此时，在配线615中，对于配线延伸的方向(延伸方向)具有在两边的侧边突出的加宽部615a。此时，使各接触孔618的长轴的长度为4～9μm，导电粒子617b的直径为3～6μm，使接触孔618的长轴的长度，比导电粒子617b的直径大。由此，由于接触孔618的长轴的长度比导电粒子617b的直径大，所以能够防止由导电粒子617b导致的断线。此时，使配线615的宽度为2～4μm，加宽部615a的宽度为3～6μm。
在实施方式6的方式中，由于对于配线的延伸方向，形成在侧边的两边突出的加宽部，所以相比实施方式1～5所示方式，加宽部中配线间的距离较短。因此，为了防止加宽部的配线间的短路，需要确保配线间的间隔在一定距离以上，配置在外部连接端子的正下方的配线数受到限制。
(比较方式1)
图10是表示比较方式1相关的电路基板的端部的俯视模式图。图11是将图10所示的电路基板在线段G-H处截断时的截面模式图。
如图11所示，在比较方式1相关的电路基板的端部，在基板810上依次配置了第一绝缘膜813和配线815。在配线815上，配置了第二绝缘膜814，在其上，配置了由金属形成的外部连接端子816。外部连接端子816通过形成在第三绝缘膜814上的接触孔818，与配线815连接。
在外部连接端子816上配置了用于将柔性印刷基板(FPC：Flexible Print Circuits)819的外部连接配线819a和外部连接端子816连接的各向异性导电膜817。各向异性导电膜817在绝缘材料817a中含有导电粒子817b。形成在各向异性导电膜817上的外部连接配线819a，通过各向异性导电膜817与外部连接端子816电连接。另外，FPC819在树脂基板819b的面上设置了外部连接配线819a等。
在比较方式1相关的电路基板上，如图10所示，平行延伸的配线815的顶端，通过形成在第二绝缘膜814上的接触孔818，和外部连接端子816连接。此时，使接触孔818的长轴的长度为2μm。另外，接触孔818的长轴的长度，表示在第二绝缘膜814的上面的长度。另外，导电粒子817b的直径为5μm。这样，由于接触孔818的长轴的长度比导电粒子817b的直径小，所以如果发生由导电粒子817b造成的压坏，就会变得接触不良。
(实施方式1～6相关的电路基板的制造方法)
以下，对实施方式1～6相关的电路基板制造方法进行说明。在这里，虽然用图3和图4所示的实施方式2的电路基板为例进行说明，但实施方式1、3～6的电路基板，只要适当更改配线的形状、接触孔的形状等，也能够通过相同的方法制造。
首先，对基板210，作为前处理，进行洗净和预退火。基板210的种类，虽然并不做特别限定，但出于成本等观点，玻璃基板、树脂基板等较为合适。接着，进行以下(1)～(10)的工序。
(1)底涂膜的形成工序
在进行过前处理的基板210上，通过等离子体化学气相沉积(Plasma Enhanced Chemical Vapor Deposition：PECVD)法等形成SiON膜和SiOx膜，形成底涂膜211。作为用于形成SiON膜的原料气体，可以列举甲硅烷(SiH4)、氧化亚氮气体(N2O)和氨气(NH3)的混合气体等。另外，SiOx膜，作为原料优选用正硅酸四乙酯(Tetra Ethyl Ortho Silicate：TEOS)气体形成。另外，底涂膜211，作为原料气体可以使用用了甲硅烷(SiH4)和氨气(NH3)的混合气体等的氮化硅(SiNx)膜等。
(2)半导体层的形成工序
通过PECVD法，形成非晶硅(a-Si)膜。作为形成a-Si膜的原料气体，可以列举SiH4、乙硅烷(Si2H6)等。由于通过PECVD法形成的a-Si膜含有氢，所以在约500℃进行减少a-Si层中的氢浓度的处理(脱氢处理)。接着，进行激光退火，通过使a-Si膜熔融、冷却、固化，形成多晶硅(p-Si)膜。激光退火例如使用准分子激光器。另外，由于进行了连续结晶硅(CG-硅)化，所以也可以不进行脱氢处理，而进行涂布金属触媒的处理。在p-Si膜的形成中，作为激光退火的前处理，可以进行固相结晶化。接着，通过四氟化碳(CF4)进行干法蚀刻，对p-Si膜进行图案形成，形成半导体层220。另外，在半导体层220上，在后述的第一绝缘膜的形成工序后，或者在栅极电极的形成工序后，用离子掺杂法形成源极区域、漏极区域、沟道区域等。
(3)第一绝缘膜(栅极绝缘膜)的形成工序
接着，作为原料气体用TEOS，形成由氧化硅构成的第一绝缘膜(栅极绝缘膜)212。第一绝缘膜212的材质并不做特别限定，可以用SiOx膜、SiON膜等。作为用于形成SiOx膜和SiON膜原料气体，可以列举与底涂膜的形成工序中所述的相同的原料气体。另外，第一绝缘膜212可以是由上述多种材料构成的层叠体。
(4)栅极电极的形成工序
接着，用溅射法，形成氮化钽(TaN)膜和钨(W)膜。接着，在通过光刻法使抗蚀膜以期望的形状进行图案形成后，将调整氩气(Ar)、六氟化硫(SF6)、四氟化碳(CF4)、氧气(O2)、氯气(Cl2)等的份量制作成的混合气体，用作蚀刻气体进行干法蚀刻，形成栅极电极222。作为栅极电极222所用的金属，可以列举钽(Ta)、钼(Mo)、钨钼合金(MoW)、铝(Al)等低电阻金属、表面平坦特性稳定的高熔点金属等。另外，栅极电极222也可以是由上述多种材料构成的层叠体。
(5)第二绝缘膜的形成工序
接着，在基板的整面上通过PECVD法，作为第二绝缘膜213，形成SiOx膜。作为第二绝缘膜213，也可以用SiON膜、TEOS膜等。另外，为了防止瞬态劣化等，提高TFT特性的可靠性，以及使得电气特性的稳定化，也可以在第二绝缘膜213下的层上形成膜厚50nm程度的薄盖膜(例如TEOS膜等)。
(6)接触孔的形成工序
接着，在通过光刻法将抗蚀膜以期望的形状进行图案形成后，用氢氟酸类的蚀刻溶液进行第一绝缘膜212和第二绝缘膜213的湿法蚀刻，形成用于将源极·漏极配线221和半导体层220连接的接触孔。另外，在蚀刻中，可以用干法蚀刻，也可以将湿法蚀刻和干法蚀刻组合。
(7)配线和源极·漏极配线的形成工序
接着，通过溅射法等，依次形成钛(Ti)膜、铝(Al)膜、Ti膜。接着，在通过光刻法将抗蚀膜以规定的形状进行图案形成之后，通过干法蚀刻对Ti/Al/Ti的金属层叠膜进行图案形成，形成第一源极·漏极配线221。此时，第一源极·漏极配线221和半导体层220的源极区域或漏极区域，通过形成在第一绝缘膜212和第二绝缘膜213的接触孔导通。另外，作为构成源极·漏极配线221的金属，也可以替代Al使用Al-Si合金等。另外，虽然在这里为了配线的低电阻化使用了Al，但在需要高耐热性而电阻值允许一定程度的增加的较短配线结构的情况下，也可以使用上述的栅极电极材料(Ta、Mo、MoW、W、TaN等)。
(8)第三绝缘膜的形成工序
接着，对基板整面，作为原料气体用TEOS气体，形成由氧化硅构成的第三绝缘膜214。作为第三绝缘膜214，可以使用SiON膜、TEOS膜等。另外，也可以使用有机绝缘膜。
(9)接触孔的形成工序
接着，在基板整面形成抗蚀膜，通过光刻法将抗蚀膜以期望的形状进行图案形成之后，用氢氟酸类的蚀刻溶液进行第三绝缘膜214的湿法蚀刻，形成用于使外部连接端子216和配线215连接的接触孔218。另外，在蚀刻中，可以用干法蚀刻，也可以将抗蚀膜的显影和第三绝缘膜214的蚀刻总括一起进行。
(10)外部连接端子的形成工序
在形成了接触孔218的第三绝缘膜214上，通过溅射法等，形成金属膜和ITO膜，通过光刻法以期望的形状进行图案形成，形成构成外部连接端子216的金属膜216a、透明导电膜216b。金属膜216a虽然并不做特别限定，优选例如铝膜和钼膜的层叠膜等。虽然铝膜导电性高，但由于容易发生电化学腐蚀，所以通过在铝膜上形成作为屏障膜的钼膜，能够防止铝膜的腐蚀。另外，由于通常将铝膜和钼膜总括一起进行图案形成，所以为了防止铝膜的端部腐蚀，在其上形成ITO等透明导电膜，覆盖端部。由此，能够谋求防止腐蚀。另外，优选透明导电膜216b，与显示装置中进行像素驱动的像素电极，在同一个工序中形成，由此能够使得制造工序的简化。另外，在上述的实施方式1～6中，使外部连接端子为金属膜和透明导电膜的层叠膜，但并不做特别限定，也可以只是金属膜。
接着，在外部连接端子216上贴合各向异性导电膜217，在各向异性导电膜217上贴合具有外部连接配线219a的FPC219。
另外，为了形成液晶显示面板，在电路基板上形成密封材料，例如，与形成彩色滤光片等的相对基板贴合。作为密封材料，并不做特别限定，可以使用紫外线硬化型树脂、热硬化型树脂等。接着，通过在电路基板和相对基板之间封入液晶，完成液晶显示面板。另外，通过在液晶显示面板上安装偏光板等，能够形成液晶显示装置。
通过这样的方式，形成的液晶显示装置，能够防止外部连接端子和配线的接触不良，并且减少配置配线所用的基板面积，由此能够形成边框狭窄的显示装置。
另外，本申请以2008年11月19日申请的日本专利申请2008-296055号为基础，基于巴黎条约或转移国的法规，主张优先权。该申请的内容，其整体作为参考，编入本申请中。

Claims (11)

1.一种电路基板，其在基板上依次配置有配线、绝缘膜和外部连接端子，其特征在于：
该电路基板在外部连接端子上具有含有导电粒子的各向异性导电膜，
该外部连接端子通过形成在绝缘膜的至少一个接触孔与配线连接，
在俯视时，形成的与特定的外部连接端子连接的一个以上接触孔的区域的从一端到另一端的长度比导电粒子的直径大。
2.如权利要求1所述的电路基板，其特征在于：
所述外部连接端子仅通过一个接触孔与配线连接，
在俯视时，该接触孔在至少一部分具有比导电粒子的直径长的直径。
3.如权利要求1所述的电路基板，其特征在于：
所述外部连接端子通过多个接触孔与配线连接，
在俯视时，形成的该多个接触孔的区域的从一端到另一端的长度比导电粒子的直径大。
4.如权利要求1～3中任意一项所述的电路基板，其特征在于：
所述配线在俯视时具有相对其延伸方向向侧边突出的加宽部，
所述接触孔设置在该加宽部上。
5.如权利要求4所述的电路基板，其特征在于：
所述加宽部在俯视时相对所述配线的延伸方向只向一个侧边突出。
6.如权利要求5所述的电路基板，其特征在于：
所述电路基板在俯视时具有平行延伸的两条以上配线，和在其延伸方向上排列的两个以上外部连接端子，
该两条以上配线具有向电路基板的端部侧突出的加宽部，并且配置在端部侧的配线比其相邻配线在延伸方向上的长度短。
7.如权利要求5所述的电路基板，其特征在于：
所述电路基板在俯视时具有平行延伸的两条以上配线，和在其延伸方向上排列的两个以上外部连接端子，
该两条以上配线具有向电路基板的内侧突出的加宽部，并且配置在内侧的配线比其相邻配线在延伸方向上的长度短。
8.如权利要求6或7所述的电路基板，其特征在于：
所述两条以上配线在不同面积的接触孔与外部连接端子连接。
9.如权利要求8所述的电路基板，其特征在于：
所述两条以上配线，配线长度越长的配线与面积越大的接触孔连接。
10.一种显示面板，其特征在于：
具有权利要求1～9中任意一项所述的电路基板。
11.一种显示装置，其特征在于：
具有权利要求10所述的显示面板。
CN200980143641.XA 2008-11-19 2009-07-01 电路基板、显示面板和显示装置 Pending CN102203840A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008296055 2008-11-19
JP2008-296055 2008-11-19
PCT/JP2009/062060 WO2010058619A1 (ja) 2008-11-19 2009-07-01 回路基板、表示パネル及び表示装置

Publications (1)

Publication Number Publication Date
CN102203840A true CN102203840A (zh) 2011-09-28

Family

ID=42198060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143641.XA Pending CN102203840A (zh) 2008-11-19 2009-07-01 电路基板、显示面板和显示装置

Country Status (7)

Country Link
US (1) US20110205716A1 (zh)
EP (1) EP2360661B1 (zh)
JP (1) JP5043202B2 (zh)
CN (1) CN102203840A (zh)
BR (1) BRPI0921573A2 (zh)
RU (1) RU2483389C2 (zh)
WO (1) WO2010058619A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904097A (zh) * 2012-12-27 2014-07-02 乐金显示有限公司 包括触摸面板的有机发光二极管显示装置
CN104142588A (zh) * 2014-07-30 2014-11-12 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
CN107658320A (zh) * 2017-10-26 2018-02-02 京东方科技集团股份有限公司 功能面板及其制造方法、显示装置
CN108614377A (zh) * 2018-03-02 2018-10-02 友达光电股份有限公司 阵列基板
CN111480088A (zh) * 2017-12-28 2020-07-31 株式会社高迎科技 检查插入于基板的多个引脚的插入状态的方法及基板检查装置
CN114114765A (zh) * 2020-08-26 2022-03-01 精工爱普生株式会社 电光装置和电子设备
US11360159B2 (en) 2017-12-28 2022-06-14 Koh Young Technology Inc. Method for inspecting insertion states of pins inserted into substrate, and substrate inspection apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780310B2 (en) * 2008-11-26 2014-07-15 Sharp Kabushiki Kaisha Display device having higher-layer wiring that does not overlap connection portion
RU2465656C1 (ru) * 2008-12-05 2012-10-27 Шарп Кабусики Кайся Подложка для устройства отображения и устройство отображения
US9465267B2 (en) * 2011-09-30 2016-10-11 Kyocera Corporation Display device
KR102000052B1 (ko) * 2012-12-31 2019-07-15 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
JP6299445B2 (ja) * 2014-06-04 2018-03-28 日立金属株式会社 コネクタ付きケーブル及びコネクタ
US9429801B2 (en) * 2014-07-30 2016-08-30 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD panel and LCD device
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
TWI735455B (zh) * 2015-08-10 2021-08-11 南韓商東友精細化工有限公司 電極連接單元及包括其的電裝置
KR102482822B1 (ko) 2017-10-24 2022-12-30 삼성디스플레이 주식회사 표시 장치
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置
JP6958515B2 (ja) * 2018-09-03 2021-11-02 株式会社オートネットワーク技術研究所 回路構造体及び電気接続箱

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850510B2 (ja) * 1997-04-09 2006-11-29 東芝電子エンジニアリング株式会社 表示装置
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2002258768A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003007749A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 集積回路及び表示装置
JP3747828B2 (ja) * 2001-09-21 2006-02-22 セイコーエプソン株式会社 電気光学装置及びその製造方法
RU2226293C2 (ru) * 2001-10-02 2004-03-27 ОПТИВА, Инк. Панель дисплея и многослойная пластина для ее изготовления
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
JP2005309303A (ja) * 2004-04-26 2005-11-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP4552783B2 (ja) * 2005-07-06 2010-09-29 株式会社デンソー 半導体センサ
JP4343236B2 (ja) * 2007-03-30 2009-10-14 シャープ株式会社 回路基板、および回路基板の形成方法
JP4642888B2 (ja) 2008-09-17 2011-03-02 株式会社ソフイア 遊技機
RU2465656C1 (ru) * 2008-12-05 2012-10-27 Шарп Кабусики Кайся Подложка для устройства отображения и устройство отображения

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299750B2 (en) 2012-12-27 2016-03-29 Lg Display Co., Ltd. Organic light emitting diode display device including touch panel
CN103904097B (zh) * 2012-12-27 2016-12-28 乐金显示有限公司 包括触摸面板的有机发光二极管显示装置
CN103904097A (zh) * 2012-12-27 2014-07-02 乐金显示有限公司 包括触摸面板的有机发光二极管显示装置
KR101932363B1 (ko) * 2014-07-30 2018-12-24 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 디스플레이 패널 및 액정 디스플레이 기기
CN104142588A (zh) * 2014-07-30 2014-11-12 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
WO2016015360A1 (zh) * 2014-07-30 2016-02-04 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
CN104142588B (zh) * 2014-07-30 2017-01-25 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
GB2542736A (en) * 2014-07-30 2017-03-29 Shenzhen China Star Optoelect Liquid crystal display panel and liquid crystal display
GB2542736B (en) * 2014-07-30 2020-08-26 Shenzhen China Star Optoelect LCD panel and LCD device
US10824198B2 (en) 2017-10-26 2020-11-03 Boe Technology Group Co., Ltd. Function panel, manufacturing method thereof and display device
CN107658320A (zh) * 2017-10-26 2018-02-02 京东方科技集团股份有限公司 功能面板及其制造方法、显示装置
CN111480088A (zh) * 2017-12-28 2020-07-31 株式会社高迎科技 检查插入于基板的多个引脚的插入状态的方法及基板检查装置
US11360159B2 (en) 2017-12-28 2022-06-14 Koh Young Technology Inc. Method for inspecting insertion states of pins inserted into substrate, and substrate inspection apparatus
CN108614377A (zh) * 2018-03-02 2018-10-02 友达光电股份有限公司 阵列基板
CN114114765A (zh) * 2020-08-26 2022-03-01 精工爱普生株式会社 电光装置和电子设备
CN114114765B (zh) * 2020-08-26 2023-06-23 精工爱普生株式会社 电光装置和电子设备

Also Published As

Publication number Publication date
EP2360661A1 (en) 2011-08-24
JP5043202B2 (ja) 2012-10-10
RU2011124958A (ru) 2012-12-27
US20110205716A1 (en) 2011-08-25
JPWO2010058619A1 (ja) 2012-04-19
EP2360661A4 (en) 2013-01-02
RU2483389C2 (ru) 2013-05-27
WO2010058619A1 (ja) 2010-05-27
EP2360661B1 (en) 2014-01-08
BRPI0921573A2 (pt) 2016-02-10

Similar Documents

Publication Publication Date Title
CN102203840A (zh) 电路基板、显示面板和显示装置
RU2464647C1 (ru) Устройство отображения
RU2465656C1 (ru) Подложка для устройства отображения и устройство отображения
US9362409B2 (en) Semiconductor device
US9164342B2 (en) Circuit substrate and display device
US20060269786A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
US9482912B2 (en) Circuit board, display device, and liquid crystal display device
US20090179204A1 (en) Crystal display
US8350268B2 (en) Thin film transistor substrate
US7795690B2 (en) Thin film transistor substrate and method of fabricating the same
US20120015487A1 (en) Thin film transistor array panel and method for manufacturing the same including forming a temperature dependent gate insulating layer
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
US8729556B2 (en) Display device having a wiring of laminated light transmitting films
CN110047377B (zh) 显示装置
KR20090132323A (ko) 액정 표시 장치 및 그 제조 방법
US8946004B2 (en) Contact portion of wire and manufacturing method thereof
WO2020150895A1 (zh) 阵列基板及oled显示装置
JP2000299439A (ja) 半導体装置
JP2008122504A (ja) 表示装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928