CN102184941A - 一种槽型功率mosfet器件 - Google Patents

Abstract

本发明公开了一种槽型功率MOSFET器件，涉及半导体功率器件和射频功率器件技术领域。通过N+槽区纵向穿过衬底直到器件底部，将表面N+源区、源极金属场板和底部N+源接触区连通形成等势体，源极从器件底部引出。这不仅消除了源极的外延线电感，降低源极串联电阻，而且提供良好的导热通道利于器件的双面冷却。同时，延伸的源金属场板覆盖于轻掺杂漏区（LDD）之上，降低栅极末端的高电场峰值，并辅助轻掺杂漏区（LDD）耗尽降低栅漏电容。轻掺杂漏区、源金属场板及下方P-衬底的电荷平衡作用，使轻掺杂漏区的载流子浓度提高，器件导通电阻降至最低。本发明在保证低的比导通电阻的前提下降低了栅电荷，从而使得器件具有更低的功耗，具有良好的散热特性。

Description

一种槽型功率MOSFET器件

 

技术领域

本发明涉及半导体功率器件和射频功率器件技术领域。

背景技术

低功耗功率MOSFET在开关模式的电源系统中起着非常重要的作用。最近二十年来，槽型VDMOS已成为低电压电源开关最成功的技术。其主要优点是高信道密度使得器件具备低导通电阻。然而，大区域的沟槽壁不利于缩小内部电容的体积，随着集成度的提高，器件开关速度降低，功率损耗增加。另外，沟槽下方外延层的中等掺杂程度使得晶体管的阻抗无法加以调整。现有的槽型VDMOS器件通常做成如图1所示结构，其中1是N⁺源区，2是N⁺漏区，3是N^-漂移区，6是沟道区，7是p阱区，16是P⁺接触区域，8是源电极，9是漏电极，10是栅电极，11是栅氧化物。由于槽栅的作用，使得器件正向导通时，不会出现JFET效应，从而导通电阻较常规结构低。但是这种结构的栅漏电容很大，这是由于栅极和漏极有较大的交叠电容，当芯片集成度提高时，这种结构存在很大的栅电荷，从而严重影响芯片的频率特性，增大了功耗。为了降低器件的栅电荷，从而保证高频工作，必须降低其栅漏电容。

为了降低栅电荷，人们提出了各种方法，文献（1）Hidefumi Takaya1，Kyosuke Miyagi1，Kimimori Hamada1，"Floating Island and Thick Bottom Oxide Trench Gate MOSFET (FITMOS)^-A 60V Ultra Low On^-Resistance Novel MOSFET with Superior Internal Body Diode"， Proceedings of the 17 International Symposium on Power Semiconductor Devices & IC's May 23^-26, 2005 Santa Barbara, CA，【浮空岛和底部厚

氧化物槽栅MOSFET-一种具有优质内置体二极管的60V超低导通电阻新型MOSFET】提出将槽栅氧化物直接深入漂移区，然后在槽栅底部做一个浮空的P岛（19），如图2所示。这种结构的优势在于槽栅氧化物深入漂移区，使得槽栅底部和漂移区之间的氧化物相对于常规结构更厚，从而降低了栅漏电容，使得栅电荷更小。浮空的P岛（19）可以辅助N^-漂移区（3）耗尽，从而使得器件的导通电阻有所降低。同时，由于反向耐压时，浮空P岛（19）和N^-漂移区（3）形成的反向pn结也参与耐压，所以该结构较一般结构耐压更高，在相同耐压下，可以获得更高的漂移区浓度和更低的导通电阻。但是相对于平面栅，槽栅结构底部与漂移区形成的栅漏电容仍然不可避免。同时由于结构的复杂性，增加了工艺难度，使得器件不易与大规模集成。

文献（2）steven sapp,Felton.CA (US ) ; Ashok Challa,Sandy,UT( US );Christopher B. Kocon, Mountaintop,PA(US)，”Structure and method for improving shielded gate field effect transistor”，United States Patent,Aug.3,2010. 【改进屏蔽栅场效应晶体管的新结构和方法】提出将槽栅做成两部分，如图3所示，上部分做为栅电极（10），用来形成沟道，下部分做为屏蔽栅（20）,这样，常规结构槽栅下方与漏区形成的栅漏电容就变成了两个串联的电容，一个是槽栅与屏蔽栅及其间氧化物形成的电容，一个是屏蔽栅与漂移区及其间氧化物形成的电容，这两个电容是串联关系，所以总电容减小，使得栅电荷降低。但是这种结构仍然不能完全消除槽栅底部与漂移区形成的电容。

文献（3）Shuming Xu, Jacek Korec, David Jauregui, etc.” NexFET A New Power Device” ，Texas Instruments Incorporated, Power Stage BU, MS 4008, Bethlehem, PA 18015. 【一种新型功率器件-NextFET】提出的nextFET结构是降低栅电荷的一种很好的办法，其思想是首先采用平面栅，使得栅漏具有很小的交叠电容，同时将延伸的源金属场板覆盖于漂移区之上，以辅助其耗尽，进一步降低栅漏电容；再者，漏极通过一个高浓度的N⁺sink做到器件底部，N⁺sink提供良好的导热通道利于器件的双面冷却。同时利用漂移区和P-区域的电荷平衡实现低导通电阻。该结构有很低的Q_g·R_on，同时也兼具很好的热特性。

发明内容

为解决上述技术问题，本发明提出了一种槽型功率MOSFET器件，本发明在保证低的比导通电阻的前提下降低了栅电荷，从而使得器件具有更低的功耗，并且与现有的槽型 VDMOS器件相比，Qg·Ron降低50%左右，同时具有良好的散热特性。

以N沟道器件为例，本发明是通过采用下述技术方案实现的：

一种槽型功率MOSFET器件，包括P^-衬底，P^-衬底顶部的N⁺源区、P阱区、沟道区、轻掺杂漏区和N⁺漏区，P^-衬底部的N⁺源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于：还包括N⁺槽区，N⁺槽区的纵向长度穿过P^-衬底直到器件底部的N⁺源接触区，将表面的N⁺源区、表面源极金属场板和底部的N⁺源接触区连通形成等势体，所述的N⁺源接触区通过背面离子注入形成，引出端为源电极；

所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面；

所述的轻掺杂漏区位于P^-衬底的顶部，轻掺杂漏区的深度大于N⁺漏区的深度且小于P^-衬底的厚度。

所述的场氧化物的厚度优先地控制在100nm~500nm之间。

所述的N+槽区可以同时起到N+源区作用，将N+源区略去，形成具有槽型源区的功率MOSFET器件。

所述的槽型N⁺源区做成P⁺槽区，相应的N⁺源接触区做成P⁺源接触区，P⁺槽区表面紧靠P阱区的位置形成N⁺源区，形成具有P型槽区的功率MOSFET器件。

所述的N⁺槽区为金属或者多晶硅填充的槽区，N⁺源区下方设置P⁺埋层做为P阱的接触区，N⁺源区和P⁺埋层都与所述金属或多晶硅槽区接触，形成具有金属或多晶硅槽区的功率MOSFET器件，

在轻掺杂漏区下方设置N型埋层，形成具有N型埋层的槽型功率MOSFET器件。

所述的N型埋层的位置在距离底部N⁺源接触区为P^-衬底厚度的1/2及其上位置，所述的N型埋层的宽度大于N⁺漏区的宽度，且小于轻掺杂漏区的宽度。

在紧靠轻掺杂漏区下方设置部分介质埋层，形成具有部分介质埋层的槽型功率MOSFET器件。

所述部分介质埋层材料的介电系数应小于硅的介电系数，包括但不局限于二氧化硅或者是氮化硅材料，部分介质埋层的宽度应大于N⁺漏区的宽度，小于轻掺杂漏区的宽度。

本发明中，所述的N沟道也可做成P沟道，形成一种P沟道槽型功率MOSFET器件，P沟道槽型功率MOSFET器件的所有半导体区域的导电类型应与N沟道槽型功率MOSFET器件相反。

所述器件结合了RF LDMOS以及nextFET的优势，与现有技术相比，本发明的有益效果表现在：

第一、采用横向扩散金属氧化物半导体 (LDMOS) 装置, 电流会从最上层金属化漏极端流经轻掺杂漏区 (LDD)，并流至平面栅极下方的侧边通道，然后借由低阻抗的槽型垂直电流通道转向底部源接触区。小的栅漏交叠提供了最低的内部电容，而垂直电流可提供高电流密度。第二、延伸的源金属场板覆盖于轻掺杂漏区（LDD）之上，因此能够降低栅极末端的高电场峰值，同时辅助轻掺杂漏区（LDD）耗尽从而使得栅电荷大大降低，其栅电荷只相当于常规槽型VDMOS的50%左右。第三、N+槽区纵向长度穿过衬底直到器件底部，将表面N+源区、源极金属场板和底部N⁺源接触区连通形成等势体，源极从器件底部引出，这不仅消除了源极的外延线电感，降低源极串联电阻，而且提供良好的导热通道利于器件的双面冷却。第四、轻掺杂漏区、源金属场板及下方P-衬底的电荷平衡作用，使得轻掺杂漏区的载流子浓度提高，这有助于将器件的导通电阻降至最低。同时，P-衬底和轻掺杂漏区的浓度可调，使得晶体管的阻抗可以进行调整。

场氧化物的厚度控制在100nm~500nm之间，场氧化物越厚，源金属场板的作用越弱，辅助轻掺杂漏区耗尽的效果越不明显，场氧化物不能太薄以防止硅表面出现寄生沟道。因此，本发明控制在100nm~500nm之间，效果最佳。

本发明可以克服槽型 VDMOS栅漏电容大的缺点，降低了栅电荷，从而提高器件的开关频率，降低栅驱动功耗，并且与现有的槽型 VDMOS器件相比，Qg·Ron降低50%左右，同时具有良好的散热特性。

附图说明

下面将结合说明书附图和具体实施方式对本发明作进一步的详细说明，其中：

图1是现有常规槽型VDMOS结构示意图

图2是FITMOS结构示意图

图3是屏蔽栅VDMOS结构示意图

图4是一种槽型功率MOSFET器件结构示意图

图5是一种具有槽型源区的功率MOSFET器件结构示意图

图6是一种具有P型槽区的功率MOSFET器件结构示意图

图7是一种具有金属或多晶硅槽区的功率MOSFET器件结构示意图

图8、图9分别是常规槽型VDMOS器件及一种槽型功率MOSFET器件的二维结构示意及栅漏电容分布图

图10是一种槽型功率MOSFET器件P⁺接触区引出的一种版图实现方式示意图

图11是一种槽型功率MOSFET器件的轻掺杂漏区的双扩散实现方式示意图

图12是一种具有N型埋层的槽型功率MOSFET器件结构示意图

图13是一种具有部分介质埋层的槽型功率MOSFET器件结构示意图

图14是一种P沟道槽型功率MOSFET器件结构示意图。

图15 是当R _sp=0.24mΩ.cm²（V _DS=35V，I_D=0.1mA）时，一种槽型功率MOSFET器件和常规槽型VDMOS栅电荷Q_g的对比图

图16是一种槽型功率MOSFET器件、一种具有N型埋层的槽型功率MOSFET器件和常规槽型VDMOS的归一化比导通电阻、归一化栅电荷以及归一化FOM=Q_g R _on的对比图

图中标记：

1是N⁺源区，2是N⁺漏区，3是轻掺杂漏区，4是N⁺槽区，5是N⁺源接触区，6是沟道区，7是P阱区，8是源电极，9是漏电极，10是栅电极，11是栅氧化物，12是场氧化物，13是表面源极金属场板，14是隔离氧化物，15是P^-衬底，16是P⁺接触区，401是P⁺槽区，501是P⁺源接触区，402是金属或者多晶硅槽区。

具体实施方式

实施例1

以N沟道器件为例，本发明如图4所示，包括N⁺源区1、N⁺漏区2、轻掺杂漏区3、N⁺槽区4、N⁺源接触区5、沟道区6、P阱区7、源电极8、漏电极9、栅电极10、栅氧化物11、场氧化物12、表面源极金属场板13、隔离氧化物14、P^-衬底15。

优先地，所述场氧化物12的厚度应控制在100nm~500nm之间。场氧化物越厚，源金属场板的作用越弱，辅助轻掺杂漏区耗尽的效果越不明显。场氧化物不能太薄以防止硅表面出现寄生沟道。

以上所述槽型功率MOSFET器件也可以不做N⁺源区1，其N⁺槽区4直接做为槽型N⁺源区4，形成一种具有槽型源区的功率MOSFET器件，器件结构如图5所示。

以上所述槽型N⁺源区4也可做成P⁺槽区401，形成一种具有P型槽区的功率MOSFET器件，器件结构如图6所示。相应的N⁺源接触区5做成P⁺501，为了形成导电通道，P⁺槽区401表面紧靠P阱区7的位置形成N⁺源区1。

以上所述N⁺槽区4可采用金属或者高浓度的多晶硅填充的槽区402，形成一种具有金属或多晶硅槽区的功率MOSFET器件，器件结构如图7所示。N⁺源区1下方做P⁺埋层16做为P阱的接触区，N⁺源区1和P⁺埋层16都与左侧槽区402接触。

图4~图7所述槽型功率MOSFET器件，在其轻掺杂漏区3下方可做N型埋层17，形成一种具有N型埋层的槽型功率MOSFET器件，器件结构如图12所示。

图4~图7所述槽型功率MOSFET器件，其紧靠轻掺杂漏区3下方可做部分介质埋层18形成一种具有部分介质埋层的槽型功率MOSFET器件，器件结构如图13所示。

图15 是当R _sp=0.24mΩ.cm²（V _DS=35V，I_D=0.1mA）时，一种槽型功率MOSFET器件和常规槽型VDMOS栅电荷Q_g的对比图。

从图中可以看出，新结构的Q_g只相当于常规结构的一半左右，由于二者导通电阻相等，所以新结构的优值降低了50%。

图16是一种槽型功率MOSFET器件、一种具有N型埋层的槽型功率MOSFET器件和常规槽型VDMOS的归一化比导通电阻、归一化栅电荷以及归一化FOM=Q_g R _on的对比图。

从图中可以看出，一种槽型功率MOSFET器件的导通电阻和常规槽型 VDMOS相同，但其栅电荷降低了50%，使得最终的优值降低了50%。一种具有N型埋层的槽型功率MOSFET器件的导通电阻相对于常规槽型VDMOS降低了33%，栅电荷降低了50%，所以总的优值降低了65%~70%。

本发明的工作原理：

本发明提供的一种槽型功率MOSFET器件，可以克服槽型 VDMOS栅漏电容大的缺点，降低了栅电荷，从而提高器件的开关频率，降低栅驱动功耗。下面进行详细说明。

常规槽型 VDMOS的器件原理图如图8所示，其栅漏电容由两部分组成：由于槽栅必须完全覆盖P型沟道，所以侧面存在栅漏电容C_gd1；同时，由于是槽栅结构，纵向必然存在栅漏电容C_gd2，这两个电容是并联关系，由此使得栅漏电容增加。

（一）一种槽型功率MOSFET器件

一种槽型功率MOSFET器件原理图如图9所示，相对于常规槽型 VDMOS，其优势如下：

1、对栅电荷的影响：

由于采用平面栅结构，使得栅漏电容只有C_gd，比槽型 VDMOS大大降低。同时，延伸的源金属场板覆盖于轻掺杂漏区（LDD）之上，以辅助轻掺杂漏区（LDD）耗尽，使得耗尽层进一步展宽，C_gd得到进一步降低。

2、对导通电阻的影响：

轻掺杂漏区、源金属场板及下方P-衬底的电荷平衡，使得轻掺杂漏区的载流子浓度提高，同时，N+槽区提供垂直电流通道保证了高电流密度，使得器件总的导通电阻降至最小。

3、对热特性的影响：N⁺槽区纵向长度穿过衬底直到器件底部，源极从器件底部引出，为器件提供了良好的导热通道且利于器件的双面冷却。

（二）一种具有N型埋层的槽型功率MOSFET器件

一种具有N型埋层的槽型功率MOSFET器件，在槽型功率MOSFET的轻掺杂漏区下方做一N型埋层，N型埋层调制了体内电场分布，使得耐压增加，相同耐压下，漂移区浓度可以更高，导通电阻更小。该结构在获得与槽型功率MOSFET同样低的Q_g前提下，导通电阻降低了33%，使得优值得到进一步降低。

（三）一种具有部分介质埋层的槽型功率MOSFET器件

一种具有部分介质埋层的槽型功率MOSFET器件，在槽型功率MOSFET紧靠轻掺杂漏区的下方做一部分介质埋层，埋层材料可以是介电系数低于硅的绝缘材料，如二氧化硅，该埋层的存在降低了源漏电容C_ds，该结构在获得与槽型功率MOSFET同样低的Qg·Ron下，提高了器件的输出功率。

通过MEDICI仿真，一种槽型功率MOSFET器件与常规槽型VDMOS具有相同的比导通电阻，栅电荷相对于槽型VDMOS降低了50%； 一种具有N型埋层的槽型功率MOSFET器件与常规槽型VDMOS器件相比，其导通电阻和栅电容分别降低了33%和50%。

实施例2

图4~图7以及图12、图13所述槽型功率MOSFET器件，其N沟道也可做成P沟道，形成一种P沟道槽型功率MOSFET器件，器件结构如图14所示。P沟道槽型功率MOSFET器件的所有半导体区域的导电类型应与N沟道槽型功率MOSFET器件相反。

实施例3

本发明的制作工艺与常规LDMOS的制作工艺类似，需要注意的有以下几点：

1、P⁺接触区的做法：在做好P^-well接触区P⁺ ₁后，必须留出一个缺口以便下一步高浓度的P⁺注入形成P⁺ ₂区域，表面金属覆盖将P⁺ ₂区域和N⁺源区相连从而保证了P^-well区域与N⁺源区等电位。这种实施方案的器件剖面图如图10（a）所示，器件版图如图10（c）所示，版图中没有显示出表面金属覆盖。如果P⁺ ₂区域采用如图10（b）所示方案，则需通过背面离子注入形成，在做背面源极接触区的时候需留出缺口，缺口的位置仍然与图10（c）所示位置相同。

注意图4、图5、图12、图13所述器件的P⁺接触区位置与图10所述P⁺ ₁接触区位置相同，其P⁺ ₂的做法可采用图10（a）或图10（b）中任意一种方式。

2、槽区的做法：槽区的做法可以有三种不同的实施方案。第一，可采用N⁺槽区，在P^-衬底上采用高浓度的离子注入并推结的方式形成N⁺槽。第二，可采用P⁺槽区，在P^-衬底上采用高浓度的离子注入并推结的方式形成P⁺槽。需要注意的是，这种做法需在多晶硅栅极形成后，采用自对准方式，通过高浓度离子注入在P⁺槽区表面紧靠P^-well的地方形成N⁺源区。第一种方式下形成的N⁺槽可以直接做为N⁺槽型源区，也可采用离子注入方式在P^-well形成N⁺源区。第三，可采用挖槽并填充金属或高浓度多晶硅的方式形成槽区，这种方式的好处在于其P⁺接触区可直接通过填充的金属或多晶硅与N⁺源极连接形成等势体，省去了形成P⁺ ₂区域的步骤，降低了工艺难度。

3、轻掺杂漏区的做法：轻掺杂漏区的做法有两种可行的实施方案。第一、可采用通常单次扩散的方式形成轻掺杂漏区。第二、可采用双扩散的方式形成轻掺杂漏区，如图11所示。首先通过离子注入并扩散的方式形成N^- ₁区域，随后采用再次离子注入并扩散的方式形成N^- ₂区域，第二次扩散的深度是第一次扩散的一半左右且浓度相同。由于N^- ₂区域的掺杂浓度比N^- ₁高一倍，使得漂移区总浓度提高，导通电阻降低。

4、N型埋层的做法：在一种具有N型埋层的槽型功率MOSFET器件中，N型埋层可在做P^-衬底的时候通过离子注入并推结的方式形成，其埋层的位置应在距离底部N⁺源接触区为P^-衬底厚度的1/2及其上位置，向上最多可以移动到与轻掺杂漏区底部接触。埋层宽度应大于N⁺漏区的宽度，小于轻掺杂漏区的宽度。埋层的浓度应根据其不同的宽度和位置进行调整。

5、部分介质埋层的做法：在一种具有部分介质埋层的槽型功率MOSFET器件中，以部分介质埋层采用二氧化硅为例，可采用晶片键合技术将一块硅片部分氧化后，再将它与另一块硅片键合到一起。也可采用部分预氧技术，对硅片的部分区域进行氧注入，以形成部分介质埋层。其介质埋层材料的介电系数应小于硅的介电系数， 宽度应大于N⁺漏区的宽度，小于轻掺杂漏区的宽度。

Claims (10)

1.一种槽型功率MOSFET器件，包括P^-衬底，P^-衬底顶部的N⁺源区、P阱区、轻掺杂漏区和N⁺漏区，P^-衬底部的N⁺源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于：还包括N⁺槽区，N⁺槽区的纵向长度穿过P^-衬底直到器件底部的N⁺源接触区，将表面的N⁺源区、表面源极金属场板和底部的N⁺源接触区连通形成等势体，所述背面N⁺源接触区引出端为源电极；

所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面。

2.一种槽型功率MOSFET器件，包括P^-衬底，P^-衬底顶部的P阱区、轻掺杂漏区和N⁺漏区，P^-衬底部的N⁺源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于：还包括N⁺槽区，N⁺槽区为槽型N⁺源区，槽型N⁺源区的纵向长度穿过P^-衬底直到器件底部的N⁺源接触区，将表面源极金属场板和底部的N⁺源接触区连通形成等势体，所述的N⁺源接触区通过背面离子注入形成，引出端为源电极；

所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面，形成具有槽型源区的功率MOSFET器件。

3.根据权利要求2所述的一种具有槽型源区的功率MOSFET器件，其特征在于：所述的N+槽区做成P⁺槽区，相应的N⁺源接触区做成P⁺源接触区，P⁺槽区表面紧靠P阱区的位置形成N⁺源区，形成具有P型槽区的功率MOSFET器件。

4.根据权利要求1所述的一种槽型功率MOSFET器件，其特征在于：所述的N⁺槽区为金属或者多晶硅填充的槽区，N⁺源区下方设置P⁺埋层做为P阱的接触区，N⁺源区和P⁺埋层都与所述金属或者多晶硅槽区接触，形成具有金属或多晶硅槽区的功率MOSFET器件。

5.根据权利要求1或2或3或4所述的一种槽型功率MOSFET器件，其特征在于：在轻掺杂漏区下方设置N型埋层，形成具有N型埋层的槽型功率MOSFET器件。

6.根据权利要求5所述的一种具有N型埋层的槽型功率MOSFET器件，其特征在于：所述的N型埋层的位置在距离底部N⁺源接触区为P^-衬底厚度的1/2及其之上位置，所述的N型埋层的横向宽度大于N⁺漏区的宽度，且小于轻掺杂漏区的宽度。

7.根据权利要求1或2或3或4所述的一种槽型功率MOSFET器件，其特征在于：在紧靠轻掺杂漏区下方设置部分介质埋层，形成具有部分介质埋层的槽型功率MOSFET器件。

8.根据权利要求7所述的一种槽型功率MOSFET器件，其特征在于：所述部分介质埋层材料的介电系数应小于硅的介电系数，包括但不局限于二氧化硅或者是氮化硅材料，部分介质埋层的横向宽度应大于N⁺漏区的宽度，小于轻掺杂漏区的宽度。

9.根据权利要求1或2或3或4所述的一种槽型功率MOSFET器件，其特征在于：N沟道也可做成P沟道，形成一种P沟道槽型功率MOSFET器件，P沟道槽型功率MOSFET器件的所有半导体区域的导电类型应与N沟道槽型功率MOSFET器件相反。

10.根据权利要求1所述的一种槽型功率MOSFET器件，其特征在于：所述的场氧化物的厚度控制在100nm~500nm之间。

Images