CN102184914A - 功率半导体模块和用于运行功率半导体模块的方法 - Google Patents

功率半导体模块和用于运行功率半导体模块的方法 Download PDF

Info

Publication number
CN102184914A
CN102184914A CN2010106094470A CN201010609447A CN102184914A CN 102184914 A CN102184914 A CN 102184914A CN 2010106094470 A CN2010106094470 A CN 2010106094470A CN 201010609447 A CN201010609447 A CN 201010609447A CN 102184914 A CN102184914 A CN 102184914A
Authority
CN
China
Prior art keywords
power semiconductor
conductive strips
semiconductor chip
face terminals
load paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106094470A
Other languages
English (en)
Other versions
CN102184914B (zh
Inventor
D·多梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102184914A publication Critical patent/CN102184914A/zh
Application granted granted Critical
Publication of CN102184914B publication Critical patent/CN102184914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

一种功率半导体模块，所述功率半导体模块包括常通的可控的第一功率半导体开关和常断的可控的第二功率半导体开关，该第一功率半导体开关包括至少一个第一功率半导体芯片，并且该第二功率半导体开关包括至少一个第二功率半导体芯片。第一功率半导体开关和第二功率半导体开关的负载路径以串联方式连接。所有第一功率半导体芯片的控制端子永久性地导电连接到导电带，任何一个第一功率半导体芯片的负载端子都不永久性地导电连接到该导电带，并且任何一个第二功率半导体的负载端子和控制端子都不永久性地导电连接到该导电带。

Description

功率半导体模块和用于运行功率半导体模块的方法
优先权声明
本申请要求于2009年10月30日提交的德国专利申请No.102009046258.9的优先权，所述德国专利申请的全部内容通过引用包括在本申请之中。
技术领域
本发明涉及一种功率半导体模块和用于运行功率半导体模块的方法。
背景技术
功率半导体模块包括一个或多个功率半导体开关。在具有高带隙的用于功率半导体开关的功率半导体材料方面的进展允许生产用于高反向电压(例如1200V)的单极部件，诸如在硅(Si)中可以只用被接受的高导通电阻。引人注目的单极晶体管包括例如结型场效应晶体管(JFET)，特别是那些半导体本体包含半导体基本材料碳化硅的结型场效应晶体管。这些结型场效应晶体管具有高阻断能力连同快速开关行为。
图1示出结型场效应晶体管J1的电路符号。结型场效应晶体管J1具有第一负载端子11，第二负载端子12和控制端子13。负载路径形成在第一负载端子11和第二负载端子12之间，该负载路径通过控制端子13驱动，使得该负载路径全接通、部分接通或全关断。此后，如果负载路径关断，则半导体部件或电路布置被称为“处于关断状态”。相应的，如果负载路径接通，则半导体部件或电路布置被称为“处于接通状态”。
在所示的结型场效应晶体管J1的情况下，第负载端子11形成漏极端子，并且第二负载端子12形成源极端子。控制端子13也被称作栅极端子。更进一步，结型场效应晶体管J1可以具有可选的集成到其半导体本体中的体二极管14。
在这种情况下，负载路径通过施加到控制端子13的合适的驱动电势来驱动。这例如可以通过控制端子13和第二负载端子12之间的电压来实现。如果控制电压等于或接近于0，那么负载路径处于接通状态。为了使负载路径进入关断状态，必须使控制端子13相对于第二负载端子12具有足够的负向偏压，使得半导体中的电流通道完全夹断。该结型场效应晶体管J1因此也被称为常通的。
但是从用户的角度来看，常通行为并不是总是需要的。因此，在许多应用中，替代于常通结型场效应晶体管，也使用常断晶体管——诸如增强型MOSFET或IGBT，也就是说在没有外部电压施加在控制端子和源极端子或栅极端子之间时其负载路径是关断的晶体管。
但是，与基于碳化硅的结型场效应晶体管相比，用目前所能得到的常断单极晶体管仅能达到显著降低的反向电压。其次，目前所能得到的双极晶体管具有较差的动态特性。
发明内容
根据功率半导体模块的一个实施例，该模块包括常通的可控的第一功率半导体开关，该第一功率半导体开关包括一个或多个以并联方式电连接的第一功率半导体芯片，每个第一功率半导体芯片具有第一负载端子、第二负载端子、控制端子和形成在有关第一功率半导体芯片的第一负载端子和第二负载端子之间的负载路径。
第一功率半导体开关具有由第一功率半导体芯片的负载路径构成的并联电路形成的负载路径。功率半导体模块进一步包括常断的可控的第二功率半导体开关，该第二功率半导体开关包括一个或多个以并联方式电连接的第二功率半导体芯片，每个第二功率半导体芯片具有第一负载端子、第二负载端子、控制端子和形成在有关第二功率半导体芯片的第一负载端子和第二负载端子之间的负载路径。
第二功率半导体开关具有由第二功率半导体芯片的负载路径构成的并联电路形成的负载路径。电路载体包括具有顶侧和施加到顶侧的上金属化层的绝缘载体，所述金属化层被构造以形成导电带。所有第一功率半导体芯片被布置在导电带中的第一导电带上。所有第二功率半导体芯片被布置在导电带中的第二导电带上。
第一功率半导体开关和第二功率半导体开关的负载路径以串联方式电连接。所有第一功率半导体芯片的控制端子永久性地导电连接到导电带中的第三导电带。第一功率半导体芯片的第一负载端子和第二负载端子都不永久性地导电连接到第三导电带。第二功率半导体芯片的第一负载端子、第二负载端子和控制端子都不永久性地导电连接到第三导电带。第二功率半导体芯片的第二负载端子永久性地导电连接到导电带中的第四导电带。
根据功率半导体模块的另一实施例，该模块包括常通的可控的第一功率半导体开关以及常断的可控的第二功率半导体开关，该第一功率半导体开关包括多个第一功率半导体芯片，该第二功率半导体开关包括多个第二功率半导体芯片。第一功率半导体开关和第二功率半导体开关的负载路径以串联方式连接。第一功率半导体芯片的控制端子永久性地导电连接到导电带，任何一个第一功率半导体芯片的负载端子都不永久性地导电连接到该导电带并且任何一个第二功率半导体芯片的负载端子和控制端子都不永久性地导电连接到该导电带。
根据用于运行功率半导体模块的方法的实施例，该方法包括提供前面段落中所述的功率半导体模块，以及驱动第二功率半导体芯片的控制端子，使得在其中执行所有第一功率半导体芯片的转换开关运行模式的时间间隔期间，每个第二功率半导体芯片的负载路径永久性地处于导通状态。转换开关运行模式包括至少一个导通过程和至少一个关断过程，在该导通过程中每个第一功率半导体芯片的负载路径从关断状态切换到导通状态，在该关断过程中每个第一功率半导体芯片的负载路径从导通状态切换到关断状态。
本领域技术人员将通过阅读下面的详细描述并且通过查看附图认识到其他特征和优势。
附图说明
图中的部件不一定是按照比例的，作为替代将重点放在描述本发明的原理。此外，在图中，相同的附图标记指代相对应的部分。在附图中：
图1示出结型场效应晶体管的电路符号；
图2示出电路布置；
图3示出逆变器电路布置；
图4A示出被独立电压源关断的结型场效应晶体管；
图4B示出经由MOSFET被关断的电路布置；
图5示出另一个电路布置；
图6示出功率半导体模块；
图7示出布置在图6功率半导体模块中的功率半导体芯片的等效电路图；
图8示出另一个功率半导体模块；
图9示出布置在图8的功率半导体模块中的功率半导体芯片的等效电路图；
图10示出功率半导体模块的纵剖面；
图11示出另一个功率半导体模块的纵剖面。
具体实施方式
关于下面的描述应当考虑到，在不同的示例性实施例的情况下，相同的或起相同作用的功能元件或结构或半导体区域具有相同的附图标记，并且在下面所述的不同示例性实施例中这些功能元件或结构或半导体区域的描述是可以互相交换的。这里所述的不同示例性实施例的特征可以相互结合，除非特别做出相反说明。
图2示出电路布置K1。电路K1包括常通的可控的第一功率半导体开关J1——诸如参考图1所述的那样、和常断的可控的第二功率半导体开关M1。例如体现为MOSFET的第二功率半导体开关M1具有第一负载端子21、第二负载端子22和控制端子23。此外，MOSFET M1具有集成到其半导体本体中的可选的体二极管24。负载路径形成于第一负载端子21和第二负载端子22之间，该负载路径能够通过施加在控制端子23的控制电势导通，从而负载路径处于全导通、部分导通或全关断状态。
通过结型场效应晶体管J1的第二负载端子12电连接到MOSFET M1的第一负载端子21，结型场效应晶体管J1和MOSFET M1的负载路径以串联方式电连接。在本申请的含义中，表述“电连接”、“导电连接”尤其可以理解为：在没有开关半导体单元介入的情况下存在直接电连接，并且该直接电连接体现为具有非常低的电阻，例如永久性地具有小于1欧姆的电阻。尤其是，诸如导电带、连接板等的金属部件被视为电连接。在这种情况下，如果多个这种部件例如通过焊接、导电粘接、加压烧结或压力接触连接导电地相互连接，则这些部件也被视为“电连接”。
电路布置K1形成具有第一负载端子K11、第二负载端子K12和控制端子K13的可控功率半导体开关。在电路布置K1的第一负载端子K11和其第二负载端子K12之间，该电路布置K1具有可控制的负载路径，该负载路径由结型场效应晶体管J1和MOSFET M1的负载路径构成的串联电路形成。此外，结型场效应晶体管J1的控制端子13电连接到MOSFET M1的第二负载端子22。
电路布置K1的负载路径单独地由施加到其控制端子部K13的外部控制电势驱动，该控制端子K13连接到MOSFET M1的控制端子23。没有提供结型场效应晶体管J1的控制端子13的外部驱动。由于结型场效应晶体管J1和MOSFETM1的集成，MOSFET M1的漏极-源极电压对应于结型场效应晶体管J1的负的栅极-源极电压。为了关断，结型场效应晶体管J1需要负的栅极-源极电压。在导通状态下，MOSFET M1迫使结型场效应晶体管J1的栅极-源极电压——除了在MOSFET M1的负载路径和低电阻连接线两端子的非常小的压降外——达到接近于零的值，使得结型场效应晶体管J1也处于导通状态或被导通。
电力电子学应用的一个广阔领域是逆变电路(逆变器，变流器)。图3中示出单相逆变器级H，在下文中也被称作半桥。半桥H包括上电路布置K1和下电路布置K1’，二者都可以构造成参考图2描述的相同的电路布置。通过上电路布置K1的第二负载端子K12与下电路布置K1’的第一负载端子K11’连接，电路布置K1和K1’的负载路径以串联的方式连接。此外，半桥H具有相输出端H15，该相输出端H15连接到上电路布置K1的第二负载端子K12和下电路布置K1’的第一负载端子K11’。
如果电源电压VDC连接到半桥H的第一负载端子H11和其第二负载端子H12之间的半桥H，使得第一负载端子H11具有相对于第二负载端子H12为正的电势，那么通过上电路布置K1的负载路径被导通并且下电路布置K1’的负载路径被关断，当前在第一负载端子H11处的电势能够接通到相输出端H15。通过上电路布置K1的负载路径被关断并且下电路布置K1’的负载路径被导通，当前在第二负载端子H12处的电势能够相应地接通到相输出端H15。替代于图3中所示的DC电压源的电源电压，也可以提供例如通过两相、三相或多相AC电压的整流所产生的中间电路电压。
为了驱动上电路布置K1，提供连接到该上电路布置K1的控制输入端K13的上驱动电路3。下电路布置K1’相应地通过连接到该下电路布置K1’的控制输入端K13’的下驱动电路3’驱动。
在半桥H中，正的和负的直流电流都被允许经由相输出端H15。因此，必要的是，电路布置K1和K1’也能够在特定状况下输送反向电流。在这种情况下，反向电流被认为是技术电流方向分别从有关电路布置K1或K1’的第二负载端子K12或K12’分别指向相关电路布置K1或K1’的第一负载端子的电流。
如果在反向导电的电路布置K1或K1’情况下其中的MOSFET被接通，那么反向电流可以流经MOSFET的沟道。那么MOSFET的漏极-源极电压略微为负，从而反向导电的电路布置K1或K1’的结型场效应晶体管被导通并且反向电流也可以流经晶体管的沟道。
在变流器电路的正常开关运行模式中，半桥H的上电路布置K1和下电路布置K1’被交替导通和关断，其中第二个条件是电路布置K1和K1’中总是最多仅有一个被导通。由于基于存储电荷和部件内电容的缘故可控功率半导体开关J1、K1、J1’、K1’不允许任意高的开关速度，因此一个电路布置K1、K1’的关断信号不能在无延迟发生的情况下被另一电路布置K1或K1’的导通信号跟随。因此在一个电路布置K1、K1’的关断信号和另一电路布置K1或K1’的随后的导通信号之间，不得不遵守预定的死区时间，该死区时间的范围从几十ns到几us。
在死区时间期间，电路布置K1和K1’都被关断。对于反向导电的电路布置K1或K1’来说，这意味着，在死区时间的开始阶段，分别流经关断的电路布置K1或K1’的MOSFET M1或M1’的沟道的反向电流分别切换到MOSFET M1或M1’的体二极管14或14’。相反，关断的电路布置K1或K1’的结型场效应晶体管J1或J1’的沟道分别仍然保持导电。
如果在死区时间结束时非反向导电的电路布置K1’或K1被导通，那么通过相输出端H15的感应驱动的相电流迅速切换到该电路布置中。直到那时反向导电的电路布置K1或K1’现在没有电流并且现在(几乎)在其两端子也没有压降。电压仍然(几乎)完全存在于现在正在输送电流的电路布置的负载路径处。为了使之前反向导电的电路布置能够获得电压，该之前反向导电的电路布置的输出电容必须由在半桥H的负载路径两端子产生电压降的电源电压VDC充电。
电路布置K1、K1’的输出电容尤其是由有效的、依赖于电压的寄生部件电容的总和决定。输出电容充电越快，现在正向导电的电路布置K1或K1’的负载路径两端子的压降可以减小得越快，也就是说电路布置K1或K1’的输出电容越高，可达到的电压上升速率越低，从而开关损耗越大，反之亦然。
因而，系统中与高寄生电感成对出现的高输出电容能够导致限制开关速度。出于极低的开关损耗的目的，需要输出电容快速充电。另外一个因素是，这种电容电流在其网络中叠加在当前导通开关中的相电流上。这在后者中引起附加的开关损耗。
寄生电感——诸如通常在使用中间电路电容器(后者通常连接到与半桥H并联的电源电压VDC，但是在图3中没有示出)和中间电路母线布置时、并且也由于布置有电路布置K1和/或K1’的功率半导体模块的外壳内的内连接线而产生——限制了可达到的电流上升速率。
因此，出于电压上升的最高可能速率和最低可能开关损耗的目的，需要所涉及电路布置K1和K1’的输出电容的快速充电。如果电路布置K1、K1’的输出电容在电路布置K1、K1’处于关断状态时充电，那么该输出电容必须再次放电以使该电路布置K1、K1’导通。这通过使有关电路布置K1、K1’的功率半导体开关J1、M1或J1’、M1’导通以及在过程中使它们本身的寄生输出电容短路来实现。之前存储在输出电容中的能量然后被转化为热量。
从这些考虑因素中变得清楚的是，最低可能的输出电容是快速进行的低损耗开关过程所需要的。
图4A示出通过独立电压源Us(由在根据图3的布置情况下的驱动电路3实现)关断的结型场效应晶体管J1，以及图4B示出根据图2的电路布置K1，该电路布置通过其MOSFET M1关断，并同时示出结型场效应晶体管J1和MOSFET M1的寄生电容。
在图4A中，结型场效应晶体管J1由于其栅极-源极结的负偏压——例如为-20V——而关断，该负偏压由电压源Us引起。在死区时间期间，反向流动的相电流流经结型场效应晶体管J1的体二极管14。如果假定为简化形式，即体二极管14两端子的电压降近似等于零，那么电压源Us的电压也就是当前结型场效应晶体管J1的漏极-栅极电容CDG(J1)处的电压。由于寄生半导体电容随着电压的增加而减小，因此已经获得漏极-栅极电容CDG(J1)的适宜低的值。
为了在结型场效应晶体管J1的漏极-源极路径两端子建立电压，还有必要的是对结型场效应晶体管J1的漏极-源极电容CDS(J1)和已经低的漏极-栅极电容CDG(J1)进行反向充电。这两个电容CDS(J1)和CDG(J1)组成的并联电路被称为结型场效应晶体管J1的输出电容。
在最简单的情况下，MOSFET M1通过其栅极端子23和其源极端子22之间的短路被关断。如果无电流的电路布置K1要承担电压，那么首先MOSFET M1必须在其漏极端子21和其源极端子22之间建立电压，直到该电压已经达到结型场效应晶体管J1的夹断电压(vPI)的值。为此，有必要对由CDS(M1)和CDG(M1)形成的并联电路构成的MOSFET M1的输出电容进行充电。
由于结型场效应晶体管J1在其达到夹断电压vPI之前一直处于导通状态，因此结型场效应晶体管J1的寄生电容CGS(J1)和CDG(J1)与MOSFET M1的输出电容并联。在这种情况下应该考虑到，在所示示例中所涉及的各电容没有预偏压并且因此具有比较大的值。
具有负电压的MOSFET M1的关断仅仅减小MOSFET的漏极-栅极电容CDG(M1)的值，在大多数MOSFET的设计中该电容总之是非常低的，因此不能对减小电路布置K1的输出电容作出相关的贡献。
在MOSFET M1的漏极-源极电压vDS(M1)已经达到结型场效应晶体管J1的夹断电压vPI之前，MOSFET M1的有效输出电容由CDS(M1)、CDG(M1)、CGS(J1)和CDG(J1)组成的并联电路构成。如果已经达到电压vPI，则只有结型场效应晶体管J1承担电路布置K1的负载路径两端子的进一步的电压上升。MOSFET M1的漏极-源极电压vDS(M1)在夹断电压vPI的值处的保持静止。因此从时间中的这一点开始，电路布置K1的结果得到的输出电容仅由结型场效应晶体管J1的漏极-源极电容CDS(J1)和漏极-栅极电容CDG(J1)组成的并联电路构成，也就是说所述电路布置K1的结果得到的输出电容基本上对应于被根据图4A的独立电压源Us偏置的结型场效应晶体管J1的输出电容。
示例性测量已经揭示，为了使电路布置K1的输出电容两端子的电压从0V增加到30V所需的电荷是在根据图4A的关断的结型场效应晶体管J1情况下的6倍。这清楚地表明即使在较低电压范围内的小电压摆幅的情况下也会有相当大的电荷差。电荷数量伴随有对应的充电电流，该充电电流导致半桥H中的正向输送电流的半导体开关的开关损耗增大。一个示例性测量揭示，图3所示的电路布置K1的导通能量损耗近似是在如下情况下所产生的导通能量损耗的2.75倍：所述情况是在半桥H中场效应晶体管M1和M1’以及二极管24和24’被省略，并且替代地结型场效应晶体管J1的第二负载端子12通过低阻线连接到结型场效应晶体管J1’的第一负载端子11’；以及此外，结型场效应晶体管J1’的第二负载端子12’通过低阻线连接到电路布置K1’的第二负载端子K12’。当然在这种情况下，驱动电路3和3’不再必须分别驱动场效应晶体管M1和M1’的控制端子23和23’，而是分别驱动结型场效应晶体管J1和J1’的控制端子13和13’。为此，如果合适的话必须对驱动电路3和3’进行适当地调整。进一步地，高电容充电电流的陡峭边沿可产生振荡，所述振荡可不利地影响电磁兼容性(EMC)。
从前面的考虑因素中变得清楚的是，理想上只有结型场效应晶体管J1应作为开关工作。尽管如此，为了对于由结型场效应晶体管J1和场效应晶体管M1组成的电路布置获得常断部件的功能，所使用的场效应晶体管M1也可以是低压晶体管，例如具有允许不超过100V的反向电压的晶体管。当然原则上，具有任意所需幅度的反向电压的晶体管也可以替代低压晶体管来使用。
图5中示出这种电路布置K1的一个示例。在这种电路布置的情况下，和根据图2、3和4B的电路布置K1相反，此外，结型场效应晶体管J1的控制端子13没有固定地电连接到场效应晶体管M1的第二负载端子22，而是电隔离的。作为示例，结型场效应晶体管J1的控制端子13可以从布置有电路布置K1的外壳中引出，而不用将该控制端子13在外壳内电连接到场效应晶体管M1的第二负载端子22。然而，原则上也可以使用双极晶体管来替代场效应晶体管M 1。
用来驱动图5中所示的电路布置的驱动电路3包括第一驱动单元31和第二驱动单元32，第一驱动单元31连接到结型场效应晶体管J1的控制端子13以驱动结型场效应晶体管J1，第二驱动单元32连接到场效应晶体管M1的控制端子23以驱动场效应晶体管M1。在这种情况下——与根据图2、3和4B的电路布置K1和K1′的情况不同，结型场效应晶体管J1的驱动可以与场效应晶体管M1的驱动独立地实现。
根据图5的布置的正常开关运行模式可以被实现为使得通过第二驱动单元32使场效应晶体管M1保持持续地导通。然而，如果发生结型场效应晶体管J1不能被第一驱动单元31关断或不能以足够高的可靠性来关断的特殊情况，那么则通过第二驱动单元32将场效应晶体管M1关断。例如当逆变器第一次启动和从中间电路给驱动单元31提供供电电压时，或者在逆变器运行期间驱动单元31的电压源发生故障时，这种特殊情况可能出现。
在这些情况下，结型场效应晶体管J1的控制端子13必须通过第一驱动单元31切换到场效应晶体管M1的第二负载端子22。为此，可以使用集成到第一驱动单元31中可控功率半导体开关S1、或者二极管，其负载路径的一端子连接到结型场效应晶体管J1的控制端子13并且另一端子连接到场效应晶体管M1的第二负载端子22。
如图5中所示的电路布置K1例如可以在功率半导体模块中实现。为此，功率半导体模块可以具有电路载体4，在该电路载体4上——如图6所示——布置有结型场效应晶体管J1和场效应晶体管M1。
电路载体4例如可以具有体现为平面薄层的介电绝缘载体40。在介电绝缘载体40的顶侧40t、即平面薄层的两个主区域之一上，绝缘载体40配备有上金属化层41，该上金属化层41在金属化层的整个层区域中平面地和固定地连接到顶侧40t，也就是说上金属化层41在其横向延伸区域的每个点处都与顶侧40t接触。进一步，上金属化层41被构造为形成导电带411、412、413、414、415。导电带在这个意义上被理解为按需要成形并且与金属化层41的所有其他部分分隔开的金属化层的一部分。导电带例如可以被体现为长条形或者平面形以用来安装功率半导体芯片。此外，导电带也可以具有一个或多个长条形部分和一个或多个平面形部分二者。
在远离顶侧40t的绝缘载体40的底侧上，绝缘载体40可以同样配备有金属化层。该金属化层是非结构化的，但是如果需要的话可以同样被构造为形成导电带。
例如，电路载体4可以体现为DCB衬底(DCB＝Direct Copper Bonding直接铜接合)、DAB衬底(DAB＝Direct Aluminum Bonding直接铝接合)、或AMB衬底(AMB＝Active Metal Brazing活性金属钎焊)。上金属化层41例如可以全部或至少大部分由铜或铝构成。例如绝缘载体40可以由陶瓷形成。这种用途的合适的陶瓷材料的示例包括氮化铝(AlN)、氧化铝(Al2O3)、氮化硅(Si3N4)、碳化硅(SiC)或氧化铍(BeO)。可选择地，为了提高焊接性能，上金属化层41和/或下金属化层可以在表面上涂覆至少一层薄的涂层，该涂层由下述材料中的一种构成：银、NiAu、NiPd、NiPdAu。
图5中所示的可控功率半导体开关J1和M1中的每一个可以仅由一个功率半导体芯片构成，或者可以由多个电并联的功率半导体芯片构成。在这个意义上“并联”指的是，并联的功率半导体芯片的对应端子互相连接，也就是说例如所有的漏极端子相互连接，所有的源极端子相互连接，以及所有的栅极端子相互连接。
在图6中，这通过基于三个功率半导体芯片J1(1)、J1(2)和J1(3)的示例示出，其中每一个功率半导体芯片包含结型场效应晶体管并且这些功率半导体芯片以并联的方式电连接从而形成结型场效应晶体管J1。在这种情况下，每个功率半导体芯片J1(1)、J1(2)和J1(3)都具有负载路径，由于功率半导体芯片J1(1)、J1(2)和J1(3)的并联连接，所述负载路径也同样是并联连接的，从而形成可控功率半导体开关J1的负载路径。
功率半导体芯片J1(1)、J1(2)和J1(3)体现为垂直功率半导体芯片，并且在它们朝向电路载体4的底侧上，每个都具有第一负载端子，在本示例中该第一负载端子都是漏极端子，通过所述漏极端子这些功率半导体芯片连接到导电带411。用于此目的的适合的连接技术包括焊接、扩散焊接、导电粘接、低温加压烧结(低温连接)，其中将由银粉和溶剂组成的糊状物放到相关的功率半导体芯片J1(1)、J1(2)和J1(3)与导电带411之间，然后用高压将功率半导体芯片J1(1)、J1(2)和J1(3)和电路载体4相互压合。
功率半导体芯片J1(1)、J1(2)和J1(3)通过在它们的第二负载端子12(1)、12(2)和12(3)的接合线512与导电带413电连接，在本示例中，这些第二负载端子都是源极端子，位于有关功率半导体芯片J1(1)、J1(2)和J1(3)的远离绝缘载体40那侧上。同样的，功率半导体芯片J1(1)、J1(2)和J1(3)在其远离绝缘载体40那侧上都分别具有控制端子13(1)、13(2)和13(3)，这些控制端子通过接合线513永久性地导电地同时连接到单独的导电带412。
进一步地，举例来说，提供三个功率半导体芯片M1(1)、M1(2)和M1(3)，每一个均包含场效应晶体管，这三个功率半导体芯片以并联的方式电连接从而形成场效应晶体管M1。在这种情况下，每一个功率半导体芯片M1(1)、M1(2)和M1(3)都具有负载路径，由于功率半导体芯片M1(1)、M1(2)和M1(3)的并联连接，所述负载路径也同样并联连接从而形成可控功率半导体芯片M1的负载路径。
功率半导体芯片M1(1)、M1(2)和M1(3)体现为垂直功率半导体芯片，并且在它们朝向电路载体4的底侧上，每个都具有第一负载端子，在本示例中所述第一负载端子都是漏极端子，通过漏极端子导电地连接到导电带413。用于此目的的适合的连接技术也在这种情况下包括已经在上面更详细地描述的焊接、扩散焊接、导电粘接、低温加压烧结(低温连接)。
功率半导体芯片M1(1)、M1(2)和M1(3)通过在它们的第二负载端子22(1)、22(2)和22(3)处的接合线522与导电带415电连接，在本示例中，所述第二负载端子都是源极端子，位于有关功率半导体芯片M1(1)、M1(2)和M1(3)的远离绝缘载体40的那侧上。同样的，功率半导体芯片M1(1)、M1(2)和M1(3)在其远离绝缘载体40那侧上都分别具有控制端子23(1)、23(2)和23(3)，所述控制端子通过接合线523电连接到导电带414。为了完整起见，需要指出的是接合线512和522分别无电接触地跨过导电带412和414。
仅仅功率半导体芯片J1(1)、J1(2)和J1(3)的控制端子13(1)、13(2)和13(3)分别通过接合线513永久性地电连接到单独的导电带412。但是在导电带412与功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的任何第一和第二负载端子之间或者在导电带412与功率半导体芯片M1(1)、M1(2)和M1(3)的任何控制端子23(1)、23(2)和23(3)之间都没有永久性的导电连接。这产生了独立地驱动结型场效应晶体管J1和场效应晶体管M1的可能性。如图所示，导电带412可以布置在导电带411和导电带413之间。
为了使配备有功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的电路载体4和接合线512、513、522、523朝向外侧接触连接，提供端子元件61、62、63、641，这些端子元件从金属化层41的平面延伸离开电路载体4。端子元件61、62、63、64和641在其朝向电路载体4的那侧都具有基点，在该基点处它们与导电带411、412、414和415分别导电连接。端子元件61、62、63、64和641用于与实现在电路载体4上的电路布置K1进行电接触。端子元件61、62、63、64和641例如可以体现为金属端子焊片，例如作为台阶状然后弯曲的金属薄片、或者金属杆。端子元件61和64用来馈入和输送出通过电路布置K1的负载电流。因此，端子元件61和64具有比其他端子元件62、63和641更高的电流输送能力。为了提高电流输送能力和/或为了可以使用连接到端子元件61、62、63或64的平的低电感端子导体，替代于配备仅仅一个端子元件61、62、63或64，要接触连接的导电带411、412、414或415可以配备有多个相互间隔开的端子元件，如图6中例如分别针对导电带411和415的端子元件61和64所示出的那样。
与端子元件64相同，在其面向电路载体4的那侧与导电带415导电连接的端子元件641用作辅助端子，该辅助端子可以——与端子元件62和63相同地——例如用来连接驱动单元31、32。原则上甚至可以进一步提供端子元件。此外作为替换方案，可以将端子元件61、62、63、64、641中的至少单独的端子元件通过它们面向电路载体4的那侧被设置在功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)或M1(3)中一个的顶侧——远离电路载体4的那侧，并且可以在顶侧处电连接到相关功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)或M1(3)的端子区域。
在其中功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)被布置在外壳中的布置中，根据进一步互连，所有或部分端子元件61、62、63、64和641的远离电路载体4的端子从外壳中伸出并且在那里按照需要接触连接。此外，端子元件61、62、63、64和641的至少一部分例如可以在外壳内部电连接到驱动单元31或32。
金属化层41没有场效应晶体管M1的第二负载端子22和结型场效应晶体管J1的控制端子13都与其电连接的部分。因此，结型场效应晶体管J1的控制端子13通过端子元件62从金属化层41的平面中单独引出。
图7示出关于这种装置的等效电路图。由于场效应晶体管M1在电路布置K1的正常开关模式中永久性地被导通，因此仅由结型场效应晶体管J1执行动态开关过程。由于形成结型场效应晶体管J1的功率半导体芯片J1(1)、J1(2)和J1(3)的半导体本体包括碳化硅作为基本材料，因此原则上结型场效应晶体管J1非常迅速地开关，出于此原因低电感的驱动电路设计是很重要的。
在结型场效应晶体管J1的驱动电路中有效的总电感LG是该电路中所有单个电感的总和。对于根据图6的示例性实现和根据图7的的等效电路图，总电感等于结型场效应晶体管J1的外栅极电路的泄漏电感L1、形成场效应晶体管M1的功率半导体芯片M1(1)、M1(2)和M1(3)的源极侧电感L4以及形成结型场效应晶体管J1的功率半导体芯片J1(1)、J1(2)和J1(3)的源极侧电感L3之和。下面的公式成立：
LG＝L1+L3+L4                 (1)
除了各个电感L1、L3、L4的总和的值之外，寄生电容的该总和阻碍电荷反转过程并且因此快速进行的开关过程、开关期间的瞬态过程都会在电感L2、L3、L4、L5处导致感应电压。在这种情况下，在电感L3和L4处感应的电压具有使得在结型场效应晶体管J1的栅极电路中产生负反馈的效应，这进一步减慢了开关过程。
因此提供，除了结型场效应晶体管J1的栅极电路中的最低可能的累积电感之外，可以将电感L3和L4保持为小或者可能的话根本不将它们包括在栅极电路中。
可以实现这种布置的方式在图8中结合根据图9的等效电路图示出。与根据图6和图7的布置不同，形成场效应晶体管M1的功率半导体芯片M1(1)、M1(2)和M1(3)的第二负载端子22(1)、22(2)和22(3)分别通过额外的连接线524电连接到体现在金属化层41中的另导电带416。在这种情况下，这样的额外连接线524可以与连接线522之一整体地形成，或者如图所示与连接线522之一非整体地形成。例如连接线524可以被体现为接合线。导电带416可以例如完全地或至少部分地被布置为与导电带412直接相邻，其中形成结型场效应晶体管J1的功率半导体芯片J1(1)、J1(2)和J1(3)的控制端子13(1)、13(2)和13(3)与该导电带412连接。
在这个意义上，“直接”指的是越过导电带416的相关部分或整体或越过该导电带的整个延伸，没有形成在金属化层41中的其他导电带位于导电带412和416之间。在其上安装有功率半导体芯片M1(1)、M1(2)和M1(3)的导电带413可以可选择地布置在导电带416和导电带415之间，其中功率半导体芯片M1(1)、M1(2)和M1(3)的第二负载端子22(1)、22(2)和22(3)都分别与导电带415连接。导电带416可以同样可选择地布置在导电带412和413之间。
功率半导体芯片M1(1)、M1(2)和M1(3)的第二负载端子22(1)、22(2)和22(3)分别与这样的单独导电带416的连接避免了如在根据图6和7中的布置中的结型场效应晶体管J1的栅极电路通过输送电路布置K1的负载电流的电感L4被给定路线，该电感尤其是包括接合线522和导电带415的连接接合线522的那部分。漏电感L4的在根据图6和图7的布置中的结型场效应晶体管J1的栅极电路中仍然有效的那部分被明显更低的漏电感L7替代，该漏电感L7尤其是包括额外的连接线524和导电带416的与所述线电连接的那部分。
该措施减少了累积电感LG和负反馈。结果是JFET的非常快速的导通和关断过程。在结型场效应晶体管J1的驱动电路中有效的总电感LG为：
LG＝L1+L3+L7                  (2)
此外，由于以相互距离小的方式和/或以并行方式对导电带412和416给定路线的可能性，根据图8的布置可选择地适用于在每种情况下使用多个端子元件62(1)、62(2)、62(3)和65(1)、65(2)、65(3)以便分别与导电带412和416进行接触。在这种情况下，端子元件62(1)、62(2)、62(3)每个在第一连接位置82处导电连接到导电带412，并且端子元件65(1)、65(2)、65(3)每个在第二连接位置85处导电连接到导电带416。
在这种情况下，端子元件62(1)、62(2)、62(3)和65(1)、65(2)、65(3)可以可选择地被布置为使得端子元件62(1)、62(2)、62(3)中的每个和端子元件65(1)、65(2)、65(3)中的另一个一起形成一对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))。在这种情况下，对于端子元件62(1)、62(2)、62(3)中的每一个来说，与端子元件62(1)、62(2)、62(3)中的有关一个形成一对的端子元件65(1)、65(2)、65(3)可以是端子元件65(1)、65(2)、65(3)中的与端子元件62(1)、62(2)、62(3)中的有关一个最接近的那个端子元件。在这种情况下，对于恰好一个、多个或每一个对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))来说，对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))的端子元件62(1)、62(2)、62(3)、65(1)、65(2)、65(3)的距离d1可以被选择为小于或等于5mm。
由于端子元件62(1)、62(2)、62(3)和65(1)、65(2)、65(3)被成对布置，可以在配备有功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)、M1(3)的电路载体4和第一驱动单元31之间实现低电感连接。第一驱动单元31例如可以设置在模块壳体内或外部，其中功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)、M1(3)尤其是被布置在功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)、M1(3)的远离电路载体4的那侧上。第一驱动单元31例如可以通过传统的非陶瓷基的印刷电路板(PCB)来实现，在该印刷电路板上安装有第一驱动单元31和可选择地第二驱动单元32的电子部件。这种印刷电路板可以例如与电路载体4并行运行。
此外，并且与其他配置无关地说明的，端子元件62(1)、62(2)、62(3)中的每一个可以被布置在电路载体4上，使得该端子元件与导电带412和接合线513之间的连接点9中的最接近于端子元件的那个连接点9的距离d2小于或等于10mm。
不依赖于每个导电带412和416是否分别提供仅仅一个或多个端子元件62(1)、62(2)、62(3)和65(1)、65(2)、65(3)以及是否存在不同导电带412和416的分别不成对布置的端子元件62(1)、62(2)、62(3)和65(1)、65(2)、65(3)，第一驱动单元31可以连接到端子元件62(1)、62(2)、62(3)中的至少一个并且连接到端子元件65(1)、65(2)、65(3)中的至少一个。举例来说，在一个功率半导体模块中，可以提供单个的第一驱动单元31，其中端子元件的所有对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))与该第一驱动单元31连接。但是，也同样可以对于功率半导体模块的这些对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))中的每一个提供专用的第一驱动单元，其中有关的对(62(1)；65(1))、(62(2)；65(2))、(62(3)；65(3))与该专用的第一驱动单元连接。
由于根据图8和图9的配置，用于驱动形成结型场效应晶体管J1的所有功率半导体芯片J1(1)、J1(2)和J1(3)的第一驱动单元31和相关的周边电路元件(例如后备电容、电阻器等)可以被布置为与功率半导体芯片J1(1)、J1(2)和J1(3)直接相邻。导电带412和416的条形导体型特性还允许导电带412和416到一个或多个驱动单元31的条形导体型连接。这因此允许极快的开关过程，所述开关过程具有由在功率电路中的瞬态过程引起的最小的漏电感以及因而最小的负反馈。
在参照图6和图8说明的电路布置中，导电连接借助于作为上金属化层41的部分的导电带411、412、413、414、415和416以及借助于接合线512、513、522、523和524实现。与此不同地，替代于接合线512、513、522、523和524，还可以提供柔性印刷电路板，该柔性线印刷电路板具有导体结构，该导体结构具有彼此相互间隔开的并且执行接合线512、513、522、523和524的功能的多个柔性导电带。为了使这些柔性导电带中的特定导电带相互电绝缘，可以在它们之间布置柔性介电膜。柔性导电带和柔性介电膜的整体构成可以通过层压产生的集合物。该完成的集合物可以用相对于装配有功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的电路载体4精确安装的方式来产生，并且然后连接到电路载体4，从而得到所述的电路布置K1。
替代于将预制膜集合物施加到装配有功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的电路载体4，还可以将各个柔性介电层和各个柔性导电带依次地施加到所装备的电路载体4。
图10示出如下布置的纵剖面：所述布置对应于根据图8的布置，除了功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)以及导电带411、412、413、414、415和416的顶侧互连不是通过接合线而是通过柔性印刷电路板的方式实现。柔性印刷电路板的柔性导电带分配配备有与根据图8的在电路技术上相同的接合线相同的附图标记。柔性印刷电路板的柔性介电膜用附图标记8标出。
安装在电路载体4上的功率半导体芯片J1(1)、J 1(2)、J1(3)、M1(1)、M1(2)和M1(3)布置在外壳6中，端子元件61和64从外壳6中伸出以便能够与功率半导体模块在外部进行电接触。此外，第一驱动单元31和第二驱动单元32位于外壳6的内部，这些驱动单元分别通过端子元件62和65以及63和641与电路布置K1电连接。
如参照图10同样可以看出的那样，金属化层42同样可以被施加到远离绝缘载体40的顶侧40t的底侧40b。
图11示出功率半导体模块的纵剖面，该功率半导体模块用于实现与根据图10的功率半导体模块相同的电路布置K1。但是与根据图10的功率半导体模块不同的是，安装在电路载体4上的功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的互连不是借助于柔性印刷电路板而是借助于接合线来实现。
此外，第一驱动单元31和第二驱动单元32安装在印刷电路板7上，该印刷电路板7被布置在外壳6中，位于功率半导体芯片J1(1)、J1(2)、J1(3)、M1(1)、M1(2)和M1(3)的远离电路载体4的那侧上。
在上面的示例中，功率半导体开关J1和M1都包括三个并联连接的功率半导体芯片。与此不同的是，功率半导体开关J1和M1中的每一个也可以具有恰好一个、两个或多于三个并联连接的功率半导体芯片。另外，形成功率半导体芯片J1的功率半导体芯片J1(1)、J1(2)、J1(3)的数目原则上可以与形成功率半导体芯片M1的功率半导体芯片M1(1)、M1(2)、M1(3)的数目无关地选择。
可以运行上述的功率半导体模块，使得至少一个第一驱动单元31提供第一驱动信号，利用该第一驱动信号可以将第一功率半导体芯片J1(1)、J1(2)、J1(3)的控制端子13(1)、13(2)、13(3)驱动为使得在导通过程期间，第一功率半导体芯片J1(1)、J1(2)、J1(3)中的每一个的负载路径可以从关断状态切换到导通状态，或者在关断过程期间，第二功率半导体芯片J1(1)、J1(2)、J1(3)中的每一个的负载路径可以从导通状态切换到关断状态。
相应地，可以提供至少一个第二驱动单元32以用于提供第二驱动信号，利用该第二驱动信号可以驱动第二功率半导体芯片M1(1)、M1(2)、M1(3)的控制端子23(1)、23(2)、23(3)，使得在导通过程期间，第二功率半导体芯片M1(1)、M1(2)、M1(3)中的每一个的负载路径可以从关断状态切换到导通状态，或者在关断过程期间，第二功率半导体芯片M1(1)、M1(2)、M1(3)的每一个的负载路径可以从导通状态切换到关断状态。
第一和/或第二驱动信号例如可以为矩形电压。
在这种情况下，第二驱动单元32可以可选择地在所有第一功率半导体芯片J1(1)、J1(2)、J1(3)的包括至少一个导通过程和至少一个关断过程的转换开关运行模式期间将第二功率半导体芯片M1(1)、M1(2)、M1(3)中的每一个的负载路径永久性地设置为导通状态。
空间相对术语——诸如“在...以下”、“在...下方”、“下”、“在...之上”、“上”等等——为描述方便被用来说明一个元件相对于另一个元件的位置。这些术语意图包括除与图中所示方位不同的方位之外的器件的不同方位。进一步地，术语——诸如“第一”、“第二”等等——也被用来描述不同的元件、区域、部分等等，并且也不意图为限制性的。在说明书中同样的术语指示同样的元件。
如这里所使用的那样，术语“具有”、“包含”、“包括”、“由...构成”等等都是开放性术语，这些术语指示所述元件或特征的存在，但是并不排除其他元件或特征。术语“一”、“一个”、“该”意图包含复数和单数情况，除非上下文以其他方式做出清楚地指示。
通过心目中变形方案和应用的上述范围，应该理解本发明并不限于前面的描述，也不受到附图的限制。替代地，本发明仅由下面的权利要求及其法律等效内容限制。

Claims (13)

1.一种功率半导体模块，包括：
常通的可控的第一功率半导体开关，该第一功率半导体开关包括一个或多个以并联方式电连接的第一功率半导体芯片，每个第一功率半导体芯片具有第一负载端子、第二负载端子、控制端子、以及形成在有关第一功率半导体芯片的第一负载端子和第二负载端子之间的负载路径，其中第一功率半导体开关具有由第一功率半导体芯片的负载路径构成的并联电路形成的负载路径；
常断的可控的第二功率半导体开关，该第二功率半导体开关包括一个或多个以并联方式电连接的第二功率半导体芯片，每个第二功率半导体芯片具有第一负载端子、第二负载端子、控制端子、以及形成在有关第二功率半导体芯片的第一负载端子和第二负载端子之间的负载路径，其中第二功率半导体开关具有由第二功率半导体芯片的负载路径构成的并联电路形成的负载路径；
电路载体，该电路载体包括具有顶侧和施加到顶侧的上金属化层的绝缘载体，所述金属化层被构造为形成导电带；
其中：
所有第一功率半导体芯片被布置在导电带中的第一导电带上；
所有第二功率半导体芯片被布置在导电带中的第二导电带上；
第一功率半导体开关和第二功率半导体开关的负载路径以串联方式电连接；
所有第一功率半导体芯片的控制端子被永久性地导电连接到导电带中的第三导电带；
第一功率半导体芯片的第一负载端子和第二负载端子都不永久性地导电连接到第三导电带；
第二功率半导体芯片的第一负载端子、第二负载端子和控制端子都不永久性地导电连接到第三导电带；以及
第二功率半导体芯片的第二负载端子永久性地导电连接到导电带中的第四导电带。
2.如权利要求1所述的功率半导体模块，其中第二功率半导体芯片的第二负载端子永久性地导电连接到导电带中的第五导电带，其中所述第五导电带与第四导电带间隔开。
3.如权利要求2所述的功率半导体模块，其中第二导电带被布置在第四导电带和第五导电带之间和/或第五导电带被布置在第二导电带和第三导电带之间。
4.如权利要求2所述的功率半导体模块，进一步包括一个或多个端子元件对，其中每个端子元件对包括第一端子元件和第二端子元件，该第一端子元件具有面向电路载体的一侧，在这一侧第一端子元件永久性地导电连接到第三导电带，并且该第二端子元件具有面向电路载体的一侧，在这一侧第二端子元件永久性地导电连接到第五导电带。
5.如权利要求4所述的功率半导体模块，其中在恰好一个、至少一个或全部的端子元件对中，第一端子元件与第二端子元件处于小于或等于5mm的距离。
6.如权利要求2所述的功率半导体模块，进一步包括多个端子元件对，其中在每个端子元件对中，第一端子元件在第一连接位置处永久性地导电连接到第三导电带；向每个第一功率半导体芯片的控制端子提供电连接线，所述电连接线在第二连接位置处永久性地导电连接到导电带中的第三导电带；在恰好一个、多个或每个对中，第一连接位置与第二连接位置处于小于或等于10mm的距离。
7.如权利要求1所述的功率半导体模块，其中第三导电带被布置在第一导电带和第二导电带之间。
8.如权利要求1所述的功率半导体模块，其中绝缘载体被体现为陶瓷薄层和/或其中上金属化层在所述金属化层的整个层区域中平面地和固定地连接到绝缘载体的顶侧。
9.如权利要求1所述的功率半导体模块，其中恰好一个、多个或每个第一功率半导体芯片具有包括基本材料碳化硅的半导体本体。
10.如权利要求1所述的功率半导体模块，其中第一功率半导体芯片和第二功率半导体芯片在其远离电路载体的那侧上具有端子接触，所述端子接触通过柔性印刷电路板在端子接触之间以及与上金属化层进行导电连接，所述柔性印刷电路板由柔性导电带和一个或多个柔性介电膜的集合物形成。
11.如权利要求1所述的功率半导体模块，进一步包括：
至少一个第一驱动单元，能被操作提供第一驱动信号以用于驱动第一功率半导体芯片的控制端子，使得：
(a)在导通过程期间，每个第一功率半导体芯片的负载路径能够从关断状态切换到导通状态；和
(b)在关断过程期间，每个第一功率半导体芯片的负载路径能够从导通状态切换到关断状态；
至少一个第二驱动单元，用于提供第二驱动信号以用于驱动第二功率半导体芯片的控制端子，使得在所有第一功率半导体芯片的包括至少一个导通过程和至少一个关断过程的转换开关运行模式期间，每个第二功率半导体芯片的负载路径永久性地处于导通状态。
12.一种功率半导体模块，包括：
常通的可控的第一功率半导体开关，该第一功率半导体开关包括多个第一功率半导体芯片；
常断的可控的第二功率半导体开关，该第二功率半导体开关包括多个第二功率半导体芯片；
其中第一功率半导体开关和第二功率半导体开关的负载路径以串联方式连接；以及
其中第一功率半导体芯片的控制端子永久性地导电连接到导电带，任何一个第一功率半导体芯片的负载端子都不永久性地导电连接到该导电带，并且任何一个第二功率半导体的负载端子和控制端子都不永久性地导电连接到该导电带。
13.一种用于运行功率半导体模块的方法，包括：
提供功率半导体模块，该功率半导体模块包括：常通的可控的第一功率半导体开关，该第一功率半导体开关包括一个或多个以并联方式电连接的第一功率半导体芯片，每个第一功率半导体芯片具有第一负载端子、第二负载端子、控制端子和形成在有关第一功率半导体芯片的第一负载端子和第二负载端子之间的负载路径，其中第一功率半导体开关具有由第一功率半导体芯片的负载路径构成的并联电路形成的负载路径；常断的可控的第二功率半导体开关，该第二功率半导体开关包括一个或多个以并联方式电连接的第二功率半导体芯片，每个第二功率半导体芯片具有第一负载端子、第二负载端子、控制端子和形成在有关第二功率半导体芯片的第一负载端子和第二负载端子之间的负载路径，其中第二功率半导体开关具有由第二功率半导体芯片的负载路径构成的并联电路形成的负载路径；电路载体，该电路载体包括具有顶侧和施加到顶侧的上金属化表面的绝缘载体，所述金属化层被构造为形成导电带；其中所有第一功率半导体芯片被布置在导电带中的第一导电带上，所有第二功率半导体芯片被布置在导电带中的第二导电带上，第一功率半导体开关和第二功率半导体开关的负载路径以串联方式电连接，所有第一功率半导体芯片的控制端子永久性地导电连接到导电带中的第三导电带，第一功率半导体芯片的第一负载端子和第二负载端子都不永久性地导电连接到第三导电带，第二功率半导体芯片的第一负载端子、第二负载端子和控制端子都不永久性地导电连接到第三导电带，并且第二功率半导体芯片的第二负载端子永久性地导电连接到导电带中的第四导电带；
驱动第二功率半导体芯片的控制端子，使得在其中执行所有第一功率半导体芯片的转换开关运行模式的时间间隔期间，每个第二功率半导体芯片的负载路径永久性地处于导通状态，其中所述转换开关运行模式：
(a)包括至少一个导通过程，其中每个第一功率半导体芯片的负载路径从关断状态切换到导通状态；和
(b)至少一个关断过程，其中每个第一功率半导体芯片的负载路径从导通状态切换到关断状态。
CN2010106094470A 2009-10-30 2010-10-29 功率半导体模块和用于运行功率半导体模块的方法 Active CN102184914B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009046258A DE102009046258B3 (de) 2009-10-30 2009-10-30 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102009046258.9 2009-10-30
DE1020090462589 2009-10-30

Publications (2)

Publication Number Publication Date
CN102184914A true CN102184914A (zh) 2011-09-14
CN102184914B CN102184914B (zh) 2013-10-30

Family

ID=43924745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106094470A Active CN102184914B (zh) 2009-10-30 2010-10-29 功率半导体模块和用于运行功率半导体模块的方法

Country Status (3)

Country Link
US (1) US8228113B2 (zh)
CN (1) CN102184914B (zh)
DE (1) DE102009046258B3 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600038A (zh) * 2013-10-31 2015-05-06 三菱电机株式会社 半导体装置
CN105391281A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 含常导通晶体管和常关断晶体管的开关的系统和方法
CN106160716A (zh) * 2015-04-17 2016-11-23 台达电子工业股份有限公司 开关电路及其电流补偿方法
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
CN108352381A (zh) * 2015-11-27 2018-07-31 罗伯特·博世有限公司 用于电动机的功率模块
CN108370220A (zh) * 2015-10-20 2018-08-03 科锐费耶特维尔股份有限公司 高压功率模块
CN109417051A (zh) * 2016-04-12 2019-03-01 通用电气公司 具有鲁棒性的低电感功率模块封装
CN110481324A (zh) * 2019-07-15 2019-11-22 新乡市光明电器有限公司 负载控制电路、负载控制模组及电气控制盒
CN111900156A (zh) * 2014-05-15 2020-11-06 克利公司 高电流、低切换损耗SiC功率模块

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461899B2 (ja) * 2009-06-26 2014-04-02 株式会社東芝 電力変換装置
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
DE102011004733A1 (de) * 2011-02-25 2012-08-30 Siemens Aktiengesellschaft Submodul eines modularen Mehrstufenumrichters
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
WO2013046439A1 (ja) 2011-09-30 2013-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US8575990B2 (en) * 2011-10-14 2013-11-05 Silicon Power Corporation Matrix-stages solid state ultrafast switch
US20140225163A1 (en) * 2013-02-11 2014-08-14 International Rectifier Corporation Inverter Circuit Including Short Circuit Protected Composite Switch
KR101586812B1 (ko) * 2013-04-12 2016-01-26 주식회사 아모그린텍 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
WO2015114728A1 (ja) * 2014-01-28 2015-08-06 株式会社日立製作所 パワーモジュール、電力変換装置、および鉄道車両
JP6374225B2 (ja) 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
DE102014109385A1 (de) * 2014-07-04 2016-01-07 Karlsruher Institut für Technologie Elektronische Bauteilanordnung
JP6223918B2 (ja) * 2014-07-07 2017-11-01 株式会社東芝 半導体装置
US9467061B2 (en) 2014-08-29 2016-10-11 Infineon Technologies Austria Ag System and method for driving a transistor
US9559683B2 (en) 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
TWI534580B (zh) * 2015-04-17 2016-05-21 台達電子工業股份有限公司 開關電路及其中之電流補償方法
US10715131B2 (en) 2015-05-27 2020-07-14 Visic Technologies Ltd Switching power device
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
US10218350B2 (en) 2016-07-20 2019-02-26 Semiconductor Components Industries, Llc Circuit with transistors having coupled gates
US9947654B2 (en) 2016-09-08 2018-04-17 Semiconductor Components Industries, Llc Electronic device including a transistor and a field electrode
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
CN111052577B (zh) * 2017-08-30 2023-07-25 株式会社日立制作所 电力转换装置以及电力转换方法
JP6421859B2 (ja) * 2017-10-10 2018-11-14 三菱電機株式会社 半導体装置
EP3480846A1 (en) * 2017-11-03 2019-05-08 Infineon Technologies AG Semiconductor arrangement with reliably switching controllable semiconductor elements
JP6893169B2 (ja) * 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
DE102018109996B4 (de) * 2018-04-25 2020-06-04 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung
USD908632S1 (en) 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
US11183440B2 (en) 2018-12-10 2021-11-23 Gan Systems Inc. Power modules for ultra-fast wide-bandgap power switching devices
EP3799307B1 (en) * 2019-09-24 2024-04-17 ABB Schweiz AG System for providing bi-directional power flow and power conditioning for low to high-voltage applications
JP7455604B2 (ja) * 2020-02-14 2024-03-26 株式会社東芝 ノーマリオン型トランジスタの駆動回路及び駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320277A (zh) * 1998-09-25 2001-10-31 西门子公司 具有至少两个半导体元件的电子开关装置
US6614281B1 (en) * 1999-06-11 2003-09-02 Siemens Aktiengesellschaft Method and device for disconnecting a cascode circuit with voltage-controlled semiconductor switches
CN1701510A (zh) * 2003-06-30 2005-11-23 三垦电气株式社 半导体开关
US20090009232A1 (en) * 2004-10-06 2009-01-08 Jens Helfrich Power Switches

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US8169763B2 (en) * 2008-06-26 2012-05-01 Bourns, Inc. Transient blocking unit having an enhancement mode device in the primary current path

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320277A (zh) * 1998-09-25 2001-10-31 西门子公司 具有至少两个半导体元件的电子开关装置
US6614281B1 (en) * 1999-06-11 2003-09-02 Siemens Aktiengesellschaft Method and device for disconnecting a cascode circuit with voltage-controlled semiconductor switches
CN1701510A (zh) * 2003-06-30 2005-11-23 三垦电气株式社 半导体开关
US20090009232A1 (en) * 2004-10-06 2009-01-08 Jens Helfrich Power Switches

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600038B (zh) * 2013-10-31 2017-07-18 三菱电机株式会社 半导体装置
CN104600038A (zh) * 2013-10-31 2015-05-06 三菱电机株式会社 半导体装置
CN111900156A (zh) * 2014-05-15 2020-11-06 克利公司 高电流、低切换损耗SiC功率模块
CN105391281B (zh) * 2014-08-29 2018-08-10 英飞凌科技奥地利有限公司 含常导通晶体管和常关断晶体管的开关的系统和方法
CN105391281A (zh) * 2014-08-29 2016-03-09 英飞凌科技奥地利有限公司 含常导通晶体管和常关断晶体管的开关的系统和方法
CN106160716B (zh) * 2015-04-17 2019-04-05 台达电子工业股份有限公司 开关电路及其电流补偿方法
CN106160716A (zh) * 2015-04-17 2016-11-23 台达电子工业股份有限公司 开关电路及其电流补偿方法
CN108370220A (zh) * 2015-10-20 2018-08-03 科锐费耶特维尔股份有限公司 高压功率模块
CN108352381A (zh) * 2015-11-27 2018-07-31 罗伯特·博世有限公司 用于电动机的功率模块
TWI729037B (zh) * 2015-11-27 2021-06-01 德商羅伯特博斯奇股份有限公司 電馬達用的功率模組
CN108352381B (zh) * 2015-11-27 2021-10-12 罗伯特·博世有限公司 用于电动机的功率模块
CN109417051A (zh) * 2016-04-12 2019-03-01 通用电气公司 具有鲁棒性的低电感功率模块封装
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
CN110481324A (zh) * 2019-07-15 2019-11-22 新乡市光明电器有限公司 负载控制电路、负载控制模组及电气控制盒

Also Published As

Publication number Publication date
CN102184914B (zh) 2013-10-30
US20110102054A1 (en) 2011-05-05
US8228113B2 (en) 2012-07-24
DE102009046258B3 (de) 2011-07-07

Similar Documents

Publication Publication Date Title
CN102184914B (zh) 功率半导体模块和用于运行功率半导体模块的方法
US10607978B2 (en) Semiconductor device and electronic apparatus
US10141302B2 (en) High current, low switching loss SiC power module
KR101998424B1 (ko) 반도체 모듈
KR101194609B1 (ko) 전력용 반도체 모듈
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US8472949B2 (en) Semiconductor assembly
TWI614877B (zh) 半導體裝置
CN103051312B (zh) 低阻抗栅极控制方法和设备
US10784235B2 (en) Silicon carbide power module
US10049968B2 (en) Semiconductor device
US9893646B2 (en) System for a low profile, low inductance power switching module
US20160105004A1 (en) Power Module, Power Converter and Drive Arrangement With A Power Module
US9590622B1 (en) Semiconductor module
CN106796930B (zh) 具有分布式栅极的功率晶体管
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
EP3396839A1 (en) Semiconductor arrangement with controllable semiconductor elements
WO2023042482A1 (ja) パワー半導体モジュールおよび電力変換装置
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置
US20240203932A1 (en) Power module with improved electrical components
US20230282561A1 (en) Power semiconductor module and power conversion device
WO2024132658A1 (en) Power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant