CN102170511A

CN102170511A - 图像读取器

Info

Publication number: CN102170511A
Application number: CN2011100498719A
Authority: CN
Inventors: 长坂英明
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2010-02-26
Filing date: 2011-02-25
Publication date: 2011-08-31
Anticipated expiration: 2031-02-25
Also published as: US8576461B2; US20110211236A1; JP2011182088A; CN102170511B; US20130342883A1; US9344594B2; EP2362629B1; JP5152225B2; EP2362629A1

Abstract

一种图像读取器，包括第一图像读取单元，读取片的第一面上的第一图像，以输出与第一图像相对应的第一模拟信号；第二图像读取单元，读取片的第二面上的第二图像，将与第二图像相对应的第二模拟信号转换成第二数字信号，并输出第二数字信号；处理器，处理第一模拟信号和第二数字信号，并包括第一转换器，第一转换器将第一模拟信号转换成第一数字信号；和时序信号输出单元，而时序信号输出单元将与由第一转换器转换的转换时间相对应的时序信号输出至第二图像读取单元。第二图像读取单元基于时序信号在转换时间以外的时间输出第二数字信号。

Description

图像读取器

技术领域

以下描述涉及构造以读取文稿片的图像的一种或多种图像读取器，尤其涉及具有构造以读取沿供给通道传送的文稿片的第一面上的图像的第一图像读取单元以及构造以读取文稿片的第二面上的图像的第二图像读取单元。

背景技术

迄今为止，构造以读取文稿片的图像的图像读取器已应用于各种设备，例如图像扫描仪、复印机和传真机。为实现图像读取器读取文稿片两面的图像的功能，提出了一种具有单个图像读取单元的图像读取器，该图像读取单元被构造成通过翻转在改进的供给通道上的文稿片来读取在文稿片两面上的图像。另外，近年来，提出了一种图像读取器，该图像读取器被构造成利用两个图像读取单元来一起读取文稿片两面上的图像。例如，在具有构造以读取沿供给通道正被传送的文稿片的第一面上的图像的第一图像读取单元和构造以读取沿供给通道正被传送的文稿片的第二面上的图像的第二图像读取单元的图像读取器中(例如参见日本专利临时公布No.2004-40311)，同时执行利用第一图像读取单元读取第一面的图像的操作和利用第二图像读取单元读取第二面的图像的操作是可能的。由此，加快读取文稿片的两面的读取速度是可能的。

发明内容

但是，当使用两个图像读取单元，且单个处理器处理从两个图像读取单元输出的各个信号时，可能会由于信号之间的干扰造成所谓的串扰。

本发明的各个方面有利于为图像读取器提供一种或多种改进技术，该图像读取器具有构造以读取沿供给通道正被传送的文稿片的第一面上的图像的第一图像读取单元以及构造以读取沿供给通道正被传送的文稿片的第二面上的图像的第二图像读取单元，这些技术使得降低第一图像读取单元和第二图像读取单元传输给处理器的各种信号之间的串扰水平成为可能。

根据本发明的各个方面，提供了一种图像读取器，其包括第一图像读取单元、第二图像读取单元、处理器和时序信号输出单元，第一图像读取单元包括被构造以读取供给通道上正被传送的文稿片的第一面上的图像的第一传感器，且第一图像读取单元被构造以输出与由第一传感器读取的图像相对应的第一模拟信号；第二图像读取单元包括被构造以读取供给通道上正被传送的文稿片的与第一面相反的第二面上的图像的第二传感器以及被构造以将与由第二传感器读取的图像相对应的第二模拟信号转换成第二数字信号的第二转换器，且第二图像读取单元被构造以输出第二数字信号；处理器包括第一转换器，第一转换器被构造以将从第一图像读取单元输出的第一模拟信号转换成第一数字信号，并输出第一数字信号，而时序信号输出单元被构造以在第一转换器将第一模拟信号转换成第一数字信号时将与转换时间相对应的时序信号输出至第二图像读取单元。第二图像读取单元被构造以基于从时序信号输出单元输出的时序信号在除转换时间以外的输出时间输出第二数字信号。

根据本发明的各个方面，还提供了一种图像读取器，其包括第一图像读取单元、第二图像读取单元、处理器和时序信号输出单元，第一图像读取单元包括被构造以读取供给通道上正被传送的文稿片的第一面上的图像的第一传感器，且第一图像读取单元构造用于以预定时间周期间隔输出与第一传感器读取的图像相对应的第一模拟信号；第二图像读取单元包括被构造以读取与供给通道上正被传送的文稿片的与第一面相反的第二面上的图像的第二传感器以及被构造以将与第二传感器读取的图像相对应的第二模拟信号转换成第二数字信号的第二转换器，且第二图像读取单元构造用于以预定时间周期间隔输出第二数字信号；处理器被构造以处理从第一读取单元输出的第一模拟信号以及从第二图像读取单元输出的第二数字信号，该处理器包括第一转换器和比较单元，第一转换器被构造以将从第一图像读取单元输出的第一模拟信号转换成第一数字信号，并输出第一数字信号，比较单元被构造以将第一图像读取单元按照预定时间周期输出第一模拟信号时序信号的第一时段与第二图像读取单元按照预定时间周期输出第二数字信号的第二时段作比较，而时序信号输出单元被构造用于以基于比较单元作出的比较结果所确定的占空比，在除当第一转换器将第一模拟信号转换成第一数字信号时的转换时间以外的时段期间将用于控制第二转换器输出第二数字信号的时序信号输出至第二图像读取单元。第二图像读取单元被构造以响应于从时序信号输出单元输出的时序信号在当第一转换器将第一模拟信号转换成第一数字信号时的除转换时间以外的时段期间输出第二数字信号。

附图说明

图1是示意性地示出了根据本发明一个或多个方面的实施例的多功能外围设备(MFP)的构造的透视图。

图2是示意性地示出了根据本发明一个或多个方面的实施例的多功能外围设备(MFP)的图像读取装置的构造的剖视图。

图3是示意性地示出了根据本发明一个或多个方面的实施例的图像读取装置的控制系统的结构的框图。

图4示意性地示出了根据本发明一个或多个方面的实施例的图像读取装置的接触式图像传感器(CIS)的框图。

图5A与图5B示出了在根据本发明一个或多个方面的实施例的图像读取装置中传输的信号的波形。

图6是示出了根据本发明一个或多个方面的实施例的控制系统执行的读取处理过程的流程图。

图7是示出了在安装根据本发明一个或多个方面的实施例的MFP之前执行的时序设置处理过程的流程图。

图8A和图8B示出了在根据本发明一个或多个方面的实施例的图像读取装置中传输的信号的不同示例。

图9是示出了根据本发明一个或多个方面的实施例的读取过程中执行的双面读取处理的详细步骤的流程图。

图10是示出了根据本发明一个或多个方面的实施例的双面读取过程中执行的数字传输处理的详细步骤的流程图。

图11是示出了根据本发明一个或多个方面的改型中的图像读取装置的控制系统的结构的框图。

具体实施方式

应注意的是，在以下描述中说明元件之间的连接关系。注意，除非另作说明，这些连接关系通常可以是直接连接或者间接连接，且说明书在这方面不作限定。可在计算机软件中实现本发明的各个方面，如可存储在计算机可读介质中的程序，这些计算机可读介质包括但不限于RAM、ROM、闪存、EEPROM、CD介质、DVD介质、暂存器、硬盘驱动器、软盘驱动器、永久性存储器等等。

下面将参照附图说明根据本发明各个方面的实施例。如图1所示，多功能外围设备(MFP)1包括本体20以及以可打开和可关闭方式设置在本体20上的文稿盖30。

[图像读取器的整体构造]

如图2所示，MFP 1还包括设置在本体20的上端面上的玻璃文稿台21。文稿台21被构造成使得当实施例的图像读取器10被用作平台式扫描仪时将文稿片(未示出)放置在文稿台上。通过铰链23以可打开和可关闭方式将文稿盖30附接至本体20的上端面的一侧(以下简称为后侧)。另外，文稿盖30被构造成关闭时盖住放置在文稿台21上的文稿。

此外，如图2所示，文稿盖30设置有自动送稿装置(ADF)。确切地说，文稿盖30包括供给单元100以及两个读取装置210和230之一的第一读取装置210，供给单元被用作ADF沿供给通道供给放置在供给盘110上的文稿片，上述两个读取装置构造用以同时读取沿供给通道传送的文稿片的第一面和第二面。注意，两读取装置210和230中的另一个，即第二读取装置230设置在本体20内。

供给单元100包括供给辊121到129，其被构造以沿供给通道将放置在供给盘110上的文稿片供给到接纸盘130(参见图2中的粗虚线所示)。另外，在供给通道上设置有上游读取位置和下游读取位置。在此情况下，用于读取文稿片第一面上的图像的第一读取装置210布置在与上游读取位置相对应的地方。注意，第一面是指文稿片在被放置于供给盘110上的情况下面向下的一面。此外，第一施压构件220布置在供给通道上，以将经过上游读取位置的文稿片压向第一读取装置210的读取面。另外，用于读取文稿片(与第一面相反的)第二面上的图像的第二读取装置230可移动地设置在文稿台21下面的与下游读取位置相对应的地方。另外，第二施压构件240布置在供给通道上，以将经过下游读取位置的文稿片压向第二读取装置230的读取面。

除此以外，F传感器310、RB传感器320和R传感器330被布置在供给通道上作为传感器，以检测在各个检测位置上是否存在正被传送的文稿片。第二读取装置230固定至缠绕在一对驱动皮带轮353和从动皮带轮355上的环形带357，该驱动皮带轮由马达351驱动而旋转。由此，第二读取装置230被构造成响应于马达351的旋转而在文稿台21的下面，于辅助扫描方向(即图2中的从左到右方向)移动。

如图1所示，第一读取装置210和第二读取装置230与分别通过第一线束410和第二线束430与布置在本体20内的控制板450相连，每个线束都由柔性扁平电缆(FFC)构造。如图1示意性所示，第二线束430具有足以使得第二读取装置230在文稿台21下面，于辅助扫描方向在整个区域上移动的长度(参考图2)。另外，第二线束430被设置以在铰链23附近会合第一线束410，并朝控制板450延伸。本体20中包括图像形成单元800，该图像形成单元800被构造成基于电子照相技术在片上形成图像。

[图像读取器的控制系统的构造]

图3是示出了图像读取器10的控制系统的构造的框图。如图3所示，第一读取装置210包括接触式图像传感器(CIS)211，该接触式图像传感器被构造以响应于启动信号SP的接收，与矩形脉冲时钟信号CLK1同步地以逐个像素为基础输出与主扫描方向(即与图2的平面垂直的方向)上的一行图像相对应的模拟信号AO。启动信号SP和时钟信号CLK1通过第一线束410从控制板450被传输，并通过布置在第一读取装置210的外表面上的连接器212被输入到CIS 211中。另外，从CIS 211输出的模拟信号AO在顺序地经过连接器212和第一线束410之后被传输至控制板450。注意，在图3中，单个块“CIS 211”包括多个元件，例如形成光路的透镜和光源。

与第一读取装置210类似，第二读取装置230包括CIS 231，CIS 231被构造以响应于启动信号SP的接收，与矩形脉冲时钟信号CLK2同步地以逐个像素为基础输出与主扫描方向上的一行图像相对应的模拟信号AO。启动信号SP和时钟信号CLK2通过第二线束430从控制板450被传输，并在顺序地经过布置在第二读取装置230的外表面上的连接器232以及包含在第二读取装置230中的时序产生电路233之后被输入CIS 231。

时序产生电路233被构造以将启动信号SP和时钟信号CLK2发送至CIS 231中，而且还将时钟信号CLK2发送至抽样/保持电路(S/H电路)234和A/D转换电路235中。另外，时序产生电路233被构造以将下面提及的抽样/保持信号SH2发送至S/H电路234。

首先，参照图4说明CIS 211和CIS 231的结构。由于CIS 211和CIS 231以相同方式构成，因此，图4只示出了CIS 211的详细构造。如图4所示，CIS 211包括多个光接收元件213(实施例中，图4示出了10122片光接收元件)，这些光接收元件被构造以在主扫描方向上，在它们各自的位置接收由文稿片反射的光。每个光接收元件213存储与接收的光的强度相对应的电荷。当开关电路214响应于启动信号SP从OFF状态切换到ON状态时，存储在光接收元件213中的电荷被传输至设置单独用于光接收元件213的各个存储器215上。

此外，当将启动信号SP输入CIS 211时，移位寄存器216被启动，在移位寄存器216中包含与光接收元件213相同数量(主扫描方向上的像素数目)的触发器。然后，设置单独用于存储器215的各个开关217与时钟信号CLK1同步顺序地从OFF状态切换为ON状态。接着，每个存储器215上保持的电荷被输入到放大器218中以被放大，并作为模拟信号AO被传输到外面。此时，从CIS 211和CIS 231中的每一个输出的模拟信号AO具有延迟预定时间常数的波形，如图5A所示，该波形由诸如放大器218的放大之类的某些原因导致。

抽样/保持信号SH2按照如此的转换时序(即抽样点)以触发脉冲之类的形式输出，从而获得大约为模拟信号AO波形的每个波峰的值，该值表示以最恰当方式从每个像素接收的光的光强度。注意，图5A示出了抽样/保持信号SH1，该抽样/保持信号SH1响应于来自CIS 211的模拟信号AO而被输入到图3所示的下述抽样/保持电路461中。响应于来自CIS 231的模拟信号AO而被输入到S/H电路234中的抽样/保持信号SH2具有与图5A所示的SH1基本相同的形式。

应注意，第二读取装置230被构造以在其内执行信号处理，直到A/D转换为止。因此，从CIS 231输出的模拟信号AO的波形在被传输的同时不太可能变形，因此，更快地设置CIS 231的读取速度是可能的。为此，实施例中，如图5A和图5B所示，将时钟信号CLK2的周期设置为时钟信号CLK1周期的一半。

再次参照图3，S/H电路234响应于抽样/保持信号SH2的接收而获得的(模拟)值由包含在第二读取装置230中的A/D转换电路235转换为数字值。随后，将数字值保持(存储)在缓存237中。然后，当缓存237通过第二线束430和连接器232接收到由控制板450传输的开关信号时，数字值被传输到LVDS接口238中。LVDS接口238将该数字值转换成以差分传输方法传输的数字信号DO，并通过连接器232和第二线束430将数字信号DO传输至控制板450。注意，差分传输方法需要三条信号线(“地”、“+”和“-”)，但出于简要说明目的，在图3中只示出了用于传输数字信号DO的单条线。

控制板450包括连接器451、连接器453和ASIC 460，连接器451被构造以通过第一线束执行将上述各种信号传输至第一读取装置210或者从第一读取装置210接收上述各种信号的I/O操作，连接器453被构造以通过第二线束执行将上述各种信号传输至第二读取装置230或者从第二读取装置230接收上述各种信号的I/O操作，而ASIC 460被构造以执行各种处理。与第二读取装置230类似，ASIC 460包括被构造以将从第一读取装置210的CIS 211传输的模拟信号AO转换成数字信号的抽样/保持电路(S/H)461和A/D转换电路463。

另外，ASIC 460包括时序产生电路465，该时序产生电路被构造以将抽样/保持信号SH1发送至抽样/保持电路461，并输出上述时钟信号CLK1和CLK2、启动信号SP和开关信号。ASIC 460还包括LVDS接口(LVDS I/F)467，该LVDS接口被构造为将以差分传输方法从第二读取装置230传输的数字信号DO转换成普通数字信号。时序产生电路465被构造以将同一启动信号SP从单个端子输出至第一读取装置210和第二读取装置230的每一个。启动信号SP在ASIC 460外面被分成两个启动信号SP，且这两个启动信号SP分别通过连接器451和453被传输至第一读取装置210和第二读取装置230。

从A/D转换电路463和LVDS接口467输出的数字信号被传输至与CPU 471、ROM 473、RAM 475、NVRAM 477、图像处理器479以及上述时序产生电路465相连的总线469。从而，ASIC 460可执行多种操作，例如在设置于RAM 475上的行缓冲区(line buffer)中分解由第一读取装置210和第二读取装置230读取的图像，利用图像处理器479对保持在RAM 475上的行缓冲区中的图像进行图像处理，并将驱动信号发送至图像形成单元800。

[控制系统中的处理]

接下来说明由ASIC 460的CPU 471基于ROM 473上存储的程序所执行的处理。

如图6所示，开始读取处理时，CPU 471基于经由操作面板(S1)发送的指令在单面读取模式和双面读取模式之间设置读取模式。当设置单面读取模式(S2：是)时，CPU 471确定是否用文稿台21执行文稿读取(S3)。当确定不用文稿台21执行文稿读取(S3：否)时，CPU 471控制供给单元100开始送稿(S4)，并进行到S6。同时，当确定要用文稿台21进行文稿读取(S3：是)时，CPU 471控制马达351开始移动第二读取装置230(S5)，并进行到S6。在S6中，CPU 471控制第二读取装置230执行单面读取，与此同时，用供给单元100进行送稿，或者利用马达351移动第二读取装置230(S6)。随后，CPU 471结束读取处理。

与此同时，当设置双面读取模式(S2：否)时，CPU 471进行到S7，其中，CPU 471读出在安装MFP 1之前已根据图7所示的时序设置处理而事先存储在NVRAM 477上的时序数据(S7)。

如图7所示，在时序设置处理中，CPU 471首先根据放大器218的特征为从CIS 211和CIS 231中的每一个输出的模拟信号AO设置上述抽样点(S71)。接着，CPU 471将通过第二线束430传输一个像素的数字信号DO所用的第一总时间与通过第一线束410传输一个像素的模拟信号AO所用的第二总时间进行比较(S72)。当确定第一总时间等于或小于第二总时间的一半(S72：是)时，CPU 471进行到S73。同时，当确定第一总时间大于第二总时间的一半(S72：否)时，CPU 471进行到S74。

在S73中，由于第一总时间等于或小于第二总时间的一半，因此，CPU 471将用于命令传输数字信号DO的开关信号的占空比设置为50％(S73)。同时，在S74中，CPU 471设置时序(时段)，以输出用于命令传输数字信号DO的开关信号，从而，在CIS 211传输模拟信号AO所用的时段期间(即，S71中设置的每个抽样点周围)不传输数字信号DO(S74)。

换言之，与时钟信号CLK1的每一次上升同步地从CIS 211输出模拟信号AO。因此，大体如图5A中所示，在像素时钟中的后半部分设置用于模拟信号AO的每个抽样点，该像素时钟按照具有以50％的占空比交替的高(H)电平和低(L)电平的时钟信号CLK1的周期被定义。

因此，当传输数字信号DO所用的第一总时间等于或小于传输模拟信号AO所用的第二总时间的一半(S72：是)时，通过利用与时钟信号CLK1一样以50％的占空比周期性地处于预定H电平的开关信号，可防止输出开关信号的时序(确切地说是当输出开关信号时的时段，亦即，当开关信号处于H电平时的时段)与用于模拟信号AO的抽样点周围的时段相冲突(S73)。与此同时，当传输数字信号DO所用的第一总时间大于传输模拟信号AO所用的第二总时间的一半(例如，当需要将开关信号的占空比设置为80％)(S72：否)时，如图8A和图8B所示，将输出开关信号(即开关信号具有H电平)时的时段设置为不与用于模拟信号AO的抽样点周围的时段相冲突(S74)。

在S73或S74之后，CPU 471进行到S77，其中，CPU 471将在S73或S74中设置的输出开关信号的时序(即，当开关信号处于预定H电平时的时段)和上述用于模拟信号AO的抽样点存储在NVRAM 477中(S77)。随后，CPU 471结束时序设置处理。

再次参见图6，由于NVRAM 477存储输出开关信号的时间和用于上述模拟信号AO的抽样点，因此，CPU 471在S7中读出输出开关信号的时序和用于模拟信号AO的抽样点。接着，CPU 471在S8中利用第一读取装置210和第二读取装置230执行双面读取处理(参见图9)，随后结束读取处理。

如图9所示，在双面读取处理过程中，CPU 471首先用供给单元100开始文稿供给，以将驱动信号从ASIC 460传输至供给马达(未示出)(S81)。然后，CPU 471基于来自RB传感器320的信号确定是否存在面向第一读取装置210的文稿片(的第一面)(S82)。当不存在面向第一读取装置210的文稿片(的第一面)(S82：否)时，CPU 471进行到S83，其中，CPU 471基于来自R传感器330的信号确定是否存在面向第二读取装置230的文稿片(的第二面)(S83)。当不存在面向第二读取装置230的文稿片(的第二面)(S83：否)时，CPU 471返回到S82。

由此，在反复执行步骤S82和S83的同时将文稿片传送至面向第一读取装置210的位置(S82：是)时，CPU 471进行到S85确定此时是否存在面向第二读取装置230的文稿片(的第二面)(S85)。在供给第一文稿片之后，立即出现面向第一读取装置210的文稿片(的第一面)(S82：是)，但不存在面向第二读取装置230的文稿片(的第二面)(S85：否)。由此，CPU 471进行到S86，其中，CPU 471从时序产生电路465发送启动信号SP，并控制第一读取装置210读取文稿片第一面上的一行图像(S86)。接着，以上述方式通过抽样/保持电路461和A/D转换电路463处理从第一读取装置210传输的模拟信号AO(S87)。然后，CPU 471确定是否所有的数据都已经全部传输至ASIC 460(S89)。

注意，更准确地说，在S89中，CPU 471确定与用于放置在供给盘110上的文稿片的所有行的读取操作对应的模拟信号AO和数字信号DO是否完全传输。此时，当还未完成所有文稿片的数据传输(S89：否)时，CPU 471返回S82。

当进一步地传送第一文稿片时，第一文稿片面向第二读取装置230，CPU 471因此确定存在面向第二读取装置230的文稿片(的第二面)(S85：是)。然后，CPU 471进行到S91，其中，CPU 471以与S86相同的方式控制第一读取装置210读取文稿片第一面上的一行图像(S91)。CPU 471响应于S91中发送的启动信号SP控制第二读取装置230读取第二面上的一行图像(S92)。这里，由第二读取装置230读取的图像数据一度作为上述数字值被保持在缓存237中，然后在随后的步骤S93中根据图10所示的数字传输处理将该图像数据作为数字信号DO传输至ASIC 460。

注意，如上所述，在开始图10所示的数字传输处理时，数字值被保持在第二读取装置230的缓存237中。在数字传输处理中，CPU 471首先确定时序产生电路465是否发送作为开关信号的H电平信号(S933)。具体而言，当在上述步骤S7读出时序数据时，时序产生电路465在图5A和5B或图8A和8B所示的时序与时钟信号CLK1同步地发送开关信号。因此，在S933中，CPU 471确定发送的开关信号是否处于H电平。

当开关信号处于L电平(S933：否)时，CPU 471进行到S934，其中，CPU 471确定当前是否为抽样点(S934)。在当前不是抽样点(S934：否)时，CPU 471进行到S935，其中，CPU 471确定是否在主扫描方向上对一行的每个像素完全执行读取操作(S935)。当未在主扫描方向上对一行的每个像素完全执行读取操作(S935：否)时，CPU 471返回至S933。

当开关信号在反复执行步骤S933至S935而变成H电平(S933：是)时，CPU 471进行到S937，其中，CPU 471响应于变成H电平的开关信号而接收从第二读取装置230传输的数字信号DO(S937)。随后，CPU471进行到S935。当在S935中通过LVDS接口467接收到数字信号DO时，由图像处理器479执行用于数字信号DO的图像处理。

在当前在反复执行步骤S933至S935的同时变成抽样点时，将抽样/保持信号SH1发送至抽样/保持电路461，并从A/D转换电路463输出与来自第一读取装置210的模拟信号AO相对应的数字信号。然后，由图像处理器479对从A/D转换电路463输出的数字信号执行图像处理。由此，当在反复执行S933至S939之后完成对一行的每个像素的读取操作(S935：是)时，CPU 471进行到上述步骤S89(参见图9)。

再次参见图9，当在反复执行S82至S93之后最后的文稿片的尾端经过面向第一读取装置210的上述位置时，进入不存在面向第一读取装置210的文稿片(S82：否)，但具有面向第二读取装置210的文稿片(S83：是)的状态。在此状态下，CPU 471进行到S97，其中，CPU 471响应于来自ASIC 460的启动信号SP而控制第二读取装置230读取最后文稿片的第二面上的一行图像(S97)。随后，CPU 471控制时序产生电路465将开关信号保持在H电平，从而，将与该一行的每个像素相对应的数字信号DO顺序地传输至ASIC 460(S99)。因此，当在反复执行S82至S99之后已将与包括最后一张文稿片在内的全部文稿片的第一面和第二面上的图像相对应的全部数据完全传输至ASIC 460时(S89：是)，CPU 471结束读取处理(参见图6)。

[实施例的效果]

如上所述，实施例中，经由第一线束410传输的信号为模拟信号AO，而经由第二线束430传输的信号为基于差分传输方法传输的低压和低噪声数字信号DO。因此，在实施例中，在经由第一线束410传输的信号与经由第二线束430传输的信号之间很少会出现干扰，且可降低信号之间的串扰水平。从而，可对从每张文稿纸的第一面和第二面读取的图像执行精确处理。

此外，实施例中，数字信号DO在不会与当经由第一线束410传输的模拟信号AO被转换成数字信号时的抽样点相冲突的时序(时段)通过第二线束430传输。因此，可以更优选的方式防止数字信号DO影响通过抽样/保持电路461和A/D转换电路463被转换成数字信号的模拟信号AO的波形。由此，在实施例中，可对从每张文稿纸的第一面和第二面读取的图像进行高度精确处理。另外，响应于由时序产生电路465发送的开关信号来传输数字信号DO，该开关信号在不与抽样点周围的时段相冲突的时段期间处于H电平。由此，只需要第二读取装置230在开关信号处于H电平时传输数字信号DO。因此，可进一步简化由第二读取装置230执行的处理，并进一步缩小和减轻第二读取装置230。

上文中，已描述了根据本发明各个方面的实施例。可采用传统材料、方法和设备来实现本发明。因此，本文不对这些材料、设备和方法作详细说明。为彻底理解本发明，在先前的描述中，阐述了多个具体细节，例如具体的材料、结构、化学原料以及处理等等。但应认识到，在不用重新组合具体阐述的细节的情况下，能实际本发明。在其它情况下，为使本发明清晰简明，对众所周知的处理结构不作详细描述。

本公开仅展示和描述了本发明的示例性实施例，但还展示和描述了多个示例。应理解，能在各种其它组合形式和环境中应用本发明，而且在本文所述的发明构思范围内，可对其作出各种更改和修改。例如，以下修改是可能的。

[改型]

当传输数字信号DO所用的第一总时间等于或小于传输模拟信号AO所用的第二总时间的一半(S72：是)时，开关信号与图5A和5B所示的时钟信号CLK1具有相同波形。当在第二读取装置230的大多数情况下满足该条件时，可将从时序产生电路465输出的时钟信号CLK1用作用于图11所示第二读取装置230的开关信号。在此情况下，可减少控制系统中使用的信号种类数目，并进一步简化应用于MFP 1的控制系统的结构和控制技术。另外，由于在图11所示的示例中，在ASIC460的外面分离时钟信号CLK1，因此，可减少ASIC 460的端子数量。

另外，可在传输数字信号DO所用的第一总时间大于传输模拟信号AO所用的第二总时间的一半的情况下应用该结构。在此情况下，数据像素可在时钟信号CLK1处于H电平的每个周期内分开地从第二读取装置230传输。但是，当传输数字信号DO所用的第一总时间如上所述等于或小于传输模拟信号AO所用的第二总时间的一半时，不必分开地传输数据像素，从而实现简化数据处理。除此之外，在以上述方式将开关信号的占空比设置为50％的情况下，当开关信号被输出以在除模拟信号AO的每个周期的后半部分以外的时段内处于预定H电平时，可防止输出开关信号的时序(即开关信号处于H电平时的时段)与模拟信号AO被转换成数字信号时的抽样点相冲突。由此，进一步实现简化数据处理。

在根据本发明各个方面的MFP 1中，例如，可执行双面复印控制以读取文稿片的两面上的图像，并利用图像形成单元800形成与在片的两面上的读取的图像相同的图像。在此情况下，形成在片的两面上的图像的时段为形成单面图像所需的时段的两倍。因此，即便读取文稿片的双面的时段为读取文稿片的单面的时段的两倍，也不会对双面复印控制的效率造成大的影响。

此外，CPU 471可被构造以执行传真发送控制、扫描控制以及上述双面复印控制，执行传真发送控制以通过调制解调器(未示出)传输读取的图像，执行扫描控制以将读取的图像的数据存储在一个或多个各种存储介质中。换言之，不必将根据本发明各个方面的图像读取器10包含到具有图像形成单元的设备中。

另外，不必按照上述实施例所示来构造根据本发明各个方面的LVDS接口467。例如，可将LVDS接口467构造成将原本保持(存储)在缓存237中的数字值传输至控制板450，而不用将数字值转换成以差分传输方法传输的数字信号DO。其原因是，输出保持在缓存237中的数字值的时段不会与用于模拟信号AO的抽样点相冲突，因此，可降低模拟信号AO与从缓存237输出的数字信号之间的串扰水平，而不必将数字值转换成以差分传输方法传输的数字信号DO。

此外，可将控制板450构造成只执行用于从第一图像读取装置210输出的模拟信号AO或从第二读取单元230输出的数字信号的简单处理(例如附上时间标记)。以外，第二读取装置230不必以差分传输方法传输数字信号DO。而且，从时序产生电路465输出的开关信号不必为交替处于H电平和L电平的矩形脉冲。例如，开关信号可以是表示抽样点的时间的数据。

Claims

1.一种图像读取器，包括：

第一图像读取单元，包括：

第一传感器，被构造以读取供给通道上正被传送的文稿片的第一面上的图像，

其中所述第一图像读取单元被构造以输出与由所述第一传感器读取的图像相对应的第一模拟信号；

第二图像读取单元，包括：

第二传感器，被构造以读取所述供给通道上正被传送的所述文稿片的与所述第一面相反的第二面上的图像；以及

第二转换器，被构造以将与由所述第二传感器读取的图像相对应的第二模拟信号转换成第二数字信号，

其中所述第二图像读取单元被构造以输出所述第二数字信号；

处理器，被构造以处理从所述第一读取单元输出的所述第一模拟信号和从所述第二图像读取单元输出的所述第二数字信号，

其中所述处理器包括第一转换器，所述第一转换器被构造以将从所述第一图像读取单元输出的所述第一模拟信号转换成第一数字信号，并输出所述第一数字信号；以及

时序信号输出单元，被构造以将与当所述第一转换器将所述第一模拟信号转换成所述第一数字信号时的转换时间相对应的时序信号输出至所述第二图像读取单元，

其中所述第二图像读取单元被构造以基于从所述时序信号输出单元输出的所述时序信号而在所述转换时间以外的输出时间输出所述第二数字信号。

2.根据权利要求1所述的图像读取器，

其中所述时序信号输出单元被构造以在所述转换时间以外的时间输出所述时序信号，以及

其中所述第二图像读取单元被构造以在当所述时序信号输出单元输出所述时序信号时的时间输出所述第二数字信号。

3.根据权利要求2所述的图像读取器，

其中所述时序信号输出单元被构造以输出：

第一时钟信号，被以第一周期周期性发送，并被输入到所述第一图像读取单元中以控制通过所述第一传感器的图像读取的时序；以及

第二时钟信号，被以所述第一周期的一半长的第二周期周期性发送，并被输入到所述第二图像读取单元中以控制通过所述第二传感器的图像读取的时序，

其中，从所述时序信号输出单元输出的所述第一时钟信号作为所述时序信号被输入到所述第二图像读取单元。

4.根据权利要求2所述的图像读取器，

其中所述第一图像读取单元被构造以按照预定周期的间隔输出所述第一模拟信号，

其中所述第二图像读取单元被构造以按照所述预定周期的间隔输出所述第二数字信号，以及

其中所述时序信号输出单元被构造以当所述第二图像读取单元按照所述预定周期输出所述第二数字信号所用的第二时段等于或小于所述第一图像读取单元按照所述预定周期输出所述第一模拟信号所用的第一时段的一半时，以50％的占空比周期性输出所述时序信号。

5.根据权利要求2至4的任一项所述的图像读取器，

其中所述处理器包括图像处理器，所述图像处理器被构造以：

在所述时序信号输出单元输出所述时序信号的时段内，对从所述第二图像读取单元输出的所述第二数字信号执行图像处理；以及

在所述时序信号输出单元输出所述时序信号的时段以外的时段内，对从所述第一转换器输出的所述第一数字信号执行图像处理。