CN102163577B - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN102163577B
CN102163577B CN201110033215.XA CN201110033215A CN102163577B CN 102163577 B CN102163577 B CN 102163577B CN 201110033215 A CN201110033215 A CN 201110033215A CN 102163577 B CN102163577 B CN 102163577B
Authority
CN
China
Prior art keywords
interconnection belt
package terminal
interconnection
conductive layer
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110033215.XA
Other languages
English (en)
Other versions
CN102163577A (zh
Inventor
山本博基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102163577A publication Critical patent/CN102163577A/zh
Application granted granted Critical
Publication of CN102163577B publication Critical patent/CN102163577B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

本发明涉及一种半导体器件和半导体器件的制造方法。半导体器件具有半导体芯片和第一互连带。半导体芯片具有被布置在第一表面上的多个第一电极焊盘。第一互连带接触多个第一电极焊盘中的每一个，使得多个第一电极焊盘相互电气地连接。

Description

半导体器件和半导体器件的制造方法
技术领域
本发明涉及半导体器件和半导体器件的制造方法。
背景技术
近年来，诸如数字电视和数码照相机的数字电子装置在快速发展，并且它们的性能和功能正在增加。由于数字电子装置高度要求尺寸、厚度、重量和功耗的减少，因此关于在数字电子装置中使用的半导体器件，正在增加尺寸和功耗的减少以及引脚的数目的增加。因为这样的装置具有大量的产品系列并且被频繁地改型，因此重要的是，从开发的开始尽可能地减少成本。减少尺寸不仅是用于减少成本的有效方法而且满足数字电子装置的上述要求。然而，当半导体器件被小型化时，变得很难确保足够数目的信号端子。
日本专利公开JP-H05-021694(专利文献1)公布一种半导体器件，其中减少电源引线的数目并且因此能够减少封装主体的尺寸。具体地，半导体器件具有：半导体芯片，该半导体芯片具有大量的电极；多条引线，所述多条引线通过布线被连接到电极并且从器件中拉出；导电板，该导电板通过绝缘材料形成在半导体芯片上并且通过布线被连接到电极；以及树脂包封它们的封装主体。在半导体器件中，能够具有大的横截面面积的电源引线和接地引线形成在半导体芯片上方。因此，能够降低半导体器件的电源线的电感并且因此能够改进电气特性。结果，能够减少从封装主体拉出的电源引线的数目并且因此能够减少半导体器件的尺寸。
日本专利公开JP-2000-77559(专利文献2)公开一种半导体器件，该半导体器件具有诸如高频特性的优秀的电气特性。具体地，半导体器件具有：膜形绝缘基板，该膜形绝缘基板具有器件孔；内引线，该内引线被形成为伸出到器件孔；半导体元件，该半导体元件被放置在器件孔内并且被连接到内引线；以及包封树脂层，该包封树脂层覆盖半导体元件的连接区域。半导体器件进一步具有电源或者接地互连部，该电源或者接地互连部为环形并且被布置在内引线的内部器件孔区域中。此外，电源或者接地连接焊盘被布置在包封树脂层外部的区域中并且通过牵引互连而连接到互连部。在半导体器件中，能够在半导体元件的电源或者接地电极端子和电源或者接地连接焊盘之间通过电源或者接地互连部以极短的长度进行连接。
日本专利公开JP-H08-288323(专利文献3)公开一种TAB(卷带自动接合)半导体器件。在半导体器件中，引线框架和半导体芯片的前和后表面都被绝缘膜包封，并且只有引线框架的一个表面的一部分被暴露在绝缘膜的外部。在半导体器件中，能够容易地包封半导体芯片的周围以包括引线框架的一个表面。因此能够简化制造工艺。
[专利文献]
[专利文献1]日本专利公开JP-H05-021694
[专利文献2]日本专利公开JP-2000-77559
[专利文献3]日本专利公开JP-H08-288323
发明内容
本申请的发明人已经认识到下述要点。当为了减少成本而小型化半导体器件时，半导体封装的电源端子和接地端子是减少的主要目标，以便于小型化的半导体器件能够具有尽可能多的信号端子。然而，如果电源端子和接地端子被减少太多，则引起IR降(I：电流，R：互连电阻)，即，电压降，这导致有可能出现半导体器件的故障的问题。
在本发明的方面中，提供一种半导体器件。半导体器件具有：被布置在第一表面上的多个第一电极焊盘；和第一互连带，该第一互连带接触多个第一电极焊盘中的每一个，使得多个第一电极焊盘被相互电气地连接。
在本发明的另一方面中，提供一种制造半导体器件的方法。该方法包括：使第一互连带与被布置在半导体芯片的第一表面上的多个第一电极焊盘中的每一个相接触，使得多个第一电极焊盘被相互电气地连接；和通过第一连接部电气地连接用于在外部连接中使用的第一封装端子和第一互连带。
根据本发明的半导体器件能够被提供有更多的信号端子和更少的电源端子和接地端子。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它目的、优点以及特征将会更加明显，其中：
图1是示出根据本发明的第一实施例的半导体器件的平面图；
图2是示出根据本发明的第一实施例的半导体芯片的平面图；
图3是示出互连带接触半导体芯片的状态的平面图；以及
图4是示出根据本发明的第二实施例的半导体器件的平面图。
具体实施方式
现在在此将参考示出实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替代实施例并且本发明不限于为说明目的而示出的实施例。
(第一实施例)
将会描述根据第一实施例的半导体器件1。图1是示出根据本发明的第一实施例的半导体器件1的平面图。如图1中所示，半导体器件1具有半导体芯片10、互连带20、互连带30、封装端子部40、连接引线50、连接引线60以及布线部70。应注意的是，为了保护半导体芯片10等等，树脂包封除了封装端子部40的外端以外的根据本实施例的半导体器件1，并且在图1中省略包封树脂的描述。
包括用于实现各种功能的电路的半导体芯片10被提供有多个电极焊盘，该多个电极焊盘被连接到电路的并且被布置在芯片的表面上的外围部分中。更加具体地，半导体芯片10被提供有多个GND焊盘11、多个VDD焊盘12以及多个信号焊盘13。多个GND焊盘11和多个VDD焊盘12是提供有电力的电极焊盘。多个信号焊盘13是信号被输入到其以及从其输出信号的电极焊盘。当从上面看时，在半导体芯片10的四个侧边中的每一个的附近，多个GND焊盘11、多个VDD焊盘12以及多个信号焊盘13被相互平行地对准。换言之，多个GND焊盘11、多个VDD焊盘12以及多个信号焊盘13被布置在平行于半导体芯片10的外周的侧边的三条直线中。
互连带20被布置在半导体芯片10上方并且接触多个GND焊盘11中的每一个。具体地，互连带20具有环形并且相互电气地连接多个GND焊盘11。应注意的是，“环形”意指包括直线和/或曲线的“闭环形”。即，互连带20以闭环形布置在半导体芯片10的表面上。互连带20具有在树脂膜的一侧上由铜箔等等形成的互连图案。换言之，互连带20具有：互连图案(导电层)，该互连图案(导电层)由铜箔等等形成并且接触多个GND焊盘11中的每一个；和树脂膜(绝缘层)，该树脂膜(绝缘层)形成为覆盖互连图案的表面并且位于互连带20的表面处。由于互连带20接触多个GND焊盘11以覆盖多个GND焊盘11，所以互连带20的互连图案在平面上接触多个GND焊盘11中的每一个并且因此能够确定地实现电气连接。接触位置处的横截面具有半导体芯片10的GND焊盘11、互连带20的互连图案以及互连带20的树脂膜的层压结构。应注意的是，多个VDD焊盘12和多个信号焊盘13被布置在由互连带20围绕的半导体芯片10的表面上。
与互连带20类似地，互连带30被布置在半导体芯片10上方并且接触多个VDD焊盘12中的每一个。具体地，互连带30具有环形并且相互电气地连接多个VDD焊盘12。互连带30具有在树脂膜的一侧由铜箔等等形成的互连图案。因此，接触位置处的横截面具有半导体芯片10的VDD焊盘12、互连带30的互连图案(导电层)以及互连带30的树脂膜(绝缘层)的层压结构。互连带20和互连带30被布置为在半导体芯片10的表面上方没有相互重叠。应注意的是，多个GND焊盘11和多个信号焊盘13被布置在位于互连带30的外部的半导体芯片10的表面上。特别地，多个信号焊盘13被布置在由互连带20和互连带30夹着的区域中。
封装端子部40包括用于在半导体器件1的外部连接中使用的封装端子。封装端子位于半导体芯片10的外部并且以放射状的方式被布置为围绕半导体芯片10。更加具体地，封装端子部40包括GND封装端子41、VDD封装端子42以及信号封装端子43。作为电源的不同电压分别被提供到GND封装端子41和VDD封装端子42。GND封装端子41是提供有接地电压的封装端子，而VDD封装端子42是提供有电源电压的封装端子。信号封装端子43是输入有信号以及从其输出信号的封装端子。应注意的是，GND封装端子41、VDD封装端子42以及信号封装端子43的数目和位置不限于图1中所示的数目和位置。然而，优选的是，GND封装端子41被定位为使得连接引线50变得尽可能短，并且VDD封装端子42被定位为使得连接引线60变得尽可能短。还优选的是，GND封装端子41和VDD封装端子42的数目尽可能小，使得半导体器件1能够被提供有更多的信号封装端子43。
连接引线50(连接部)电气地连接在互连带20和GND封装端子41之间。与在互连带20的情况一样，连接引线50在树脂膜的一侧上具有由铜箔等等形成的互连图案。换言之，连接引线50具有：互连图案(导电层)，该互连图案(导电层)电气地连接在互连带20和GND封装端子41之间；以及树脂膜(绝缘层)，该树脂膜(绝缘层)形成为覆盖互连图案的表面并且位于连接引线50的表面处。
连接引线60(连接部)电气地连接在互连带30和VDD封装端子42之间。与在连接引线50的情况中一样，连接引线60在树脂膜的一侧上具有由铜箔等等形成的互连图案。换言之，连接引线60具有：互连图案(导电层)，该互连图案(导电层)电气地连接在互连带30和VDD封装端子42之间；和树脂膜(绝缘层)，该树脂膜(绝缘层)形成为覆盖互连图案的表面并且位于连接引线60的表面处。尽管连接引线60接触互连带20，但是连接引线60能够与互连带20交叉而没有短路，因为互连带20的表面是绝缘树脂膜。即，交叉处的横截面具有连接引线60的树脂膜、连接引线60的互连图案、互连带20的树脂膜、互连带20的互连图案、以及半导体芯片10的层压结构。应注意的是，互连带20和连接引线60之间的垂直位置关系可以被反转。这样，互连带20和连接引线60相互交叉，使得更加容易确保用于形成布线部70的空间。应注意的是，连接引线50和连接引线60均比一条布线70a厚，这使得能够确保电源。
布线部70电气地连接在半导体芯片10和封装端子部40之间。具体地，布线部70包括多条布线70a。一条布线70a电气地连接在一个信号焊盘13和与所述一个信号焊盘13相关联的一个信号封装端子43之间。
根据这样构造的半导体器件1，通过GND封装端子41和VDD封装端子42提供的电力能够通过环形互连带20和环形互连带30分别被提供到多个GND焊盘11和多个VDD焊盘12。也就是说，根据本实施例的半导体器件1，能够甚至利用更少数目的GND封装端子41和VDD封装端子42提供充分的电力。特别地，当互连带20和互连带30均具有环形时，能够抑制电压降并且因此能够稳定电源电压和接地电压，这是优选的。
接下来，将会描述根据本发明的第一实施例的半导体器件1的制造方法。图2是示出半导体芯片10的表面的平面图。如图2中所示，多个GND焊盘11、多个VDD焊盘12以及多个信号焊盘13形成在半导体芯片10的表面上。当从上面看到时，在半导体芯片10的四个侧边中的每一个的附近，多个GND焊盘11、多个VDD焊盘12以及多个信号焊盘13被相互平行地对准。
图3是示出互连带20和互连带30接触图2中所示的半导体芯片10的状态的平面图。如图3中所示，互连带20以环形布置在半导体芯片10的表面上并且接触多个GND焊盘11中的每一个，使得多个GND焊盘11相互电气地连接。此外，互连带30以环形被布置在半导体芯片10的表面上并且接触由互连带20围绕的多个VDD焊盘12中的每一个，使得多个VDD焊盘12被相互电气地连接。应注意的是，互连带20和互连带30的形成顺序是任意的。
与互连带20和互连带30相接触的半导体芯片10被连接到封装端子部40。更加具体地，如图1中所示，互连带20和GND封装端子41通过连接引线50相互电气地连接。此外，互连带30和VDD封装端子42通过连接引线60相互电气地连接。此外，信号封装端子43通过布线70a电气地连接到信号焊盘13。以该方式，制造根据本发明的第一实施例的半导体器件1。
在根据本发明的第一实施例的半导体器件1中，通过GND封装端子41和VDD封装端子42提供的电力能够通过环形互连带20和环形互连带30分别被提供到多个GND焊盘11和多个VDD焊盘12。也就是说，根据本实施例中的半导体器件1，能够甚至利用更少数目的GND封装端子41和VDD封装端子42提供充分的电力。特别地，当互连带20和互连带30均具有环形时，能够抑制电压降并且因此能够稳定电源电压和接地电压。因此，即使被小型化的半导体器件也能够被提供有更多的信号端子13。应注意的是，本实施例中的互连带20和互连带30形成双环形。然而，结构不限于双环形。
(第二实施例)
将会描述根据本发明的第二实施例的半导体器件1。通过将第一实施例中的连接引线50和60替换为布线获得根据本发明的第二实施例的半导体器件1。图4是示出根据本发明的第二实施例的半导体器件1的平面图。如图4中所示，半导体器件1具有半导体芯片10、互连带20、互连带30、封装端子部40以及布线部70。注意，相同的附图标记将会给予与第一实施例中描述的相类似的组件，并且将会适当地省略重复的描述。
布线部70电气地连接在半导体芯片10和封装端子部40之间。更加具体地，布线部70包括多条布线70a、多条布线70b以及多条布线70c。一条布线70a电气地连接在一个信号焊盘13和与所述一个信号焊盘13相关联的一个信号封装端子43之间。一条布线70b电气地连接在互连带20的任意部分和一个GND封装端子41之间。一条布线70c电气地连接在互连带30的任意部分和一个VDD封装端子42之间。优选的是，多条布线70a中的每一条的布线长度尽可能小。优选的是，多条布线70c中的每一条的布线长度尽可能小。
根据本发明的第二实施例的封装端子部40包括多个GND封装端子41和多个VDD封装端子42。互连带20通过多条布线70b电气地连接到多个GND封装端子41。互连带30通过多条布线70c电气地连接到多个VDD封装端子42。应注意的是，GND封装端子41、VDD封装端子42以及信号封装端子43的数目不限于图4中所示的数目。然而，优选的是，GND封装端子41被定位为使得布线70b变得尽可能短，并且VDD封装端子42被定位为使得布线70c变得尽可能短。还优选的是，GND封装端子41和VDD封装端子42的数目尽可能小使得半导体器件1能够被提供有更多的信号封装端子43。
接下来，将会描述根据本发明的第二实施例的半导体器件1的制造方法。根据本发明的第二实施例的半导体器件1的制造方法与在第一实施例的情况中的相同直到图3中所示的制造工艺。因此，现在将会描述图3之后的制造工艺。
如图3中所示，互连带20和互连带30接触半导体芯片10。然后，通过引线键合工艺将半导体芯片10连接到封装端子部40。如图4中所示，布线部70电气地连接在半导体芯片10和封装端子部40之间。更加具体地，一条布线70a电气地连接在一个芯片焊盘13和与所述一个信号焊盘13相关联的一个信号封装端子43之间。一条布线70b电气地连接在互连带20的任意部分和一个GND封装端子41之间。一条布线70c电气地连接在互连带30的任意部分和一个VDD封装端子42之间。关于互连带20和30中的每一个，通过引线键合能够在带上的任何位置处进行电气连接。以该方式，制造根据本发明的第二实施例的半导体器件1。
根据本发明的第二实施例，能够获得与第一实施例的情况中相同的效果。此外，根据第二实施例的半导体器件1，能够将布线连接到互连带20和互连带30的任意位置。因此，能够提高半导体器件1的设计灵活性。
根据本发明的上述实施例的半导体器件1，环形互连带接触半导体芯片10上的多个电极焊盘并且因此能够通过多个电极焊盘共享接地电压或者电源电压。因此，半导体器件1能够被提供有更多的信号端子和更少的电源端子和接地端子。特别地，当互连带具有环形时，甚至通过少量的电源端子或接地端子能够稳定电源电压或者接地电压。此外，根据上述实施例的半导体器件1，仅对于电极焊盘的一部分执行引线键合。因此，能够减少布线的使用量和数目。当布线的使用量和数目减少时，能够抑制布线之间的短路，这导致成本的减少和可靠性以及产量的提高。此外，根据上述实施例的半导体器件1，还能够减少其上安装半导体器件1的母板上的电源端子和接地端子。因此，设计母板变得更加容易。应注意的是，只要没有出现矛盾，就能够组合上述实施例。
显然的是，本发明不限于上面的实施例并且在不脱离本发明的范围和精神的情况下可以进行修改和变化。

Claims (5)

1.一种半导体器件，包括：
半导体芯片，所述半导体芯片包括布置在第一表面上的多个第一电极焊盘；
第一互连带，所述第一互连带接触所述多个第一电极焊盘中的每一个，使得所述多个第一电极焊盘相互电气地连接；
第二互连带，
第一封装端子，所述第一封装端子用于在外部连接中使用；
第二封装端子，所述第二封装端子用于在外部连接中使用；
第一连接部，所述第一连接部电气地连接在所述第一互连带和所述第一封装端子之间；以及
第二连接部，所述第二连接部电气地连接在所述第二互连带和所述第二封装端子之间，
其中所述第一互连带以闭环的形状布置在所述第一表面上，
其中所述半导体芯片进一步包括多个第二电极焊盘，所述多个第二电极焊盘被布置在由所述第一互连带围绕的所述第一表面上，
其中所述第二互连带接触所述多个第二电极焊盘中的每一个，使得所述多个第二电极焊盘相互电气地连接，以及
所述多个第一电极焊盘的每一个是用于GND的焊盘，并且所述多个第二电极焊盘的每一个是用于VDD的焊盘，
其中所述第二互连带以闭环的形状布置在所述第一表面上，
其中所述第一连接部包括：
第三导电层，所述第三导电层电气地连接在所述第一互连带和所述第一封装端子之间；和
第三绝缘层，所述第三绝缘层形成为覆盖所述第三导电层的表面，
其中所述第二连接部包括：
第四导电层，所述第四导电层电气地连接在所述第二互连带和所述第二封装端子之间；和
第四绝缘层，所述第四绝缘层形成为覆盖所述第四导电层的表面。
2.根据权利要求1所述的半导体器件，
其中所述第一互连带包括：
第一导电层，所述第一导电层接触所述多个第一电极焊盘中的每一个；和
第一绝缘层，所述第一绝缘层形成为覆盖所述第一导电层的表面。
3.根据权利要求1所述的半导体器件，
其中所述第一互连带包括：
第一导电层，所述第一导电层接触所述多个第一电极焊盘中的每一个；和
第一绝缘层，所述第一绝缘层形成为覆盖所述第一导电层的表面，
其中所述第二互连带包括：
第二导电层，所述第二导电层接触所述第二电极焊盘中的每一个；和
第二绝缘层，所述第二绝缘层形成为覆盖所述第二导电层的表面。
4.根据权利要求1所述的半导体器件，
其中不同的电压分别被提供到所述第一封装端子和所述第二封装端子。
5.一种半导体器件的制造方法，包括：
使第一互连带与被布置在半导体芯片的第一表面上的多个第一电极焊盘中的每一个相接触，使得所述多个第一电极焊盘相互电气地连接；
通过第一连接部电气地连接用于在外部连接中使用的第一封装端子和所述第一互连带；
使第二互连带接触被布置在由所述第一互连带围绕的所述第一表面上的多个第二电极焊盘中的每一个，使得所述多个第二电极焊盘相互电气地连接；
通过第二连接部电气地连接用于在外部连接中使用的第二封装端子和所述第二互连带；
其中所述使所述第一互连带接触多个第一电极焊盘中的每一个包括：将闭环形状的所述第一互连带布置在所述第一表面上，并且
其中所述多个第一电极焊盘的每一个是用于GND的焊盘，并且所述多个第二电极焊盘的每一个是用于VDD的焊盘，
其中所述使所述第二互连带接触多个第二电极焊盘中的每一个包括：将闭环形状的所述第二互连带布置在所述第一表面上，
其中，通过所述第一连接部连接所述第一封装端子和所述第一互连带包括通过所述第一连接部中的第三导电层连接所述第一封装端子和所述第一互连带并且通过所述第一连接部中的第三绝缘层覆盖所述第三导电层的表面，以及
通过所述第二连接部连接所述第二封装端子和所述第二互连带包括通过所述第二连接部中的第四导电层连接所述第二封装端子和所述第二互连带并且通过所述第二连接部中的第四绝缘层覆盖所述第四导电层的表面。
CN201110033215.XA 2010-01-29 2011-01-28 半导体器件和半导体器件的制造方法 Expired - Fee Related CN102163577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010017851A JP5404454B2 (ja) 2010-01-29 2010-01-29 半導体装置及び半導体装置の製造方法
JP2010-017851 2010-01-29

Publications (2)

Publication Number Publication Date
CN102163577A CN102163577A (zh) 2011-08-24
CN102163577B true CN102163577B (zh) 2015-06-17

Family

ID=44340903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110033215.XA Expired - Fee Related CN102163577B (zh) 2010-01-29 2011-01-28 半导体器件和半导体器件的制造方法

Country Status (3)

Country Link
US (1) US8664776B2 (zh)
JP (1) JP5404454B2 (zh)
CN (1) CN102163577B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013136382A1 (ja) * 2012-03-14 2013-09-19 パナソニック株式会社 半導体装置
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法
US20220223560A1 (en) * 2021-01-14 2022-07-14 Changxin Memory Technologies, Inc. Chip structure, packaging structure and manufacturing method of chip structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815173A (en) * 1991-01-30 1998-09-29 Canon Kabushiki Kaisha Nozzle structures for bubblejet print devices
CN1216402A (zh) * 1997-10-30 1999-05-12 惠普公司 低噪声的球栅阵列封装
CN1705099A (zh) * 2004-06-02 2005-12-07 富士通株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH08288323A (ja) 1995-04-17 1996-11-01 Toshiba Corp 半導体装置
JPH11307591A (ja) * 1998-04-20 1999-11-05 Toshiba Corp 半導体装置及びその製造方法、並びにｔａｂテープ
JP2000077559A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815173A (en) * 1991-01-30 1998-09-29 Canon Kabushiki Kaisha Nozzle structures for bubblejet print devices
CN1216402A (zh) * 1997-10-30 1999-05-12 惠普公司 低噪声的球栅阵列封装
CN1705099A (zh) * 2004-06-02 2005-12-07 富士通株式会社 半导体器件

Also Published As

Publication number Publication date
JP5404454B2 (ja) 2014-01-29
JP2011159661A (ja) 2011-08-18
CN102163577A (zh) 2011-08-24
US20110187008A1 (en) 2011-08-04
US8664776B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
US11183465B2 (en) Radio-frequency module
US10249550B2 (en) Power module with lead component and manufacturing method thereof
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
TWI655719B (zh) 電子模組
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
CN104425422B (zh) 功能化的重分布层
KR101564070B1 (ko) 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US20180197824A1 (en) Anti-emi shielding package and method of making same
US20140231980A1 (en) Semiconductor grid array package
TW202017056A (zh) 半導體裝置及其製造方法
US8129226B2 (en) Power lead-on-chip ball grid array package
US9095067B2 (en) Apparatus and method for vertically-structured passive components
TW201507089A (zh) 半導體裝置
TWI453836B (zh) 半導體封裝件及其製法
US10770451B2 (en) Thin-film ESD protection device
JP2010199286A (ja) 半導体装置
US10916938B2 (en) ESD-protective surface-mount composite component
US8247841B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN102163577B (zh) 半导体器件和半导体器件的制造方法
US20080105987A1 (en) Semiconductor device having interposer formed on chip
US20120168960A1 (en) Multi chip package
CN105529312A (zh) 封装结构
CN108511412B (zh) 一种引线框再分布结构及其制造方法
CN108735677B (zh) 电子封装件及其制法
US20160172762A1 (en) Electronic module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20200128