CN102157193A - 存储器的电压调整器 - Google Patents

Abstract

本发明公开一种存储器的电压调整器包含第一晶体管、第二晶体管、第三晶体管、反馈单元、比较单元、第一控制单元以及第二控制单元。第一晶体管由反馈单元以及比较单元所控制，用来稳定输出节点的电压。当第一控制单元开启第二晶体管时，输出节点的电压上升，当第一控制单元关闭第二晶体管时，将触发第二控制单元开启第三晶体管，以将第一晶体管完全开启。因此，当第三晶体管关闭时，第一晶体管可再次受到反馈单元以及比较单元所控制以稳定输出节点的电压。

Description

存储器的电压调整器

技术领域

本发明涉及一种存储器的电压调整器，尤指一种可稳定输出电压的存储器的电压调整器。

背景技术

当半导体科技在持续地缩小尺寸以达到更大存储容量的同时，为使存储器具有更高的可靠度以及低功率消耗，芯片上的电压调整器就必须要具备对内部电路提供更低供应电压的功能才能实现。对动态随机存取存储器(DRAM)的位元线感测来说，存储单元阵列的复原以及预充操作皆会突然以及严重地消耗电流；因此，在芯片上设计一电压调整器，可对存储单元阵列提供具有充足以及适当供应电流的稳定电压位准。

请参考图1，图1为现有技术的存储器的电压调整器的示意图。电压调整器100包含第一晶体管111、第二晶体管112、电感151、数字提升控制电路以及模拟提升控制电路。数字提升控制电路包含第一控制单元141，模拟提升控制电路包含第三晶体管113、反馈单元120、比较单元130以及第二控制单元142。电感151的第一端电性连接于电压源VDD，电感151的第二端电性连接于输入节点N1。第一晶体管111为PMOS晶体管，第一晶体管111的第一端电性连接于输入节点N1，第一晶体管111的第二端电性连接于输出节点N2，第一晶体管111的控制端电性连接于比较单元130。第二晶体管112为PMOS晶体管，第二晶体管112的第一端电性连接于输入节点N1，第二晶体管112的第二端电性连接于输出节点N2，第二晶体管112的控制端电性连接于第一控制单元141。第三晶体管113为NMOS晶体管，第三晶体管113的第一端电性连接于第一晶体管111的控制端，第三晶体管113的第二端电性连接于地端，第三晶体管113的控制端电性连接于第二控制单元142。反馈单元120包含电阻121、122，输出节点N2的电压VCCSA可通过电阻121、122产生反馈信号VFB。比较单元130包含运算放大器131，比较单元130比较反馈信号VFB与参考电压REF以产生控制信号PDRV_ACT用来控制第一晶体管111，使输出节点N2的电压VCCSA达到稳定。电压调整器100的输出节点N2电性连接于存储器的感测放大器160，用来提供稳定的电压VCCSA。电感152电性连接于感测放大器160。第一控制单元141根据输入信号IN产生第一控制信号A以控制第二晶体管112，第二控制单元142根据输入信号IN产生第二控制信号B以控制第三晶体管113。

请参考图2，图2为图1的操作波形的示意图。第一控制单元141根据输入信号IN产生第一控制信号A，当输入信号IN由低电位L上升至高电位H时，第一控制信号A由高电位H下降至低电位L将第二晶体管112开启，此时电流通过第二晶体管112由输入节点N1流至输出节点N2，所以输入节点N1的电压VDDSA下降，而输出节点N2的电压VCCSA上升。第二控制单元142根据输入信号IN产生第二控制信号B，第二控制信号B在第一控制信号A为低电位L时将第三晶体管113开启，使得第一晶体管111的控制端电性连接于地端，所以控制信号PDRV_ACT会被拉至低电位L，此时第一晶体管111被完全开启。当第三晶体管113关闭时，控制信号PDRV_ACT由比较单元130所决定，然而，控制信号PDRV_ACT会根据节点N2的电压VCCSA而改变。因此，节点N1的电压VDDSA可能会在控制信号A改变时产生振荡造成电流不连续，而输出节点N2的电压VCCSA也会越来越大或产生很大的压降。此外，当第二晶体管112的大小或控制信号A、B的信号宽度设计不当时，也会造成电流不连续。由上述可知，现有技术的电压调整器主要是同时启动模拟提升控制电路以及数字提升控制电路，往往在高压时有数字提升控制电路的驱动脉冲宽度过大，造成反馈失效而产生振荡。

发明内容

因此，本发明的一目的在于提供一种存储器的电压调整器。

本发明提供一种存储器的电压调整器，包含一第一晶体管、一反馈单元、一比较单元、一第二晶体管、一第一控制单元、一第三晶体管以及一第二控制单元。该第一晶体管具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端。该反馈单元电性连接于该输出节点。该比较单元具有一第一输入端电性连接于该反馈单元，一第二输入端用来接收一参考电压，以及一输出端电性连接于该第一晶体管的控制端。该第二晶体管具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端。该第一控制单元电性连接于该第二晶体管的控制端，用来根据一输入信号产生一第一控制信号以控制该第二晶体管。该第三晶体管具有一第一端电性连接于该第一晶体管的控制端，一第二端电性连接于一地端，以及一控制端。该第二控制单元电性连接于该第三晶体管的控制端，用来根据该第一控制信号产生一第二控制信号以控制该第三晶体管。

本发明另提供一种存储器的电压调整器，包含一第一晶体管、一第二晶体管、一数字提升控制电路以及一模拟提升控制电路。该第一晶体管具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端，该输入节点电性连接于一电压源。该第二晶体管具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端。该数字提升控制电路电性连接于该第二晶体管的控制端，该数字提升控制电路根据一第一输入信号控制该第二晶体管。该模拟提升控制电路电性连接于该第一晶体管的控制端与该输出节点，该模拟提升控制电路根据一第二输入信号与该输出节点之电压控制该第一晶体管。其中，当该数字提升控制电路根据该第一输入信号使该第二晶体管开启一预定时间后，该模拟提升控制电路接受该第二输入信号并根据该第二输入信号与该输出节点的电压控制该第一晶体管，之后该数字提升控制电路再使该第二晶体管关闭，使得该第一晶体管控制端的电压于该第二输入信号触发后趋向一第一电压电位并于该第二晶体管关闭后趋向一第二电压电位。

附图说明

图1为现有技术的存储器的电压调整器的示意图；

图2为图1的操作波形的示意图；

图3为本发明的存储器的电压调整器的第一实施例的示意图；

图4为图3的操作波形的示意图；

图5为本发明的存储器的电压调整器的第二实施例的示意图；

图6为图5的操作波形的示意图。

其中，附图标记

100、300、500                    电压调整器

111、311、511                    第一晶体管

112、312、512                    第二晶体管

113、313、513                    第三晶体管

514                              第四晶体管

120、320、520                    反馈单元

121、122、321、322、521、522     电阻

130、330、530                    比较单元

131、331、531                    运算放大器

141、341、541                    第一控制单元

142、341、541                    第二控制单元

543                              第三控制单元

151、152、351、352、551、552     电感

160、360、560                    感测放大器

具体实施方式

本发明的电压调整器通过先启动数字提升控制电路再启动模拟提升控制电路，使电流连续以避开之前所遇到的问题。

请参考图3，图3为本发明的存储器的电压调整器的第一实施例的示意图。电压调整器300包含第一晶体管311、第二晶体管312、电感351、数字提升控制电路以及模拟提升控制电路。数字提升控制电路包含第一控制单元341，模拟数字提升控制电路包含第三晶体管313、反馈单元320、比较单元330以及第二控制单元342。电感351的第一端电性连接于电压源VDD，电感351的第二端电性连接于输入节点N1。第一晶体管311为PMOS晶体管，第一晶体管311的第一端电性连接于输入节点N1，第一晶体管311的第二端电性连接于输出节点N2，第一晶体管311的控制端电性连接于比较单元330。第二晶体管312为PMOS晶体管，第二晶体管312的第一端电性连接于输入节点N1，第二晶体管312的第二端电性连接于输出节点N2，第二晶体管312的控制端电性连接于第一控制单元341。第三晶体管313为NMOS晶体管，第三晶体管313的第一端电性连接于第一晶体管311的控制端，第三晶体管313的第二端电性连接于地端，第三晶体管313的控制端电性连接于第二控制单元342。反馈单元320包含电阻321、322，输出节点N2的电压VCCSA可通过电阻321、322产生反馈信号VFB。比较单元330包含运算放大器331，比较单元330比较反馈信号VFB与参考电压REF以产生控制信号PDRV_ACT用来控制第一晶体管311，使输出节点N2的电压VCCSA达到稳定。电压调整器300的输出节点N2电性连接于存储器的感测放大器360，用来提供稳定的电压VCCSA。电感352电性连接于感测放大器360。在本实施例中，第一控制单元341根据输入信号IN产生第一控制信号A以控制第二晶体管312，第二控制单元342根据第一控制信号A产生第二控制信号B以控制第三晶体管313。

请参考图4，图4为图3的操作波形的示意图。第一控制单元341根据输入信号IN产生第一控制信号A，当输入信号IN由低电位L上升至高电位H时，第一控制信号A由高电位H下降至低电位L将第二晶体管312开启，此时电流通过第二晶体管312由输入节点N1流至输出节点N2，所以输入节点N1的电压VDDSA下降，而输出节点N2的电压VCCSA上升。第二控制单元342根据第一控制信号A产生第二控制信号B，当第一控制信号A由低电位L上升至高电位H时，第二控制信号B由低电位L上升至高电位H将第三晶体管313开启，使得第一晶体管311的控制端电性连接于地端，所以控制信号PDRV_ACT会被拉至低电位L，此时第一晶体管311被完全开启。当第三晶体管313关闭时，控制信号PDRV_ACT由比较单元330所决定，由于此时第二晶体管312已经关闭，所以控制信号PDRV_ACT不会回到高电位H，控制信号PDRV_ACT将根据反馈单元320使得第一晶体管311部分开启产生稳定的电压VCCSA。也就是说，当数字提升控制电路根据第一控制信号A使第二晶体管312开启一预定时间后，模拟提升控制电路根据第二控制信号B与节点N2的电压控制第一晶体管311，之后数字提升控制电路再使第二晶体管312关闭，使得第一晶体管311控制端的电压于第二控制信号B触发后趋向低电压电位L并于第二晶体管312关闭后趋向高电压电位H。在本实施例中，第二控制信号B由第一控制信号A触发，第一控制信号A在由低电位L上升至高电位H时具有斜率，以使第二晶体管312在第三晶体管313开启之后才关闭。由于控制信号PDRV_ACT不会被拉至高电位H，因此输入节点N1的电压VDDSA不会因为电流的改变而产生振荡，而输出节点N2的电压VCCSA也可以通过控制信号PDRV_ACT保持稳定。

请参考图5，图5为本发明的存储器的电压调整器的第二实施例的示意图。电压调整器500包含第一晶体管511、第二晶体管512、第三晶体管513、第四晶体管514、反馈单元520、比较单元530、第一控制单元541、第二控制单元542、第三控制单元543以及电感551。在本实施例，电压调整器500多了第四晶体管514以及第三控制单元543，其余的电路则与第一实施例相同。第四晶体管514的第一端电性连接于输入节点N1，第四晶体管514的第二端电性连接于输出节点N2，第四晶体管514的控制端电性连接于第三控制单元543。第三控制单元343根据输入信号IN产生第三控制信号C以控制第四晶体管514，当第一控制信号A开启第二晶体管512时，第三控制信号C同时触发开启第四晶体管514，而第三控制信号C在第一控制信号A关闭第二晶体管512经过预定时间X之后才关闭第四晶体管514。

请参考图6，图6为图5的操作波形的示意图。当输入信号IN由低电位L上升至高电位H时，第一控制信号A以及第三控制信号C同时由高电位H下降至低电位L分别将第二晶体管512以及第四晶体管514开启，此时电流通过第二晶体管512以及第四晶体管514由输入节点N1流至输出节点N2，所以输入节点N1的电压VDDSA下降，而输出节点N2的电压VCCSA上升。第二控制单元542根据第一控制信号A产生第二控制信号B，当第一控制信号A由低电位L上升至高电位H时，第二控制信号B由低电位L上升至高电位H将第三晶体管513开启，使得第一晶体管311的控制端电性连接于地端，所以控制信号PDRV_ACT会被拉至低电位L，此时第一晶体管511被完全开启。当第三晶体管513关闭时，此时第三控制信号C才将第四晶体管514关闭，如此，通过控制预定时间X可使控制信号PDRV_ACT更快速的被拉高，接着，控制信号PDRV_ACT将根据反馈单元520使得第一晶体管511部分开启产生稳定的电压VCCSA。在本实施例中，第二控制信号B由第一控制信号A触发，第一控制信号A在由低电位L上升至高电位H时具有斜率，以使第二晶体管512在第三晶体管513开启之后才关闭。再者，第三控制信号C在第三晶体管513关闭后触发，第三控制信号在由低电位L上升至高电位H时同样具有斜率，以使控制信号PDRV_ACT更快速的被拉高。

综上所述，本发明提供一种存储器的电压调整器。电压调整器包含第一晶体管、第二晶体管、第三晶体管、反馈单元、比较单元、第一控制单元以及第二控制单元。第一晶体管由反馈单元以及比较单元所控制，用来稳定输出节点的电压。当第一控制单元开启第二晶体管时，输出节点的电压上升，当第一控制单元关闭第二晶体管时，将触发第二控制单元开启第三晶体管，以将第一晶体管完全开启。因此，当第三晶体管关闭时，第一晶体管可再次受到反馈单元以及比较单元所控制以稳定输出节点的电压。另外，电压调整器可加上第四晶体管以及第三控制单元，第四晶体管与第二晶体管同时开启，当第三晶体管关闭时，第三控制单元将关闭第四晶体管，以使比较单元更快的产生稳定的控制电压。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (13)

1.一种存储器的电压调整器，其特征在于，包含：

一第一晶体管，具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端；

一反馈单元，电性连接于该输出节点；

一比较单元，具有一第一输入端电性连接于该反馈单元，一第二输入端用来接收一参考电压，以及一输出端电性连接于该第一晶体管的控制端；

一第二晶体管，具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端；

一第一控制单元，电性连接于该第二晶体管的控制端，用来根据一输入信号产生一第一控制信号以控制该第二晶体管；

一第三晶体管，具有一第一端电性连接于该第一晶体管的控制端，一第二端电性连接于一地端，以及一控制端；以及

一第二控制单元，电性连接于该第三晶体管的控制端，用来根据该第一控制信号产生一第二控制信号以控制该第三晶体管。

2.根据权利要求1所述的电压调整器，其特征在于，该反馈单元包含：

一第一电阻，具有一第一端电性连接于该第一晶体管的第一端，以及一第二端电性连接于该比较单元的第一输入端；以及

一第二电阻，具有一第一端电性连接于该第一电阻的第一端，以及一第二端电性连接于该地端。

3.根据权利要求1所述的电压调整器，其特征在于，该比较单元包含：

一运算放大器，具有一正输入端电性连接于该反馈单元，一负输入端用来接收该参考电压，以及一输出端电性连接于该第一晶体管的控制端。

4.根据权利要求1所述的电压调整器，其特征在于，另包含：

一电感，具有一第一端电性连接于一电压源，以及一第二端电性连接于该输入节点。

5.根据权利要求1所述的电压调整器，其特征在于，该输出节点电性连接于一感测放大器。

6.根据权利要求1所述的电压调整器，其特征在于，该第一晶体管以及第二晶体管为PMOS晶体管，该第三晶体管为NMOS晶体管。

7.根据权利要求6所述的电压调整器，其特征在于，当该第一控制信号由一低电位上升至一高电位时，该第二控制信号由该低电位上升至该高电位。

8.根据权利要求7所述的电压调整器，其特征在于，该第一控制信号由该低电位上升至该高电位具有一斜率。

9.根据权利要求1所述的电压调整器，其特征在于，另包含：

一第四晶体管，具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端；以及

一第三控制单元，电性连接于该第四晶体管，用来根据该输入信号产生一第三控制信号以控制该第四晶体管。

10.根据权利要求9所述的电压调整器，其特征在于，该第一晶体管、第二晶体管以及该第四晶体管为PMOS晶体管，该第三晶体管为NMOS晶体管。

11.根据权利要求10所述的电压调整器，其特征在于，当该第一控制信号由一低电位上升至一高电位时，该第二控制信号由该低电位上升至该高电位；在该第一控制信号由该低电位上升至该高电位经过一预定时间之后，该第二控制信号由该低电位上升至该高电位。

12.根据权利要求11所述的电压调整器，其特征在于，该第一控制信号由该低电位上升至该高电位具有一斜率。

13.一种存储器的电压调整器，其特征在于，包含：

一第一晶体管，具有一第一端电性连接于一输入节点，一第二端电性连接于一输出节点，以及一控制端，该输入节点电性连接于一电压源；

一第二晶体管，具有一第一端电性连接于该输入节点，一第二端电性连接于该输出节点，以及一控制端；

一数字提升控制电路电性连接于该第二晶体管的控制端，该数字提升控制电路根据一第一输入信号控制该第二晶体管；以及

一模拟提升控制电路电性连接于该第一晶体管的控制端与该输出节点，该模拟提升控制电路根据一第二输入信号与该输出节点的电压控制该第一晶体管；

其中，当该数字提升控制电路根据该第一输入信号使该第二晶体管开启一预定时间后，该模拟提升控制电路根据该第二输入信号与该输出节点的电压控制该第一晶体管，之后该数字提升控制电路再使该第二晶体管关闭，使得该第一晶体管控制端的电压于该第二输入信号触发后趋向一第一电压电位并于该第二晶体管关闭后趋向一第二电压电位。

Images