CN102142270A - 半导体器件、关联的控制器、包括其的系统以及操作方法 - Google Patents

半导体器件、关联的控制器、包括其的系统以及操作方法 Download PDF

Info

Publication number
CN102142270A
CN102142270A CN201010621114XA CN201010621114A CN102142270A CN 102142270 A CN102142270 A CN 102142270A CN 201010621114X A CN201010621114X A CN 201010621114XA CN 201010621114 A CN201010621114 A CN 201010621114A CN 102142270 A CN102142270 A CN 102142270A
Authority
CN
China
Prior art keywords
data
unit
control signal
processing capacity
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010621114XA
Other languages
English (en)
Inventor
崔桢焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102142270A publication Critical patent/CN102142270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一个实施例中，一种半导体器件包括数据控制单元，其被配置为选择性地处理用于写入存储器的数据。该数据控制单元被配置为在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，并且该组处理功能包括至少三个处理功能。可以根据在与所述的一组处理功能相关联的单个管脚上接收的信号来执行所使能的功能。在另一个实施例中，一种半导体器件包括数据控制单元，其被配置为处理从存储器读出的数据。该数据控制单元被配置为在读操作期间根据模式寄存器命令使能一组处理功能中的处理功能。这里，所述的一组处理功能包括至少两个处理功能。

Description

半导体器件、关联的控制器、包括其的系统以及操作方法
相关申请的交叉引用
本申请要求如下申请的权益：(1)于2009年12月22日向韩国知识产权局提交的韩国专利申请No.10-2009-0129137；(2)于2010年2月8日向美国专利局提交的美国临时申请No.61/302254；(3)于2010年8月2日向美国专利局提交的美国临时申请No.61/369968以及于2010年11月15日向美国专利局提交的美国非临时申请No.12/946334。以上所有申请的公开内容通过引用全部合并于此。
技术领域
本发明构思涉及半导体器件。
背景技术
为了增加半导体器件的操作速度，不仅半导体器件的工作频率不断提高，而且向其输入或从其输出的数据比特的数量也被增加。因此，在半导体器件中布置的焊点(pad)的总数也不断增加。
发明内容
实施例涉及半导体器件、与之关联的控制器、包括半导体器件的系统以及操作方法中的一个或多个。
例如，在半导体器件的一个实施例中，半导体器件包括数据控制单元，其被配置成选择性地处理用于写入存储器的数据。数据控制单元被配置成在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，并且该组处理功能包括至少三个处理功能。该组处理功能可以包括第一功能、总线倒置(bus inversion)功能和数据屏蔽(data masking)功能。管脚可以与该组功能相关联，并且数据控制单元被配置成根据在该管脚上接收的信号选择性地执行所使能的处理功能。
半导体器件的另一个实施例包括数据控制单元，其被配置成处理从存储器读出的数据。该数据控制单元被配置成在读操作期间根据模式寄存器命令使能一组处理功能中的处理功能，并且该组处理功能包括至少两个处理功能。该组处理功能可以包括第一功能和总线倒置功能。该管脚可以与该组功能相关联，并且数据控制单元被配置成根据所使能的处理功能的执行选择性地在该管脚上输出信号。
在另一个实施例中，半导体器件包括数据控制单元，其被配置成选择性地处理用于写入存储器的数据，并且被配置成选择性地处理从存储器读出的数据。数据控制单元被配置成在写操作期间根据第一模式寄存器命令使能第一组处理功能中的处理功能，并且该数据控制单元被配置成在读操作期间根据第二模式寄存器命令使能第二组处理功能中的处理功能。第一组处理功能包括第一功能、数据总线倒置功能以及数据屏蔽功能。第二组处理功能包括第一功能以及数据总线倒置功能。一管脚与第一功能、数据总线倒置功能以及数据屏蔽功能相关联。
在另一实施例中，半导体器件包括专用管脚，其被配置成支持一组处理功能，该组处理功能由数据控制单元针对存储器写操作选择性地执行。该组处理功能包括第一功能、数据总线倒置功能以及数据屏蔽功能。
在再一个实施例中，半导体器件包括专用管脚，该专用管脚被配置成支持一组处理功能，该组处理功能由数据控制单元针对存储器读操作选择性地执行。这里，该组处理功能包括第一功能和数据总线倒置功能。
半导体器件的另一个实施例包括专用管脚，该专用管脚被配置成支持一组处理功能，该组处理功能由数据控制单元针对存储器读操作和存储器写操作选择性地执行。该组处理功能包括第一功能、数据总线倒置功能以及数据屏蔽功能。
在另一实施例中，半导体器件包括与一组数据处理功能相关联的管脚，以及数据处理单元，该数据处理单元被配置成在对存储器的写操作期间根据通过该管脚接收的信号选择性地使能该组处理功能中的处理功能。该数据处理单元被配置成根据通过该管脚接收的信号选择性地执行所使能的处理功能。该组处理功能可以包括第一功能和总线倒置功能。
在一个实施例中，半导体器件包括数据控制单元，其被配置成处理用于写入存储器的数据。该数据控制单元被配置成根据模式寄存器命令在写操作期间禁止一组处理功能中的所有处理功能。该组处理功能包括数据总线倒置功能和数据屏蔽功能。
在另一个实施例中，该半导体器件包括数据控制单元，该数据控制单元被配置成处理用于写入存储器的数据，并且该数据控制单元被配置成在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能。该组处理功能包括错误校验功能。
在存储器系统的实施例中，该存储器系统包括存储器件和存储控制器。该存储器件包括与一组处理功能相关联的管脚以及被配置成选择性地处理用于写入存储器的数据的数据控制单元。该数据控制单元被配置成在写操作期间根据第一模式寄存器命令使能一组处理功能中的处理功能。该组处理功能包括至少三个处理功能，并且该数据控制单元被配置成根据在该管脚上接收的操作信号选择性地执行所使能的处理功能。该存储控制器被配置成产生操作信号并将该操作信号输出到该管脚。例如，存储控制器可以包括一个或多个数据处理单元，所述数据处理单元被配置成产生所述操作信号。
在存储控制器的实施例中，该存储控制器包括被配置成选择性地处理用于写入存储器的数据的数据控制单元。该数据控制单元被配置成在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能。该组处理功能包括至少三个处理功能，并且数据控制单元被配置成根据所使能的处理功能输出操作信号。例如，该操作信号被输出到半导体器件的一个管脚。该管脚在该半导体器件支持该组处理功能。
在方法的实施例中，该方法包括在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能。该组处理功能包括至少三个处理功能。该方法还包括在与该组处理功能相关联的管脚上接收信号，并根据所接收的信号选择性地执行被使能的处理功能。
附图说明
从以下结合附图的详细说明，将能更清楚地理解本发明构思的示范性实施例，附图中：
图1是根据本发明构思的实施例的半导体器件的框图。
图2是根据本发明构思的半导体器件的框图，该半导体器件是图1的半导体器件的另一个实施例；
图3是根据本发明构思的半导体器件的框图，该半导体器件是图1的半导体器件的另一个实施例；
图4是根据本发明构思的半导体器件的框图，该半导体器件是图1的半导体器件的另一个实施例；
图5是根据本发明构思的半导体器件的框图，该半导体器件是图1的半导体器件的另一个实施例；
图6A是示出根据本发明构思的实施例的使用图1的半导体器件执行写操作的方法的流程图；
图6B是示出根据本发明构思的实施例的使用图1的半导体器件执行读操作的方法的流程图；
图7是根据本发明构思的另一个实施例的半导体器件的框图。
图8是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图9是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图10是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图11是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图12A是示出根据本发明构思的另一个实施例的、在图8到图11的半导体器件之一上执行写操作的方法的流程图；
图12B是示出根据本发明构思的另一个实施例的、在图8到图11的半导体器件之一上执行读操作的方法的流程图；
图13是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图14是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图15是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图16是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图17A是示出根据本发明构思的实施例的、使用图13到图16的半导体器件执行写操作的方法的流程图；
图17B是示出根据本发明构思的实施例的、使用图13到图16的半导体器件执行读操作的方法的流程图；
图18是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图19是根据本发明构思的另一个实施例的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图20是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图21是根据本发明构思的半导体器件的框图，该半导体器件是图7的半导体器件的另一个实施例。
图22A是示出根据本发明构思的另一个实施例的使用图19到图21的半导体器件执行读操作的方法的流程图；
图22B是示出根据本发明构思的另一个实施例的使用图18到图21的半导体器件执行读操作的方法的流程图；
图23A是根据本发明构思的实施例的包括在半导体器件中的输入缓冲器或输出缓冲器的电路图；
图23B是根据本发明构思的另一个实施例的包括在半导体器件中的输入缓冲器或输出缓冲器的电路图；
图24是根据本发明构思的实施例的包括半导体器件的计算系统装置的框图。
图25是根据本发明构思的实施例的包括半导体器件的存储卡的框图。
图26是根据本发明构思的实施例的包括半导体器件的存储器系统的框图。
图27是根据本发明构思的存储器系统的框图，该存储器系统是图26的存储器系统的另一个实施例。
图28是根据本发明构思的另一个实施例的包括半导体器件的存储器系统的框图。
图29是根据本发明构思的存储器系统的框图，该存储器系统是图28的存储器系统的另一个实施例。
图30是根据本发明构思的存储器系统的框图，该存储器系统是图28的存储器系统的另一个实施例。
图31是根据本发明构思的存储器系统的框图，该存储器系统是图28的存储器系统的另一个实施例。
图32A示出了根据本发明构思的实施例的包括在半导体器件中的多个焊点；
图32B示出了根据本发明构思的实施例的使用图32A的第一焊点和多个第二焊点的情况；
图32C示出了根据本发明构思的另一实施例的使用图32A的第一焊点和多个第二焊点的情况；
图32D示出了根据本发明构思的另一实施例的使用图32A的第一焊点和多个第二焊点的情况；
图32E示出了根据本发明构思的另一实施例的使用图32A的第一焊点和多个第二焊点的情况；
图33是示出根据本发明构思的实施例的、当如图32B所示使用半导体器件的焊点时执行写操作的方法的流程图；
图34是示出根据本发明构思的另一个实施例的、当如图32B所示使用半导体器件的焊点时执行写操作的方法的流程图；
图35是示出根据本发明构思的实施例的、当如图32B所示使用半导体器件的焊点时执行读操作的方法的流程图；
图36是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行写操作的方法的流程图；
图37是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行写操作的方法的流程图；
图38是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行读操作的方法的流程图；
图39是示出根据本发明构思的另一个实施例的、当如图32D所示使用半导体器件的焊点时执行写操作的方法的流程图；
图40是示出根据本发明构思的另一个实施例的、当如图32D所示使用半导体器件的焊点时执行写操作的方法的流程图；
图41是根据本发明构思的另一个实施例的存储器件的框图。
图42是根据本发明构思的半导体器件的框图，该半导体器件是图41的存储器件的另一个实施例。
图43是根据本发明构思的半导体器件的框图，该半导体器件是图41的存储器件的另一个实施例。
图44是根据本发明构思的另一个实施例的存储器件的框图。
图45是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图46是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图47是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图48是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图49是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图50是根据本发明构思的半导体器件的框图，该半导体器件是图44的存储器件的另一个实施例。
图51是根据本发明构思的实施例的包括存储器件的存储器系统的框图。
图52是根据本发明构思的存储器系统的框图，该存储器系统是图51的存储器系统的另一个实施例。
图53是根据本发明构思的另一个实施例的包括存储器件的存储器系统的框图。
图54是根据本发明构思的存储器系统的框图，该存储器系统是图53的存储器系统的另一个实施例。
图55是根据本发明构思的存储器系统的框图，该存储器系统是图53的存储器系统的另一个实施例。
图56是根据本发明构思的存储器系统的框图，该存储器系统是图53的存储器系统的另一个实施例。
图57是根据本发明构思的另一个实施例的半导体器件的框图。
图58是根据本发明构思的另一个实施例的半导体器件的框图。
图59是根据本发明构思的半导体器件的框图，该半导体器件是图58的半导体器件的另一个实施例。
图60是示出根据本发明构思的实施例的、在选择信息与第一焊点之间的关系的表；
图61是示出根据本发明构思的另一个实施例的、在选择信息与第一焊点P1之间的关系的表；
图62是示出根据本发明构思的另一个实施例的、在选择信息与第一焊点P1之间的关系的表；
图63是示出根据本发明构思的另一个实施例的、在选择信息与第一焊点P1之间的关系的表；
图64是示出根据本发明构思的另一个实施例的、在选择信息与第一焊点P1之间的关系的表；
图65是示出根据本发明构思的另一个实施例的、在选择信息与第一焊点P1之间的关系的表；
图66是根据本发明构思的实施例的包括在半导体器件中的DBI单元DBI的框图。
图67是示出根据本发明构思的另一个实施例的使用图26的存储器系统执行写操作的方法的流程图；
图68是示出根据本发明构思的另一个实施例的使用图26的存储器系统执行读操作的方法的流程图；
图69是示出根据本发明构思的另一个实施例的使用图29的存储器系统执行写操作的方法的流程图；
图70是示出根据本发明构思的另一个实施例的使用图29的存储器系统执行读操作的方法的流程图；
图71是示出根据本发明构思的另一个实施例的使用图30的存储器系统3000执行写操作的方法的流程图；
图72是示出根据本发明构思的另一个实施例的使用图39的存储器系统执行读操作的方法的流程图；
图73是示出根据本发明构思的另一个实施例的使用图31的存储器系统执行写操作的方法的流程图；以及
图74是示出根据本发明构思的另一个实施例的使用图31的存储器系统执行读操作的方法的流程图。
具体实施方式
下面将参考附图更详细地描述本发明的示例实施例，以使本领域技术人员能容易地实践本发明构思的范围。然而，本发明构思可以以不同的形式具体实现，并且不应该被理解为局限于此处阐述的示例实施例。相反地，提供这些示例实施例是为了使本公开充分和完整，并且使本公开更全面地向本领域技术人员传达本发明构思的范围。
将会理解到，虽然此处可能使用第一、第二等术语来描述不同的元件，但是这些元件不应该被这些术语所限制。这些术语仅仅用来将一个元件与另一个元件区别开来。例如，第一元件可以被称为第二元件，类似地第二元件也可以被称为第一元件，这不会脱离示例实施例的范围。此处所使用的术语“和/或”包括相关列出项目中的任意一个以及其中的一个或多个的所有组合。
将会理解到，当元件被描述为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件或者可能存在的中间元件。相反，当一元件被描述为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。用于描述元件之间关系的其他措词应该以类似的方式解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”，等等)。
将会理解到，空间上相对的术语意图是除了图中所示的方向之外还包括器件在使用或操作中的不同方向。附图旨在描绘本发明的示例实施例，不应该被解释为限制权利要求的预定范围。附图不应被认为是按比例绘制的，除非有明确地说明。
此处使用的术语仅仅是为了描述特定的示例实施例，而不是意图限制本发明的示例实施例。此处所使用的单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地给出相反指示。还将理解到，当此处使用术语“包括”和/或“包含”时，其表明存在所描述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。在本说明书中，术语“和/或”指出每个个别项目以及它们的所有组合。
除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与示例实施例所属领域的普通技术人员之一所通常理解的含义相同。还将理解，诸如通常使用的词典中定义的那些术语应该被解释为具有与它们在相关领域上下文中的含义一致的含义，而不应当理想化地或过分形式化地解释，除非此处明确地如此定义。
还应注意，在一些替换实现方式中，所提到的功能/行为可以不按照附图中表明的顺序发生。例如，取决于所涉及的功能/行为，两个连续示出的附图可以实际上基本并发地执行，或者有时可以以相反顺序执行。
当确定与相关已知功能或结构有关的具体描述可能不必要地模糊示例实施例的目的时，将省略对该相关已知功能或结构的具体描述。并且，定义此处使用的术语是为了适当地描述示例实施例，因而这些术语可以取决于用户、操作者的意图或习惯而有所改变。因此，必须根据本说明书中的以下总体说明来定义术语。
图1是根据发明构思的实施例的半导体器件100的框图。参照图1，半导体器件100可以包括第一焊点P1和数据控制单元150。
第一焊点P1可以连接到数据控制单元150，并且可以输出数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。数据倒置标志INV_FLAG可以是指示数据控制单元150是否将倒置输入数据的信号。错误校验标志ERR_FLAG可以是指示数据控制单元150是否将对输入数据执行错误校验的信号。屏蔽信号MASK可以是指示数据控制单元150是否将屏蔽输入数据的信号。
数据控制单元150可以根据选择信息SEL和从第一焊点P1输出的信号中的至少一个信号控制输入数据。选择信息SEL可以根据模式寄存器设置(mode register set)命令来定义。选择信息SEL将在参照图2到图5描述根据本发明构思的图1的半导体器件100的各种实施例时详细描述。也就是，数据控制单元150可以根据选择信息SEL和数据倒置标志INV_FLAG中的至少一个确定是否要倒置输入数据，可以根据选择信息SEL和错误校验标志ERR_FLAG中的至少一个确定是否要对输入数据进行错误校验，或者可以根据选择信息SEL和屏蔽信号MASK中的至少一个确定是否要屏蔽输入数据。
例如，如果半导体器件100执行写操作，则数据控制单元150可以根据选择信息SEL和数据倒置标志INV_FLAG确定是否要倒置输入数据，可以根据选择信息SEL和错误校验标志ERR_FLAG确定是否要对输入数据进行错误校验，或者可以根据选择信息SEL和屏蔽信号MASK确定是否要屏蔽输入数据。还将理解到，在写操作期间，选择信息SEL可以不使能任何数据处理功能。也就是禁止(disable)所有数据处理功能。如果半导体器件100执行读操作，根据选择信息SEL，数据控制单元150可以确定是否要倒置读出数据以及是否要产生数据倒置标志INV_FLAG，或者可以确定是否要对读出数据进行错误校验以及是否要产生错误校验标志ERR_FLAG。在下文中，假定数据控制单元150在读操作期间不屏蔽读出数据，但是本发明构思不局限于此，并且在读操作期间数据控制单元150可以确定是否要屏蔽读出数据以及是否要产生屏蔽信号MASK。还将理解到，在读操作期间，选择信息SEL可以不使能任何数据处理功能。也就是禁止所有数据处理功能。
在本实施例中，半导体器件100还可以包括多个第二焊点P2和存储单元(memory cell)阵列170。
多个第二焊点P2可以连接到数据控制单元150，并且可以用来发送n比特数据D1，...，直到Dn(n表示等于或大于2的自然数)。也就是说，多个第二焊点P2可以将从半导体器件100外部接收的数据D1，...，直到Dn发送到数据控制单元150，或者可以将从存储单元阵列170读取的、且被数据控制单元150控制的D1，...，直到Dn发送到半导体器件100的外部。
现在将参照图2到图5描述根据本发明构思的图1的半导体器件100的结构和操作的各种实施例。
图2是根据本发明构思的半导体器件200的框图，半导体器件200是图1的半导体器件100的另一个实施例。在图2中，第一焊点P1、多个第二焊点P2以及存储单元阵列170已经参照图1进行了描述。
参照图1和图2，数据控制单元150可以包括控制信号生成单元240、多个缓冲单元250、多个驱动单元265、多个感测放大单元267、数据总线倒置(data bus inversion，DBI)单元210、错误校验单元220以及数据屏蔽(datamasking，DM)单元230。
控制信号生成单元240可以根据选择信息SEL产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，然后将所产生的信号提供给DBI单元210、错误校验单元220或DM单元230。这里，假定第一控制信号CON_1控制DBI单元210被使能或禁止，第二控制信号CON_2控制错误校验单元220被使能或禁止，并且第三控制信号CON_3控制DM单元230被使能或禁止。
选择信息SEL可以存储在寄存器290中。例如，选择信息SEL可以根据存储在寄存器290中的MRS命令来定义。也就是说，控制信号生成单元240可以根据存储在寄存器290中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3。
多个缓冲单元250中的每一个可以连接在DBI单元210、错误校验单元220和DM单元230与相应的第二焊点P2之间。多个缓冲单元250中的每一个可以包括输入缓冲器255和输出缓冲器257。多个缓冲单元250中的每一个可以缓冲经由相应的第二焊点P2接收的数据D1，...，Dn中的一个，并且可以将缓冲结果发送到DBI单元210、错误校验单元220和DM单元230。
多个驱动单元265和多个感测放大单元267可以连接在从DBI单元210、错误校验单元220和DM单元230中选择的至少一个与存储单元阵列170之间。多个驱动单元265中的每一个可以将从DBI单元210、错误校验单元220和DM单元230中的一个接收的数据写入存储单元阵列170的相应存储单元中。多个感测放大单元267中的每一个可以感测和放大从存储单元阵列170的相应存储单元接收的数据，并将放大的数据发送到DBI单元210和错误校验单元220。
当采用数据倒置方案时使用DBI单元210。例如，当图1的n比特数据D1，...，直到Dn中逻辑为‘高’的比特数大于逻辑为‘低’的比特数时倒置并发送n比特数据D1，...，直到Dn的方法被称为数据倒置方案。DBI单元210可以以多种方式构造，其结构将不在这里描述。
当半导体器件200执行写操作时，DBI单元210可以根据第一控制信号CON_1和数据倒置标志INV_FLAG，倒置从多个缓冲单元250之一的输入缓冲器255接收的数据，并将倒置结果输出到多个驱动单元265中的一个。当半导体器件200执行读操作时，根据第一控制信号CON_1，DBI单元210可以倒置从存储单元阵列170读出的并被感测放大单元267之一感测和放大的数据，将倒置的数据提供给多个缓冲单元250之一的输出缓冲器257，产生数据倒置标志INV_FLAG，并将数据倒置标志INV_FLAG提供给第一焊点P1。也就是说，可以根据第一控制信号CON_1使能或禁止DBI单元210。
当采用错误校验方案时使用错误校验单元220。错误校验方案允许确定在数据发送期间是否发生了错误。例如，根据错误校验方案，当n比特数据D1，...，直到Dn中逻辑为‘高’的比特数为奇数时，可以将该n比特数据与逻辑为‘高’的奇偶校验比特(parity bit)一起发送，并且当逻辑为‘高’的比特数为偶数时，可以将所述n比特数据与逻辑为‘低’的奇偶校验比特一起发送，以便可以确定在数据发送期间是否发生了错误。错误校验单元220可以以多种方式构造，其结构将不在这里描述。
当半导体器件200执行写操作时，错误校验单元220可以根据第二控制信号CON_2和错误校验标志ERR_FLAG对从多个缓冲单元250之一的输入缓冲器255接收的数据执行错误校验。如果半导体器件200执行读操作，根据第二控制信号CON_2，错误校验单元220可以对从存储单元阵列170读出的、并被多个感测放大单元267之一感测和放大的数据执行错误校验，将放大的数据提供给多个缓冲单元250之一的输出缓冲器257，产生错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG输出到第一焊点P1。也就是说，可以根据第二控制信号CON_2使能或禁止错误校验单元220。
当采用数据屏蔽方案时使用DM单元230。根据数据屏蔽方案，如果与存储在存储单元阵列170中的数据逻辑状态相同的数据将被写入存储单元阵列170，则执行屏蔽操作，以便不发送该数据。DM单元230可以以多种方式构造，其结构将不在这里描述。
当半导体器件200执行写操作时，DM单元230可以根据第三控制信号CON_3和屏蔽信号MASK不将从多个缓冲单元250之一的输入缓冲器255接收的数据发送到存储单元阵列170。如上所述，假定在半导体器件200执行读操作时数据控制单元150不屏蔽读出数据。因而，在半导体器件200执行读操作时DM单元230不工作。也就是说，可以根据第三控制信号CON_3使能或禁止DM单元230。
现在将详细描述根据发明构思的实施例的图2的半导体器件200的操作。为了方便解释，假定在数据倒置模式中，半导体器件200可以倒置输入数据并将其写入存储单元阵列170，或可以倒置并输出从存储单元阵列170读出的数据；在错误校验模式中，半导体器件200可以对将要写入的数据或读出数据执行错误校验；并且在数据屏蔽模式中，半导体器件200可以不发送将要写入存储单元阵列170的数据，或者可以不将读出数据发送到多个第二焊点P2。为了方便解释，在本实施例中假定n比特数据D1，...，直到Dn中的1比特数据D1将被写入或者将被读出，但是也可以以类似于写入或者读出该1比特数据D1的方式写入或者读出其他数据。
首先将描述半导体器件200在数据倒置模式下执行写操作的情况。在数据倒置模式下，根据选择信息SEL，控制信号生成单元240产生第一控制信号CON_1，但是不产生第二控制信号CON_2和第三控制信号CON_3。因此，DBI单元210根据第一控制信号CON_1被使能，并且错误校验单元220和DM单元230都被禁止。
如果数据D1被顺序地提供给多个第二焊点P2之一和多个缓冲单元250之一的缓冲单元250、并最终被提供给DBI单元210，并且数据倒置标志INV_FLAG经由第一焊点P1被提供给DBI单元210，则DBI单元210倒置数据D1并将倒置结果发送到多个驱动单元265之一。如果未将数据倒置标志INV_FLAG提供给第一焊点P1，则DBI单元210不倒置数据D1，并且将数据D1直接发送到多个驱动单元265之一。
现在将描述半导体器件200在数据倒置模式下执行读操作的情况。在数据倒置模式下，根据选择信息SEL，控制信号生成单元240产生第一控制信号CON_1，但是不产生第二控制信号CON_2和第三控制信号CON_3。因此，DBI单元210根据第一控制信号CON_1被使能，并且错误校验单元220和DM单元230两者都被禁止。
DBI单元210可以根据第一控制信号CON_1确定从存储单元阵列170接收的并被多个感测放大单元267之一感测和放大的数据是否将被倒置。也就是说，如果DBI单元210倒置放大的数据并将倒置结果提供给多个缓冲单元250之一的输出缓冲器257，则DBI单元210产生指示读出数据已经被倒置的数据倒置标志INV_FLAG，并把该数据倒置标志INV_FLAG发送到第一焊点P1。如果DBI单元210不倒置读出数据并将读出数据直接输出到感测放大单元260，则DBI单元210不产生该数据倒置标志INV_FLAG。
将描述半导体器件200在错误校验模式下执行写操作的情况。在错误校验模式下，根据选择信息SEL，控制信号生成单元240产生第二控制信号CON_2，但是不产生第一控制信号CON_1和第三控制信号CON_3。因而，根据第二控制信号CON_2错误校验单元220被使能，并且DBI单元210和DM单元230两者都被禁止。
如果数据D1被顺序地发送到多个第二焊点P2之一和多个缓冲单元250之一的输入缓冲器255并且最终被发送到错误校验单元220，并且错误校验标志ERR_FLAG经由第一焊点P1被输入到错误校验单元220，则错误校验单元220对数据D1执行错误校验。如果未将错误校验标志ERR_FLAG输入给第一焊点P1，则错误校验单元220不对数据D1执行错误校验，并且把数据D1直接发送到多个驱动单元265之一。然后，驱动单元265将数据D1写入存储单元阵列170。
将描述半导体器件200在错误校验模式下执行读操作的情况。在错误校验模式下，根据选择信息SEL，控制信号生成单元240产生第二控制信号CON_2，但是不产生第一控制信号CON_1和第三控制信号CON_3。因而，错误校验单元220根据第二控制信号CON_2被使能，并且DBI单元210和DM单元230两者被禁止。
根据第二控制信号CON_2，错误校验单元220可以确定是否将对多个感测放大单元267之一感测和放大的数据进行错误校验。也就是说，如果错误校验单元220对放大的数据执行错误校验并将放大的数据提供给多个缓冲单元250之一的输出缓冲器257，则错误校验单元220产生指示读出数据已经被错误校验的错误校验标志INV_FLAG，并把该错误校验标志INV_FLAG发送给第一焊点P1。如果错误校验单元220不执行错误校验并且将放大的数据输出给输出缓冲器257，则错误校验单元220不产生错误校验标志ERR_FLAG。
将描述半导体器件200在数据屏蔽模式下执行写操作的情况。在数据屏蔽模式下，根据选择信息SEL，控制信号生成单元240产生第三控制信号CON_3，但是不产生第一控制信号CON_1和第二控制信号CON_2。因而，DM单元230根据第三控制信号CON_3被使能，并且DBI单元210和错误校验单元220被禁止。
如果数据D1被顺序地输入到第二焊点P2和缓冲单元250的输入缓冲器255，并且最终被输入到DM单元230，并且屏蔽信号MASK经由第一焊点P1被输入到DM单元230，则DM单元230不把数据D1发送给驱动单元265。如果未将屏蔽信号MASK输入给第一焊点P1，则DM单元230把数据D1发送给驱动单元265，并且驱动单元265将该数据D1写入存储单元阵列170。
图3是根据本发明构思的半导体器件300的框图，半导体器件300是图1的半导体器件100的另一个实施例。在图3中，第一焊点P1、多个第二焊点P2以及存储单元阵列170已经参照图1进行了描述。
参照图1到图3，数据控制单元150可以包括控制信号生成单元340、多个缓冲单元350、多个驱动单元365、多个感测放大单元367、DBI单元310、错误校验单元320和DM单元330。类似于控制信号生成单元240，控制信号生成单元340可以根据选择信息SEL产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，然后将所产生的信号提供给DBI单元310、错误校验单元320或DM单元330。
选择信息SEL可以存储在寄存器390中。例如，选择信息SEL可以根据存储在寄存器390中的MRS命令来定义。也就是说，控制信号生成单元340可以根据存储在寄存器390中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或者第三控制信号CON_3。
多个缓冲单元350中的每一个可以连接在相应的第二焊点P2与相应的驱动单元365之间。多个缓冲单元350中的每一个可以包括输入缓冲器355和输出缓冲器357。输入缓冲器355可以缓冲例如经由相应的第二焊点P2接收的数据D1，并把缓冲结果发送到相应的驱动单元365。输出缓冲器357可以缓冲从多个感测放大单元367之一接收的数据，并把缓冲结果发送到相应的第二焊点P2。
多个驱动单元365以及多个感测放大单元367中的每一个可以连接在DBI单元310、错误校验单元320和DM单元330中的至少一个与多个缓冲单元350中的相应缓冲单元350之间。多个驱动单元365中的每一个可以把从相应缓冲单元350的输入缓冲器355接收的数据发送到DBI单元310、错误校验单元320和DM单元330。多个感测放大单元367中的每一个可以感测和放大从DBI单元310、错误校验单元320和DM单元330接收的数据，并将输出发送到缓冲单元350的相应缓冲器357。DBI单元310可以根据第一控制信号CON_1倒置接收的数据并输出倒置结果。具体地，如果半导体器件300执行写操作，则DBI单元310可以根据第一控制信号CON_1和数据倒置标志INV_FLAG倒置例如从多个驱动单元365之一接收的数据D1，并将倒置结果写入存储单元阵列170的相应存储单元。当半导体器件300执行读操作时，根据第一控制信号CON_1，DBI单元310可以倒置从存储单元阵列170的相应存储单元接收的数据，把倒置结果发送到多个感测放大单元367之一，产生数据倒置标志INV_FLAG，并把数据倒置标志INV_FLAG发送到第一焊点P1。DBI单元310的结构和操作类似于图的DBI单元210。
错误校验单元320可以根据第二控制信号CON_2对接收的数据执行错误校验然后输出该数据。具体地，如果半导体器件300执行写操作，则错误校验单元320可以根据第二控制信号CON_2和错误校验标志ERR_FLAG对从多个驱动单元365之一接收的数据执行错误校验，并将该数据写入存储单元阵列170的相应存储单元。如果半导体器件300执行读操作，则根据第二控制信号CON_2，错误校验单元320可以缓存从存储单元阵列170的相应存储单元接收的数据并对该数据执行错误校验，将该数据发送到多个第二焊点P2之一，产生错误校验标志ERR_FLAG，并把错误校验标志ERR_FLAG发送到第一焊点P1。错误校验单元320的结构和操作类似于图2的错误校验单元220。
DM单元330可以根据第三控制信号CON_3屏蔽接收的数据。具体地，如果半导体器件300执行写操作，根据第三控制信号CON_3和屏蔽信号MASK，DM单元330可以屏蔽从多个驱动单元365之一接收的数据。如上面参照图1和图2所述，在本实施例中假定当半导体器件300执行读操作时数据控制单元150不屏蔽读出数据。因而，在半导体器件300执行读操作时DM单元330不工作。DM单元330的结构和操作类似于图2的DM单元230。
现在将详细描述根据发明构思的实施例的图3的半导体器件300的操作。图3的DBI单元310、错误校验单元320和DM单元330的操作分别类似于图2的DBI单元210、错误校验单元220和DM单元230的操作，因此将简要地描述。
首先，如果半导体器件300在数据倒置模式下，则控制信号生成单元340根据选择信息SEL仅仅产生第一控制信号CON_1，因此只有DBI单元310根据第一控制信号CON_1被使能，如上面参照图2所述。如果半导体器件300执行写操作，则根据数据倒置标志INV_FLAG，DBI单元310倒置从多个驱动单元365之一接收的数据，并将该数据写入存储单元阵列170的相应存储单元。如果半导体器件300执行读操作，则根据第一控制信号CON_1，DBI单元310可以倒置从存储单元阵列170的相应存储单元接收的数据，把倒置结果发送到多个第二焊点P2之一，产生数据倒置标志INV_FLAG，并把数据倒置标志INV_FLAG发送到第一焊点P1。
如果半导体器件300处于错误校验模式，则控制信号生成单元340根据选择信息SEL仅仅产生第二控制信号CON_2，因此如上面参照图2所述，只有错误校验单元320根据第二控制信号CON_2被使能。如果半导体器件300执行写操作，则根据错误校验标志ERR_FLAH，错误校验单元320可以对从多个驱动单元365之一接收的数据执行错误校验，并将该数据写入存储单元阵列170的相应存储单元。如果半导体器件300执行读操作，则错误校验单元320可以根据第二控制信号CON_2对从存储单元阵列170的相应存储单元接收的数据执行错误校验，将该数据发送到多个感测放大单元367之一，产生错误校验标志ERR_FLAG，并该错误校验标志ERR_FLAG发送到第一焊点P1。
如果半导体器件300处于数据屏蔽模式，则如上面参照图2所述，控制信号生成单元340根据选择信息SEL仅仅产生第三控制信号CON_3，因此只有DM单元330根据第三控制信号CON_3被使能，如上面参照图2所述。如果半导体器件300执行写操作，则根据屏蔽信号MASK，DM单元330可以不将从多个驱动单元365之一接收的数据写入存储单元阵列170的相应存储单元。如上所述，假定在半导体器件300执行读操作时数据控制单元150不屏蔽读出数据。因而，在半导体器件300执行读操作时DM单元330不工作。
图4是根据本发明构思的半导体器件400的框图，半导体器件400是图1的半导体器件100的另一个实施例。在图4中，第一焊点P1、多个第二焊点P2以及存储单元阵列170已经参照图1进行了描述。
参照图1到图4，数据控制单元150可以包括控制信号生成单元440、多个缓冲单元450、多个驱动单元465、多个感测放大单元467、DBI单元410、错误校验单元420和DM单元430。如果半导体器件400执行写操作，则控制信号生成单元420可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1、第二控制信号CON_2或者第三控制信号CON_3。也就是说，如果半导体器件400执行写操作，则控制信号生成单元440可以根据选择信息SEL和数据倒置标志INV_FLAG产生第一控制信号CON_1，可以根据选择信息SEL和错误校验标志ERR_FLAG产生第二控制信号CON_2，并且可以根据选择信息SEL和屏蔽信号MASK产生第三控制信号CON_3。如果半导体器件400执行读操作，则控制信号生成单元440可以根据选择信息SEL产生第一控制信号CON_1、第二控制信号CON_2或者第三控制信号CON_3，这类似于图2的控制信号生成单元240和图3的控制信号生成单元340。如上所述，在本实施例中假定在半导体器件400执行读操作时数据控制单元150不屏蔽读出数据。在半导体器件400执行读操作时控制信号生成单元440不产生第三控制信号CON_3。
选择信息SEL可以存储在寄存器490中。例如，选择信息SEL可以根据存储在寄存器490中的MRS命令来定义。也就是说，控制信号生成单元440可以根据存储在寄存器490中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3。
多个缓冲单元450、多个驱动单元465和多个感测放大单元467分别类似于图2的多个缓冲单元250、多个驱动单元265和多个感测放大单元267。如果半导体器件400执行读操作，则图4的DBI单元410、错误校验单元420和DM单元430分别以类似于图2的DBI单元210、错误校验单元220和DM单元230操作的方式操作。因此，这里将不描述当半导体器件400执行读操作时DBI单元410、错误校验单元420和DM单元430的操作。
当采用如上参照图2所述的数据倒置方案时使用DBI单元410。如果半导体器件400执行写操作，则DBI单元410可以根据第一控制信号CON_1倒置从多个缓冲单元450之一的输入缓冲器455接收的数据，并将倒置结果输出到多个驱动单元465之一。也就是说，DBI单元410可以根据第一控制信号CON_1而被使能或者禁止。
当采用如上参照图2所述的错误校验方案时使用错误校验单元420。如果半导体器件400执行写操作，则错误校验单元420可以根据第二控制信号CON_2对从多个缓冲单元450之一的输入缓冲器455接收的数据执行错误校验。也就是说，错误校验单元420可以根据第二控制信号CON_2而被使能或禁止。
当采用如上参照图2所述的数据屏蔽方案时使用DM单元430。如果半导体器件400执行写操作，根据第三控制信号CON_3，DM单元430可以不将从多个缓冲单元450之一的输入缓冲器455接收的数据发送多个驱动单元465之一。也就是说，DM单元430可以根据第三控制信号CON_3而被使能或禁止。
现在将详细描述根据发明构思的实施例的图4的半导体器件400的操作。将针对上面参照图2假定的数据倒置模式、错误校验模式和数据屏蔽模式描述根据当前实施例的图4的半导体器件400的操作。
首先，将描述半导体器件400在数据倒置模式下执行写操作的情况。在数据倒置模式下，控制信号生成单元420可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1。也就是说，如果在数据倒置模式下，数据倒置标志INV_FLAG经由第一焊点P1输入到控制信号生成单元420，则控制信号生成单元420可以产生第一控制信号CON_1，以用于控制DBI单元410将从多个放大单元460之一接收的数据倒置并输出。如果在数据倒置模式下，没有经由第一焊点P1将数据倒置标志INV_FLAG输入到控制信号生成单元420，则控制信号生成单元420可以产生第一控制信号CON_1，以用于控制DBI单元410直接输出接收的数据而不进行倒置。因为控制信号生成单元420不产生第二控制信号CON_2和第三控制信号CON_3，所以错误校验单元420和DM单元430被禁止。
如果例如(1)1比特数据D1被顺序地输入到相应的第二焊点和缓冲单元450中的相应的缓冲器，然后最终被输入到DBI单元410，而且(2)数据倒置标志INV_FLAG被经由第一焊点P1输入到控制信号生成单元420，则根据第一控制信号CON_1，DBI单元410倒置数据D1并将倒置结果发送到多个驱动单元465之一。如果未经由第一焊点P1将数据倒置标志INV_FLAG发送到控制信号生成单元420，则根据第一控制信号CON_1，DBI单元410不倒置数据D1，并且将数据D1直接发送到驱动单元465。于是驱动单元465将数据D1写入存储单元阵列170的相应的存储单元。
将描述半导体器件400在错误校验模式下执行写操作的情况。在错误校验模式下，控制信号生成单元420可以根据选择信息SEL和从第一焊点P1输出的信号产生第二控制信号CON_2。也就是说，如果在错误校验模式下，经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元420，则控制信号生成单元420可以产生第二控制信号CON_2，以用于控制错误校验单元420对从多个感测放大单元467之一接收的数据执行错误校验。如果在错误校验模式下，未经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元420，则控制信号生成单元420可以产生第二控制信号CON_2，以用于控制错误校验单元420直接输出接收的数据而不对其执行错误校验。因为控制信号生成单元420未产生第一控制信号CON_1和第三控制信号CON_3，所以DBI单元410和DM单元430被禁止。
如果1比特数据D1被顺序地输入到相应的第二焊点P2和相应缓冲单元450的输入缓冲器455，然后被最终输入到错误校验单元420，而且错误校验标志ERR_FLAG被经由第一焊点P1输入到控制信号生成单元420，则根据第二控制信号CON_2，错误校验单元420对数据D1执行错误校验，并将数据D1发送到相应的驱动单元465。如果未经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元420，则根据第二控制信号CON_2，错误校验单元420不对数据DATA执行错误校验，并将数据D1直接发送到相应的驱动单元465。相应的驱动单元465将数据D1写入存储单元阵列170的相应存储单元。将描述半导体器件400在数据屏蔽模式中执行写操作的情况。在数据屏蔽模式中，控制信号生成单元420可以根据选择信息SEL和从第一焊点P1输出的信号产生第三控制信号CON_3。也就是说，如果在数据屏蔽模式下，经由第一焊点P1将屏蔽信号MASK输入到控制信号生成单元420，则控制信号生成单元420可以产生第三控制信号CON_3，以用于控制DM单元430不发送从相应感测放大单元467接收的数据。如果在数据屏蔽模式下，未经由第一焊点P1将屏蔽信号MASK输入到控制信号生成单元420，则控制信号生成单元420可以产生第三控制信号CON_3，以用于控制DM单元430发送该数据。因为控制信号生成单元420不发送第一控制信号CON_1和第二控制信号CON_2，所以DBI单元410和错误校验单元420被禁止。
如果1比特数据D1被顺序地输入到相应的第二焊点P2和相应缓冲单元450的输入缓冲器455，然后被最终输入到DM单元430，而且屏蔽信号MASK被经由第一焊点P1输入到控制信号生成单元420，则根据第三控制信号CON_3，DM单元430不发送数据D1。如果没有经由第一焊点P1将屏蔽信号MASK输入到控制信号生成单元420，则根据第三控制信号CON_3，将数据D1发送到相应的驱动单元465。相应的驱动单元465将数据D1写入存储单元阵列170的相应的存储单元。
图5是根据发明构思的半导体器件500的框图，半导体器件500是图1的半导体器件100的另一个实施例。在图5中，第一焊点P1、多个第二焊点P2和存储单元阵列170已经参考图1进行了描述。
参照图1到图5，数据控制单元150可以包括控制信号生成单元540、多个缓冲单元550、多个驱动单元565、多个感测放大单元567、DBI单元510、错误校验单元520和DM单元530。
类似于图4的控制信号生成单元440，控制信号生成单元540可以根据选择信息SEL和从第一焊点P1接收的信号产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，然后将产生的信号提供给DBI单元510、错误校验单元520或DM单元530。
选择信息SEL可以被存储在寄存器590中。例如，选择信息SEL可以根据存储在寄存器590中的MRS命令来定义。也就是说，控制信号生成单元540可以根据存储在寄存器590中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3。
多个缓冲单元550、多个驱动单元565和多个感测放大单元567分别类似于图3的多个缓冲单元350、多个驱动单元365和多个感测放大单元367。如果半导体器件500执行如上参考图4所述的读操作，则图5的DBI单元510、错误校验单元520和DM单元530分别以类似于DBI单元310、错误校验单元320和DM单元330操作的方式操作。因而，这里将不描述当半导体器件500执行读操作时DBI单元510、错误校验单元520和DM单元530的操作。
DBI单元510可以根据第一控制信号CON_1倒置接收的数据并输出倒置结果。更具体地说，如果半导体器件500执行写操作，则根据第一控制信号CON_1，DBI单元510可以倒置从多个驱动单元565之一接收的数据并将该数据写入存储单元阵列170的相应存储单元。DBI单元510的结构和操作类似于图4的DBI单元410。
错误校验单元520可以根据第二控制信号CON_2对接收的数据执行错误校验并输出该数据。具体地，如果半导体器件500执行写操作，则错误校验单元520可以根据第二控制信号CON_2对从多个驱动单元565之一接收的数据执行错误校验。错误校验单元520的结构和操作类似于图4的错误校验单元420的结构和操作。
DM单元530可以根据第三控制信号CON_3屏蔽接收的数据。更具体地说，如果半导体器件500执行写操作，则DM单元530可以根据第三控制信号CON_3将或不将从多个驱动单元565之一接收的数据写入存储单元阵列1700的相应存储单元。DM单元530的结构和操作类似于图4的DM单元430的结构和操作。
现在将详细描述根据本发明构思的实施例的图5的半导体器件500的操作。DBI单元510、错误校验单元520和DM单元530的操作分别类似于图4的DBI单元410、错误校验单元420和DM单元430的操作。
首先，如果半导体器件500在数据倒置模式下，则如上参考图5所述，控制信号生成单元520根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第一控制信号CON_1，因而只有DBI单元510根据该第一控制信号CON_1被使能。如果半导体器件500执行写操作，根据第一控制信号CON_1，DBI单元510可以倒置经由多个第二焊点P2之一接收的数据并将该数据写入存储单元阵列1700的相应存储单元。
如果半导体器件500在错误校验模式下，则如上参考图4所述，控制信号生成单元520根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第二控制信号CON_2，因而根据第二控制信号CON_2只有错误校验单元520被使能。如果半导体器件500执行写操作，根据第二控制信号CON_2，错误校验单元520可以对经由多个第二焊点P2之一接收的数据执行错误校验并将该数据写入存储单元阵列1700的相应存储单元。
如果半导体器件500在数据屏蔽模式下，则如上参考图4所述，控制信号生成单元520根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第三控制信号CON_3，因而根据第三控制信号CON_3只有DM单元530被使能。如果半导体器件500执行写操作，则DM单元530可以根据第三控制信号CON_3不将经由多个第二焊点P2之一接收的数据写入存储单元阵列1700的相应存储单元。
图6A是示出根据本发明构思的实施例的使用图1的半导体器件100执行写操作的方法的流程图。参照图1到图6A，如果半导体器件100执行写操作，可以经由半导体器件100的第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK(操作S610)。数据控制单元150可以根据选择信息SEL和提供给第一焊点P1的信号确定是否将对要写入的数据进行倒置、错误校验或屏蔽(操作S620)。当半导体器件100执行写操作时数据控制单元150的操作已经参考图1到图5进行了描述。
图6B是示出根据本发明构思的实施例的使用图1的半导体器件100执行读操作的方法的流程图。参照图1到图5和图6B，当半导体器件100执行读操作时，数据控制单元150可以根据选择信息SEL确定是否将对读出数据进行倒置或错误校验(操作S630)。例如，当逻辑为‘高’的读出数据的比特数大于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将被倒置，并且当逻辑为‘高’的读出数据的比特数小于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将不被倒置。如果在操作S630确定读出数据将不被错误校验并且将被倒置(操作S640和S660)，则数据控制单元150产生数据倒置标志INV_FLAG，经由第一焊点P1输出该数据倒置标志INV_FLAG，倒置读出数据，并且将倒置结果输出到相应的第二焊点P2(操作S650)。如果在操作S630中确定读出数据将不被倒置并且将被错误校验(操作S640和S660)，则数据控制单元150产生错误校验标志ERR_FLAG，经由第一焊点P1输出错误校验标志ERR_FLAG，对读出数据执行错误校验，并且经由相应的第二焊点P2输出读出数据(操作S670)。如果在操作S630中确定读出数据将不被错误校验并且将不被倒置(操作S640和S660)，则数据控制单元150不产生数据倒置标志INV_FLAG和错误校验标志ERR_FLAG，并且经由相应的第二焊点P2输出读出数据(操作S680)。在半导体器件100执行读操作时数据控制单元150的操作已经在上面参照图1到图5进行了具体描述。
图1至图6B示出了将数据倒置方案、错误校验方案和数据屏蔽方案之一应用于半导体器件100到500的情况，但是本发明构思不受限于此，并且也可以通过利用一个焊点来应用其他各种方案。
图7是根据发明构思的另一个实施例的半导体器件700的框图。
参照图7，半导体器件700可以包括第一焊点P1和数据控制单元750。第一焊点P1可以连接到数据控制单元750，并且可以接收或者输出第一信号SIG_1或第二信号SIG_2。第一信号SIG_1可以是数据倒置标志、错误校验标志或屏蔽信号。第二信号SIG_2不同于第一信号SIG_1，并且可以是数据倒置标志、错误校验标志或屏蔽信号。所述数据倒置标志、错误校验标志和屏蔽信号分别与图1的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK相同。
数据控制单元750可以根据选择信息SEL和从第一焊点P1输出的信号中的至少一个控制接收的数据。稍后将参照图8到图22B详细描述数据控制单元750的操作。
在图7的当前实施例中，半导体器件700还可以包括多个第二焊点P2和存储单元阵列770。
第二焊点P2可以连接到数据控制单元750，并且可以接收或输出n比特数据D1，...，Dn(n表示等于或大于‘2’的自然数)。也就是说，第二焊点P2可以将从半导体器件700的外部接收的数据D1，...，直到Dn发送到数据控制单元750，或者可以将从存储单元阵列770读取的、且被数据控制单元750控制的数据D1，...，直到Dn发送到半导体器件700的外部。
将参照图8到图22B详细描述根据本发明构思的实施例的半导体器件700的结构和操作。图8到图12B的实施例涉及第一信号SIG_1是数据倒置标志INV_FLAG并且第二信号SIG_2是错误校验标志ERR_FLAG的情况。图13到图17B的实施例涉及第一信号SIG_1是数据倒置标志INV_FLAG并且第二信号SIG_2是屏蔽信号MASK的情况。图18到图22B的实施例涉及第一信号SIG_1是错误校验标志ERR_FLAG并且第二信号SIG_2是屏蔽信号MASK的情况。
图8是根据本发明构思的半导体器件800的框图，半导体器件800是图7的半导体器件700的另一个实施例。
在图8中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7和图8，数据控制单元750可以包括控制信号生成单元840、多个缓冲单元850、多个驱动单元865、多个感测放大单元867、DBI单元810和错误校验单元820。
控制信号生成单元840可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并且可以将其输出到DBI单元810和错误校验单元820。在下文中，假定第一控制信号CON_1控制DBI单元810被使能或禁止，并且第二控制信号CON_2控制错误校验单元820被使能或禁止。
选择信息SEL可以存储在寄存器890中。例如，选择信息SEL可以根据存储在寄存器890中的MRS命令来定义。也就是说，控制信号生成单元840可以根据存储在寄存器890中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元850中的每一个可以连接在DBI单元810、错误校验单元820、相应的第二焊点P2和感测放大单元867之间。多个缓冲单元850中的每一个可以包括输入缓冲器855和输出缓冲器857。输入缓冲器855可以缓冲经由相应的第二焊点P2接收的数据D1，并且可以将缓冲结果发送到DBI单元810和错误校验单元820。输出缓冲器857可以缓冲从DBI单元810或错误校验单元820输出的数据，并且可以将缓冲结果发送到相应的第二焊点P2。
多个驱动单元865和多个感测放大单元867可以连接在从DBI单元810和错误校验单元820中选择的至少一个与存储单元阵列770之间。多个驱动单元865中的每一个可以将从DBI单元810和错误校验单元820之一接收的数据写入存储单元阵列770的相应存储单元。多个感测放大单元867中的每一个可以感测和放大从存储单元阵列770的相应存储单元接收的数据并将放大的数据发送到DBI单元810和错误校验单元820。
当采用数据倒置方案时使用DBI单元810。例如，当n比特数据D1，...，直到Dn中逻辑为‘高’的比特数大于逻辑为‘低’的比特数时，图7的倒置并发送n比特数据D1，...，直到Dn的方法被称为数据倒置方案。DBI单元810可以以多种方式构造，其结构将不在这里描述。
如果半导体器件800执行写操作，则DBI单元810可以根据第一控制信号CON_1和数据倒置标志INV_FLAG倒置从输入缓冲器855接收的数据，并将倒置结果输出到存储单元阵列770。如果半导体器件800执行读操作，则根据第一控制信号CON_1，DBI单元810可以倒置从存储单元阵列770读出的、并被感测放大单元867感测放大的数据，并将倒置结果发送到输出缓冲器857，并且可以产生数据倒置标志INV_FLAG并将其发送到第一焊点P1。也就是说，DBI单元810可以根据第一控制信号CON_1而被使能或禁止。
当建立错误校验方案时使用错误校验单元820。错误校验方案允许确定在数据发送期间是否发生了错误。例如，根据错误校验方案，当n比特数据D1，...，直到Dn中逻辑为‘高’的比特的总数为奇数时，可以将该n比特数据D1，...，直到Dn与逻辑为‘高’的奇偶校验比特一起发送，并且当逻辑为‘高’的比特的总数为偶数时，可以将所述n比特数据D1，...，直到Dn与逻辑为‘低’的奇偶校验比特一起发送，以便可以确定在数据发送期间是否发生了错误。错误校验单元820可以以多种方式构造，其结构将不在这里描述。
如果半导体器件800执行写操作，则错误校验单元820可以根据第二控制信号CON_2和错误校验标志ERR_FLAG对从输入缓冲器855接收的数据执行错误校验。如果半导体器件800执行读操作，则根据第二控制信号CON_2，错误校验单元820可以对从存储单元阵列770读出的并被感测放大单元867感测放大的数据执行错误校验，将感测放大的数据发送到输出缓冲器857，并且产生错误校验标志ERR_FLAG并将其发送到第一焊点P1。也就是说，错误校验单元820可以根据第二控制信号CON_2而被使能或禁止。
现在将详细描述根据发明构思的实施例的图8的半导体器件800的操作。为了方便解释，假定在数据倒置模式中，半导体器件800可以倒置接收的数据并其写入存储单元阵列770或者可以倒置和输出从存储单元阵列770接收的数据，并且在错误校验模式中，半导体器件800可以对将要写入的数据或读出的数据执行错误校验。为了方便解释，在本实施例中假定n比特数据D1，...，直到Dn中的1比特数据D1将要被写入或者将要被读出，但是也可以以类似于写入或者读出该1比特数据D1的方式写入或者读出其他数据。首先将描述半导体器件800在数据倒置模式下执行写操作的情况。在数据倒置模式下，控制信号生成单元840根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第二控制信号CON_2。因此，DBI单元810根据第一控制信号CON_1被使能并且错误校验单元820被禁止。
如果数据D1被顺序地输入到第二焊点P2、输入缓冲器855，并且最终被输入到DBI单元810，并且数据倒置标志INV_FLAG经由第一焊点P1被输入到DBI单元810，则DBI单元810倒置数据D1并且将倒置结果发送到驱动单元865。如果未将数据倒置标志INV_FLAG输入到第一焊点P1，则DBI单元810不倒置数据D1并且将其直接发送到驱动单元865。驱动单元865将数据D1写入存储单元阵列770。
现在将描述半导体器件800在数据倒置模式下执行读操作的情况。在数据倒置模式下，控制信号生成单元840根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第二控制信号CON_2。因而，DBI单元810根据第一控制信号CON_1被使能并且错误校验单元820被禁止。
DBI单元810可以根据第一控制信号CON_1确定从存储单元阵列770读出的并被感测放大单元867感测和放大的数据是否将被倒置。也就是说，当DBI单元810倒置读出的数据然后将倒置结果提供给输出缓冲器857时，DBI单元810产生指示读出的数据已经被倒置的数据倒置标志INV_FLAG，然后将其发送到第一焊点P1。如果DBI单元810不倒置读出数据并将其直接发送到感测放大单元860，则DBI单元810不产生数据倒置标志INV_FLAG。
现在将描述半导体器件800在错误校验模式下执行写操作的情况。在错误校验模式下，控制信号生成单元840根据选择信息SEL仅仅产生第二控制信号CON_2，并且不产生第一控制信号CON_1。因而，错误校验单元820根据第二控制信号CON_2被使能并且DBI单元810被禁止。
如果数据D1被顺序地输入到第二焊点P2和输入缓冲器855并且最终被输入到错误校验单元820，并且错误校验标志ERR_FLAG经由第一焊点P1被输入到错误校验单元820，则错误校验单元820对数据D1执行错误校验并将校验结果发送到驱动单元865。如果未将错误校验标志ERR_FLAG输入到第一焊点P1，则错误校验单元820不对数据D1执行错误校验并将其直接发送给驱动单元865。之后，驱动单元865将数据D1写入存储单元阵列770。
将描述半导体器件800在错误校验模式下执行读操作的情况。在错误校验模式下，控制信号生成单元840根据选择信息SEL仅仅产生第二控制信号CON_2，并且不产生第一控制信号CON_1。因而，错误校验单元820根据第二控制信号CON_2被使能并且DBI单元810被禁止。
错误校验单元820可以根据第二控制信号CON_2确定从存储单元阵列770读出的并被感测放大单元867感测和放大的数据是否将被错误校验。也就是说，如果错误校验单元820对感测放大的数据执行错误校验并将该数据输出给输出缓冲器857，则错误校验单元820产生指示读出数据已经被错误校验的错误校验标志INV_FLAG，并把该错误校验标志INV_FLAG发送给第一焊点P1。如果错误校验单元820不对读出数据执行错误校验并将该读出数据直接发送给输出缓冲器857，则错误校验单元820不产生该错误校验标志ERR_FLAG。
图9是根据本发明构思的半导体器件900的框图，半导体器件900是图7的半导体器件700的另一个实施例。在图9中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7到图9，数据控制单元750可以包括控制信号生成单元940、多个缓冲单元950、多个驱动单元965、多个感测放大单元967、DBI单元910和错误校验单元920。
类似于图8的控制信号生成单元840，控制信号生成单元940可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将所产生的信号提供给DBI单元910或错误校验单元920。
选择信息SEL可以存储在寄存器990中。例如，选择信息SEL可以根据存储在寄存器990中的MRS命令来定义。也就是说，控制信号生成单元940可以根据存储在寄存器990中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元950中的每一个可以连接在相应的第二焊点P2与相应的驱动单元965之间。多个缓冲单元950中的每一个可以包括输入缓冲器955和输出缓冲器957。输入缓冲器955可以缓冲经由相应的第二焊点P2接收的数据D1，并将缓冲结果发送给相应的驱动单元965。输出缓冲器957可以缓冲从多个感测放大单元967之一接收的数据，并将缓冲结果发送到相应的第二焊点P2。
多个驱动单元965和多个感测放大单元967中的每一个可以连接在DBI单元910和错误校验单元920中的至少一个与多个缓冲单元950中的相应缓冲单元950之间。多个驱动单元965中的每一个可以将从输入缓冲器955接收的数据发送到DBI单元910和错误校验单元920。多个感测放大单元967中的每一个可以感测和放大从DBI单元910和错误校验单元920之一接收的数据，并将结果发送到输出缓冲器957。
DBI单元910可以根据第一控制信号CON_1倒置并输出接收的数据。具体地，如果半导体器件900执行写操作，则DBI单元910可以根据第一控制信号CON_1和数据倒置标志INV_FLAG倒置从驱动单元965接收的数据，并将倒置结果写入到存储单元阵列770的相应存储单元。如果半导体器件900执行读操作，则根据第一控制信号CON_1，DBI单元910可以倒置通过存储单元阵列770的相应存储单元读出的数据，并根据第一控制信号CON_1将倒置结果发送到感测放大单元967，产生数据倒置标志INV_FLAG，并将该数据倒置标志INV_FLAG发送到第一焊点P1。DBI单元910的结构和操作类似于图8的DBI单元810。
错误校验单元920可以根据第二控制信号CON_2对接收的数据执行错误校验然后输出执行结果。具体地，如果半导体器件900执行写操作，则错误校验单元920可以根据第二控制信号CON_2和错误校验标志ERR_FLAG对从驱动单元965接收的数据执行错误校验。如果半导体器件900执行读操作，则错误校验单元920可以对通过存储单元阵列770的相应存储单元读出的数据执行错误校验，将执行结果发送到感测放大单元967，产生错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG发送到第一焊点P1。错误校验单元920的结构和操作类似于图8的错误校验单元820的结构和操作。
将详细描述根据发明构思的实施例的图9的半导体器件900的操作。DBI单元910和错误校验单元920的操作分别类似于图8的DBI单元810和错误校验单元820的操作。
首先，如果半导体器件900在数据倒置模式下，在控制信号生成单元940根据选择信息SEL仅仅产生第一控制信号CON_1，因此只有DBI单元910根据第一控制信号CON_1被使能，如上面参照图8所述。如果半导体器件900执行写操作，则DBI单元910可以根据数据倒置标志INV_FLAG倒置从驱动单元965接收的数据，并将倒置结果写入存储单元阵列770的相应存储单元。如果半导体器件900执行读操作，则根据第一控制信号CON_1，DBI单元910可以倒置通过存储单元阵列770的相应存储单元读出的数据，并将倒置结果输出给感测放大单元967，产生数据倒置标志INV_FLAG，并将该数据倒置标志INV_FLAG发送到第一焊点P1。
如果半导体器件900在错误校验模式下，则控制信号生成单元940根据选择信息SEL仅仅产生第二控制信号CON_2，因此只有错误校验单元920根据第二控制信号CON_2被使能，如上面参照图8所述。如果半导体器件900执行写操作，则错误校验单元920可以根据错误校验标志ERR_FLAG对从驱动单元965接收的数据执行错误校验并将执行结果写入存储单元阵列770的相应存储单元。如果半导体器件900执行读操作，则根据第二控制信号CON_2，错误校验单元920可以对通过存储单元阵列770的相应存储单元读出的数据执行错误校验，将执行结果输出到感测放大单元967，产生错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG发送到第一焊点P1。
图10是根据本发明构思的半导体器件1000的框图，半导体器件1000是图7的半导体器件700的另一个实施例。
在图10中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7到图10，数据控制单元750可以包括控制信号生成单元1040、多个缓冲单元1050、多个驱动单元1065、多个感测放大单元1067、DBI单元1010和错误校验单元1020。
如果半导体器件1000执行写操作，则控制信号生成单元1020可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2。也就是说，如果半导体器件1000执行写操作，则控制信号生成单元1040可以根据选择信息SEL和数据倒置标志INV_FLAG产生第一控制信号CON_1，并根据选择信息SEL和错误校验标志ERR_FLAG产生第二控制信号CON_2。如果半导体器件1000执行读操作，则控制信号生成单元1040可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，类似于图8和图9的控制信号生成单元840和940。
选择信息SEL可以存储在寄存器1090中。例如，选择信息SEL可以根据存储在寄存器1090中的MRS命令来定义。也就是说，控制信号生成单元1040可以根据存储在寄存器1090中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
缓冲单元1350和感测放大单元1360的操作分别类似于图10的缓冲单元1050和感测放大单元1060的操作。多个缓冲单元1050、多个驱动单元1065和多个感测放大单元1067的操作分别类似于图8的多个缓冲单元850、多个驱动单元865和多个感测放大单元867的操作，因而这里将省略对其的详细说明。如果半导体器件1000执行读操作，则DBI单元1010和错误校验单元1020分别类似于图8的DBI单元810和错误校验单元820而操作。因而，这里将不描述当半导体器件1000执行读操作时DBI单元1010和错误校验单元1020的操作。
当建立如上参照图8所述的数据倒置方案时使用DBI单元1010。如果半导体器件1000执行写操作，则DBI单元1010可以根据第一控制信号CON_1倒置从输入缓冲器1055接收的数据，并将倒置结果输出到存储单元阵列770。也就是说，DBI单元1010可以根据第一控制信号CON_1而被使能或禁止。
当建立如上参照图8所述的错误校验方案时使用错误校验单元1020。如果半导体器件1000执行写操作，则错误校验单元1020可以根据第二控制信号CON_2对从输入缓冲器1055接收的数据执行错误校验。也就是说，错误校验单元1020可以根据第二控制信号CON_2而被使能或禁止。
现在将详细描述图10的半导体器件1000的操作。为了方便解释，将针对上面参照图8假定的数据倒置模式和错误校验模式描述半导体器件1000的操作。
首先将描述半导体器件1000在数据倒置模式下执行写操作的情况。在数据倒置模式下，控制信号生成单元1040可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1。也就是说，如果在数据倒置模式下经由第一焊点P1将数据倒置标志INV_FLAG输入给控制信号生成单元1040，则控制信号生成单元1040可以产生用于控制DBI单元1010倒置和输出从输入缓冲器1055接收的数据的第一控制信号CON_1。如果在数据倒置模式下未将数据倒置标志INV_FLAG经由第一焊点P1输入给控制信号生成单元1040，则控制信号生成单元1040可以产生用于控制DBI单元1010直接输出数据而不对其进行倒置的第一控制信号CON_1。控制信号生成单元1040不产生第二控制信号CON_2，因而错误校验单元1020被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2、输入缓冲器1055且最终被输入到DBI单元1010，并且数据倒置标志INV_FLAG经由第一焊点P1被输入到控制信号生成单元1040，则DBI单元1010根据第一控制信号CON_1倒置从输入缓冲器1055接收的数据并且将倒置结果发送到驱动单元1065。如果没有经由第一焊点P1将数据倒置标志INV_FLAG输入到控制信号生成单元1040，则DBI单元1010根据第一控制信号CON_1不倒置接收的数据并且将接收的数据直接发送到驱动单元1065。驱动单元1065将发送的数据写入存储单元阵列970的相应存储单元。
将描述半导体器件1000在错误校验模式下执行写操作的情况。
在错误校验模式下，控制信号生成单元1040可以根据选择信息SEL和从第一焊点P1输出的信号产生第二控制信号CON_2。也就是说，如果在错误校验模式下将错误校验标志ERR_FLAG经由第一焊点P1输入到控制信号生成单元1040，则控制信号生成单元1040可以产生用于控制错误校验单元1020对从输入缓冲器1055接收的数据执行错误校验的第二控制信号CON_2。如果在错误校验模式下没有经由第一焊点P1将错误校验标志ERR_FLAG输入给控制信号生成单元1040，则控制信号生成单元1040可以产生用于控制错误校验单元1020不对接收的数据执行错误校验并直接输出接收的数据的第二控制信号CON_2。控制信号生成单元1040不产生第一控制信号CON_1，因而DBI单元1010被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2、输入缓冲器1055且最终被输入到错误校验单元1020，并且错误校验标志ERR_FLAG经由第一焊点P1被输入到控制信号生成单元1040，则错误校验单元1020根据第二控制信号CON_2对接收的数据执行错误校验，并将校验结果发送给驱动单元1065。如果没有经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元1040，则错误校验单元1020根据第二控制信号CON_2不对接收的数据执行错误校验，并且将接收的数据直接发送给驱动单元1065。驱动单元1065将发送的数据写入存储单元阵列770的相应存储单元。
图11是根据本发明构思的半导体器件1100的框图，半导体器件1100是图7的半导体器件700的另一个实施例。
在图11中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7到图11，数据控制单元750可以包括控制信号生成单元1140、多个缓冲单元1150、多个驱动单元1165、多个感测放大单元1167、DBI单元1110和错误校验单元1120。
控制信号生成单元1140类似于图1的控制信号生成单元1040，并且可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并且将其输出到DBI单元1110和错误校验单元1120。
选择信息SEL可以存储在寄存器1190中。例如，选择信息SEL可以根据存储在寄存器1190中的MRS命令来定义。也就是说，控制信号生成单元1140可以根据存储在寄存器1190中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1150、多个驱动单元1165和多个感测放大单元1167的操作分别类似于图9的多个缓冲单元950、多个驱动单元965和多个感测放大单元967的操作，因而这里将省略对其的详细说明。
如上面参照图所述10当半导体器件1000执行读操作时，图11的DBI单元1110和错误校验单元1120的操作分别是图10的DBI单元1010和错误校验单元1020的操作。因而，这里将不描述当半导体器件1100执行读操作时DBI单元1110和错误校验单元1120的操作。
DBI单元1110可以根据第一控制信号CON_1倒置并输出接收的数据。具体地，如果半导体器件1100执行写操作，则DBI单元1110可以根据第一控制信号CON_1倒置从驱动单元1165接收的数据，并将倒置结果写入存储单元阵列770的相应存储单元。DBI单元1110的结构和操作类似于图10的DBI单元1010的结构和操作。
错误校验单元1120可以根据第二控制信号CON_2对接收的数据执行错误校验然后输出执行结果。具体地，如果半导体器件1100执行写操作，则错误校验单元1120可以根据第二控制信号CON_2对从驱动单元1165接收的数据执行错误校验。错误校验单元1120的结构和操作类似于图10的错误校验单元1020的结构和操作。
现在将详细描述根据发明构思的实施例的图11的半导体器件1100的操作。DBI单元1110和错误校验单元1120的操作分别类似于图10的DBI单元1010和错误校验单元1020的操作。
首先，如果半导体器件1100在数据倒置模式下，则控制信号生成单元1140根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第一控制信号CON_1，因此只有DBI单元1110根据第一控制信号CON_1被使能，如上面参照图10所述。如果半导体器件1100执行写操作，则DBI单元1110可以根据第一控制信号CON_1倒置从驱动单元1165接收的数据，并将倒置结果写入存储单元阵列770的相应存储单元。
如果半导体器件1100在错误校验模式下，则控制信号生成单元1140根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第二控制信号CON_2，因此只有错误校验单元1120根据第二控制信号CON_2被使能，如上面参照图10所述。如果半导体器件1100执行写操作，则错误校验单元1120可以根据第二控制信号CON_2对从驱动单元1165接收的数据执行错误校验，并将执行结果写入存储单元阵列770的相应存储单元。
图12A是示出根据本发明构思的另一个实施例的对图8到图11的半导体器件800到1100执行写操作的方法的流程图。参照图8到图12A，如果半导体器件800到1100中的每一个执行写操作，则可以将数据倒置标志INV_FLAG或错误校验标志ERR_FLAG输入到半导体器件800到1100中的每一个的第一焊点P1(操作S1210)。接下来，数据控制单元750可以根据选择信息SEL以及输入到第一焊点P1的数据倒置标志INV_FLAG或错误校验标志ERR_FLAG确定将要写入的数据是否将被倒置或将被错误校验(操作S1220)。当半导体器件800到1100中的每一个执行写操作时数据控制单元750的操作已经在上面参照图8到图11进行了描述。
图12B是示出根据本发明构思的另一个实施例的对图8到图11的半导体器件800到1100执行读操作的方法的流程图。参照图11以及图12B，如果半导体器件800到1100中的每一个执行读操作，则数据控制单元750可以根据选择信息SEL确定读出的数据是否将被倒置或将被错误校验(操作S1230)。
例如，当读出数据中逻辑为‘高’的比特数大于读出数据的总比特数的一半时，DMI单元可以确定读出数据将被倒置，并且当读出数据中逻辑为‘高’的比特数目小于读出数据的总比特数的一半时，DMI单元可以确定读出数据将不被倒置。如果在操作S1230中确定读出数据将不被错误校验并且将被倒置(操作S1240)，则数据控制单元750产生数据倒置标志INV_FLAG，经由第一焊点P1输出该数据倒置标志INV_FLAG，倒置读出数据，并且将倒置结果输出到相应的第二焊点P2(操作S1250)。如果在操作S1230中确定读出数据将不被倒置并且将被错误校验(操作S1260)，则数据控制单元150产生错误校验标志ERR_FLAG，经由第一焊点P1输出该错误校验标志ERR_FLAG，对读出数据执行错误校验，并且经由相应的第二焊点P2输出读出数据(操作S1270)。如果在操作S1230中确定读出数据将不被错误校验并且将不被倒置(操作S1260)，则数据控制单元750不产生数据倒置标志INV_FLAG和错误校验标志ERR_FLAG，并且经由相应的第二焊点P2输出读出数据(操作S1280)。当半导体器件800到1100中的每一个执行读操作时数据控制单元750的操作已经在上面参照图8到图11进行了描述。
图8至图12B示出了将数据倒置方案、错误校验方案或数据屏蔽方案应用于半导体器件800到1100的情况，但是本发明构思不局限于此，并且当应用其他方案时也可以以同样的方式使用一个焊点。
图13是根据本发明构思的半导体器件1300的框图，半导体器件1300是图7的半导体器件700的另一个实施例。
在图13中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7到图13，数据控制单元750可以包括控制信号生成单元1340、多个缓冲单元1350、多个驱动单元1365、多个感测放大单元1367、DBI单元1310和DM单元1320。
控制信号生成单元1340可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将其输出到DBI单元1310或DM单元1320。这里，假定第一控制信号CON_1控制DBI单元1310被使能或禁止，并且第二控制信号CON_2控制DM单元1320被使能或禁止。
选择信息SEL可以存储在寄存器1390中。例如，选择信息SEL可以根据存储在寄存器1390中的MRS命令来定义。也就是说，控制信号生成单元1340可以根据存储在寄存器1390中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1350中的每一个可以连接在DBI单元1310和DM单元1320与相应的第二焊点P2之间。多个缓冲单元1350中的每一个可以包括输入缓冲器1355和输出缓冲器1357。多个缓冲单元1350中的每一个可以缓冲经由相应的第二焊点P2接收的数据，并且可以将缓冲结果发送到DBI单元1310和DM单元1320。输出缓冲器1357可以缓冲从DBI单元1310和DM单元1320之一输出的数据，并且可以将缓冲结果发送到相应的第二焊点P2。
多个驱动单元1365和多个感测放大单元1367可以连接在DBI单元1310和DM单元1320中的至少一个与存储单元阵列770之间。多个驱动单元1365中的每一个可以将从DBI单元1310和DM单元1320之一接收的数据写入存储单元阵列770的相应存储单元。多个感测放大单元1367中的每一个可以感测和放大从存储单元阵列770的相应存储单元接收的数据并将放大的数据发送到DBI单元1310。
当建立数据倒置方案时使用DBI单元1310。例如，当n比特数据中逻辑为‘高’的比特数大于逻辑为‘低’的比特数时倒置并发送该n比特数据的方法被称为数据倒置方案。DBI单元1310可以以多种方式构造，其结构将不在这里描述。
如果半导体器件1300执行写操作，则DBI单元1310可以根据第一控制信号CON_1和数据倒置标志INV_FLAG倒置从输入缓冲器1335接收的数据，并将倒置结果发送到驱动单元1365。如果半导体器件1300执行读操作，则根据第一控制信号CON_1，DBI单元1310可以倒置从存储单元阵列770读出的并被感测放大单元1367感测和放大的数据，将倒置结果发送到输出缓冲器1357，产生数据倒置标志INV_FLAG，并将该数据倒置标志INV_FLAG发送到第一焊点P1。也就是说，DBI单元1310可以根据第一控制信号CON_1而被使能或禁止。
当建立数据屏蔽方案时使用DM单元1320。根据数据屏蔽方案，如果将要把与存储在存储单元阵列770中的数据逻辑状态相同的数据写入存储单元阵列770，则执行屏蔽操作以不发送该数据。DM单元1320可以以多种方式构造，其结构将不在这里描述。
如果半导体器件700执行写操作，则DBI单元1320可以根据第二控制信号CON_2和屏蔽信号MASK不将从输入缓冲器1355接收的数据发送到驱动单元1365。也就是说，DM单元1320可以根据第二控制信号CON_2而被使能或禁止。在下文中，假定数据控制单元750在读操作期间不屏蔽读出数据。也就是说，当半导体器件1300执行读操作时，DM单元1320不工作。然而，本发明构思不局限于此，并且数据控制单元750可以在读操作期间确定是否要屏蔽读出数据以及是否要产生屏蔽信号MASK。现在将详细描述根据发明构思的实施例的图13的半导体器件1300的操作。为了方便解释，假定在数据倒置模式下，半导体器件1300可以倒置接收的数据并将倒置结果写入存储单元阵列770，或者可以倒置从存储单元阵列770读出的数据并将倒置结果输出。同时，假定在数据屏蔽模式下，半导体器件1300可以不发送将被写入存储单元阵列770的数据。
为了方便解释，在本实施例中假定n比特数据D1，...，直到Dn中的1比特数据D1将要被写入或者将要被读出，但是也可以以类似于写入或者读出该1比特数据D1的方式写入或者读出其他数据。
首先将描述半导体器件1300在数据倒置模式下执行写操作的情况。在数据倒置模式下，控制信号生成单元1340根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第二控制信号CON_2。因而，DBI单元1310根据控制信号CON_1被使能并且DM单元1320被禁止。
如果数据D1被顺序地输入到第二焊点P2、输入缓冲器1355并且最终被输入到DBI单元1310，并且数据倒置标志INV_FLAG经由第一焊点P1被输入到DBI单元1310，则DBI单元1310倒置接收的数据并且将倒置结果发送到驱动单元1365。如果未将数据倒置标志INV_FLAG输入到第一焊点P1，则DBI单元1310不倒置数据并且将其直接发送到驱动单元1365。之后，驱动单元1365将发送的数据写入存储单元阵列770。
将描述半导体器件1300在数据倒置模式下执行读操作的情况。在数据倒置模式下，控制信号生成单元1340根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第二控制信号CON_2。因而，DBI单元1310根据控制信号CON 1被使能并且DM单元1320被禁止。
DBI单元1310可以根据第一控制信号CON_1确定从存储单元阵列770读出的并被感测放大单元1367感测和放大的数据是否将被倒置。如果DBI单元1310倒置该感测和放大的数据，并将倒置结果输出到输出缓冲器1357，则DBI单元1310产生指示读出数据已经被倒置的数据倒置标志INV_FLAG，然后把该数据倒置标志INV_FLAG发送到第一焊点P1。如果DBI单元1310不倒置该感测和放大的数据，并将其直接发送到输出缓冲器1357，则DBI单元1310不产生数据倒置标志INV_FLAG。
将描述半导体器件1300在数据屏蔽模式下执行写操作的情况。在数据屏蔽模式下，控制信号生成单元1310根据选择信息SEL仅仅产生第二控制信号CON_2，并且不产生第一控制信号CON_1。因而，DM单元1320根据第二控制信号CON_2被使能并且DBI单元1310被禁止。
如果数据D1被顺序地输入到第二焊点P2、输入缓冲器1355并且最终被输入到DM单元1320，并且屏蔽信号MASK经由第一焊点P1被输入到DM单元1320，则DM单元1320不把接收的数据发送该驱动单元1365。如果未将屏蔽信号MASK输入到第一焊点P1，则DM单元1320把接收的数据发送到驱动单元1365。
图14是根据本发明构思的半导体器件1400的框图，半导体器件1400是图7的半导体器件700的另一个实施例。
在图14中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述，因而这里省略对其的详细说明。
参照图7，图13和图14，数据控制单元750可以包括控制信号生成单元1440、多个缓冲单元1450、多个驱动单元1465、多个感测放大单元1467、DBI单元1410和DM单元1420。
类似于图13的控制信号生成单元1340，控制信号生成单元1440可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将所产生的信号提供给DBI单元1410或DM单元1420。
选择信息SEL可以存储在寄存器1490中。例如，选择信息SEL可以根据存储在寄存器1490中的MRS命令来定义。也就是说，控制信号生成单元1440可以根据存储在寄存器1490中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1450中的每一个可以连接在相应的第二焊点P2与相应的驱动单元1465之间。多个缓冲单元1450中的每一个可以包括输入缓冲器1455和输出缓冲器1457。输入缓冲器1455可以缓冲经由相应的第二焊点P2接收的数据，并将缓冲结果发送给相应的驱动单元1465。输出缓冲器1457可以缓冲从多个感测放大单元1467之一接收的数据，并将缓冲结果发送到相应的第二焊点P2。
多个驱动单元1465和多个感测放大单元1467中的每一个可以连接在DBI单元1410和DM单元1420中的至少一个与多个缓冲单元1450中的相当缓冲单元1450之间。多个驱动单元1465中的每一个可以将从输入缓冲器1455接收的数据发送到DBI单元1410和DM单元1420。多个感测放大单元1467中的每一个可以感测和放大从DBI单元1410和DM单元1420之一接收的数据，并将结果发送到输出缓冲器1457。
DBI单元1410可以根据第一控制信号CON_1倒置并输出接收的数据。具体地，如果半导体器件1400执行写操作，则DBI单元1410可以根据第一控制信号CON_1和数据倒置标志INV_FLAG倒置从驱动单元1465接收的数据，并将倒置的数据写入存储单元阵列770的相应存储单元。如果半导体器件1400执行读操作，则根据第一控制信号CON_1，DBI单元1410可以倒置通过存储单元阵列770的相应存储单元读出的数据，将倒置结果发送到第二焊点P2，产生数据倒置标志INV_FLAG，并将该数据倒置标志INV_FLAG发送到第一焊点P1。图14的DBI单元1410的结构和操作类似于图13的DBI单元1310。
DM单元1420根据第二控制信号CON_2可以输出接收的数据或者可以屏蔽接收的数据。具体地，如果半导体器件1400执行写操作，则DM单元1420可以根据第二控制信号CON_2和屏蔽信号MASK屏蔽从驱动单元1465接收的数据。如上面参照图13所述，假定当半导体器件1400执行读操作时数据控制单元750不屏蔽读出数据，因而，当半导体器件1400执行读操作时DM单元1420不工作。DBI单元1410的结构和操作类似于图13的DM单元1320。
现在将详细描述图14的半导体器件1400的操作。DBI单元1410和DM单元1420的操作类似于图13的DM单元1310和DM单元1320的操作。
首先，如果半导体器件1400在数据倒置模式下，则控制信号生成单元1440根据选择信息SEL仅仅产生第一控制信号CON_1，并且只有DBI单元1410根据第一控制信号CON_1被使能，如上面参照图13所述。如果半导体器件1400执行写操作，则DBI单元1410根据数据倒置标志INV_FLAG可以倒置从驱动单元1465接收的数据，并将倒置结果发送到存储单元阵列770的相应存储单元。如果半导体器件1400执行读操作，则根据第一控制信号CON_1，DBI单元1410可以倒置通过存储单元阵列770的相应存储单元读出的数据，将倒置结果发送到感测放大单元1467，产生数据倒置标志INV_FLAG，并将该数据倒置标志INV_FLAG发送到第一焊点P1。
如果半导体器件1400在数据屏蔽模式下，则控制信号生成单元1440根据选择信息SEL仅仅产生第二控制信号CON_2，并且根据第二控制信号CON_2只有DM单元1420被使能，如上面参照图13所述。如果半导体器件1400执行写操作，则根据屏蔽信号MASK，DM单元1420可以不将从驱动单元1465输出的数据写入存储单元阵列770的相应存储单元。如上所述，假定当半导体器件1400执行读操作时数据控制单元750不屏蔽读出数据，因而，当半导体器件1400执行读操作时DM单元1420不工作。
图15是根据本发明构思的半导体器件1500的框图，半导体器件1500是图7的半导体器件700的另一个实施例。
在图15中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7到图15，数据控制单元750可以包括控制信号生成单元1540、多个缓冲单元1550、多个驱动单元1565、多个感测放大单元1567、DBI单元1567，DBI单元1510和DM单元1520。
如果半导体器件1500执行写操作，则控制信号生成单元1540可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2。也就是说，如果半导体器件1500执行写操作，则控制信号生成单元1540可以根据选择信息SEL和数据倒置标志INV_FLAG产生第一控制信号CON_1，并根据选择信息SEL和屏蔽信号MASK产生第二控制信号CON_2。如果半导体器件1500执行读操作，则控制信号生成单元1540可以根据选择信息SEL产生第一控制信号CON_1，类似于图13和图14的控制信号生成单元1340和1440。如上所述，假定当半导体器件1500执行读操作时数据控制单元750不屏蔽读出数据，因而，当半导体器件1500执行读操作时控制信号生成单元1540不产生第二控制信号CON_2。
选择信息SEL可以存储在寄存器1590中。例如，选择信息SEL可以根据存储在寄存器1590中的MRS命令来定义。也就是说，控制信号生成单元1540可以根据存储在寄存器1590中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1550、多个驱动单元1565和多个感测放大单元1567分别类似于图13的多个缓冲单元1350、多个驱动单元1365和多个感测放大单元1367。
如果半导体器件1500执行读操作，则DBI单元1510和DM单元1520分别类似于图13的DBI单元1310和DM单元1320而操作。因此，这里将不描述当半导体器件1500执行读操作时DBI单元1510和DM单元1520的操作。
当建立如上参照图13所述的数据倒置方案时使用DBI单元1510。如果半导体器件1500执行写操作，则根据第一控制信号CON_1，DBI单元1510可以倒置从输入缓冲器1555接收的数据，并将倒置结果输出到驱动单元1565。也就是说，DBI单元1510可以根据第一控制信号CON_1而被使能或禁止。
当建立如上参照图13所述的数据屏蔽方案时使用DM单元1520。如果半导体器件1500执行写操作，则DM单元1520可以不将从输入缓冲器1555接收的数据发送到驱动单元1565。也就是说，DM单元1520可以根据第二控制信号CON_2而被使能或禁止。
现在将描述根据发明构思的实施例的图15的半导体器件1500的操作。为了方便解释，将针对上面针对图13假定的数据倒置模式和数据屏蔽模式描述图15的半导体器件1500的操作。
首先将描述半导体器件1500在数据倒置模式下执行写操作的情况。在数据倒置模式下，控制信号生成单元1540可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1。也就是说，如果在数据倒置模式下，数据倒置标志INV_FLAG经由第一焊点P1被输入到控制信号生成单元1540，则控制信号生成单元1540可以产生用于控制DBI单元1510倒置并输出接收的数据的第一控制信号CON_1。如果在数据倒置模式下，没有经由第一焊点P1将数据倒置标志INV_FLAG输入给控制信号生成单元1540，则控制信号生成单元1540可以产生用于控制DBI单元1510直接输出接收的数据而不倒置该数据的第一控制信号CON_1。因为控制信号生成单元1540不产生第二控制信号CON_2，所以DM单元1520被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2、输入缓冲器1555且最终被输入到DBI单元1510，并且数据倒置标志INV_FLAG经由第一焊点P1被输入到控制信号生成单元1540，则DBI单元1510根据第一控制信号CON_1倒置接收的数据，并将倒置结果发送到驱动单元1565。如果没有经由第一焊点P1将数据倒置标志INV_FLAG输入到控制信号生成单元1540，则DBI单元1510根据第一控制信号CON_1不倒置接收的数据，并且将接收的数据直接发送到驱动单元1565。驱动单元1565将发送的数据写入存储单元阵列770的相应存储单元。
将描述半导体器件1500在数据屏蔽模式下执行写操作的情况。在数据屏蔽模式下，控制信号生成单元1540可以根据选择信息SEL和从第一焊点P1输出的信号产生第二控制信号CON_2。也就是说，如果在数据屏蔽模式下，屏蔽信号MASK经由第一焊点P1被输入到控制信号生成单元1540，则控制信号生成单元1540可以产生用于控制DBI单元1510不发送接收的数据的第二控制信号CON_2。如果在数据屏蔽模式下，屏蔽信号MASK没有经由第一焊点P1被输入给控制信号生成单元1540，则控制信号生成单元1540可以产生用于控制DM单元1520发送接收的数据的第二控制信号CON_2。因为控制信号生成单元1540不产生第一控制信号CON_1和第二控制信号CON_2，所以DBI单元1510被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2、输入缓冲器1555且最终被输入到DM单元1520，并且屏蔽信号MASK经由第一焊点P1被输入到控制信号生成单元1540，则DM单元1520根据第二控制信号CON_2不发送接收的数据。如果没有经由第一焊点P1将屏蔽信号MASK输入给控制信号生成单元1540，则DM单元1520根据第二控制信号CON_2将接收的数据发送到驱动单元1565。驱动单元1565将发送的数据写入存储单元阵列770的相应存储单元。
图16是根据本发明构思的半导体器件1600的框图，半导体器件1600是图7的半导体器件700的另一个实施例。
在图16中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7、图13到图16，数据控制单元750可以包括控制信号生成单元1640、多个缓冲单元1650、多个驱动单元1665、多个感测放大单元1667、DBI单元1610和DM单元1620。
类似于图15的控制信号生成单元1540，控制信号生成单元1640可以根据选择信息SEL和经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并且将所产生的信号发送到DBI单元1610或DM单元1620。
选择信息SEL可以存储在寄存器1690中。例如，选择信息SEL可以根据存储在寄存器1690中的MRS命令来定义。也就是说，控制信号生成单元1640可以根据存储在寄存器1690中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1650、多个驱动单元1665和多个感测放大单元1667分别类似于图14多个缓冲单元1450、多个驱动单元1465和多个感测放大单元1467。
如上面参照图15所述，如果半导体器件1600执行读操作，则图16的DBI单元1610和DM单元1620分别类似于图14的DBI单元1410和DM单元1430而工作。因而，这里将不描述当半导体器件1600执行读操作时DBI单元1610和DM单元1620的操作。
DBI单元1610可以根据第一控制信号CON_1倒置并输出接收的数据。具体地，如果半导体器件1600执行写操作，则DBI单元1610可以根据第一控制信号CON_1倒置从驱动单元1665输出的数据，并将倒置结果写入存储单元阵列770的相应存储单元。DBI单元1610的结构和操作类似于图15的DM单元1520的结构和操作。
DM单元1620根据第二控制信号CON_2可以输出接收的数据或者可以屏蔽该数据。具体地，如果半导体器件1600执行写操作，则DM单元1620可以根据第二控制信号CON_2将或不将从驱动单元1665输出的数据写入存储单元阵列770的相应存储单元。DM单元1620的结构和操作类似于图15的DM单元1520的结构和操作。
现在将详细描述根据发明构思的实施例的图16的半导体器件1600的操作。DBI单元1610和DM单元1620的操作类似于图15的DBI单元1510和DM单元1520的操作，并且这里将简要地描述。
首先，如果半导体器件1600在数据倒置模式下，则控制信号生成单元1640根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第一控制信号CON_1，因此只有DBI单元1610根据第一控制信号CON_1被使能，如上面参照图16所述。如果半导体器件1600执行写操作，则根据第一控制信号CON_1，DBI单元1610可以倒置从驱动单元1665输出的数据，并将倒置结果写入存储单元阵列770的相应存储单元。
如果半导体器件1600在数据屏蔽模式下，则控制信号生成单元1640根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第二控制信号CON_2，因此只有DM单元1620根据第二控制信号CON_2被使能，如上面参照图15所述。如果半导体器件1600执行写操作，则DM单元1620根据第二控制信号CON_2可以不将从驱动单元1665输出的数据写入存储单元阵列770的相应存储单元。
图17A是示出根据发明构思的实施例的使用图13到图16的半导体器件1300到1600执行写操作的方法的流程图。
参照图13到图17A，如果半导体器件1300到1600中的每一个执行写操作，则可以将数据倒置标志INV_FLAG或屏蔽信号MASK输入到半导体器件1300到1600中的每一个的第一焊点P1(操作S1710)。接下来，数据控制单元750可以根据选择信息SEL以及输入到第一焊点P1的信号确定将要写入的数据是否将被倒置或将被屏蔽(操作S1720)。当半导体器件1300到1600中的每一个执行写操作时数据控制单元750的操作已经在上面参照图13到图16进行了具体地描述。
图17B是示出根据发明构思的实施例的使用图13到图16的半导体器件1300到1600执行读操作的方法的流程图。
参照图13到图16和图17B，如果半导体器件1300到1300中的每一个执行读操作，则数据控制单元750可以根据选择信息SEL确定读出的数据是否将被倒置(S1730)。例如，当读出数据中逻辑为‘高’的比特数大于读出数据的总比特数的一半时，DMI单元可以确定读出数据将被倒置，并且当读出数据中逻辑为‘高’的比特数目小于读出数据的总比特数的一半时，DMI单元可以确定读出数据将不被倒置。如果在操作S1730中确定读出数据将被倒置(操作S1740)，则数据控制单元750产生数据倒置标志INV_FLAG，经由第一焊点P1输出该数据倒置标志INV_FLAG，倒置读出数据，并且将倒置结果输出到相应的第二焊点P2(操作S1750)。如果在操作S1730中确定读出数据将不被倒置，则数据控制单元750不产生数据倒置标志INV_FLAG，并经由相应的第二焊点P2输出读出数据(操作S1760)。当半导体器件1300到1600中的每一个执行读操作时数据控制单元750的操作已经在上面参照图13到图16进行了具体描述。
图13至图17B示出了将数据倒置方案和数据屏蔽方案之一应用于半导体器件1300到1600的情况，但是本发明构思不受限于此，并且也可以利用一个焊点应用其他各种方案。
图18是根据本发明构思的半导体器件1800的框图，半导体器件1800是图7的半导体器件700的另一个实施例。
在图18中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7和图18，数据控制单元750可以包括控制信号生成单元1840、多个缓冲单元1850、多个驱动单元1865、多个感测放大单元1867、错误校验单元1810和DM单元1820。
控制信号生成单元1840可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并且可以将所产生的信号输出到错误校验单元1810和DM单元1820。这里，假定第一控制信号CON_1控制错误校验单元1810被使能或禁止，并且第二控制信号CON_2控制DM单元1820被使能或禁止。
选择信息SEL可以存储在寄存器1890中。例如，选择信息SEL可以根据存储在寄存器1890中的MRS命令来定义。也就是说，控制信号生成单元1840可以根据存储在寄存器1890中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1850中的每一个可以连接在错误校验单元1810和DM单元1820与相应的第二焊点P2之间。多个缓冲单元1850中的每一个可以包括输入缓冲器1855和输出缓冲器1857。输入缓冲器1855可以缓冲经由相应的第二焊点P2接收的数据，并且可以将缓冲结果发送到错误校验单元1810和DM单元1820。输出缓冲器1855可以缓冲从错误校验单元1810或DM单元1820输出的数据，并且可以将缓冲结果发送到相应的第二焊点P2。
多个驱动单元1865和多个感测放大单元1867可以连接在错误校验单元1810和DM单元1820中的至少一个与存储单元阵列770之间。多个驱动单元1865中的每一个可以将从错误校验单元1810和DM单元1820之一接收的数据写入存储单元阵列770的相应存储单元。多个感测放大单元1867中的每一个可以感测和放大从存储单元阵列770的相应存储单元接收的数据，并将放大的数据发送到错误校验单元1810。
当建立错误校验方案时使用错误校验单元1810。错误校验方案允许确定在数据发送期间是否发生了错误。例如，根据错误校验方案，当图7的n比特数据D1，...，直到Dn中逻辑为‘高’的比特总数为奇数时，可以将图7的n比特数据D1，...，直到Dn与逻辑为‘高’的奇偶校验比特一起发送，并且当逻辑为‘高’的比特总数为偶数时，可以将所述n比特数据D1，...，直到Dn与逻辑为‘低’的奇偶校验比特一起发送，以便可以确定在数据发送期间是否发生了错误。错误校验单元1810可以以多种方式构造，其结构将不在这里描述。
如果半导体器件1800执行写操作，则错误校验单元1810可以根据第一控制信号CON_1和错误校验标志ERR_FLAG对从输入缓冲器1855接收的数据执行错误校验。如果半导体器件1800执行读操作，则根据第一控制信号CON_1，错误校验单元1810可以对从存储单元阵列970读出的并被感测放大单元1867感测和放大的数据执行错误校验，将该感测和放大的数据发送到输出缓冲器1857，产生错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG发送到第一焊点P1。也就是说，错误校验单元1810可以根据第一控制信号CON_1而被使能或禁止。
当建立数据屏蔽方案时使用DM单元1820。根据数据屏蔽方案，如果将要把与存储在存储单元阵列770中的数据逻辑状态相同的数据写入存储单元阵列770，则执行屏蔽操作以不发送该数据。DM单元1820可以以多种方式构造，其结构将不在这里描述。
如果半导体器件1800执行写操作，则DM单元1820可以根据第二控制信号CON_2和屏蔽信号MASK不将从输入缓冲器1855输出的数据发送到驱动单元1865。也就是说，DM单元1820可以根据第二控制信号CON_2而被使能或禁止。在下文中，假定数据控制单元750在读操作期间不屏蔽读出数据。也就是说，当半导体器件1800执行读操作时，DM单元1820不工作。然而，本发明构思不局限于此，并且数据控制单元750可以在读操作期间确定是否要屏蔽读出数据以及是否要产生屏蔽信号MASK。
将详细描述根据发明构思的实施例的图18的半导体器件1800的操作。这里，为了方便解释，假定在错误校验模式下，半导体器件1800可以对将被写入的数据或将被读出的数据执行错误校验，并且在数据屏蔽模式下，半导体器件900可以不发送要被写入存储单元阵列770的数据。为了方便解释，在本实施例中假定n比特数据D1，...，直到Dn中的1比特数据D1将要被写入或者将要被读出，但是也可以以类似于写入或者读出该1比特数据D1的方式写入或者读出其他数据。
首先将描述半导体器件1800在错误校验模式下执行写操作的情况。在错误校验模式下，控制信号生成单元1840根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第二控制信号CON_2。因而，错误校验单元1810根据控制信号CON_1被使能，并且DM单元1820被禁止。
如果数据D1被顺序地输入到第二焊点P2和输入缓冲器1855，并且最终被输入到错误校验单元1810，并且错误校验标志ERR_FLAG经由第一焊点P1被输入到错误校验单元1810，则错误校验单元1810对数据DATA执行错误校验。如果未将错误校验标志ERR_FLAG输入到第一焊点P1，则错误校验单元1810不对数据DATA执行错误校验，并将数据DATA直接发送给存储单元阵列770。
将描述半导体器件1800在错误校验模式下执行读操作的情况。在错误校验模式下，控制信号生成单元1840根据选择信息SEL仅仅产生第一控制信号CON_1，并且不产生第三控制信号CON_3。因而，错误校验单元1810根据控制信号CON_1被使能，并且DM单元1820被禁止。
错误校验单元1810可以根据第一控制信号CON_1确定从存储单元阵列770读出的数据是否将被错误校验。也就是说，如果错误校验单元1810对读出数据执行错误校验并且将该读出数据发送到驱动单元1865，则错误校验单元1810产生指示读出数据已经被错误校验的错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG发送到第一焊点P1。如果错误校验单元1810不对读出数据执行错误校验并将该读出数据直接发送给输出缓冲器1857，则错误校验单元1810不产生该错误校验标志ERR_FLAG。
将描述半导体器件1800在数据屏蔽模式下执行写操作的情况。在数据屏蔽模式下，控制信号生成单元1840根据选择信息SEL仅仅产生第二控制信号CON_2，并且不产生第一控制信号CON_1。因而，DM单元1820根据第二控制信号CON_2被使能，并且错误校验单元1810被禁止。
如果数据D1被顺序地输入到第二焊点P2和输入缓冲器1855并且最终被输入到DM单元1820，并且屏蔽信号MASK经由第一焊点P1被输入到DM单元1820，则DM单元1820不把数据DATA发送驱动单元1865。如果未将屏蔽信号MASK输入到第一焊点P1，则DM单元1820把数据D1发送到驱动单元1865。
图19是根据本发明构思的另一个实施例的半导体器件1900的框图，半导体器件1900是图7的半导体器件700的另一个实施例。
在图19中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7、图18和图19，数据控制单元750可以包括控制信号生成单元1940、多个缓冲单元1950、多个驱动单元1965、多个感测放大单元1967、错误校验单元1910和DM单元1920。
类似于图18的控制信号生成单元1840，控制信号生成单元1940可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并且可以将其输出到错误校验单元1910或DM单元1920。
选择信息SEL可以存储在寄存器1990中。例如，选择信息SEL可以根据存储在寄存器1990中的MRS命令来定义。也就是说，控制信号生成单元1940可以根据存储在寄存器1990中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元1950中的每一个可以连接到驱动单元1965的相应驱动单元以及相应的第二焊点P2。多个缓冲单元850中的每一个可以包括输入缓冲器1955和输出缓冲器1957。输入缓冲器1955可以缓冲经由相应的第二焊点P2接收的数据，并可以将缓冲结果发送给相应的驱动单元。输出缓冲器1957可以缓冲从感测放大单元1967输出的数据，并且可以将缓冲结果发送到相应的第二焊点P2。
多个驱动单元1965以及多个感测放大单元1967可以连接在错误校验单元1910和DM单元1920中的至少一个与多个缓冲单元1950的相应缓冲单元之间。多个驱动单元1965中的每一个可以将从输入缓冲器1955输出的数据发送到错误校验单元1910和DM单元1920。多个感测放大单元1967中的每一个可以感测和放大从错误校验单元1910输出的数据，并将该感测和放大的数据发送到输出缓冲器1957。
错误校验单元1910可以根据第一控制信号CON_1对接收的数据执行错误校验，然后输出该数据。具体地，如果半导体器件1900执行写操作，则错误校验单元1910可以根据第一控制信号CON_1和错误校验标志ERR_FLAG对从驱动单元1965输出的数据执行错误校验，并且可以将该数据写入存储单元阵列770的相应存储单元。如果半导体器件1900执行读操作，则错误校验单元1910可以对通过存储单元阵列770的相应存储单元读出的数据执行错误校验，将数据发送到第二焊点P2，产生错误校验标志ERR_FLAG，然后将该错误校验标志ERR_FLAG发送到第一焊点P1。错误校验单元1910的结构和操作类似于图18的错误校验单元1810的结构和操作。
DM单元1920根据第二控制信号CON_2可以输出接收的数据或者可以屏蔽该数据。具体地，如果半导体器件900执行写操作，则DM单元1920可以根据第二控制信号CON_2和屏蔽信号MASK屏蔽经由第二焊点P2接收的数据。如上面参照图18所述，假定在半导体器件1900执行读操作时数据控制单元750不屏蔽读出数据。因此，当半导体器件1900执行读操作时，DM单元1920不工作。DM单元1920的结构和操作类似于图18的DM单元1820的结构和操作。
将详细描述根据发明构思的实施例的图25的半导体器件1900的操作。错误校验单元1910和DM单元1920的操作分别类似于图18的错误校验单元1810和DM单元1820的操作。
首先，如果半导体器件1900在错误校验模式下，则控制信号生成单元1940根据选择信息SEL仅仅产生第一控制信号CON_1，并且只有错误校验单元1910根据第一控制信号CON_1被使能，如上面参照图18所述。如果半导体器件1900执行写操作，则错误校验单元1910可以根据错误校验标志ERR_FLAG对从驱动单元1965输出的数据执行错误校验，并且将该数据写入存储单元阵列770的相应存储单元。如果半导体器件1900执行读操作，则根据第一控制信号CON_1，错误校验单元1910可以对通过存储单元阵列770的相应存储单元读出的数据执行错误校验，将该数据发送到感测放大单元1967，产生错误校验标志ERR_FLAG，并将该错误校验标志ERR_FLAG发送到第一焊点P1。
如果半导体器件1900在数据屏蔽模式下，则控制信号生成单元1940根据选择信息SEL仅仅产生第二控制信号CON_2，并且因此根据第二控制信号CON_2只有DM单元1920被使能，如上面参照图18所述。如果半导体器件1900执行写操作，则DM单元1920可以根据屏蔽信号MASK不将从驱动单元1965输出的数据写入存储单元阵列770的相应存储单元。如上所述，假定在半导体器件1900执行读操作时数据控制单元750不屏蔽读出数据。因而，当半导体器件1900执行读操作时，DM单元1920不工作。
图20是根据本发明构思的半导体器件2000的框图，半导体器件2000是图7的半导体器件700的另一个实施例。
在图27中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7和图20，数据控制单元750可以包括控制信号生成单元2040、多个缓冲单元2050、多个驱动单元2065、多个感测放大单元2067、错误校验单元2010和DM单元2020。
如果半导体器件2000执行写操作，则控制信号生成单元2020可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2。也就是说，如果半导体器件2000执行写操作，则控制信号生成单元2040可以根据选择信息SEL和错误校验标志ERR_FLAG产生第一控制信号CON_1，并且可以根据选择信息SEL和屏蔽信号MASK产生第二控制信号CON_2。如果半导体器件2000执行读操作，则控制信号生成单元2020可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，类似于图18和图19的控制信号生成单元1840和1940。如上所述，假定在半导体器件2000执行读操作时数据控制单元750不屏蔽读出数据。因而，当半导体器件2000执行读操作时，控制信号生成单元2040不产生第二控制信号CON_2。
选择信息SEL可以存储在寄存器2090中。例如，选择信息SEL可以根据存储在寄存器2090中的MRS命令来定义。也就是说，控制信号生成单元2040可以根据存储在寄存器2090中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元2050、多个驱动单元2065和多个感测放大单元2067的操作分别类似于图18的多个缓冲单元1850、多个驱动单元1865和多个感测放大单元1867。
如果半导体器件2000执行读操作，则图20的错误校验单元2010和DM单元2020分别类似于图18的错误校验单元1810和DM单元1820而操作。因此，这里将不描述当半导体器件2000执行读操作时错误校验单元2010和DM单元2020的操作。
当建立如上参照图19所述的错误校验方案时使用错误校验单元2010。如果半导体器件2000执行写操作，则错误校验单元2010可以根据第一控制信号CON_1对从感测放大单元2060接收的数据执行错误校验。也就是说，错误校验单元2710可以根据第一控制信号CON_1而被使能或禁止。
当建立如上参照图18所述的数据屏蔽方案时使用DM单元2020。如果半导体器件2000执行写操作，则DM单元2020可以根据第二控制信号CON_2不将从输入缓冲器2055输出的数据发送到存储单元阵列970。也就是说，DM单元2020可以根据第二控制信号CON_2而被使能或禁止。
将详细描述根据发明构思的实施例的图20的半导体器件2000的操作。为了方便解释，将针对上面参照图18描述的错误校验模式和数据屏蔽方案来描述图20的半导体器件2000的操作。
首先将描述半导体器件2000在错误校验模式下执行写操作的情况。在错误校验模式下，控制信号生成单元2040可以根据选择信息SEL和从第一焊点P1输出的信号产生第一控制信号CON_1。也就是说，如果在错误校验模式下将错误校验标志ERR_FLAG经由第一焊点P1输入到控制信号生成单元2040，则控制信号生成单元2040可以产生用于控制错误校验单元2010对接收的数据执行错误校验的第一控制信号CON_1。如果在错误校验模式下没有经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元2040，则控制信号生成单元2040可以产生用于控制错误校验单元2010不对接收的数据执行错误校验并直接发送该接收数据的第一控制信号CON_1。因为控制信号生成单元2040不产生第二控制信号CON_2，所以DM单元2020被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2和输入缓冲器2055，并且最终被输入到错误校验单元2010，并且错误校验标志ERR_FLAG经由第一焊点P1被输入到控制信号生成单元2040，则错误校验单元2010根据第一控制信号CON_1对接收的数据执行错误校验，并将该接收的数据发送到驱动单元2065。如果没有经由第一焊点P1将错误校验标志ERR_FLAG输入到控制信号生成单元920，则错误校验单元2710根据第一控制信号CON_1不对接收的数据执行错误校验，并且将接收的数据直接发送给驱动单元2065。驱动单元2065将发送的数据写入存储单元阵列770的相应存储单元。
将描述半导体器件2000在数据屏蔽模式下执行写操作的情况。在数据屏蔽模式下，控制信号生成单元2040可以根据选择信息SEL和从第一焊点P1输出的信号产生第二控制信号CON_2。也就是说，如果在数据屏蔽模式下将屏蔽信号MASK经由第一焊点P1输入给控制信号生成单元2040，则控制信号生成单元2040可以产生用于控制DM单元2020不发送接收的数据的第二控制信号CON_2。如果在数据屏蔽模式下未将屏蔽信号MASK经由第一焊点P1输入给控制信号生成单元2040，则控制信号生成单元2040可以产生用于控制DM单元2020发送接收的数据的第二控制信号CON_2。因为控制信号生成单元2040不产生第一控制信号CON_1，所以错误校验单元2010被禁止。
如果1比特数据D1被顺序地输入到第二焊点P2和输入缓冲器2055，并且最终被输入到DM单元2020，并且屏蔽信号MASK经由第一焊点P1被输入到控制信号生成单元2040，则DM单元2020根据第二控制信号CON_2不发送接收的数据。如果没有经由第一焊点P1将屏蔽信号MASK输入给控制信号生成单元2040，则DM单元2020根据第二控制信号CON_2将接收的数据发送到驱动单元2065。驱动单元2065将发送的数据写入存储单元阵列770的相应存储单元。
图21是根据本发明构思的半导体器件2100的框图，半导体器件2100是图7的半导体器件700的另一个实施例。在图21中，第一焊点P1、多个第二焊点P2和存储单元阵列770已经在上面参照图7进行了描述。
参照图7、图18和图21，数据控制单元750可以包括控制信号生成单元2140、多个缓冲单元2150、多个驱动单元2165、多个感测放大单元2167、错误校验单元2110和DM单元2120。
类似于图20的控制信号生成单元2140，控制信号生成单元2140可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并且可以将其输出到错误校验单元2110或DM单元2120。
选择信息SEL可以存储在寄存器2190中。例如，选择信息SEL可以根据存储在寄存器2190中的MRS命令来定义。也就是说，控制信号生成单元2140可以根据存储在寄存器2190中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
多个缓冲单元2150、多个驱动单元2165和多个感测放大单元2167的操作分别类似于图19的多个缓冲单元1950、多个驱动单元1965和多个感测放大单元1967。如图20中所示，如果半导体器件2100执行读操作，则图21的错误校验单元2110和DM单元2120分别类似于图19的错误校验单元1910和DM单元1920而操作。因而，这里将不描述当半导体器件2100执行读操作时错误校验单元2110和DM单元2120的操作。
错误校验单元2110可以根据第一控制信号CON_1对接收的数据执行错误校验然后输出该数据。具体地，如果半导体器件2100执行写操作，则错误校验单元2810可以根据第一控制信号CON_1将从驱动单元2165输出的数据写入存储单元阵列770的相应存储单元。错误校验单元2110的结构和操作类似于图20的错误校验单元2010的结构和操作。
DM单元2120根据第二控制信号CON_2可以输出接收的数据或者可以屏蔽接收的数据。具体地，如果半导体器件2100执行写操作，则DM单元2120根据第二控制信号CON_2可以将或可以不将从驱动单元2165输出的数据写入存储单元阵列770的相应存储单元。DM单元2120的结构和操作分别类似于图20的DM单元2020的结构和操作。
现在将详细描述根据发明构思的实施例的图21的半导体器件2100的操作。错误校验单元2110和DM单元2120的操作分别类似于图20的错误校验单元2010和DM单元2020的操作。
首先，如果半导体器件2100在错误校验模式下，则控制信号生成单元2140根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第一控制信号CON_1，因此只有错误校验单元2110根据第一控制信号CON_1被使能，如上面参照图20所述。如果半导体器件2100执行写操作，则错误校验单元2110可以根据第一控制信号CON_1倒置从驱动单元2165输出的数据，并将倒置的数据写入存储单元阵列770的相应存储单元。
如果半导体器件2100在数据屏蔽模式下，则控制信号生成单元2140根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第二控制信号CON_2，因此只有DM单元2120根据第二控制信号CON_2被使能，如上面参照图20所述。如果半导体器件2100执行写操作，则DM单元2120可以根据第二控制信号CON_2不将经由第二焊点P2接收的数据发送到感测放大单元2160。从驱动单元2165输出的数据可以被倒置，然后可以被写入或者可以不被写入存储单元阵列770的相应存储单元。
现在将详细描述根据发明构思的实施例的图21的半导体器件2100的操作。错误校验单元2110和DM单元2120的操作类似于图20的错误校验单元2010和DM单元2020的操作。
首先，如果半导体器件2100在错误校验模式下，则控制信号生成单元2140根据选择信息SEL和从第一焊点P1输出的信号仅仅产生第一控制信号CON_1，并且只有错误校验单元2110根据第一控制信号CON_1被使能，如上面参照图20所述。如果半导体器件2100执行写操作，则错误校验单元2110可以根据第一控制信号CON_1倒置从驱动单元2165输出的数据，并将该数据写入存储单元阵列770的相应存储单元。
如果半导体器件2100在数据屏蔽模式下，则控制信号生成单元2140根据选择信息SEL和从第一焊点P1输出的信号产生第二控制信号CON_2，因此只有DM单元2120根据第二控制信号CON_2被使能，如上面参照图20所述。如果半导体器件2100执行写操作，则DM单元2120可以根据第二控制信号CON_2倒置从驱动单元2165输出的数据，并将该数据写入或不将该数据写入存储单元阵列770的相应存储单元。
图22A是示出根据本发明构思的另一个实施例的使用图18到图21的半导体器件1800到2100执行写操作的方法的流程图。参照图7和图18到图22A，如果半导体器件1800到2100中的每一个执行写操作，则可以将错误校验标志ERR_FLAG或屏蔽信号MASK输入到半导体器件1800到2100中的每一个的第一焊点P1(操作S2210)。接下来，数据控制单元750可以根据选择信息SEL以及提供给第一焊点P1的错误校验标志ERR_FLAG或屏蔽信号MASK确定将要写入的数据是否将被错误校验以及是否将被屏蔽(操作S2220)。当半导体器件1800到2100中的每一个执行写操作时数据控制单元750的操作已经在上面参照图7、图18到图21进行了描述。
图22B是示出根据本发明构思的另一个实施例的使用图18到图21的半导体器件1800到2100执行读操作的方法的流程图。参照图7、图18到图21以及图22B，如果半导体器件1800到2100中的每一个执行读操作，则数据控制单元750可以根据选择信息SEL确定读出的数据是否将被错误校验(S2230)。如果在操作S2230中确定对读出数据执行错误校验(操作S2240)，则数据控制单元750产生错误校验标志ERR_FLAG，经由第一焊点P1输出该错误校验标志ERR_FLAG，对读出数据执行错误校验，并且经由相应的第二焊点P2输出读出数据(操作S2250)。如果在操作S2230中确定不对读出数据执行错误校验(操作S2240)，则数据控制单元750不产生错误校验标志ERR_FLAG，并经由相应的第二焊点P2输出读出数据(操作S2260)。当半导体器件1800到2100中的每一个执行读操作时数据控制单元750的操作已经在上面参照图18到图21进行了描述。
图23A是根据本发明构思的实施例的包括在半导体器件内的输入缓冲器BUF_I或输出缓冲器BUF_O的电路图。也就是说，图23A是根据发明构思的实施例的在图18到图21中示出的输入缓冲器BUF_I或输出缓冲器BUF_O的电路图。参照图23A，输入缓冲器BUF_I或输出缓冲器BUF_O可以是开漏(open drain)型输入/输出缓冲器。也就是说，输入缓冲器BUF_I或输出缓冲器BUF_O可以包括第一晶体管N1和第二晶体管N2。第一晶体管N1可以是NMOS晶体管，其中，数据DATA被提供给栅极，第一端连接到第二焊点P2，并且第二端连接到第二晶体管T2的第一端，但是本发明构思不局限于此。第二晶体管T2可以是NMOS晶体管，其中，偏压BIAS被施加于栅极，第一端连接到第一晶体管N1的第二端，并且第二端连接到地电压VSS源，但是本发明构思不局限于此。例如，通过简单的电路修改PMOS晶体管可以用作第一晶体管N1和第二晶体管N2。
例如，如果偏压BIAS是高电压并且数据DATA为逻辑高，则第一晶体管N1和第二晶体管N2被导通，以形成从电源电压VDDQ源经由电阻器R到地电压VSS源的电流通路，从而允许电流沿该电流通路流动。如果数据DATA为逻辑低，则晶体管N1被关断，从而防止电流沿着从电源电压VDDQ源到地电压VSS源的电流通路流动。
图23B是根据发明构思的另一个实施例的包括在半导体器件内的输入缓冲器BUF_I或输出缓冲器BUF_O的电路图。也就是说，图23B是根据本发明构思的另一个实施例的图2到图5、图8到图11、图13到图16以及图18到图21中示出的输入缓冲器BUF_I或输出缓冲器BUF_O的电路图。参照图23B，缓冲单元BUF可以是开漏型输入/输出缓冲器，其结构不同于图23A的输入缓冲器BUF_I或输出缓冲器BUF_O。也就是说，图23B的输入缓冲器BUF_I或输出缓冲器BUF_O可以包括第一晶体管P11、第二晶体管N11和第三晶体管N12。第一晶体管P11可以是PMOS晶体管，其中数据DATA被提供给栅极，第一端连接到电源电压VDDQ源，并且第二端连接到第二焊点P2，但是本发明构思不局限于此，而是通过简单的电路修改也可以将NMOS晶体管用作第一晶体管P11。第二晶体管N11可以是NMOS晶体管，其中数据DATA被提供给栅极，第一端连接到第二焊点P2，并且第二端连接到第三晶体管N12的第一端，但是本发明构思不局限于此，并且通过简单的电路修改也可以将PMOS晶体管用作晶体管N11。第三晶体管N12可以是NMOS晶体管，其中偏压BIAS被提供给栅极，第一端连接到第二晶体管N11的第二端，并且第二端连接到地电压VSS源，但是本发明构思不局限于此，并且通过简单的电路修改也可以将PMOS晶体管用作晶体管N12。例如，如果偏压BIAS是高电压并且数据DATA为逻辑高，则第一晶体管P11被关断，并且第二晶体管N11和第三晶体管N12被导通，以形成从电源电压VDDQ源经由电阻器R到地电压VSS源的电流通路，从而允许电流沿该电流通路流动。如果数据DATA为逻辑低，则第一晶体管P11被导通，并且第二晶体管N11被关断，因而电流不从电源电压VDDQ源流向地电压VSS源。
如果使用开漏型输入/输出缓冲器，诸如图23A或图23B中所示的，则将被写入的或所读取的数据中逻辑为‘高’的比特越多，功耗越大。因而，如果输入缓冲器BUF_I或输出缓冲器BUF_O是开漏型输入/输出缓冲器，可以使用数据倒置方案以便减少功耗。
图24是根据本发明构思的实施例的包括半导体器件的计算系统装置2400的框图。参照图24，计算系统装置2400可以包括微处理器2430、用户接口单元2450和具有存储控制器2412和存储器件2411的存储系统设备2410，它们经由总线3260相互电连接。存储器件2411可以包括图1到图21中示出的半导体器件100到2100之一。存储控制器2412可以控制存储器件2411。也就是说，存储控制器2412可以将已经在上面参照图1到图21描述的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK发送到第一焊点P1，可以从第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK，可以将数据D1，...，直到Dn(已经参照图1到图21进行了描述)发送到第二焊点P2，或可以从第二焊点P2接收数据D1，...，直到Dn。在本实施例中，计算系统装置2400还可以包括随机存取存储器(RAM)2440和电源设备2420。
如果计算系统装置2400是移动设备，其还可以包括用于向其供电的电池以及诸如基带芯片组的调制解调器。并且，对于本领域普通技术人员将明显的是，计算系统装置2400还可以包括应用芯片组、照相机图像处理器(cameraimage processor，CIS)、移动动态RAM(mobile dynamic RAM，DRAM)等等。
存储控制器2412和存储器件2411可以形成例如使用非易失性存储器以存储数据的固态驱动器/盘(solid state drive/disk，SSD)。
图25是根据本发明构思的实施例的包括半导体器件的存储卡2500的框图。参照图25，存储卡2500可以包括存储器件2510和存储控制器2520。存储器件2510可以包括在图1到图21中示出的半导体器件100到2100之一。存储控制器3320可以控制存储器件2510。也就是说，存储控制器2520可以将图1到图21的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK发送到第一焊点P1，可以从第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK，可以将图1到图21的数据D1，...，直到Dn发送到第二焊点P2，或者可以从第二焊点P2接收数据D1，...，直到Dn。存储控制器2520可以被构造为通过多种接口协议之一与例如主机的外部装置通信，所述多种接口协议例如通用串行总线(Universal Serial Bus，USB)、多媒体卡(MultiMedia Card，MMC)、高速外围组件互连(PCI Express，PCI-E)、串行高级技术附件(Serial AdvancedTechnology Attachment，SATA)、并行高级技术附件(Parallel AdvancedTechnology Attachment，PATA)、小型计算机系统接口(Small Computer SystemInterface，SCSI)、增强型小设备接口(Enhanced Small Device Interface，ESDI)和集成电路设备(Integrated Device Electronics，IDE)。在图25中，包括在存储控制器3320内的中央处理器(CPU)2522、同步RAM(SRAM)2521、主机接口(I/F)2523、纠错码(error correcting code，ECC)设备2524、存储器I/F 2525和总线2526的结构和操作对于本领域普通技术人员而言将是显而易见的，因此将不在这里描述。
根据上述实施例的存储器件可以通过各种类型的封装来装配，所述各种类型的封装例如层叠封装(Package on Package，PoP)、球栅阵列(Ball gridarray，BGA)、芯片尺寸封装(Chip scale package，CSP)、塑料带引线芯片载体(Plastic Leaded Chip Carrier，PLCC)、塑料双列直插封装(Plastic DualIn-Line Package，PDIP)、叠片内裸片封装(Die in Waffle Pack)、晶圆内裸片形式(Die in Wafer Form)、板上芯片(Chip On Board，COB)、陶瓷双列直插封装(Ceramic Dual In-Line Package，CERDIP)、塑料标准四边扁平封装(MetricQuad Flat Pack，MQFP)、薄型四边扁平封装(Thin Quad Flatpack，TQFP)、小外型集成电路(Small Outline Integrated Circuit，SOIC)、缩小外型封装(Shrink Small Outline Package，SSOP)、薄型小外形封装(Thin Small OutlinePackage，TSOP)、系统级封装(System In Package，SIP)、多芯片封装(MultiChip Package，MCP)、晶圆级结构封装(Wafer-level Fabricated Package，WFP)和晶圆级处理堆叠封装(Wafer-Level Processed Stack Package，WSP)。
图26是根据本发明构思的实施例的包括半导体器件的存储系统2600的框图。也就是说，图26具体地示出了图24的存储控制器2412和存储器件2411或者图25的存储控制器2520和存储器件2510。
参照图26，存储系统2600可以包括存储控制器2610和半导体器件100。半导体器件100与图1的半导体器件100相同，因而可以相应于图2到图5的半导体器件200到500之一。存储控制器2610可以将数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK发送到半导体器件100的第一焊点P1，并且可以通过第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。也就是说，如果半导体器件100执行写操作，则存储控制器2610根据选择信息SEL产生数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK，并且将其输出到第一焊点P1。如果半导体器件100执行读操作，则存储控制器3410可以通过第一焊点P1接收由数据控制单元150产生的数据倒置标志INV_FLAG或错误校验标志ERR_FLAG。存储控制器2610可以把将被写入的数据D1，...直到Dn发送到半导体器件100的多个第二焊点P2，或者可以通过多个第二焊点P2分别接收数据D1，...，Dn。
半导体器件100的结构和操作已经在上面参照图1到图6进行了描述。
图27是根据本发明构思的存储系统2700的框图，存储系统2700是图26的存储系统2600的另一个实施例。参照图26和图27，存储控制器2610可以包括DBI单元2710、错误校验单元2720、DM单元2730、控制信号生成单元2740和寄存器2790。
控制信号生成单元2740可以根据选择信息SEL产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，然后将所产生的信号提供给DBI单元2710、错误校验单元2720或DM单元2730。这里，假定第一控制信号CON_1控制DBI单元2710被使能或禁止，第二控制信号CON_2控制错误校验单元2720被使能或禁止，并且第三控制信号CON_3控制DM单元2730被使能或禁止。
选择信息SEL可以存储在寄存器2790中。例如，选择信息SEL可以根据存储在寄存器2790中的MRS命令来定义。也就是说，控制信号生成单元2740可以根据存储在寄存器2790中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或者第三控制信号CON_3。
当采用数据倒置方案时使用DBI单元2710，当采用错误校验方案时使用错误校验单元2720，并且当采用数据屏蔽方案时使用DM单元2730。存储控制器2610的DBI单元2710、错误校验单元2720和DM单元2730的结构和操作分别类似于包括在图2的半导体器件200中的DBI单元210、错误校验单元220和DM单元230的结构和操作。
图27示出了存储系统2700，其中存储控制器2610控制图2中示出的半导体器件200。半导体器件200的结构和操作已经在上面参照图2进行了描述。然而，图26的存储系统2600不局限于图27。存储系统2700可以包括图3到图5的半导体器件300到500之一，以代替半导体器件200。
图28是根据本发明构思的另一个实施例的包括半导体器件700的存储系统2800的框图。也就是说，图28具体地示出了图24的存储控制器2412和存储器件2411或者图25的存储控制器2520和存储器件2510。
参照图28，存储系统2800可以包括存储控制器2810和半导体器件700。图28的半导体器件700与图7的半导体器件700相同。因而，图28的半导体器件700可以相应于图8到图11的半导体器件800到1100、图13到图16的半导体器件1300到1600以及图18到图21的半导体器件1800到2100中的一个。存储控制器2810可以将第一信号SIG_1或第二信号SIG_2发送到半导体器件700的第一焊点P1，或者通过第一焊点P1接收第一信号SIG_1或第二信号SIG_2。第一信号SIG_1可以是数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。第二信号SIG_2不同于第一信号SIG_1，并且可以是数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。也就是说，如果半导体器件700执行写操作，则存储控制器3510可以根据选择信息SEL产生第一信号SIG_1或第二信号SIG_2，并将其输出到第一焊点P1。如果半导体器件700执行读操作，则存储控制器2810可以通过第一焊点P1接收由数据控制单元750产生的第一信号SIG_1或第二信号SIG_2。存储控制器2810可以把将被写入的数据D1，...，Dn发送到半导体器件700的多个第二焊点P2，或者可以通过多个第二焊点P2分别接收数据D1，...，直到Dn。
半导体器件700的结构和操作已经在上面参照图8到图22B进行了描述。
图29是根据本发明构思的存储系统2900的框图，存储系统2900是图28的存储系统2800的另一个实施例。参照图28和图29，存储控制器2810可以包括DBI单元2910、错误校验单元2920、控制信号生成单元2940以及寄存器2990。
控制信号生成单元2940可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将所产生的信号提供给DBI单元2910和错误校验单元2920。这里，假定第一控制信号CON_1控制DBI单元2910被使能或禁止，并且第二控制信号CON_2控制错误校验单元2920被使能或禁止。
选择信息SEL可以存储在寄存器2990中。例如，选择信息SEL可以根据存储在寄存器2990中的MRS命令来定义。也就是说，控制信号生成单元2940可以根据存储在寄存器2990中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用数据倒置方案时使用DBI单元2910，并且当采用错误校验方案时使用错误校验单元2920。存储控制器2810的DBI单元2910和错误校验单元2720的结构和操作分别类似于图8的半导体器件800中包括的DBI单元810和错误校验单元820的结构和操作。
图29示出了存储系统2900，其中存储控制器2810控制图8中示出的半导体器件800。半导体器件800的结构和操作已经在上面参照图8进行了描述。然而，图28的存储系统2800不局限于图29。存储系统2900可以包括图9到图11的半导体器件900到1100之一，以代替半导体器件800。
图30是根据本发明构思的存储系统3000的框图，存储系统3000是图28的存储系统2800的另一个实施例。参照图28和图30，存储控制器2810可以包括DBI单元3010、DM单元3020、控制信号生成单元3040以及寄存器3090。
控制信号生成单元3040可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将所产生的信号提供给DBI单元3010和DM单元3020。这里，假定第一控制信号CON_1控制DBI单元3010被使能或禁止，并且第二控制信号CON_2控制DM单元3020被使能或禁止。
选择信息SEL可以存储在寄存器3090中。例如，选择信息SEL可以根据存储在寄存器3090中的MRS命令来定义。也就是说，控制信号生成单元3040可以根据存储在寄存器3090中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用数据倒置方案时使用DBI单元3010，并且当采用数据屏蔽方案时使用DM单元3020。存储控制器2810的DBI单元3010和DM单元3020的结构和操作分别类似于图13的半导体器件1300中包括的DBI单元1310和DM单元1330的结构和操作。
图30示出了存储系统3000，其中存储控制器2810控制图13中示出的半导体器件1300。半导体器件1300的结构和操作已经在上面参照图13进行了描述。然而，图28的存储系统2800不局限于图30。如上面参照图28所述，存储系统3000可以包括图14到图16的半导体器件1400到1600之一，以代替半导体器件1300。
图31是根据本发明构思的另一个实施例的存储系统3100的框图，存储系统3100是图28的存储系统2800的另一个实施例。参照图28和图31，存储控制器2810可以包括错误校验单元3110、DM单元3120、控制信号生成单元3140和寄存器3190。
控制信号生成单元3140可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，然后将所产生的信号提供给错误校验单元3110和DM单元3120。这里，假定第一控制信号CON_1控制错误校验单元3110被使能或禁止，并且第二控制信号CON_2控制DM单元3120被使能或禁止。
选择信息SEL可以存储在寄存器3190中。例如，选择信息SEL可以根据存储在寄存器3190中的MRS命令来定义。也就是说，控制信号生成单元3140可以根据存储在寄存器3190中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用错误校验方案时使用错误校验单元3110，并且当采用数据屏蔽方案时使用DM单元3120。存储控制器2810的错误校验单元3110和DM单元3120的结构和操作分别类似于图18的半导体器件1800中包括的错误校验单元1810和DM单元1820的结构和操作。
图31示出了存储系统3100，其中存储控制器2810控制图18中示出的半导体器件1800。半导体器件1800的结构和操作已经在上面参照图18进行了描述。然而，图28的存储系统2800不局限于图31。如上面参照图28所述，存储系统3100可以包括图19到图21的半导体器件1900到2100之一，以代替半导体器件1800。
图32A示出了根据本发明构思的实施例的可以包括在半导体器件中的多个焊点P1和P2。参照图32A，半导体器件可以包括一个第一焊点P1和多个第二焊点P2。图32A示出了半导体器件包括总共八个第二焊点P2的情况，但是本发明构思不局限于此，并且当包括在半导体器件中的第二焊点P2的总数小于或大于8个时，半导体器件也可以如上述实施例中所描述的那样操作。
图32B示出了根据本发明构思的实施例的使用图32A的第一焊点P1和多个第二焊点P2的情况。参照图1到图32B，第一焊点P1用作用于发送数据倒置标志INV_FLAG的焊点DBI，并且多个第二焊点P2用作用于发送数据的焊点DQ。
图32C示出了根据本发明构思的另一个实施例的使用图32A的第一焊点P1和多个第二焊点P2的情况。参照图1到图32A和图32C，第一焊点P1用作用于发送错误校验标志ERR_FLAG的焊点CRC，并且多个第二焊点P2用作用于发送数据的焊点DQ。
图32D示出了根据本发明构思的另一个实施例的使用图32A的第一焊点P1和多个第二焊点P2的情况。参照图1到图32A和图32D，第一焊点P1用作用于发送屏蔽信号MASK的焊点DM，并且多个第二焊点P2用作用于发送数据的焊点DQ。
图32E示出了根据本发明构思的另一个实施例的使用图32A的第一焊点P1和多个第二焊点P2的情况。参照图1到图32A和图32E，第一焊点P1没被使用，并且多个第二焊点P2用作用于发送数据的焊点DQ。
图33是示出根据发明构思的实施例的、当如图32B所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1到图3、图7到图9、图13、图14、图18、图19和图32A到33，因为第一焊点P1被用作用于发送数据倒置标志INV_FLAG的焊点DBI，所以半导体器件根据选择信息SEL产生第一控制信号CON_1(操作S3310)。确定半导体器件是否经由第一焊点P1接收到数据倒置标志INV_FLAG(操作S3320)。如果在操作S3320确定半导体器件经由第一焊点P1接收到数据倒置标志INV_FLAG，则DBI单元倒置从多个第二焊点P2接收的数据，并将该数据分别写入存储单元阵列的存储单元(操作S3330)。如果在操作S3320确定半导体器件没有经由第一焊点P1接收到数据倒置标志INV_FLAG，则DBI单元不倒置从多个第二焊点P2接收的数据，并将该数据分别写入存储单元阵列的存储单元(操作S3340)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图34是示出根据发明构思的另一个实施例的、当如图32B所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1、图4、图5、图7、图10、图11、图15、图16、图20、图21和图32A到34，因为第一焊点P1被用作用于发送数据倒置标志INV_FLAG的焊点DBI，所以当经由第一焊点P1接收到数据倒置标志INV_FLAG时，半导体器件可以根据选择信息SEL和数据倒置标志INV_FLAG产生第一控制信号CON_1。如果未经由第一焊点P1接收到数据倒置标志INV_FLAG，然后半导体器件不产生第一控制信号CON_1。确定是否根据选择信息SEL和数据倒置标志INV_FLAG产生了第一控制信号CON_1(操作S3410)。如果在操作S3410确定根据选择信息SEL和数据倒置标志INV_FLAG产生了第一控制信号CON_1，则DBI单元倒置从多个第二焊点P2接收的数据，并将该数据分别写入存储单元阵列的存储单元(操作S3420)。如果在操作S3410确定未根据选择信息SEL和数据倒置标志INV_FLAG产生第一控制信号CON_1，则DBI单元不倒置从多个第二焊点P2接收的数据，并将该数据分别写入存储单元阵列的存储单元(操作S3430)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图35是示出根据发明构思的实施例的、当如图32B所示使用半导体器件的焊点时执行读操作的方法的流程图。参照图1到图35，因为第一焊点P1被用作用于发送数据倒置标志INV_FLAG的焊点DBI，所以半导体器件根据选择信息SEL产生第一控制信号CON_1(操作S3510)。接下来，半导体器件的DBI单元确定从存储单元阵列的存储单元读出的数据是否将被倒置(操作S3520)。例如，如果读出数据中逻辑为高的比特数大于读出数据的比特总数的半数，则DBI单元可以确定该读出数据将被倒置。如果读出数据中逻辑为高的比特数小于读出数据比特总数的半数，则DBI单元可以确定该读出数据将不被倒置。如果在操作S3520中确定读出数据产生被倒置，则DBI单元倒置读出数据，经由多个第二焊点输出倒置结果，产生数据倒置标志INV_FLAG，并经由第一焊点P1输出数据倒置标志INV_FLAG(操作S3530)。如果在操作S3520确定读出数据将不被倒置，则DBI单元不倒置读出数据，经由多个第二焊点P2输出读出数据，并且不产生数据倒置标志INV_FLAG(操作S3540)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图36是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1到图3、图7到图9、图13、图14、图18、图19和图32A到36，因为第一焊点P1被用作用于发送错误校验标志ERR_FLAG的焊点CRC，所以半导体器件根据选择信息SEL产生第二控制信号CON_2(操作S3610)。确定半导体器件是否经由第一焊点P1接收到错误校验标志ERR_FLAG(操作S3620)。如果在操作S3620确定半导体器件经由第一焊点P1接收到错误校验标志ERR_FLAG，则错误校验单元对从多个第二焊点P2接收的数据执行错误校验，并将该数据分别写入存储单元阵列的存储单元(操作S3630)。如果在操作S3620确定半导体器件没有经由第一焊点P1接收到错误校验标志ERR_FLAG，则错误校验单元不对从多个第二焊点P2接收的数据执行错误校验，并将该数据分别写入存储单元阵列的存储单元(操作S3640)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图37是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1、图4、图5、图7、图10、图11、图15、图16、图20、图21和图32A到37，因为第一焊点P1被用作用于发送错误校验标志ERR_FLAG的焊点CRC，所以当经由第一焊点P1接收到错误校验标志ERR_FLAG时半导体器件可以根据选择信息SEL和错误校验标志ERR_FLAG产生第二控制信号CON_2。如果未经由第一焊点P1接收到错误校验标志ERR_FLAG，则半导体器件不产生第二控制信号CON_2。确定是否根据选择信息SEL和错误校验标志ERR_FLAG产生了第二控制信号CON_2(操作S3710)。如果在操作S3710确定根据选择信息SEL和错误校验标志ERR_FLAG产生了第二控制信号CON_2，则错误校验单元对从多个第二焊点P2接收的数据执行错误校验，并将该数据分别写入存储单元阵列的存储单元(操作S3720)。如果在操作S3710确定未根据选择信息SEL和错误校验标志ERR_FLAG产生第二控制信号CON_2，则错误校验单元不对从多个第二焊点P2接收的数据执行错误校验，并将该数据分别写入存储单元阵列的存储单元(操作S3730)。已经参照图1到图22B具体描述了半导体器件的操作。图38是示出根据本发明构思的另一个实施例的、当如图32C所示使用半导体器件的焊点时执行读操作的方法的流程图。参照图1到图38，因为第一焊点P1被用作用于发送错误校验标志ERR_FLAG的焊点CRC，所以半导体器件根据选择信息SEL产生第二控制信号CON_2(操作S3810)。接下来，半导体器件的错误校验单元确定从存储单元阵列的存储单元读出的数据是否将被错误校验(操作S3820)。如果在操作S3820中确定读出数据将被错误校验，则错误校验单元对读出数据执行错误校验，经由多个第二焊点输出读出数据，产生错误校验标志ERR_FLAG，并经由第一焊点P1输出该错误校验标志ERR_FLAG(操作S3830)。如果在操作S3820确定不对读出数据进行错误校验，则错误校验单元不对读出数据执行错误校验，经由多个第二焊点P2输出读出数据，并且不产生错误校验标志ERR_FLAG(操作S3840)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图39是示出根据本发明构思的另一个实施例的、当如图32D所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1到图3、图7到图9、图13、图14、图18、图19和图32A到39，因为第一焊点P1被用作用于发送屏蔽信号MASK的焊点DM，所以半导体器件根据选择信息SEL产生第三控制信号CON_3(操作S3910)。确定半导体器件是否经由第一焊点P1接收到屏蔽信号MASK(操作S3920)。如果在操作S3920确定半导体器件经由第一焊点P1接收到屏蔽信号MASK，则DM单元屏蔽从多个第二焊点P2接收的数据，以便可以不将数据写入存储单元阵列的存储单元(操作S3930)。如果在操作S3920确定半导体器件未经由第一焊点P1接收到屏蔽信号MASK，则DM单元不屏蔽从多个第二焊点P2接收的数据，以便可以将数据写入存储单元阵列的存储单元(操作S3940)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。
图40是示出根据发明构思的另一个实施例的、当如图32D所示使用半导体器件的焊点时执行写操作的方法的流程图。参照图1、图4、图5、图7、图10、图11、图15、图16、图20、图21和图32A到40，因为第一焊点P1被用作用于发送屏蔽信号MASK的焊点DM，所以当经由第一焊点P1接收到屏蔽信号MASK时，半导体器件可以根据选择信息SEL和屏蔽信号MASK产生第三控制信号CON_3。如果未经由第一焊点P1接收到屏蔽信号，则半导体器件不产生第三控制信号CON_3。确定是否根据选择信息SEL和屏蔽信号产生了第三控制信号CON_3(操作S4010)。如果在操作S4010确定根据选择信息SEL和屏蔽信号MASK产生了第三控制信号CON_3，则DM单元屏蔽从多个第二焊点P2接收的数据，以便该数据可以不被写入存储单元阵列的存储单元(操作S4020)。如果在操作S4010确定未根据选择信息SEL和屏蔽信号MASK产生第三控制信号CON_3，则DM单元不屏蔽从多个第二焊点P2接收的数据，以便该数据可以被写入存储单元阵列的存储单元(操作S4030)。半导体器件的操作已经在上面参照图1到图22B进行了具体地描述。图41是根据本发明构思的另一个实施例的存储器件4100的框图。参照图46，存储器件4100可以包括第一焊点P1和数据控制单元4150。
第一焊点P1可以连接到数据控制单元4150，并且可以发送数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。数据倒置标志INV_FLAG可以是包含有关图1的数据倒置标志INV_FLAG和选择信息SEL的信息的信号，错误校验标志ERR_FLAG可以是包含有关图1的数据倒置标志INV_FLAG和选择信息SEL的信息的信号，并且屏蔽信号MASK可以是包含有关图1的屏蔽信号MASK和选择信息SEL的信息的信号。数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK中的每一个可以包括多个比特。
数据控制单元4150可以根据从第一焊点P1输出的信号控制接收的数据。也就是说，数据控制单元4150可以根据数据倒置标志INV_FLAG确定数据是否将被倒置，可以根据错误校验标志ERR_FLAG确定数据是否将被错误校验，或者可以根据屏蔽信号MASK确定数据是否将被屏蔽。图41的实施例与图1的实施例的不同之处在于，数据控制单元4150仅仅根据从第一焊点P1输出的信号来操作。
例如，如果存储器件4100执行写操作，则数据控制单元4650可以根据数据倒置标志INV_FLAG确定数据是否将被倒置，可以根据错误校验标志ERR_FLAG确定数据是否将被错误校验，或者可以根据屏蔽信号MASK确定数据是否将被屏蔽。如果存储器件4100执行读操作，则数据控制单元4150可以根据数据倒置标志INV_FLAG确定数据是否将被倒置，并且可以根据错误校验标志ERR_FLAG确定数据是否将被错误校验。这里，假定数据控制单元4150在存储器件4100执行读操作时不屏蔽读出数据，但是本发明构思不局限于此，并且当存储器件4100执行读操作时，数据控制单元4150可以根据需要确定是否要屏蔽读出数据以及是否要产生屏蔽信号MASK。
在图41的实施例中，存储器件4100还可以包括多个第二焊点P2和存储单元阵列4170。多个第二焊点P2和存储单元阵列4170已经在上面参照图1进行了描述。
图42是根据本发明构思的半导体器件4200的框图，半导体器件4200是图41的半导体器件4100的另一个实施例。在图42中，第一焊点P1、多个第二焊点P2和存储单元阵列4170已经在上面参照图41进行了描述。
参照图41和图42，数据控制单元4150可以包括控制信号生成单元4240、多个缓冲单元4250、多个驱动单元4265、多个感测放大单元4267、DBI单元4210、错误校验单元4220和DM单元4230。多个缓冲单元4250、多个驱动单元4265、多个感测放大单元4267、DBI单元4210、错误校验单元4220和DM单元4230的操作分别类似于多个缓冲单元450、多个驱动单元465、多个感测放大单元467、DBI单元410、错误校验单元420和DM单元430的操作。
控制信号生成单元4240可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，并且将所产生的信号发送给DBI单元4210、错误校验单元4220或DM单元4230。也就是说，控制信号生成单元4240可以使用经由第一焊点P1接收的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK，而不使用选择信息，来分别产生第一控制信号CON_1、第二控制信号CON_2和第三控制信号CON_3。这里，假定第一控制信号CON_1控制DBI单元4210被使能或禁止，第二控制信号CON_2控制错误校验单元4220被使能或禁止，并且第三控制信号CON_3控制DM单元4230被使能或禁止。
例如，假定控制信号生成单元4240在经由第一焊点P1接收到的信号为‘01’时产生用于使能DBI单元4210的第一控制信号CON_1，并且在经由第一焊点P1接收到的信号为‘10’时产生用于使能错误校验单元4220的第二控制信号CON 2。同时，假定控制信号生成单元4240在经由第一焊点P1接收到的信号为‘11’时产生用于使能DM单元4230的第三控制信号CON_3，并且在经由第一焊点P1接收到的信号为‘00’时不产生第一控制信号CON_1到第三控制信号CON_3中的任何一个。在这种情况下，当经由第一焊点P1接收到的信号为‘01’时该信号可以被看作数据倒置标志INV_FLAG，当经由第一焊点P1接收的信号为‘10’时该信号可以被看作是错误校验标志ERR_FLAG，并且当经由第一焊点P1接收的信号为‘11’时该信号可以被看作是屏蔽信号MASK。如果经由第一焊点P1接收的信号为‘00’，则可以意味着未接收到数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK中的任何一个。
现在将详细描述根据发明构思的实施例的图42的存储器件4200的操作。为了方便解释，将相对于上面参照图4假定的数据倒置模式、错误校验模式和数据屏蔽模式来描述图47的半导体器件4700的操作。
首先将描述存储器件4200在数据倒置模式下执行写操作的情况。如果控制信号生成单元4240经由第一焊点P1接收到数据倒置标志INV_FLAG，则控制信号生成单元4240可以产生第一控制信号CON_1。如果经由相应的第二焊点P2和相应缓冲单元4250的输入缓冲器4255将1比特数据D1提供给DBI单元4210，则DBI单元4210根据第一控制信号CON_1倒置数据D1，并将倒置结果发送到相应的驱动单元4265。如果没有经由第一焊点P1输入数据倒置标志INV_FLAG，则DBI单元4210不倒置数据D1，并且将数据D1直接发送到相应的驱动单元4265。
将描述存储器件4200在数据倒置模式下执行读操作的情况。如果控制信号生成单元4240经由第一焊点P1接收到数据倒置标志INV_FLAG，则控制信号生成单元4240可以产生第一控制信号CON_1。如果从存储单元阵列4170的相应存储单元读出的数据被相应的感测放大单元4267感测和放大，则DBI单元4210根据第一控制信号CON_1被使能，因而放大的数据可以被倒置或者可以不被倒置。例如，如果放大的数据中逻辑为高的比特数大于放大的数据的比特总数的半数，则DBI单元4210可以倒置放大的数据，将倒置结果发送到相应缓冲单元4250的输出缓冲器4257，产生数据倒置标志INV_FLAG，并经由第一焊点P1输出该数据倒置标志INV_FLAG。如果放大的数据中逻辑为高的比特数小于放大的数据的比特总数的半数，则DBI单元4210可以不倒置放大的数据，可以将放大的数据发送到输出缓冲器4257，并且可以不产生数据倒置标志INV_FLAG。如果未将数据倒置标志INV_FLAG发送到第一焊点P1，则控制信号生成单元4240不产生第一控制信号CON_1，因而DBI单元4210被禁止。因此，不倒置放大的数据，并且直接将放大的数据发送到输出缓冲器4257，并且不产生数据倒置标志INV_FLAG。
将描述存储器件4200在错误校验模式下执行写操作的情况。如果控制信号生成单元4240经由第一焊点P1接收到错误校验标志ERR_FLAG，则控制信号生成单元4240可以产生第二控制信号CON_2。如果1比特数据D1经由相应的第二焊点P2和相应的输入缓冲器4250被输入到错误校验单元4220，则错误校验单元4220对该数据D1执行错误校验。如果未将错误校验标志ERR_FLAG输入到第一焊点P1，则控制信号生成单元4240不产生第二控制信号CON_2，因而错误校验单元4220不对数据D1执行错误校验，并且将数据D1直接发送到相应的驱动单元4265。
将描述存储器件4200在错误校验模式下执行写操作的情况。如果控制信号生成单元4240经由第一焊点P1接收到错误校验标志ERR_FLAG，则控制信号生成单元4240可以产生第二控制信号CON_2。如果从存储单元阵列4170的相应存储单元读出的数据被相应的感测放大单元4267感测和放大，则错误校验单元4220根据第二控制信号CON_2被使能，因而可以对读出数据执行错误校验或者可以不对读出数据执行错误校验。例如，错误校验单元4220可以对读出数据执行错误校验，将读出数据输出到相应的输出缓冲器4257，产生错误校验标志ERR_FLAG，并且将错误校验标志ERR_FLAG输出到第一焊点P1。另外，错误校验单元4220可以不对读出数据执行错误校验，可以将读出数据输出到相应的输出缓冲器4257，并且可以不产生错误校验标志ERR_FLAG。如果未将错误校验标志ERR_FLAG输入给第一焊点P1，则控制信号生成单元4240不产生第二控制信号CON_2，因此错误校验单元4220被禁止。因此，错误校验单元4220不对读出数据执行错误校验，将读出数据直接发送到相应的输出缓冲器4257，并且不产生错误校验标志ERR_FLAG。
将描述存储器件4200在数据屏蔽模式下执行写操作的情况。如果控制信号生成单元4240经由第一焊点P1接收到屏蔽信号MASK，则控制信号生成单元4240可以产生第三控制信号CON_3。如果1比特数据D1经由相应的第二焊点P2和相应的输入缓冲器4250被输入到DM单元4230，则DM单元4230不将该数据D1发送到相应的驱动单元4265。如果未将屏蔽信号MASK输入到第一焊点P1，则控制信号生成单元4240不产生第三控制信号CON_3，因而DM单元4230将数据D1直接发送到相应的驱动单元4265。如上所述，在本实施例中假定在存储器件4200执行读操作时数据控制单元4150不屏蔽读出数据。因而，在存储器件4200执行读操作时DM单元4230不工作。
图43是根据本发明构思的半导体器件4300的框图，半导体器件4300是图41的半导体器件4100的另一个实施例。在图43中，第一焊点P1、多个第二焊点P2和存储单元阵列4170已经在上面参照图41进行了描述。
参照图41到图43，数据控制单元4150可以包括控制信号生成单元4340、多个缓冲单元4350、多个驱动单元4365、多个感测放大单元4367、DBI单元4310、错误校验单元4320和DM单元4330。除了多个缓冲单元4350、多个驱动单元4365、多个感测放大单元4367、DBI单元4310、错误校验单元4320和DM单元4330相互连接的方式之外，多个缓冲单元4350、多个驱动单元4365、多个感测放大单元4367、DBI单元4310、错误校验单元4320和DM单元4330分别与多个缓冲单元4250、多个驱动单元4265、多个感测放大单元4267、DBI单元4210、错误校验单元4220和DM单元4230相同。更具体地说，图42的DBI单元4210、错误校验单元4220和DM单元4230位于多个缓冲单元4250与多个驱动单元4265之间以及多个缓冲单元4250与多个感测放大单元4267之间，而图43的DBI单元4310、错误校验单元4320和DM单元4330位于多个驱动单元4365与存储单元阵列4170之间以及多个感测放大单元4367与存储单元阵列4170之间。
类似于控制信号生成单元4240，控制信号生成单元4230可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，并且将所产生的信号发送给DBI单元4310、错误校验单元4320或DM单元4330。也就是说，控制信号生成单元4340可以使用经由第一焊点P1接收的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK，而不使用选择信息，来分别产生第一控制信号CON_1、第二控制信号CON_2和第三控制信号CON_3。这里，假定第一控制信号CON_1控制DBI单元4310被使能或禁止，第二控制信号CON_2控制错误校验单元4320被使能或禁止，并且第三控制信号CON_3控制DM单元4330被使能或禁止。控制信号生成单元4340的操作类似于图42的控制信号生成单元4240的操作。
图44是根据发明构思的另一个实施例的存储器件4400的框图。参照图44，存储器件4400可以包括第一焊点P1和数据控制单元4450。
第一焊点P1可以连接到数据控制单元，并且可以经由第一焊点P1接收或发送第一信号SIG_1或第二信号SIG_2。数据倒置标志可以是包含有关图1的数据倒置标志INV_FLAG和选择信息SEL的信息的信号，错误校验标志可以是包含有关图1的数据倒置标志INV_FLAG和选择信息SEL的信息的信号，并且屏蔽信号可以是包含有关图1的屏蔽信号MASK和选择信息SEL的信息的信号。数据倒置标志、错误校验标志和屏蔽信号中的每一个可以包括多个比特。
数据控制单元4450可以根据经由第一焊点P1输出的信号控制接收的数据。稍后将参照图45到图50描述数据控制单元4450的操作。
在图44的实施例中，存储器件4400还可以包括多个第二焊点P2和存储单元阵列4470。在图44中，多个第二焊点P2和存储单元阵列4470已经在上面参照图7进行了描述。
现在将参照图45到图50详细描述根据本发明构思的各种实施例的存储器件4400的结构和操作。在图45和图46的实施例中，第一信号SIG_1是数据倒置标志INV_FLAG，并且第二信号SIG_2是错误校验标志ERR_FLAG。在图47和图48的实施例中，第一信号SIG_1是数据倒置标志INV_FLAG，并且第二信号SIG_2是屏蔽信号MASK。在图49和图50的实施例中，第一信号SIG_1是错误校验标志ERR_FLAG，并且第二信号SIG_2是屏蔽信号MASK。
图45是根据本发明构思的半导体器件4500的框图，半导体器件4500是图44的半导体器件4400的另一个实施例。在图45中，第一焊点P1、多个第二焊点P2和存储单元阵列4470已经在上面参照图44进行了描述。
参照图44和图45，数据控制单元4450可以包括控制信号生成单元4540、多个缓冲单元4550、多个驱动单元4565、多个感测放大单元4567、DBI单元4510和错误校验单元4520。图45的多个缓冲单元4550、多个驱动单元4565、多个感测放大单元4567、DBI单元4510错误和校验单元4520的操作分别类似于图10的多个缓冲单元1050、多个驱动单元1065、多个感测放大单元1067、DBI单元1010和错误校验单元1020的操作。
控制信号生成单元4540可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到DBI单元4510或错误校验单元4520。也就是说，控制信号生成单元4540可以分别使用经由第一焊点P1接收的数据倒置标志INV_FLAG和错误校验标志ERR_FLAG，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制DBI单元4510被使能或禁止，并且第二控制信号CON_2控制错误校验单元4520被使能或禁止。
例如，假定控制信号生成单元4540在经由第一焊点P1接收到的信号是‘01’时产生用于使能DBI单元4510的第一控制信号CON_1，在经由第一焊点P1接收到的信号是‘10’时产生用于使能错误校验单元4520的第二控制信号CON_2，并且在经由第一焊点P1接收到的信号是‘00’时不产生第一控制信号CON_1和第二控制信号CON_2中的任何一个。在这种情况下，当经由第一焊点P1接收到的信号为‘01’时该信号可以被看作数据倒置标志INV_FLAG，当经由第一焊点P1接收的信号为‘10’时该信号可以被看作是错误校验标志ERR_FLAG。如果经由第一焊点P1接收的信号为‘00’，则可以意味着未接收到数据倒置标志INV_FLAG和错误校验标志ERR_FLAG中的任何一个。
当存储器件4500在错误校验模式下执行写操作时，错误校验单元4520可以根据第二控制信号CON_2对从多个缓冲单元4500之一的输入缓冲器4555接收的数据执行错误校验，并将该数据发送到相应的驱动单元4565。当存储器件4500在错误校验模式下执行读操作时，错误校验单元4520可以根据第二控制信号CON_2对从存储单元阵列4470的存储单元读出的、并且被相应的感测放大单元4567感测和放大的数据执行错误校验，将读出数据发送到相应的输出缓冲器4557，产生错误校验标志ERR_FLAG，并经由第一焊点P1输出错误校验标志ERR_FLAG。
DBI单元4510和错误校验单元4520的操作分别类似于DBI单元2410和错误校验单元4220的操作。
图46是根据本发明构思的半导体器件4600的框图，半导体器件4600是图44的半导体器件4400的另一个实施例。在图46中，第一焊点P1、多个第二焊点P2和存储单元阵列4470已经在上面参照图44进行了描述。
参照图44和图46，数据控制单元4450可以包括控制信号生成单元4640、多个缓冲单元4650、多个驱动单元4665、多个感测放大单元4667、DBI单元4610和错误校验单元4620。图46的多个缓冲单元4650、多个驱动单元4665、多个感测放大单元4667、DBI单元4610和错误校验单元4620的操作分别类似于图11的多个缓冲单元1150、多个驱动单元1165、多个感测放大单元1167、DBI单元1110和错误校验单元1120的操作。
控制信号生成单元4640可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到DBI单元4610或错误校验单元4620。也就是说，控制信号生成单元4540可以分别使用经由第一焊点P1接收的数据倒置标志INV_FLAG和错误校验标志ERR_FLAG，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制DBI单元4610被使能或禁止，并且第二控制信号CON_2控制错误校验单元4620被使能或禁止。控制信号生成单元4640的操作类似于图45的控制信号生成单元4540的操作。
当存储器件4600在数据倒置模式下执行写操作时，DBI单元4610可以根据第一控制信号CON_1倒置从多个驱动单元4665之一接收的数据，并将倒置结果写入存储单元阵列4470的相应存储单元。当存储器件4600在数据倒置模式下执行读操作时，DBI单元4610可以根据第一控制信号CON_1倒置从存储单元阵列4470的相应存储单元读出的数据，将倒置结果发送到相应的感测放大单元4667，产生数据倒置标志INV_FLAG，并经由第一焊点P1输出该数据倒置标志INV_FLAG。
当存储器件4600在错误校验模式下执行写操作时，错误校验单元4620可以根据第二控制信号CON_2对从多个驱动单元4665之一接收的数据执行错误校验，并将该数据写入存储单元阵列4470的相应存储单元。当存储器件4600在错误校验模式下执行读操作时，错误校验单元4620可以根据第二控制信号CON_2对从存储单元阵列4470的相应存储单元读出的数据执行错误校验，产生错误校验标志ERR_FLAG，并经由第一焊点P1输出该错误校验标志ERR_FLAG。
DBI单元4610和错误校验单元4620的操作类似于图42的DBI单元4210和错误校验单元4220的操作。
图47是根据本发明构思的半导体器件4700的框图，半导体器件4700是图44的半导体器件4400的另一个实施例。在图47中，第一焊点P1、多个第二焊点P2和存储单元阵列4470已经在上面参照图44进行了描述。
参照图44和图47，数据控制单元4450可以包括控制信号生成单元4740、多个缓冲单元4750、多个驱动单元4765、多个感测放大单元4767、DBI单元4710和DM单元4720。图47的多个缓冲单元4750、多个驱动单元4765、多个感测放大单元4767、DBI单元4710和DM单元4720的操作分别类似于图15的多个缓冲单元1550、多个驱动单元1565、多个感测放大单元1567、DBI单元1510和DM单元1520的操作。
控制信号生成单元4740可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到DBI单元4710或DM单元4720。也就是说，控制信号生成单元4740可以分别使用经由第一焊点P1接收的数据倒置标志INV_FLAG和数据屏蔽信号MASK，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制DBI单元4710被使能或禁止，并且第二控制信号CON_2控制DM单元4720被使能或禁止。控制信号生成单元4740的操作类似于图45的控制信号生成单元4540的操作。
当存储器件4700在数据倒置模式下执行写操作时，DBI单元4710可以根据第一控制信号CON_1倒置从多个缓冲单元4750之一的输入缓冲器4755接收的数据，并将倒置结果发送到相应的驱动单元4765。当存储器件4700在数据倒置模式下执行读操作时，DBI单元4710可以根据第一控制信号CON_1倒置从存储单元阵列4470的相应存储单元读出的、并且被相应的感测放大单元4767感测和放大的数据，将倒置结果发送到相应的输出缓冲器4757，产生数据倒置标志INV_FLAG，并经由第一焊点P1输出该数据倒置标志INV_FLAG。
当存储器件4700在数据屏蔽模式下执行写操作时，DM单元4720可以根据第二控制信号CON_2屏蔽从输入缓冲器4755接收的数据，以便可以不将该数据传递给相应的驱动单元4765。这里，假定在半导体器件4700执行读操作时数据控制单元4450不屏蔽读出数据。也就是说，DM单元4720在存储器件4700执行读操作时不工作，但是本发明构思不局限于此，并且当存储器件4700执行读操作时，根据需要，数据控制单元4450可以确定是否要屏蔽读出数据以及是否要产生屏蔽信号MASK。
图48是根据本发明构思的半导体器件4800的框图，半导体器件4800是图44的半导体器件4400的另一个实施例。在图48中，第一焊点P1、多个第二焊点P2和存储单元阵列4470已经在上面参照图44进行了描述。
参照图44和图48，数据控制单元4450可以包括控制信号生成单元4840、多个缓冲单元4850、多个驱动单元4865、多个感测放大单元4867、DBI单元4810和DM单元4820。图48的多个缓冲单元4850、多个驱动单元4865、多个感测放大单元4867、DBI单元4810和DM单元4820的操作分别类似于图16的多个缓冲单元1650、多个驱动单元1665、多个感测放大单元1667、DBI单元1610和DM单元1620的操作。
控制信号生成单元4840可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到DBI单元4810或DM单元4820。也就是说，控制信号生成单元4840可以分别使用经由第一焊点P1接收的数据倒置标志INV_FLAG和数据屏蔽信号MASK，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制DBI单元4810被使能或禁止，并且第二控制信号CON_2控制DM单元4820被使能或禁止。控制信号生成单元4840的操作类似于图45的控制信号生成单元4540的操作。
当存储器件4800在数据倒置模式下执行写操作时，DBI单元4810可以根据第一控制信号CON_1倒置从多个驱动单元4865之一接收的数据，并将倒置结果写入存储单元阵列4470的相应存储单元。当存储器件4800在数据倒置模式下执行读操作时，DBI单元4810可以根据第一控制信号CON_1倒置从存储单元阵列4470的相应存储单元读出的数据，将倒置结果发送到相应的感测放大单元4867，产生数据倒置标志INV_FLAG，并经由第一焊点P1输出该数据倒置标志INV_FLAG。
当存储器件4800在数据屏蔽模式下执行写操作时，DM单元4820可以根据第二控制信号CON_2屏蔽从多个驱动单元4865之一接收的数据，以便可以不将该数据写入存储单元阵列4470的相应存储单元。这里，假定在半导体器件4800执行读操作时数据控制单元4450不屏蔽读出数据，如上面参照图47所述的那样。也就是说，在存储器件4800执行读操作时DM单元4820不工作。
图49是根据本发明构思的半导体器件4900的框图，半导体器件4900是图44的半导体器件4400的另一个实施例。在图49中，第一焊点P1、多个第二焊点P2和存储单元阵列4490已经在上面参照图44进行了描述。
参照图44和图49，数据控制单元4450可以包括控制信号生成单元4940、多个缓冲单元4950、多个驱动单元4965、多个感测放大单元4967、错误校验单元4910和DM单元4920。图49的多个缓冲单元4950、多个驱动单元4965、多个感测放大单元4967、错误校验单元4910和DM单元4920的操作分别类似于图20的多个缓冲单元2050、多个驱动单元2065、多个感测放大单元2067、错误校验单元2010和DM单元2020的操作。
控制信号生成单元4940可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到错误校验单元4910或DM单元4920。也就是说，控制信号生成单元4940可以分别使用经由第一焊点P1接收的错误校验标志ERR_FLAG和数据屏蔽信号MASK，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制错误校验单元4910被使能或禁止，并且第二控制信号CON_2控制DM单元4920被使能或禁止。控制信号生成单元4940的操作类似于图45的控制信号生成单元4540的操作。
当存储器件4900在错误校验模式下执行写操作时，错误校验单元4910可以根据第一控制信号CON_1对从多个缓冲单元4950之一的输入缓冲器4955接收的数据执行错误校验，并将该数据发送到驱动单元4965。当存储器件4900在错误校验模式下执行读操作时，错误校验单元4910可以根据第一控制信号CON_1对从存储单元阵列4470的相应存储单元读出的、并且被相应的感测放大单元4940感测和放大的数据执行错误校验，将读出数据发送到相应的输出缓冲器4957，产生错误校验标志ERR_FLAG，并经由第一焊点P1输出该错误校验标志ERR_FLAG。
当存储器件4900在数据屏蔽模式下执行写操作时，DM单元4920可以根据第二控制信号CON_2不屏蔽从输入缓冲器4955接收的数据，以便可以不将该数据传递给相应的驱动单元4965。这里，假定在半导体器件4900执行读操作时数据控制单元4450不屏蔽读出数据，如上面参照图47所述的那样。也就是说，在存储器件4900执行读操作时DM单元4920不工作。
图50是根据本发明构思的半导体器件5000的框图，半导体器件5000是图44的半导体器件4400的另一个实施例。在图50中，第一焊点P1、多个第二焊点P2和存储单元阵列4470已经在上面参照图44进行了描述。
参照图44和图50，数据控制单元4450可以包括控制信号生成单元5040、多个缓冲单元5050、多个驱动单元5065、多个感测放大单元5067、错误校验单元5010和DM单元5020。图50的多个缓冲单元5050、多个驱动单元5065、多个感测放大单元5067、错误校验单元5010和DM单元5020的操作分别类似于图21的多个缓冲单元2150、多个驱动单元2165、多个感测放大单元2167、错误校验单元2110和DM单元2120的操作。
控制信号生成单元5040可以根据经由第一焊点P1输出的信号产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送到错误校验单元5010或DM单元5020。也就是说，控制信号生成单元5040可以分别使用经由第一焊点P1接收的错误校验标志ERR_FLAG和屏蔽信号MASK，而不使用选择信息，来产生第一控制信号CON_1和第二控制信号CON_2。这里，假定第一控制信号CON_1控制错误校验单元5010被使能或禁止，并且第二控制信号CON_2控制DM单元5020被使能或禁止。控制信号生成单元5040的操作类似于图45的控制信号生成单元4540的操作。
当存储器件5000在错误校验模式下执行写操作时，错误校验单元5010可以根据第一控制信号CON_1对从多个驱动单元5065之一接收的数据执行错误校验，并将该数据写入存储单元阵列4470的相应存储单元。当存储器件5000在错误校验模式下执行读操作时，错误校验单元5010可以根据第一控制信号CON_1对从存储单元阵列4470的相应存储单元读出的数据执行错误校验，将该读出数据发送到相应的感测放大单元5067，产生错误校验标志ERR_FLAG，并经由第一焊点P1输出该错误校验标志ERR_FLAG。
当存储器件5000在数据屏蔽模式下执行写操作时，DM单元5020可以根据第二控制信号CON_2屏蔽从多个驱动单元5065之一接收的数据，以便可以不将该数据写入存储单元阵列4470的相应存储单元。这里，假定在半导体器件5000执行读操作时数据控制单元4450不屏蔽读出数据，如上面参照图47所述的那样。也就是说，在存储器件5000执行读操作时DM单元5020不工作。
图51是根据本发明构思的实施例的包括存储器件的存储系统5100的框图。换句话说，图51具体地示出了图24的存储控制器2412和存储器件2411或者图25的存储控制器2520和存储器件2510。
参照图51，存储系统5100可以包括存储控制器5110和存储器件4100。存储器件4100与图41的存储器件4100相同。因而，图51的存储器件4100可以相应于图42和图43的储存器件4200和4300之一。如果存储器件4100执行写操作，则存储控制器5010可以根据选择信息SEL产生数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK，并将所产生的信号发送到存储器件4100的第一焊点P1。数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK已经在上面参照图42进行了描述。如果存储器件4100执行读操作，则存储控制器5110可以经由第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK之一。存储控制器5110可以分别经由多个第二焊点P2发送或接收将被写入的数据D1、...，Dn。
存储器件4100的结构和操作已经在上面参照图42和图43进行了描述。
图52是根据本发明构思的存储系统5200的框图，存储系统5200是图51的存储系统5100另一个实施例。参照图51和图52，存储系统5110可以包括DBI单元5210、错误校验单元5220、DM单元5230、控制信号生成单元5240和寄存器5290。
控制信号生成单元5240可以根据选择信息SEL产生第一控制信号CON_1、第二控制信号CON_2或第三控制信号CON_3，并将所产生的信号发送到DBI单元5210、错误校验单元5220和DM单元5230。这里，假定第一控制信号CON_1控制DBI单元5210被使能或禁止，第二控制信号CON_2控制错误校验单元5220被使能或禁止，并且第三控制信号CON_3控制DM单元5230被使能或禁止。
选择信息SEL可以存储在寄存器5290中。例如，选择信息SEL可以根据存储在寄存器5290中的MRS命令来定义。也就是说，控制信号生成单元5240可以根据存储在寄存器5290中的MRS命令产生第一控制信号CON_1、第二控制信号CON_2或者第三控制信号CON_3。
当采用数据倒置方案时使用DBI单元5210，当采用错误校验方案时使用错误校验单元5220，并且当采用数据屏蔽方案时使用DM单元5230。存储控制器5110的DBI单元5210、错误校验单元5220和DM单元5230的结构和操作分别类似于包括在图42的半导体器件4200中的DBI单元4210、错误校验单元4220和DM单元4230的结构和操作。并且，分别由存储控制器5110的DBI单元5210、错误校验单元5220和DM单元5230经由第一焊点P1发送的数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK已经在上面参照图42进行了具体描述。图52示出了存储系统5200，其中存储控制器5110控制在图42中示出的存储器件4200。存储器件4200的结构和操作已经在上面参照图42进行了描述。然而，图51的存储系统5100不局限于图52。如上面参照图51所描述的，存储系统5200可以包括图43的存储器件4300，以替代存储器件4200。
图53是根据本发明构思的另一个实施例的包括存储器件4400的存储系统5300的框图。也就是说，图53具体地示出了图24的存储控制器2412和存储器件2411或者图25的存储控制器2520和存储器件2510。
参照图53，存储系统5300可以包括存储控制器5310和存储器件4400。图53的存储器件4400与图44的存储器件4400相同。因而，图53的存储器件4400可以相应于图45到图50的储存器件4500到5000之一。存储控制器5310可以产生第一信号SIG_1或第二信号SIG_2，并将所产生的信号发送到存储器件4400的第一焊点P1。第一信号SIG_1可以是数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。第二信号SIG_2不同于第一信号SIG_1，并且可以是数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK。也就是说，如果存储器件4400执行写操作，则存储控制器5310可以根据选择信息SEL产生第一信号SIG_1或第二信号SIG_2，并将所产生的信号经由第一焊点P1输出。如果存储器件4400执行读操作，则存储控制器5510可以通过第一焊点P1接收由数据控制器4450产生的第一信号SIG_1或第二信号SIG_2。存储控制器5310可以分别经由多个第二焊点P2发送或接收将被写入的数据D1，...，Dn。
存储器件4400的结构和操作已经在上面参照图44到图50进行了描述。
图54是根据本发明构思的存储系统5400的框图，存储系统5400是图53的存储系统5300另一个实施例。参照图53和图54，存储系统5310可以包括DBI单元5410、错误校验单元5420、控制信号生成单元5440以及寄存器5490。
控制信号生成单元5440可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送给DBI单元5410和错误校验单元5420。这里，假定第一控制信号CON_1控制DBI单元5410被使能或禁止，并且第二控制信号CON_2控制错误校验单元5420被使能或禁止。
选择信息SEL可以存储在寄存器5490中。例如，选择信息SEL可以根据存储在寄存器5490中的MRS命令来定义。也就是说，控制信号生成单元5440可以根据存储在寄存器5490中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用数据倒置方案时使用DBI单元5410，并且当采用错误校验方案时使用错误校验单元5420。存储控制器5310的DBI单元5410和错误校验单元5420的结构和操作分别类似于图44的存储器件4400中包括的DBI单元4510和错误校验单元4520。并且，上面已经参照图45具体描述了分别由存储控制器5310的DBI单元5410和错误校验单元5420经由第一焊点P1发送的数据倒置标志INV_FLAG和错误校验标志ERR_FLAG。
图54示出了存储系统5400，其中存储控制器5310控制图44中示出的存储器件4400。存储器件4500的结构和操作已经在上面参照图45进行了描述。然而，图53的存储系统5300不局限于图54。存储系统5400可以包括图46的存储器件4600，以替代存储器件4500，如上面参照图53所描述的那样。
图55是根据本发明构思的存储系统5500的框图，存储系统5500是图53的存储系统5300另一个实施例。参照图53和图55，存储系统5310可以包括DBI单元5510、DM单元5520、控制信号生成单元5540以及寄存器5590。
控制信号生成单元5540可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送给DBI单元5510和DM单元5520。这里，假定第一控制信号CON_1控制DBI单元5510被使能或禁止，并且第二控制信号CON_2控制DM单元5520被使能或禁止。
选择信息SEL可以存储在寄存器5590中。例如，选择信息SEL可以根据存储在寄存器5590中的MRS命令来定义。也就是说，控制信号生成单元5540可以根据存储在寄存器5590中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用数据倒置方案时使用DBI单元5510，并且当采用数据屏蔽方案时使用DM单元5520。存储控制器5310的DBI单元5410和DM单元5520的结构和操作分别类似于图47的存储器件4700中包括的DBI单元4710和错误校验单元4720。并且，上面已经参照图45具体描述了分别由存储控制器5310的DBI单元5410和DM单元5520经由第一焊点P1发送的数据倒置标志INV_FLAG和屏蔽信号MASK。
图55示出了存储系统5500，其中存储控制器5310控制图47中示出的存储器件4700。存储器件4700的结构和操作已经在上面参照图47进行了描述。然而，图53的存储系统5300不局限于图55。存储系统5500可以包括图48的存储器件4800，以替代存储器件4700，如上面参照图53所描述的那样。
图56是根据本发明构思的存储系统5600的框图，存储系统5600是图53的存储系统5300另一个实施例。参照图53和图56，存储系统5310可以包括错误校验单元5610、DM单元5620、控制信号生成单元5640以及寄存器5690。
控制信号生成单元5640可以根据选择信息SEL产生第一控制信号CON_1或第二控制信号CON_2，并将所产生的信号发送给错误校验单元5610和DM单元5620。这里，假定第一控制信号CON_1控制错误校验单元5610被使能或禁止，并且第二控制信号CON_2控制DM单元5620被使能或禁止。
选择信息SEL可以存储在寄存器5690中。例如，选择信息SEL可以根据存储在寄存器5690中的MRS命令来定义。也就是说，控制信号生成单元5640可以根据存储在寄存器5690中的MRS命令产生第一控制信号CON_1或第二控制信号CON_2。
当采用错误校验方案时使用错误校验单元5610，并且当采用数据屏蔽方案时使用DM单元5620。存储控制器5310的错误校验单元5610和DM单元5620的结构和操作分别类似于图49的存储器件4900中包括的错误校验单元4910和DM单元4920。并且，上面已经参照图45具体描述了分别由存储控制器5310的错误校验单元5610和DM单元5620经由第一焊点P1发送的错误校验标志ERR_FLAG和屏蔽信号MASK.
图56示出了存储系统5600，其中存储控制器5310控制图49中示出的存储器件4900。存储器件4900的结构和操作已经在上面参照图49进行了描述。然而，图53的存储系统5300不局限于图56。存储系统5600可以包括图50的存储器件5000，以替代存储器件4900，如上面参照图53所描述的那样。
图57是根据发明构思的另一个实施例的半导体器件5700的框图。参照图57，半导体器件5700可以包括第一焊点P1、多个第二焊点DQ0，...，DQ7、多个输入缓冲器5710_1，...，5710_7和5750、多个输出缓冲器5730_1，...，5730_7和5760、多个驱动单元5720_1，...，5720_7、多个感测放大单元5740_1，...，直到5740_7、存储单元阵列5790、第一校验单元5770、第二校验单元5780、第一输入控制单元5751、第二输入控制单元5752、第三输入控制单元5753、第一输出控制单元5761以及第二输出控制单元5762。
可以经由第一焊点P1接收数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK之一，并且可以经由多个第二焊点DQ0，...，直到DQ7中的每一个接收1比特数据。
如果经由多个第二焊点DQ0，...，直到DQ7之一接收到数据倒置标志INV_FLAG，则第一校验单元5770将该数据倒置标志INV_FLAG发送到第三输入控制单元5753。第三输入控制单元5753可以根据第一使能信号DBI_enable被使能，或者可以根据数据倒置标志INV_FLAG倒置从多个输入缓冲器5710_1，...，直到5710_7接收的数据或从多个驱动单元5720_1，...，直到5720_7接收的数据。当从存储单元阵列5790读出数据时，第三输入控制单元5753根据第一使能信号DBI_enable被使能。第一校验单元5770可以确定读出数据是否将被倒置。如果第一校验单元5770决定读出数据将被倒置，则第一校验单元5770将数据倒置标志INV_FLAG发送到第一输出控制单元5761。第一输出控制单元5761可以进行控制，以使输入到多个输出缓冲器5730_1，...，5730_7和5760的信号或者从多个感测放大单元5740_1，...，直到5740_7输出的信号被倒置。同时第一输出控制单元5761可以将数据倒置标志INV_FLAG发送第一焊点P1。
如果经由多个第二焊点P2之一接收到错误校验标志ERR_FLAG，则第二校验单元5780将该错误校验标志ERR_FLAG发送到第二输入控制单元5752。第二输入控制单元5752可以根据第二使能信号CRC_enable被使能，或者可以根据错误校验标志ERR_FLAG对从多个输入缓冲器5710_1，...，直到5710_7输出的数据、或者被输入到多个驱动单元5720_1，...，5720_7的数据执行错误校验。如果从存储单元阵列5790读出数据，则第二输入控制单元5752根据第二使能信号CRC_enable被使能。第二校验单元5780可以确定读出数据是否将被错误校验。如果第二校验单元5780确定读出数据将被错误校验，则第二校验单元5780将错误校验标志ERR_FLAG发送到第二输出控制单元5762。第二输出控制单元5762可以进行控制，以使输入到多个输出缓冲器5730_1，...，5730_7和5760的信号或者从多个感测放大单元5740_1，...，直到5740_7输出的信号被错误校验。第二输出控制单元5762可以将错误校验标志ERR_FLAG发送到第一焊点P1。
如果经由多个第二焊点P2之一接收到屏蔽信号MASK，则第一输入控制单元5751可以根据第三使能信号MC_enable被使能，或者可以根据屏蔽信号MASK进行控制以便不从多个输入缓冲器5710_1，...，直到5710_7或者多个驱动单元5720_1，...，直到5720_7输出任何数据。类似于之前的实施例，根据当前实施例，半导体器件5700在执行读操作时不屏蔽读出数据。
图58是根据发明构思的另一个实施例的半导体器件5800的框图。参照图58，半导体器件5800可以包括多个第一焊点P11和P12、多个第二焊点P2、数据控制单元5850和存储单元阵列5870。
多个第一焊点P11和P12连接到数据控制单元5850，并且可以经由多个第一焊点P11和P12中的每一个发送数据倒置标志INV_FLAG、错误校验标志ERR_FLAG和屏蔽信号MASK之一。数据倒置标志INV_FLAG可以是指示数据控制单元5850是否倒置了向其输入的数据的信号，并且错误校验标志ERR_FLAG可以是指示数据控制单元5850是否对向其输入的数据执行了错误校验的信号。屏蔽信号MASK可以是指示数据控制单元5850是否屏蔽了向其输入的数据的信号。
多个第二焊点P2、数据控制单元5850和存储单元阵列5870如上面参照图1所述。
图59是根据本发明构思的半导体器件5900的框图，半导体器件5900是图58的半导体器件5800的另一个实施例。参照图58和图59，在半导体器件5900中，数据控制单元5850相应于图2的数据控制单元150。数据控制单元5850可以根据从选择信息SEL和多个第一焊点P11和P12所输出的信号中选择的至少一个信号来控制接收的数据。选择信息SEL可以根据MRS命令来定义。也就是说，数据控制单元5850可以同时执行相应于经由第一焊点P11接收的信号的操作和相应于经由第一焊点P12接收的信号的操作两者。例如，如果在写操作期间经由第一焊点P11和第一焊点P12分别接收到数据倒置标志INV_FLAG和错误校验标志ERR_FLAG，则DBI单元210倒置从多个输入缓冲器255接收的数据D1，...，直到Dn，将倒置结果发送到多个驱动单元265，并且同时，错误校验单元220对从多个输入缓冲器255接收的数据D1，...，直到Dn执行错误校验。
数据控制单元5850的操作已经在上面参照图2进行了描述。图59示出了图59的数据控制单元5850与图2的数据控制单元150相同的情况，但是本发明构思不局限于此，并且图59的数据控制单元5850可以相应于图3到图5的数据控制单元150之一。
更进一步，代替同时执行被使能的处理功能(例如，DBI和错误校验)，本领域技术人员将理解可以连接DBI单元210、CRC单元220和DM单元230，以允许串行执行被使能的处理功能。例如，CRC单元220可以首先执行错误校验功能，然后DBI单元210可以执行数据总线倒置功能。
图60是示出根据本发明构思的实施例的选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图60，可以根据MRS命令定义第一焊点P1的用途。例如，如果接收到MRS命令MRS_W0，则当半导体器件执行写操作时第一焊点P1的用途被定义为数据总线倒置。因而，DBI单元DBI根据相应于MRS命令MRS_W0的选择信息SEL被使能，并且半导体器件以数据倒置模式工作。例如，如果接收到MRS命令MRS_W1，则当半导体器件执行写操作时第一焊点P1的用途被定义为错误校验。因而，错误校验单元CRC根据相应于MRS命令MRS_W1的选择信息SEL被使能，并且半导体器件以错误校验模式工作。例如，如果接收到MRS命令MRS_W2，则当半导体器件执行写操作时第一焊点P1的用途被定义为数据屏蔽。因而，DM单元DM根据相应于MRS命令MRS_W2的选择信息SEL被使能，并且半导体器件以数据屏蔽模式工作。例如，如果接收到MRS命令MRS_W3，则当半导体器件执行写操作时不定义第一焊点P1的用途。因而，DBI单元DBI、错误校验单元CRC和DM单元DM都被禁止。
图61是示出根据本发明构思的另一个实施例的、选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图61，可以根据MRS命令定义第一焊点P1的用途。例如，如果接收到MRS命令MRS_R0，则当半导体器件执行读操作时第一焊点P1的用途被定义为数据总线倒置。因而，DBI单元DBI根据相应于MRS命令MRS_R0的选择信息SEL被使能，并且半导体器件以数据倒置模式工作。如果接收到MRS命令MRS_R1，则当半导体器件执行读操作时第一焊点P1的用途被定义为错误校验。因而，错误校验单元CRC根据相应于MRS命令MRS_R1的选择信息SEL被使能，并且半导体器件以错误校验模式工作。例如，如果接收到MRS命令MRS_R2，则当半导体器件执行读操作时不定义第一焊点P1的用途。因而，DBI单元DBI、错误校验单元CRC和DM单元DM都被禁止。
图62是示出根据本发明构思的另一个实施例的、选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图60和图61，根据一个MRS命令定义在执行写操作时第一焊点P1的用途，并且根据另一个MRS命令定义在执行读操作时第一焊点P1的用途。换句话说，参照图60和图61，可以根据一个MRS命令定义在执行写操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式，并且可以根据另一个MRS命令定义在执行读操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式。然而，参照图62，根据一个MRS命令来定义第一焊点P1分别在执行写操作和读操作时的用途。换句话说，参照图62，可以根据一个MRS命令来定义在执行写操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式，以及在执行读操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式这两者。
例如，如果接收到MRS命令MRS_0，则当半导体器件执行写操作时以及当半导体器件执行读操作时第一焊点P1的用途都被定义为数据总线倒置。因而，DBI单元DBI根据相应于MRS命令MRS_0的选择信息SEL被使能，并且半导体器件在读操作期间和在写操作期间都以数据倒置模式工作。如果接收到MRS命令MRS_1，则当半导体器件执行写操作时第一焊点P1的用途被定义为数据总线倒置，并且当半导体器件执行读操作时第一焊点P1的用途被定义为错误校验。在这种情况下，如果半导体器件执行写操作，则DBI单元DBI根据相应于MRS命令MRS_1的选择信息SEL被使能，并且半导体器件以数据倒置模式工作。如果半导体器件执行读操作，则错误校验单元CRC根据相应于MRS命令MRS_1的选择信息SEL被使能，并且半导体器件以错误校验模式工作。
在图62的表中，“DBI”表示第一焊点P1的用途定义为数据总线倒置，“CRC”表示第一焊点P1的用途被定义为错误校验，“DM”表示第一焊点P1的用途被定义为数据屏蔽，并且“X”表示未定义第一焊点P1的用途。
图63是示出根据发明构思的另一个实施例的、选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图63，可以根据MRS命令将图58或图59的多个第一焊点P11和P12的用途定义为互不相同。例如，如果接收到MRS命令MRS_W0，则当半导体器件执行写操作时第一焊点P11的用途被定义为数据总线倒置，并且第一焊点P12的用途被定义为错误校验。因而，DBI单元DBI和错误校验单元CRC两者根据相应于MRS命令MRS_W0的选择信息被使能，并且半导体器件以数据倒置模式和错误校验模式两者工作。如果接收到MRS命令MRS_W1，则当半导体器件执行写操作时第一焊点P11的用途被定义为数据总线倒置，并且第一焊点P12的用途被定义为数据屏蔽。因而，DBI单元DBI和数据屏蔽单元DM两者根据相应于MRS命令MRS_W1的选择信息SEL被使能，并且半导体器件以数据总线倒置模式和数据屏蔽模式两者工作。
图63示出了半导体器件5800和5900执行写操作的情况。在图63的表中，“DBI”表示第一焊点P11或P12的用途被定义为数据总线倒置，“CRC”表示第一焊点P11或P12的用途被定义为错误校验，“DM”表示第一焊点P11或P12的用途被定义为数据屏蔽，并且“X”表示未定义第一焊点P11或P12的用途。
图64是示出根据发明构思的另一个实施例的、选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图64，可以根据MRS命令将图58或图59的多个第一焊点P11和P12的用途定义为互不相同。例如，如果接收到MRS命令MRS_R0，则当半导体器件执行读操作时第一焊点P11的用途被定义为数据总线倒置，并且第一焊点P12的用途被定义为错误校验。因而，DBI单元DBI和错误校验单元CRC两者根据相应于MRS命令MRS_R0的选择信息被使能，并且半导体器件以数据倒置模式和错误校验模式两者工作。如果接收到MRS命令MRS_R1，则当半导体器件执行读操作时第一焊点P11的用途被定义为数据总线倒置，并且未定义第一焊点P12的用途。因而，DBI单元DBI根据相应于MRS命令MRS_R1的选择信息SEL被使能，并且半导体器件以数据总线倒置模式工作。
图64示出了半导体器件5800和5900执行读操作的情况。在图64的表中，“DBI”表示第一焊点P11或P12的用途被定义为数据总线倒置，“CRC”表示第一焊点P11或P12的用途被定义为错误校验，并且“X”表示未定义第一焊点P11或P12的用途。
图65是示出根据本发明构思的另一个实施例的、选择信息SEL与第一焊点P1之间的关系的表。如上所述，选择信息SEL可以存储在根据上述实施例之一的半导体器件的寄存器中，并且可以根据存储在寄存器中的MRS命令来定义。参照图63和图64，根据一个MRS命令分别地定义在执行写操作时第一焊点P11和P12的用途以及在执行读操作时第一焊点P11和P12的用途。换句话说，参照图63和图64，可以根据一个MRS命令定义在执行写操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式，并且可以根据另一个MRS命令定义在执行读操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式。然而，参照图65，根据一个MRS命令来定义分别在执行写操作和读操作时第一焊点P11和P12的用途。换句话说，参照图65，可以根据一个MRS命令来定义在执行写操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式，以及在执行读操作时是否将应用数据倒置模式、错误校验模式或数据屏蔽模式这两者。
例如，如果接收到MRS命令MRS_0，则当半导体器件执行写操作时以及当半导体器件执行读操作时，第一焊点P11的用途被定义为数据总线倒置，并且第一焊点P12的用途被定义为错误校验。因而，DBI单元DBI和错误校验单元CRC两者根据相应于MRS命令MRS_R0的选择信息SEL被使能，并且在读操作期间以及在写操作期间半导体器件都以数据倒置模式和错误校验模式两者工作。如果接收到MRS命令MRS_1，则当半导体器件执行写操作时，第一焊点P11的用途被定义为数据总线倒置且第一焊点P12的用途被定义为错误校验，并且当半导体器件执行读操作时，第一焊点P11的用途被定义数据总线倒置，并且不定义第一焊点P12的用途。在这种情况下，如果半导体器件执行写操作，则DBI单元DBI和错误校验单元CRC两者根据相应于MRS命令MRS_1的选择信息SEL被使能，并且半导体器件以数据倒置模式和错误校验模式两者工作。如果半导体器件执行读操作，只有则DBI单元DBI根据相应于MRS命令MRS_1的选择信息SEL被使能，并且半导体器件仅仅以数据总线倒置模式工作。
在图65的表中，“DBI”表示第一焊点P11或P12的用途被定义为数据总线倒置，“CRC”表示第一焊点P11或P12的用途被定义为错误校验，“DM”表示第一焊点P11或P12的用途被定义为数据屏蔽，并且“X”表示不定义第一焊点P11或P12的用途。
图66是根据本发明构思的实施例的包括在半导体器件6600中的DBI单元DBI的框图。为了方便解释，图66示出了半导体器件6600包括第一焊点P1、多个第二焊点P2、DBI单元DBI和存储单元阵列6670，但是根据本发明构思的半导体器件不局限于此。这里，对半导体器件6600的描述将集中在DBI单元DBI的结构。
DBI单元DBI可以包括多个倒置单元6630_1、6630_2，...，6630_n和比较器6610。根据数据倒置标志INV_FLAG，多个倒置单元6630_1、6630_2，...，6630_n可以分别倒置数据D1、D2，...，Dn，或者可以不倒置数据D1、D2，...，Dn。在半导体器件6600执行读操作时，比较器6610可以相互比较从存储单元阵列6670读出的多个数据，并且可以产生或者不产生数据倒置标志INV_FLAG。如果比较器6610产生数据倒置标志INV_FLAG，则比较器6610可以将其输出到第一焊点P1和多个倒置单元6630_1、6630_2，...，6630_n。
例如，如果数据D1、D2，...，直到Dn将被写入，则当接收到数据倒置标志INV_FLAG时多个倒置单元6630_1、6630_2，...，直到6630_n根据该数据倒置标志INV_FLAG分别倒置并输出数据D1、D2，...，直到Dn。在这种情况下，如果未接收到数据倒置标志INV_FLAG，则多个倒置单元6630_1、6630_2，...，直到6630_n不数据D1、D2，...，直到Dn，并分别直接输出数据D1、D2，...，直到Dn。
例如，如果从存储单元阵列6670读出数据D1、D2，...，直到Dn，则比较器6610可以将读出数据D1、D2，...Dn中逻辑为高的比特数与读出数据D1、D2，...，Dn中逻辑为低的比特数进行比较，并且可以产生或不产生数据倒置标志INV_FLAG。根据本发明构思的实施例，当读出数据D1、D2，...，Dn中逻辑为高的比特数大于读出数据D1、D2，...，Dn中逻辑为低的比特数时，比较器6610可以产生数据倒置标志INV_FLAG，并且当读出数据D1、D2，...，Dn中逻辑为高的比特数小于或等于读出数据D1、D2，...，Dn中逻辑为低的比特数时，比较器6610可以不产生数据倒置标志INV_FLAG。如果多个倒置单元6630_1、6630_2，...，6630_n接收到数据倒置标志INV_FLAG，则该多个倒置单元6630_1、6630_2，...，6630_n可以倒置并输出数据D1、D2，...，Dn。如果多个倒置单元6630_1、6630_2，...，6630_n未接收到数据倒置标志INV_FLAG，则该多个倒置单元6630_1、6630_2，...，6630_n可以不倒置数据D1、D2，...，Dn，并直接输出数据D1、D2，...，Dn。
图67是示出根据本发明构思的另一个实施例的、使用图26的存储系统2600执行写操作的方法的流程图。参照图26、图27和图67，如果存储系统2600执行写操作，则存储控制器2610可以根据选择信息SEL产生数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK(操作S6710)。使用存储控制器2610根据选择信息SEL产生数据倒置标志INV_FLAG、错误校验标志ERR_FLAG或屏蔽信号MASK的方法如上面参照图27所述。接下来，存储控制器2610可以将所产生的信号发送到第一焊点P1(操作S6720)。接下来，存储器件100可以根据选择信息SEL以及经由第一焊点P1接收到的信号确定将要写入的数据是否将被倒置、将被错误校验或将被屏蔽(操作S6730)。当半导体器件100执行写操作时数据控制单元150的操作已经在上面参照图1到图5进行了具体描述。
图68是示出根据本发明构思的另一个实施例的、使用图26的存储系统2600执行读操作的方法的流程图。参照图26、图27和图68，如果存储器件100执行读操作，则数据控制单元150可以根据选择信息SEL确定读出数据是否将被倒置或将被错误校验(操作S6810)。例如，当逻辑为‘高’的比特数大于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将被倒置，并且当逻辑为‘高’的比特数小于或等于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将不被倒置。如果在操作S6810中确定读出数据将不被错误校验并且将被倒置(操作S6820)，则数据控制单元150可以产生数据倒置标志INV_FLAG，将该数据倒置标志INV_FLAG经由第一焊点P1发送到存储控制器2610，倒置读出数据，并且将倒置结果经由相应的第二焊点P2发送到存储控制器2610(操作S6830)。如果在操作S6810中确定读出数据将不被倒置并且将被错误校验(操作S6840)，则数据控制单元150可以产生错误校验标志ERR_FLAG，将该错误校验标志ERR_FLAG经由第一焊点P1发送到存储控制器2610，对读出数据执行错误校验，并且将读出数据经由相应的第二焊点P2发送到存储控制器2610(操作S6850)。如果在操作S6810中确定读出数据将既不被倒置也不被错误校验，则数据控制单元150不产生数据倒置标志INV_FLAG和错误校验标志ERR_FLAG中的任何一个，并且经由相应的第二焊点P2将读出数据发送到存储控制器2610(操作S6860)。当存储器件100执行读操作时数据控制单元150的操作已经在上面参照图1到图5进行了具体描述。
图26、图27、图67和图68示出了将数据倒置方案、错误校验方案或数据屏蔽方案应用于存储系统2600或2700的情况，但是本发明构思不受限于此，并且也可以利用一个焊点应用其他各种方案。
图69是示出根据本发明构思的另一个实施例的、使用图29的存储系统2900执行写操作的方法的流程图。参照图28、图29和图69，如果存储系统2900执行写操作，则存储控制器2810可以根据选择信息SEL产生数据倒置标志INV_FLAG或错误校验标志ERR_FLAG(操作S6910)。使用存储控制器2810根据选择信息SEL产生数据倒置标志INV_FLAG或错误校验标志ERR_FLAG的方法如上面参照图29所述。接下来，存储控制器2810可以将所产生的信号发送到第一焊点P1(操作S6920)。接下来，存储器件800可以根据选择信息SEL以及经由第一焊点P1接收到的信号确定将要写入的数据是否将被倒置或将被错误校验(操作S6930)。当半导体器件800执行写操作时数据控制单元750的操作已经在上面参照图8到图12B进行了详细描述。
图70是示出根据本发明构思的另一个实施例的、使用图29的存储系统2900执行读操作的方法的流程图。参照图28、图29和图70，如果存储器件800执行读操作，则数据控制单元750可以根据选择信息SEL确定读出数据是否将被倒置或是否将被错误校验(操作S7010)。例如，当读出数据的逻辑为‘高’的比特数大于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将被倒置，并且当读出数据的逻辑为‘高’的比特数小于或等于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将不被倒置。如果在操作S7010中确定读出数据将不被错误校验并且将被倒置(操作S7020)，则数据控制单元750可以产生数据倒置标志INV_FLAG，将该数据倒置标志INV_FLAG经由第一焊点P1发送到存储控制器2810，倒置读出数据，并且将倒置结果经由相应的第二焊点P2发送到存储控制器2810(操作S7030)。如果在操作S7010中确定读出数据将不被倒置并且将被错误校验(操作S7040)，则数据控制单元750可以产生错误校验标志ERR_FLAG，将该错误校验标志ERR_FLAG经由第一焊点P1发送到存储控制器2810，对读出数据执行错误校验，并且将读出数据经由相应的第二焊点P2发送到存储控制器2810(操作S7050)。如果在操作S7010中确定读出数据将既不被倒置也不被错误校验，则数据控制单元750不产生数据倒置标志INV_FLAG和错误校验标志ERR_FLAG中的任何一个，并且经由相应的第二焊点P2将读出数据发送到存储控制器2810(操作S7060)。当存储器件800执行读操作时数据控制单元750的操作已经在上面参照图8到图12B进行了详细描述。
图28、图29、图69和图70示出了将数据倒置方案或错误校验方案应用于存储系统2800或2900的情况，但是本发明构思不受限于此，并且也可以通过利用一个焊点来应用其他各种方案之一。
图71是示出根据本发明构思的另一个实施例的、使用图30的存储系统3000执行写操作的方法的流程图。参照图28、图30和图71，如果存储系统3000执行写操作，则存储控制器2810可以根据选择信息SEL产生数据倒置标志INV_FLAG或屏蔽信号MASK(操作S7110)。使用存储控制器2810根据选择信息SEL产生数据倒置标志INV_FLAG或屏蔽信号MASK的方法如上面参照图30所述。接下来，存储控制器2810可以将所产生的信号发送到第一焊点P1(操作S7120)。接下来，存储器件1300可以根据选择信息SEL以及经由第一焊点P1接收到的信号确定将要写入的数据是否将被倒置或将被屏蔽(操作S7130)。当半导体器件1300执行写操作时数据控制单元750的操作已经在上面参照图13到图17B进行了具体描述。
图72是示出根据本发明构思的另一个实施例的、使用图39的存储系统3000执行读操作的方法的流程图。参照图28、图30和图72，如果存储器件1300执行读操作，则数据控制单元750可以根据选择信息SEL确定读出数据是否将被倒置(操作S7210)。例如，当读出数据的逻辑为‘高’的比特数大于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将被倒置，并且当读出数据的逻辑为‘高’的比特数小于或等于读出数据的比特总数的半数时，DBI单元DBI可以确定读出数据将不被倒置。如果在操作S7210中确定读出数据将被倒置(操作S7220)，则数据控制单元750可以产生数据倒置标志INV_FLAG，将该数据倒置标志INV_FLAG经由第一焊点P1发送到存储控制器2810，倒置读出数据，并且将倒置结果经由相应的第二焊点P2发送到存储控制器2810(操作S7230)。如果在操作S7220确定读出数据将不被倒置，则数据控制单元750不产生数据倒置标志INV_FLAG，并且将读出数据经由相应的第二焊点P2发送到存储控制器2810(操作S7240)。当存储器件1300执行读操作时数据控制单元750的操作已经在上面参照图13到图17B进行了具体描述。
图28、图30、图71和图72示出了将数据倒置方案或屏蔽方案应用于存储系统2800或3000的情况，但是本发明构思不受限于此，并且也可以通过利用一个焊点来应用其他各种方案之一。
图73是示出根据本发明构思的另一个实施例的、使用图31的存储系统3100执行写操作的方法的流程图。参照图28、图31和图73，如果存储系统3100执行写操作，则存储控制器2810可以根据选择信息SEL产生错误校验标志ERR_FLAG或屏蔽信号MASK(操作S7310)。使用存储控制器2810根据选择信息SEL产生错误校验标志ERR_FLAG或屏蔽信号MASK的方法如上面参照图31所述。接下来，存储控制器2810可以将所产生的信号发送到第一焊点P1(操作S7320)。接下来，存储器件1800可以根据选择信息SEL以及经由第一焊点P1接收到的信号确定将要写入的数据是否将被错误校验或将被屏蔽(操作S7330)。当半导体器件1800执行写操作时数据控制单元750的操作已经在上面参照图18到图22B进行了具体描述。
图74是示出根据本发明构思的另一个实施例的、使用图31的存储系统3100执行读操作的方法的流程图。参照图28、图31和图74，如果存储器件1800执行读操作，则数据控制单元750可以根据选择信息SEL确定读出数据是否将被错误校验(操作S7410)。如果在操作S7410中确定读出数据将被错误校验(操作S7420)，则数据控制单元750产生错误校验标志ERR_FLAG，将错误校验标志ERR_FLAG经由第一焊点P1发送到存储控制器2810，对读出数据执行错误校验，然后将读出数据经由相应的第二焊点P2发送到存储控制器2810(操作S7430)。如果在操作S7410确定读出数据将不被错误校验(操作S7420)，则数据控制单元750不产生错误校验标志ERR_FLAG，并且将读出数据经由相应的第二焊点P2发送到存储控制器2810(操作S7460)。当存储器件1800执行读操作时数据控制单元750的操作已经在上面参照图18到图22B进行了具体描述。
图28、图31、图73和图74示出了将错误校验方案或屏蔽方案应用于存储系统2800和3100的情况，但是本发明构思不受限于此，并且也可以利用一个焊点应用其他各种方案。
已经参照本发明构思的示范性实施例具体示出和描述了本发明构思。本公开中使用的特定术语并非为了限制本发明构思的范围，而是仅仅为了更好的理解本发明构思。对于本领域普通技术人员而言将是显而易见的是，上述示范性实施例旨在覆盖落在本发明构思范围内的所有修改、等效物和替换。
例如，尽管上述实施例中的数据控制单元被被配置为执行诸如数据总线倒置、错误校验与/和数据屏蔽的处理功能，但本发明不局限于这些处理功能。例如，数据控制单元的实施例可以包括或针对其他处理功能电路。举一个例子，TDQS处理电路可以包括在数据控制单元中。众所周知，TDQS代表终结数据选通(termination data strobe)，并且对于使用基于x4和x8两者的DIMM的系统而言，TDQS功能帮助简化的存储控制器设计。基于x8的DIMM通常对于每个8比特字节仅仅需要一个DQ选通对(DQS/DQS#)，而基于x4的DIMM对于每个4比特的半字节需要一个DQS对(总共四条选通线)。当在同一系统中混合了这两种不同的DIMM配置时，DQS线的负荷有所不同。这些负荷差异可能导致信号完整性问题。已知地，TDQS功能减少了这种系统中的信号完整性问题。就象其他处理功能那样，TDQS电路可以通过MRS命令来使能和禁止，并且在读和写操作期间进一步的输入或输出可以在与处理功能相关联的管脚上提供。因此，将会理解，可以做出形式和细节方面的各种变化而不偏离权利要求的精神和范围。

Claims (67)

1.一种半导体器件，包括：
数据控制单元，其被配置为选择性地处理用于写入存储器的数据，该数据控制单元被配置为在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括至少三个处理功能。
2.如权利要求1所述的器件，其中，所述的一组处理功能包括第一功能、总线倒置功能以及数据屏蔽功能。
3.如权利要求2所述的器件，其中，所述第一功能是错误校验功能。
4.如权利要求1所述的器件，还包括：
与所述的一组处理功能相关联的管脚；并且其中，
所述数据控制单元被配置为根据在该管脚上接收的信号选择性地执行所使能的处理功能。
5.如权利要求4所述的器件，其中，
所述一组处理功能包括第一功能、总线倒置功能和数据屏蔽功能；
所述数据控制单元包括：
第一电路，其被配置为接收用于写入的数据，并且被配置为如果被第一控制信号使能，则根据通过所述管脚接收的信号对用于写入的数据选择性地执行第一功能；
数据总线倒置电路，其被配置为接收用于写入的数据，并且被配置为如果被第二控制信号使能，则根据通过所述管脚接收的信号选择性地倒置用于写入的数据；
数据屏蔽电路，其被配置为接收用于写入的数据，并且被配置为如果被第三控制信号使能，则根据通过所述管脚接收的信号选择性地屏蔽用于写入的数据；以及
控制信号生成电路，其被配置为根据所述模式寄存器命令产生所述第一控制信号、第二控制信号和第三控制信号。
6.如权利要求5所述的器件，其中，所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据，并且被配置为将所缓冲的数据提供给所述第一电路、数据总线倒置电路和数据屏蔽电路；以及
至少一个驱动器，该驱动器被配置为将从所述第一电路、数据总线倒置电路和数据屏蔽电路之一接收的用于写入的数据写入存储器。
7.如权利要求5所述的器件，其中，所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据；以及
至少一个驱动器，该驱动器被配置为从缓冲器接收的用于写入的数据，并且被配置为将用于写入的数据提供给所述第一电路、数据总线倒置电路和数据屏蔽电路之一。
8.如权利要求4所述的器件，其中，
所述一组处理功能包括第一功能、总线倒置功能和数据屏蔽功能；
所述数据控制单元包括：
第一电路，其被配置为接收用于写入的数据，并且被配置为根据第一控制信号对用于写入的数据选择性地执行第一功能；
数据总线倒置电路，其被配置为接收用于写入的数据，并且被配置为根据第二控制信号选择性地倒置用于写入的数据；
数据屏蔽电路，其被配置为接收用于写入的数据，并且被配置为根据第三控制信号选择性地屏蔽用于写入的数据；以及
控制信号生成电路，其被配置为根据模式寄存器命令和通过所述管脚接收的信号生成所述第一控制信号、第二控制信号和第三控制信号。
9.如权利要求8所述的器件，其中所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据，并且被配置为将所缓冲的数据提供给所述第一电路、数据总线倒置电路和数据屏蔽电路；以及
至少一个驱动器，该驱动器被配置为将从所述第一电路、数据总线倒置电路和数据屏蔽电路之一接收的用于写入的数据写入所述存储器。
10.如权利要求8所述的器件，其中所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据；以及
至少一个驱动器，该驱动器被配置为接收从所述缓冲器接收的用于写入的数据，并且被配置为将用于写入的数据提供给所述第一电路、数据总线倒置电路和数据屏蔽电路之一，到存储器中。
11.如权利要求1所述的器件，其中，所述数据控制单元被配置为根据模式寄存器命令禁止所述一组处理功能中的所有数据处理功能，所述一组处理功能包括数据总线倒置功能和数据屏蔽功能。
12.如权利要求1所述的器件，还包括：
与所述一组处理功能相关联的第一管脚和第二管脚；并且其中，
所述数据控制单元被配置为根据在所述第一管脚和第二管脚上接收的信号，选择性地使能所述处理功能中的一个或多个，并且选择性地执行所使能的处理功能中的一个或多个。
13.如权利要求1所述的器件，其中，所述数据控制单元被配置为根据在所述第一管脚和第二管脚上接收的信号并行执行两个所使能的处理功能。
14.如权利要求1所述的器件，其中，所述数据控制单元被配置为根据在所述第一管脚和第二管脚上接收的信号顺序地执行两个所使能的处理功能。
15.如权利要求1所述的器件，还包括：
存储器，该存储器包括存储单元的阵列。
16.一种半导体器件，包括：
数据控制单元，其被配置为处理从存储器读出的数据，该数据控制单元被配置为在读操作期间根据模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括至少两个处理功能。
17.如权利要求16所述的器件，其中，所述的一组处理功能包括第一功能和总线倒置功能。
18.如权利要求17所述的器件，其中，所述第一功能是错误校验功能。
19.如权利要求16所述的器件，还包括：
与所述的一组处理功能相关联的管脚；并且其中，
所述数据控制单元被配置为根据对所使能的处理功能的执行在所述管脚上选择性地输出信号。
20.如权利要求19所述的器件，其中，
所述的一组处理功能包括第一功能和总线倒置功能；
所述数据控制单元包括：
第一电路，其被配置为如果被第一控制信号使能则对读出数据执行第一功能，并且被配置为如果被使能则在所述管脚上输出第一信号；
数据总线倒置电路，其被配置为如果被第二控制信号使能则选择性地倒置读出数据，并且被配置为如果被使能则在所述管脚上输出第二信号；以及
控制信号生成电路，其被配置为根据模式寄存器命令产生所述第一控制信号和第二控制信号。
21.如权利要求20所述的器件，其中所述数据控制单元还包括：
至少一个感测放大器，该感测放大器被配置为感测读出数据，并将读出数据提供给所述第一电路和数据总线倒置电路；以及
缓冲器，其被配置为缓冲来自所述第一电路和数据总线倒置电路的输出。
22.如权利要求20所述的器件，其中所述数据控制单元还包括：
至少一个感测放大器，该感测放大器被配置为感测来自所述第一电路和数据总线倒置电路的输出；以及
缓冲器，其被配置为缓冲来自所述感测放大器的输出。
23.如权利要求19所述的器件，其中，
所述的一组处理功能包括第一功能和总线倒置功能；
所述数据控制单元包括：
第一电路，其被配置为如果被第一控制信号使能则对读出数据选择性地执行第一功能，并且被配置为如果被使能则输出第一信号；
数据总线倒置电路，其被配置为如果被第二控制信号使能则选择性地倒置读出数据，并且被配置为如果被使能则输出第二信号；以及
控制信号生成电路，其被配置为根据模式寄存器命令产生所述第一控制信号和第二控制信号，并且被配置为在所述管脚上输出所述第一信号和第二信号之一。
24.如权利要求23所述的器件，其中所述数据控制单元还包括：
至少一个感测放大器，该感测放大器被配置为感测读出数据，并将读出数据提供给所述第一电路和数据总线倒置电路；以及
缓冲器，其被配置为缓冲来自所述第一电路和数据总线倒置电路的输出。
25.如权利要求23所述的器件，其中所述数据控制单元还包括：
至少一个感测放大器，该感测放大器被配置为感测来自所述第一电路和数据总线倒置电路的输出；以及
缓冲器，其被配置为缓冲来自所述感测放大器的输出。
26.如权利要求16所述的器件，其中，所述数据控制单元被配置为根据模式寄存器命令禁止所述一组处理功能中的所有数据处理功能，所述的一组处理功能包括第一功能和数据总线倒置功能。
27.如权利要求16所述的器件，还包括：
与所述一组功能相关联的第一管脚和第二管脚；并且其中，
所述数据控制单元被配置为，选择性地使能所述处理功能中的一个或多个，并且根据对所使能的处理功能的执行在所述第一管脚和第二管脚上选择性地输出信号。
28.如权利要求16所述的器件，其中，所述数据控制单元被配置为并行执行所使能的处理功能中的两个处理功能，并分别在所述第一管脚和第二管脚上输出信号。
29.如权利要求16所述的器件，其中，所述数据控制单元被配置为顺序地执行所使能的处理功能中的两个处理功能，并分别在所述第一管脚和第二管脚上输出信号。
30.如权利要求16所述的器件，还包括：
该存储器，该存储器包括存储单元的阵列。
31.一种半导体器件，包括：
数据控制单元，其被配置为选择性地处理用于写入存储器的数据，并且被配置为选择性地处理从该存储器读出的数据，该数据控制单元被配置为在写操作期间根据第一模式寄存器命令使能第一组处理功能中的处理功能，该数据控制单元被配置为在读操作期间根据第二模式寄存器命令使能第二组处理功能中的处理功能，所述第一组处理功能包括第一功能、数据总线倒置功能和数据屏蔽功能，所述第二组处理功能包括所述第一功能和所述数据总线倒置功能；以及
与所述第一功能、所述数据总线倒置功能和所述数据屏蔽功能相关联的管脚。
32.如权利要求31所述的器件，其中，
所述数据控制单元被配置为在写操作期间根据通过所述管脚接收的信号执行所使能的处理功能；并且
所述数据控制单元被配置为在读操作期间根据是否执行了所使能的处理功能在所述管脚上输出信号。
33.如权利要求31所述的半导体器件，其中，所述第一模式寄存器命令和第二模式寄存器命令是单个模式寄存器命令。
34.一种半导体器件，包括：
专用管脚，其被配置为支持由数据控制单元针对存储器写操作选择性地执行的一组处理功能，所述的一组处理功能包括第一功能、数据总线倒置功能和数据屏蔽功能。
35.如权利要求34所述的器件，还包括：
所述数据控制单元，该数据控制单元被配置为根据模式寄存器命令使能从所述一组处理功能中选择的处理功能。
36.如权利要求34所述的器件，其中，所述数据控制单元被配置为根据通过所述专用管脚接收的信号执行所使能的处理功能。
37.如权利要求34所述的器件，还包括：
所述数据控制单元，该数据控制单元被配置为根据通过所述专用管脚接收的信号执行从所述一组处理功能中选择的处理功能。
38.一种半导体器件，包括：
专用管脚，其被配置为支持由数据控制单元针对存储器读操作选择性地执行的一组处理功能，所述一组处理功能包括第一功能和数据总线倒置功能。
39.如权利要求38所述的器件，还包括：
所述数据控制单元，该数据控制单元被配置为根据模式寄存器命令使能从所述一组处理功能中选择的处理功能。
40.如权利要求38所述的器件，其中，所述数据控制单元被配置为根据是否执行了所使能的处理功能而在所述专用管脚上输出信号。
41.一种半导体器件，包括：
专用管脚，其被配置为支持由数据控制单元针对存储器读操作和存储器写操作选择性地执行的一组处理功能，所述一组处理功能包括第一功能、数据总线倒置功能和数据屏蔽功能。
42.如权利要求41所述的器件，还包括：
所述数据控制单元，该数据控制单元被配置为根据模式寄存器命令使能从所述的一组处理功能中选择的处理功能。
43.如权利要求41所述的器件，其中，所述数据控制单元被配置为在写操作期间根据通过所述专用管脚接收的信号执行所使能的处理功能。
44.如权利要求41所述的器件，还包括：
所述数据控制单元，该数据控制单元被配置为在写操作期间根据通过所述专用管脚接收的信号执行从所述一组处理功能中选择的处理功能。
45.如权利要求41所述的器件，其中，所述数据控制单元被配置为在读操作期间根据是否执行了所使能的处理功能而在所述专用管脚上输出信号。
46.一种半导体器件，包括：
与一组数据处理功能相关联的管脚；
数据控制单元，其被配置为在对存储器的写操作期间根据通过该管脚接收的信号选择性地使能所述一组处理功能中的处理功能，并且该数据处理单元被配置为根据通过该管脚接收的信号选择性地执行所使能的处理功能。
47.如权利要求46所述的器件，其中，所述的一组处理功能包括第一功能和总线倒置功能。
48.如权利要求46所述的器件，其中，
所述的一组处理功能包括第一功能和总线倒置功能；
所述数据控制单元包括：
第一电路，其被配置为根据第一控制信号对所接收的数据选择性地执行所述第一功能；
数据总线倒置电路，其被配置为根据第二控制信号选择性地倒置接收的数据；以及
控制信号生成电路，其被配置为根据通过所述管脚接收的信号产生所述第一控制信号和第二控制信号。
49.如权利要求46所述的器件，其中，所述数据控制单元被配置为根据通过所述管脚接收的信号禁止所述一组处理功能中的所有数据处理功能。
50.如权利要求48所述的器件，其中所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据，并且被配置为将所缓冲的数据提供给所述第一电路和数据总线倒置电路；以及
至少一个驱动器，该驱动器被配置为将从所述第一电路和数据总线倒置电路之一接收的用于写入的数据写入存储器。
51.如权利要求48所述的器件，其中所述数据控制单元还包括：
缓冲器，其被配置为缓冲用于写入的数据；以及
至少一个驱动器，该驱动器被配置为接收从所述缓冲器接收的用于写入的数据，并且被配置为将该用于写入的数据提供给所述第一电路和数据总线倒置电路之一。
52.如权利要求46所述的器件，还包括：
所述存储器，该存储器包括存储单元的阵列。
53.一种半导体器件，包括：
数据控制单元，其被配置为处理用于写入存储器的数据，并且被配置为在写操作期间根据模式寄存器命令禁止一组处理功能中的所有处理功能，所述一组处理功能包括数据总线倒置功能和数据屏蔽功能。
54.一种半导体器件，包括：
数据控制单元，其被配置为处理用于写入存储器的数据，该数据控制单元被配置为在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括错误校验功能。
55.一种存储系统，包括：
存储器件，该存储器件包括：
与一组数据处理功能相关联的管脚；
数据控制单元，其被配置为选择性地处理用于写入存储器的数据，该数据控制单元被配置为在写操作期间根据第一模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括至少三个处理功能，并且该数据控制单元被配置为根据在所述管脚上接收的操作信号选择性地执行所使能的处理功能；以及
存储控制器，其被配置为产生所述操作信号，并将该操作信号输出到所述管脚。
56.如权利要求55所述的存储系统，其中，所述存储控制器包括一个或多个数据处理单元，其被配置为产生所述操作信号。
57.如权利要求55所述的存储系统，其中，所述存储控制器包括使能控制单元，其被配置为根据第二模式寄存器命令使能所述数据处理单元之一。
58.如权利要求55所述的存储系统，其中，所述数据处理单元被配置为执行与所述一组处理功能相同的功能。
59.如权利要求58所述的存储系统，其中，所述的一组处理功能包括第一功能、数据总线倒置功能以及数据屏蔽功能。
60.一种存储控制器，包括：
数据控制单元，其被配置为选择性地处理用于写入存储器的数据，该数据控制单元被配置为在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括至少三个处理功能，并且该数据控制单元被配置为根据所使能的处理功能输出操作信号。
61.如权利要求60所述的存储控制器，其中，所述数据控制单元包括一个或多个数据处理单元，该数据处理单元被配置为执行所述处理功能并输出操作信号。
62.如权利要求60所述的存储控制器，其中，所述存储控制器包括使能控制单元，其被配置为根据模式寄存器命令使能所述数据处理单元之一。
63.如权利要求60所述的存储控制器，其中，所述一组处理功能包括第一功能、数据总线倒置功能以及数据屏蔽功能。
64.如权利要求60所述的存储控制器，其中，将从所述的一组处理功能中的任何处理功能产生的操作信号都提供给半导体器件的同一管脚。
65.一种在半导体器件中选择性地处理数据的方法，包括：
在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，所述的一组处理功能包括至少三个处理功能；
在与所述一组处理功能相关联的管脚上接收信号；
根据接收的信号选择性地执行所使能的处理功能。
66.如权利要求65所述的方法，其中，所述的一组处理功能包括第一功能、总线倒置功能以及数据屏蔽功能。
67.如权利要求66所述的方法，其中，所述第一处理功能是错误校验功能。
CN201010621114XA 2009-12-22 2010-12-22 半导体器件、关联的控制器、包括其的系统以及操作方法 Pending CN102142270A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020090129137A KR101688050B1 (ko) 2009-12-22 2009-12-22 반도체 장치 및 반도체 장치의 리드 또는 라이트 동작 수행 방법
KR129137/09 2009-12-22
US30225410P 2010-02-08 2010-02-08
US61/302,254 2010-02-08
US36996810P 2010-08-02 2010-08-02
US61/369,968 2010-08-02
US12/946,334 2010-11-15
US12/946,334 US8832391B2 (en) 2009-12-22 2010-11-15 Semiconductor device, controller associated therewith, system including the same, and methods of operation

Publications (1)

Publication Number Publication Date
CN102142270A true CN102142270A (zh) 2011-08-03

Family

ID=44152753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621114XA Pending CN102142270A (zh) 2009-12-22 2010-12-22 半导体器件、关联的控制器、包括其的系统以及操作方法

Country Status (6)

Country Link
US (1) US8832391B2 (zh)
JP (1) JP2011134435A (zh)
KR (1) KR101688050B1 (zh)
CN (1) CN102142270A (zh)
DE (1) DE102010061080A1 (zh)
TW (1) TW201145295A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295616A (zh) * 2012-02-28 2013-09-11 三星电子株式会社 半导体存储器件
CN104681071A (zh) * 2013-11-29 2015-06-03 爱思开海力士有限公司 半导体存储器件和及其i/o控制电路
CN105190585A (zh) * 2013-03-15 2015-12-23 高通股份有限公司 基于操作速度的数据总线反相(dbi)编码
CN108847269A (zh) * 2017-04-18 2018-11-20 爱思开海力士有限公司 存储系统及其操作方法
CN109473135A (zh) * 2017-09-08 2019-03-15 爱思开海力士有限公司 数据控制电路以及包括其的半导体存储装置和半导体系统

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880567B (zh) * 2011-07-11 2016-02-10 澜起科技（上海）有限公司 数据读写系统
US8495437B2 (en) 2011-09-06 2013-07-23 Samsung Electronics Co., Ltd. Semiconductor memory device
US8726139B2 (en) * 2011-12-14 2014-05-13 Advanced Micro Devices, Inc. Unified data masking, data poisoning, and data bus inversion signaling
US9275692B2 (en) * 2012-02-28 2016-03-01 Micron Technology, Inc. Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input
KR20130139633A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 집적회로 칩 및 메모리 장치
KR20140032787A (ko) * 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
WO2014193574A1 (en) * 2013-05-13 2014-12-04 Rambus Inc. Buffer circuit with data bit inversion
KR20150050834A (ko) 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 시스템
KR101558687B1 (ko) 2013-12-10 2015-10-08 현대자동차주식회사 직렬 통신 테스트 장치, 시스템 및 방법
US9183904B2 (en) * 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9213491B2 (en) * 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
KR102398541B1 (ko) * 2015-09-17 2022-05-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180020006A (ko) 2016-08-17 2018-02-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10606689B2 (en) 2017-04-18 2020-03-31 SK Hynix Inc. Memory system and operating method thereof
US11036578B2 (en) * 2018-04-12 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
KR102538703B1 (ko) * 2018-05-02 2023-06-01 에스케이하이닉스 주식회사 모드레지스터제어회로를 포함하는 반도체시스템
JP6994649B2 (ja) 2019-07-09 2022-01-14 パナソニックＩｐマネジメント株式会社 半導体メモリデバイス、エラー通知方法
JP2021043909A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム、コントローラおよびデータ転送方法
KR20210149543A (ko) * 2020-06-02 2021-12-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US11625188B2 (en) 2020-06-23 2023-04-11 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cells and a controller to detect fail cells, and electronic device including the same
US11756592B2 (en) 2020-09-29 2023-09-12 Samsung Electronics Co., Ltd. Memory device supporting DBI interface and operating method of memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722078A (zh) * 2004-05-08 2006-01-18 三星电子株式会社 存储器装置及其相关的存储器模块、存储器控制器和方法
US7139852B2 (en) * 2002-02-21 2006-11-21 Micron Technology, Inc. Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing
CN101387686A (zh) * 2008-10-22 2009-03-18 炬力集成电路设计有限公司 一种使片上系统进入测试模式的装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583500A (en) 1993-02-10 1996-12-10 Ricoh Corporation Method and apparatus for parallel encoding and decoding of data
KR100389928B1 (ko) 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
US7369445B2 (en) 2001-07-20 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating memory systems including memory devices set to different operating modes and related systems
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
KR101020217B1 (ko) 2008-06-12 2011-03-08 최종선 앵커를 이용한 암석 축조구조물 및 그 시공방법
US7948817B2 (en) * 2009-02-27 2011-05-24 International Business Machines Corporation Advanced memory device having reduced power and improved performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139852B2 (en) * 2002-02-21 2006-11-21 Micron Technology, Inc. Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing
CN1722078A (zh) * 2004-05-08 2006-01-18 三星电子株式会社 存储器装置及其相关的存储器模块、存储器控制器和方法
CN101387686A (zh) * 2008-10-22 2009-03-18 炬力集成电路设计有限公司 一种使片上系统进入测试模式的装置及方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993684A (zh) * 2012-02-28 2018-05-04 三星电子株式会社 半导体存储器件
CN107993684B (zh) * 2012-02-28 2021-07-13 三星电子株式会社 半导体存储器件
CN103295616B (zh) * 2012-02-28 2018-01-02 三星电子株式会社 半导体存储器件
CN103295616A (zh) * 2012-02-28 2013-09-11 三星电子株式会社 半导体存储器件
CN105190585A (zh) * 2013-03-15 2015-12-23 高通股份有限公司 基于操作速度的数据总线反相(dbi)编码
US9798693B2 (en) 2013-03-15 2017-10-24 Qualcomm Incorporated Data bus inversion (DBI) encoding based on the speed of operation
CN105190585B (zh) * 2013-03-15 2018-04-13 高通股份有限公司 基于操作速度的数据总线反相(dbi)编码
CN104681071B (zh) * 2013-11-29 2018-07-10 爱思开海力士有限公司 半导体存储器件及其i/o控制电路
US9916879B2 (en) 2013-11-29 2018-03-13 SK Hynix Inc. Semiconductor memory device and I/O control circuit therefor
CN104681071A (zh) * 2013-11-29 2015-06-03 爱思开海力士有限公司 半导体存储器件和及其i/o控制电路
CN108847269A (zh) * 2017-04-18 2018-11-20 爱思开海力士有限公司 存储系统及其操作方法
US11200111B2 (en) 2017-04-18 2021-12-14 SK Hynix Inc. Memory system and operating method thereof
US11216331B2 (en) 2017-04-18 2022-01-04 SK Hynix Inc. Memory system and operating method thereof
US11221909B2 (en) 2017-04-18 2022-01-11 SK Hynix Inc. Memory system and operating method thereof
CN108847269B (zh) * 2017-04-18 2022-05-31 爱思开海力士有限公司 存储系统及其操作方法
CN109473135A (zh) * 2017-09-08 2019-03-15 爱思开海力士有限公司 数据控制电路以及包括其的半导体存储装置和半导体系统
CN109473135B (zh) * 2017-09-08 2022-12-13 爱思开海力士有限公司 数据控制电路以及包括其的半导体存储装置和半导体系统

Also Published As

Publication number Publication date
KR101688050B1 (ko) 2016-12-21
US8832391B2 (en) 2014-09-09
JP2011134435A (ja) 2011-07-07
US20110153939A1 (en) 2011-06-23
DE102010061080A1 (de) 2014-05-08
TW201145295A (en) 2011-12-16
KR20110072279A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102142270A (zh) 半导体器件、关联的控制器、包括其的系统以及操作方法
US11239960B2 (en) Characterization of in-chip error correction circuits and related semiconductor memory devices/memory systems
US9953702B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
CN113010346B (zh) 错误检测码生成电路以及包括其的存储器控制器
US8645790B2 (en) Data processing device and method using error detection code, method of compensating for data skew, and semiconductor device having the data processing device
KR20180019791A (ko) 반도체장치 및 반도체시스템
CN111090538A (zh) 存储器模块及操作包括该存储器模块的存储器系统的方法
US10579472B2 (en) Semiconductor devices
KR20200079134A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
US10419025B2 (en) Semiconductor device
US11461167B2 (en) Semiconductor devices
US10261860B2 (en) Semiconductor systems
US10552277B2 (en) Electronic devices
US10867640B2 (en) Data buffer and memory device having the same
CN112416647A (zh) 半导体装置
US20170235634A1 (en) Semiconductor devices and semiconductor systems including the same
US11048602B2 (en) Electronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110803