CN102135734B

CN102135734B - 光阻去除方法

Info

Publication number: CN102135734B
Application number: CN 201010102456
Authority: CN
Inventors: 尹晓明; 孙武; 张海洋; 黄怡
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-01-27
Filing date: 2010-01-27
Publication date: 2013-09-04
Anticipated expiration: 2030-01-27
Also published as: CN102135734A

Abstract

本发明公开了一种用于在半导体结构中去除光阻的方法，所述半导体结构至少包括：由低k材料和/或超低k材料构成的介电层，在所述介电层上方形成的光阻层，以及蚀刻至所述介电层中的沟槽，所述方法包括：利用等离子体方法以第一压强去除所述半导体结构中的光阻层的一部分；以及利用所述等离子体方法以高于所述第一压强的第二压强去除所述半导体结构中的剩余光阻层。本发明还提供了通过上述方法获得的半导体结构、半导体器件，以及包含这样的半导体器件的电子设备。利用本发明的光阻去除方法，可以获得理想的沟槽轮廓，避免出现缺陷结构形态，并且减小对低k/超低k材料构成的介电层的损害，从而改善形成的半导体结构的性能。

Description

光阻去除方法

技术领域

本发明涉及半导体制造后道工艺中的光阻去除技术，尤其涉及干法去除光阻的方法。

背景技术

在半导体器件制造工艺中，利用光刻过程将印在光掩膜上的图形结构转移到衬底的表面上。在光刻过程中，首先将光阻(photo resist)，又称光刻胶旋转涂布在衬底上，然后对光阻进行软烘干，使之成为固态薄膜。接着，对涂布有光阻的晶片进行光刻和显影，于是在光阻中形成期望的三维图形。基于该三维图形，可以对衬底进行蚀刻，使得光阻上的图像深入到衬底中。根据衬底和工艺的不同，该刻蚀过程可以是湿蚀刻或是诸如离子注入的干蚀刻。在完成衬底蚀刻之后，已经不再需要光阻作保护层，可以将其除去，称为去胶。去胶过程分为湿法去胶和干法去胶，其中湿法去胶又分有机溶剂去胶和无机溶剂去胶。有机溶剂去胶，主要是使光阻溶于有机溶剂而除去；无机溶剂去胶则是利用光阻本身也是有机物的特点，通过一些无机溶剂，将光阻中的碳元素氧化为二氧化碳而将其除去。干法去胶，则是用等离子体将光阻剥除。传统地，干法清洗去胶主要是利用氧在等离子体中产生的活性氧与光阻发生反应生成二氧化碳和水，以达到去除光阻的目的。它能对高温烘烤过的胶、显影后的底胶以及铝电极和大剂量离子注入过的胶进行清洗。目前，普遍采用的干法清洗光阻工艺都是在真空室里利用低气压氧等离子体来进行清洗。

另一方面，随着半导体器件尺寸不断收缩，互连结构越来越窄，使得互连电阻越来越高。铜借助其优异的导电性，已经成为集成电路技术领域中互连集成技术的解决方案之一，铜互连技术已广泛应用于90nm及65nm节点的工艺中。

在铜互连工艺中，已经发现，降低用于隔离金属连线层的中间绝缘层(IMD)的介电常数(k)，可以有效地降低金属连线之间可能发生的相互作用或串扰，并能够有效降低互连的电阻电容(RC)延迟。因此，在90nm、65nm甚至45nm设计规则的应用中，低k材料和超低k材料现在已越来越广泛地应用于Cu互连工艺中作为隔离金属铜的中间绝缘层。

Cu互连中低k材料和超低k材料的使用对光阻的去除提出了新的要求。首先，如果低k材料被暴露在氧离子环境中，材料中的碳原子将被逐渐耗尽，因此介电常数K值会升高。其次，为了获得超低k值，通常采用的是多孔材料。然而，多孔性使得材料的机械强度更低，更容易受到破坏。针对低k材料和超低k材料的特点，已经提出使用基于二氧化碳CO2的光阻去除方法，取代传统的氧气去除过程，由此降低对低k材料的损害。然而，CO2光阻去除方法的应用并不能完全解决低k材料受损的问题。在光阻去除之后，仍然可以看到多种有缺陷的沟槽轮廓，包括顶部呈现圆形、弯曲、微沟槽等等。对于超低k材料来说，最终获得的沟槽轮廓不是由沟槽蚀刻步骤决定的，而是由光阻去除过程决定的。

图1示出现有技术中光阻去除前后获得的沟槽轮廓的对比。图1A示出在低k材料中进行沟槽蚀刻之后获得的形貌。根据本领域中常规的蚀刻过程，在低k材料上面涂布有光阻，其间还可能有附加的钝化保护层。该钝化保护层材料可以选择为TEOS，成分主要是二氧化硅，是用Si(OC₂H₅)₄为主要原料反应生成的。利用光阻图案，通过例如离子蚀刻方法对下层的低k材料进行蚀刻，从而获得图1A所示的沟槽轮廓。从图1A中可以看到，此时的沟槽外型是比较理想的，顶部没有出现明显的弯曲或圆形，侧壁也相对竖直。

图1B示出利用CO2在低压下进行光阻去除之后获得的沟槽轮廓。所述低压例如是40mT(1T＝133.32Pa)以下的压强。由于较低的压强可以使得等离子具有较高的向下冲击能量，因此，低压的向下“准直”轰击使得顶部的TEOS迅速被消耗掉，最终使得槽脊顶部呈现圆形或弯曲。

图1C示出利用CO2在高压下进行光阻去除之后获得的沟槽轮廓。所述高压例如是40mT以上的压强。由于较高的压强使得等离子更加倾向于各项同性，因此，高压等离子会对图1A中材料的各个方向都进行辐射，其中横向辐射(与沟槽蚀刻方向垂直的方向上的辐射)会对沟槽侧壁的低k材料造成明显的损坏，使得沟槽脊呈现出明显的“回拉”(pull-back)现象。此外，由于高压下纵向辐射相对不足，使得TEOS残留在表面，在每个槽脊上呈现一个盖帽的形状。

很明显，以上方式进行光阻去除所获得的沟槽外型都不够理想。在沟槽形貌有缺陷的情况下，半导体器件的互连性能和参数势必受到不利影响。鉴于上述问题，需要提供一种改进的光阻去除方法，这种方法能够在低k材料和超低k材料作为IMD层的情况下，减少光阻去除过程对IMD层的损坏，确保产生理想的沟槽外型，从而保证器件的互连性能。

发明内容

在本发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了在低k材料和超低k材料作为IMD层的情况下，减少光阻去除过程对IMD层的损害，产生理想的沟槽外型，本发明提供了一种用于在半导体结构中去除光阻的方法，所述半导体结构至少包括：由低k材料和/或超低k材料构成的介电层，在所述介电层上方形成的光阻层，以及蚀刻至所述介电层中的沟槽，所述方法包括：利用等离子体方法以第一压强去除所述半导体结构中的光阻层的一部分；以及利用所述等离子体方法以高于所述第一压强的第二压强去除所述半导体结构中的剩余光阻层。本发明还提供了通过上述方法获得的半导体结构、半导体器件，以及包含这样的半导体器件的电子设备。

利用本发明的两阶段的光阻去除方法，可以获得理想的沟槽轮廓，避免出现顶部弯曲、侧壁“回拉”等缺陷形态，并且减小对低k/超低k材料构成的介电层的损害，从而改善形成的半导体结构的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1A示出在低k材料中进行沟槽蚀刻之后获得的形貌；

图1B示出利用CO2在低压下进行光阻去除之后获得的沟槽轮廓；

图1C示出利用CO2在高压下进行光阻去除之后获得的沟槽轮廓；

图2A-2C示出根据本发明实施例的光阻去除方法的示意图；

图3示出根据本发明实施例去除光阻后的沟槽轮廓的SEM图像；以及

图4示出根据本发明实施例的光阻去除方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

图2A-2C示出根据本发明实施例的光阻去除方法的示意图。图2A示出实施光阻去除之前的沟槽轮廓。更具体而言，图2A示出了一种双大马士革结构，该结构包含通孔停止层100、中间介电层101以及光阻层102和103。其中通孔停止层100可以沉积在前一互连层或有源器件层上。中间介电层101可以通过CVD方式沉积在通孔停止层100之上。该中间介电层101由低k材料、超低k材料、或者低k材料以及超低k材料的组合构成，厚度为100-600nm的量级。上述低k材料和超低k材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesquioxane，简称MSQ)、k值为2.8的HOSP^TM(Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为2.65的SiLK^TM(Dow Chemical公司制造的一种低介电常数材料)等等。为了获得图示的双大马士革结构，首先在中间介电层101中形成通孔104，然后例如通过等离子体蚀刻法来蚀刻低k或超低k介电材料101，在其中形成沟槽105。因此，在蚀刻完成之后，在通孔104中会残留有光阻103，在中间介电层上部表面也会有残留有光阻层102。在一种实施例中，在中间介电层101和光阻层102之间还可能选择性地沉积有例如TEOS的钝化保护层。

在蚀刻得到图2A的双大马士革结构、并在光阻去除之前，结构中沟槽的轮廓是比较规则和理想的。基于这样的结构，下面描述本发明的两阶段光阻去除过程。

图2B示出根据本发明实施例的光阻去除过程的第一阶段。在这一阶段中，利用低压等离子去除光阻的一部分。在较低压强下，气体密度较小，使得电子与气体分子碰撞几率减小，从而参与离化的气体分子较少，等离子体密度较小。另一方面，由于离子与分子间碰撞几率较小，使得离子能量较高。因此，在低压情况下，容易获得各向异性的、倾向于向下的“准直”离子辐射。

在这样的低压光阻去除过程中，等离子体的较强的向下辐射使得通孔104中残余的光阻103被快速去除。另一方面，控制低压操作的时间，使得低k/超低k介电层101上部表面的光阻102由于等离子的辐射而被减薄，同时又不会完全消耗掉，由此起到保护槽脊顶部的作用。因此，通过这样的低压等离子光阻去除操作，在双大马士革结构中，通孔中的光阻得到去除，槽脊表面的光阻被减薄，使得槽脊顶部受到保护，避免出现等离子辐射导致的圆形或弯曲顶部的情况。

具体地，在一个具体实施例中，在40mT的压强下进行上述低压操作，其中采用的气体为二氧化碳CO2，其流速为300sccm，施加的功率为27MHz功率150W，2MHz功率100W。低压操作施加的时间为50秒，低于现有技术中仅仅利用低压进行光阻去除所施加的时间。该操作时间满足上述要求，即，使得通孔中的光阻得到去除，表面光阻被减薄而留有剩余。在其他实施例中，根据光阻厚度和其他参数需要来调整低压压强和操作时间，例如使得低压压强为小于40mT的其他值，低压操作时间在40秒到60秒范围内。在此基础上，光阻去除过程进入第二阶段。

图2C示出根据本发明实施例的光阻去除过程的第二阶段。在这一阶段中，利用高压等离子对光阻进行去除。在较高压强下，气体密度较大，使得电子与气体分子碰撞几率增大，从而参与离化的气体分子较多，等离子体密度较大。同时，由于离子与分子间碰撞几率较大，使得离子能量较低。因此，在高压情况下，容易获得各向同性的、朝向各个方向的离子辐射。

在这样的高压光阻去除过程中，进一步去除残余的表面光阻层102。由于通孔中的光阻已经在第一阶段得到去除，同时表面光阻层102已经被减薄，因此高压操作施加的时间不需要很长。由于高压操作时间相比于现有技术中仅仅施加高压的过程得到明显缩短，因此，高压操作对沟槽侧壁的低k/超低k材料的损伤得到降低，“回拉”现象得到改善。另一方面，由于表面光阻层102已经通过低压操作而减薄，因此短时间的高压操作就可以将剩余的光阻完全去除，避免了现有技术中由于槽脊顶部光阻和TEOS清除不彻底而出现的盖帽形状。

具体地，在一个具体实施例中，在100mT的压强下进行上述高压操作，其中采用的气体仍为二氧化碳CO2，其流速为300sccm，施加的功率为27MHz功率400W。高压操作施加的时间为30秒，显著低于现有技术中仅仅利用高压进行操作所需的时间。在其他实施例中，可以根据第一阶段之后剩余光阻的厚度以及其他参数和需要来调整高压压强和操作时间。例如，使得高压压强为大于40mT的其他压强值，例如80mT，120mT，并相应调整操作时间，例如调整为20-40秒，以获得期望的沟槽轮廓。

图3示出根据本发明实施例去除光阻后的沟槽轮廓的SEM图像。对比图3的沟槽图像与图1B和1C示出的现有技术获得的沟槽图像可以看到，通过利用本发明的两阶段的光阻去除过程，获得的沟槽形貌更加规格和理想。在图3的图像中既没有出现图1B示出的槽脊顶部呈现圆形或弯曲的现象，也没有出现图1C示出的明显的“回拉”现象和盖帽形状。因此，可以看到，本发明的光阻去除方法改善了沟槽的轮廓，减小了对低k/超低k材料的损伤和破坏。

图4示出根据本发明实施例的光阻去除方法的流程图。如图4所示，在步骤401，准备半导体结构，其中该结构至少包括：由低k和/或超低k材料构成的介电层，在所述介电层上方形成的光阻层，以及蚀刻至所述介电层中的沟槽。在一种实施方式中，该结构可以是双大马士革结构，其中还包括通孔以及通孔停止层，并且光阻层还部分地位于通孔中。在另一实施方式中，上述结构还包括TEOS钝化层。基于该准备好的半导体结构，在步骤402中，利用等离子体方法以第一压强去除所述半导体结构中的光阻层的一部分。对于双大马士革结构，步骤402将通孔中的光阻清除，并将介电层表面的光阻层减薄。然后，在步骤403中，利用等离子体方法以高于第一压强的第二压强去除所述半导体结构中的光阻层。在一种实施方式中，上述步骤402和403均利用二氧化碳等离子体。

通过利用以上描述的本发明的两阶段光阻去除方法，可以获得较为理想的沟槽形貌。低压操作的施加使得通孔中的光阻得到清除，同时减薄介电层表面的光阻层，保护槽脊顶部受到直接辐射；高压操作的施加进一步清除表面的残余光阻，最终获得规则的沟槽轮廓。在光阻去除过程中，由于低压操作没有直接作用于槽脊顶部，因此槽脊顶部不会呈现弯曲或圆形的不利形状；由于高压操作时间缩短，较小了对沟槽侧壁的损伤，降低了低k损伤。由此获得的沟槽形貌可以较为理想地用于后续的互连工艺的进行，获得较好的器件性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种用于在半导体结构中去除光阻的方法，所述半导体结构为双大马士革结构，所述半导体结构至少包括：由低k材料和/或超低k材料构成的介电层，在所述介电层上方形成的光阻层，以及位于所述介电层中的沟槽和通孔，所述光阻层还部分地位于所述通孔中，所述方法包括：

利用等离子体方法以第一压强去除所述半导体结构中的光阻层的一部分使得所述通孔中的光阻层得到清除，所述等离子体方法使用二氧化碳等离子体，所述第一压强小于或等于40mT，控制所述第一压强下的操作时间为40-60s；以及

利用所述等离子体方法以高于所述第一压强的第二压强去除所述半导体结构中的剩余光阻层，所述第二压强高于40mT，控制所述第二压强下的操作时间为20-40s。

2.如权利要求1所述的方法，其特征在于，所述低k材料和所述超低k材料选自k值为2.5-2.9的硅酸盐化合物、k值为2.2的甲基硅酸盐化合物、k值为2.8的HOSP^TM以及k值为2.65的SiLK^TM。

3.如权利要求1所述的方法，其特征在于，所述以第一压强去除所述半导体结构中的光阻层的一部分的步骤使得所述介电层表面上的光阻层减薄，而没有完全清除。

4.如权利要求3所述的方法，其特征在于，所述以第二压强去除所述半导体结构中的剩余光阻层的步骤使得所述介电层表面上的已减薄的光阻层得到完全清除。

5.一种半导体器件，包含根据权利要求1-4中任一项获得的半导体结构。

6.一种包含如权利要求5所述的半导体器件的集成电路，其中所述集成电路选自动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和射频器件。

7.一种包含如权利要求5所述的半导体器件的电子设备，其中所述电子设备选自个人计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。