CN102132211B - 掩模板用基板、掩模板、光掩模和半导体器件的制造方法 - Google Patents

掩模板用基板、掩模板、光掩模和半导体器件的制造方法 Download PDF

Info

Publication number
CN102132211B
CN102132211B CN2010800024364A CN201080002436A CN102132211B CN 102132211 B CN102132211 B CN 102132211B CN 2010800024364 A CN2010800024364 A CN 2010800024364A CN 201080002436 A CN201080002436 A CN 201080002436A CN 102132211 B CN102132211 B CN 102132211B
Authority
CN
China
Prior art keywords
substrate
shape
mask plate
photomask
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010800024364A
Other languages
English (en)
Other versions
CN102132211A (zh
Inventor
田边胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of CN102132211A publication Critical patent/CN102132211A/zh
Application granted granted Critical
Publication of CN102132211B publication Critical patent/CN102132211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供掩模板用基板、掩模板、光掩模和半导体器件的制造方法。对进行了精密研磨的基板主表面的实测区域内的夹装前主表面形状进行测定，基于基板的夹装前主表面形状和掩模载台(1)的形状，通过模拟得到将从基板制作的光掩模(2)安置于曝光装置时的基板的夹装后主表面形状。选定夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板。对于选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线。根据第1近似曲线算出近似曲面，进行从夹装后主表面形状减除该近似曲面的修正，从而算出修正后主表面形状。选定修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板。

Description

掩模板用基板、掩模板、光掩模和半导体器件的制造方法
技术领域
本发明涉及用于制作在光刻工艺中使用的光掩模的掩模板(maskblank)所使用的掩模板用基板的制造方法。
背景技术
在半导体制造工序的光刻工艺中使用光掩模。随着半导体器件的微细化，对该光刻工艺中的微细化要求也在提高。特别是，为了应对微细化而推进使用ArF曝光光(193nm)的曝光装置的高NA化，并且通过导入液浸曝光技术而进一步推进高NA化。为了应对这种高微细化的要求以及高NA化，要求提高光掩模的平坦度。即，由于图案线宽的微细化，容许转印图案的起因于平坦度的位置偏移的宽度变小，并且随着高NA化，光刻工序中的焦点深度减小，无法忽视掩模基板的特别是形成图案一侧的主表面(以下将该一侧的主表面简称为主表面或基板主表面)的平坦度。
图6表示在曝光装置上夹装光掩模之前(吸附前)和夹装之后(吸附后)的光掩模的基板形状，图6(a)表示吸附前的基板形状，图6(b)表示吸附后的基板形状。如图6(a)所示，基板的4角部分比夹装区域的主表面高度略高，并且朝向中央部逐渐变高。即，在吸附前的基板上示出大致圆形的等高线。在吸附后的基板上，由图6(b)可知，示出大致矩形的等高线。这样，光掩模通过真空夹装在曝光装置的掩模载台上夹装后，由于掩模载台、真空夹装的兼容性，在夹装时可能产生较大的变形。
以往，按照夹装前的光掩模的平坦度进行产品管理，因此即使作为夹装前主表面形状具有较高平坦度的优良产品，也会由于掩模载台、真空夹装的兼容性，而在夹装于曝光装置的掩模载台时产生变形，有可能导致光掩模的平坦度显著恶化。特别是在主表面形状的对称性较低而存在形状扭转倾向的基板上，该倾向尤其显著。因此，需要考虑在将光掩模通过真空夹装而进行夹装时的平坦度。以往提出了一种方案，用于选择在曝光装置的掩模载台上夹装之后的平坦度良好的掩模基板(例如参照专利文献1)。
专利文献1：日本特开2003-50458号公报
发明内容
采用专利文献1的掩模基板的选择方法，比较容易选择夹装后的平坦度为规定值以上的掩模基板。但是，随着转印图案的微细化，对夹装后的掩模基板形状要求的平坦度条件也更加严格。例如在152mm正方形尺寸的掩模基板(掩模板用基板)的情况下，132mm的正方形内的区域的平坦度为0.16μm，进一步要求为0.08μm。在采用专利文献1的选择方法对这种平坦度的基板进行选择时，会导致合格品的比率显著降低而成品率恶化的问题。
另一方面，对于在掩模载台上夹装时的光掩模基板变形的课题，在曝光装置的供给侧也进行深入研究、作为其成果，开发出在曝光时能够根据光掩模形状进行高度方向(基板的截面方向)的修正的曝光装置。在光掩模用于这种能够相对于在掩模载台上夹装时的光掩模的形状进行高度方向的修正的曝光装置的情况下，与现有的掩模板用基板的选定基准相比具有缓和的余地。只要能够缓和选定基准就能够提高掩模板用基板的成品率。需要选定与这种具有修正功能的曝光装置对应的掩模板用基板的方法。
本发明是鉴于上述课题而完成的，其目的在于提供一种与具有光掩模形状的高度方向的修正功能的曝光装置对应的掩模板用基板的制造方法。
本发明一方式的掩模板用基板的制造方法，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：准备对主表面进行了精密研磨的基板的工序；对上述主表面的实测区域内的夹装前主表面形状进行测定的工序；基于上述基板的夹装前主表面形状和上述掩模载台的形状，通过模拟得到将从上述基板制作的光掩模安置于上述曝光装置时的上述基板的夹装后主表面形状的工序；选定上述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；对于上述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，根据上述第1近似曲线算出近似曲面，进行从上述夹装后主表面形状减除上述近似曲面的修正，从而算出修正后主表面形状的工序；以及选定上述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
根据该方法，在通过模拟得到光掩模夹装在曝光装置的掩模载台上时的基板(光掩模)的夹装后主表面形状之后，还进行与实际的曝光装置所进行的高度方向(基板的截面方向)的基板主表面形状的修正同样的修正，能够算出光掩模的平坦度。由此，在不考虑曝光装置的高度方向的修正的情况下，从不满足基准平坦度的不合格品的掩模板用基板中，提高成为按照修正后的平坦度满足基准平坦度的合格品的比率。因此，能够实现大幅的成品率提高。
本发明另一方式的掩模板用基板的制造方法，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：准备对主表面进行了精密研磨的基板的工序；对上述主表面的实测区域内的夹装前主表面形状进行测定的工序；基于上述基板的夹装前主表面形状和上述掩模载台的形状，通过模拟得到将从上述基板制作的光掩模在上述曝光装置上安置时的上述基板的夹装后主表面形状的工序；选定上述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；对于上述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，算出与沿着与第1方向正交的第2方向的截面形状近似的第2近似曲线，根据上述第1近似曲线和第2近似曲线算出近似曲面，进行从上述夹装后主表面形状减除上述近似曲面的修正，算出修正后主表面形状的工序；选定上述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
根据该方法，曝光装置的高度方向的修正，不仅在一方向(第1方向)，而且在与该一方向正交的方向(第2方向)上也发挥功能的情况下，在不考虑曝光装置的高度方向的修正的情况下，从不满足基准平坦度的不合格品的掩模板用基板中，进一步提高成为按照修正后的平坦度满足基准平坦度的合格品的比率。
在曝光装置的掩模载台上夹装光掩模时，由于通过夹具的吸附力，基板具有沿着2次曲面变形的倾向。在对光掩模板用基板进行研磨的工序中，估计该变形以使基板主表面的形状成为在中央部相对较高而在周缘部相对较低的凸形状为目标进行加工。但是，由于为了在研磨的加工精度中避免偏差和凹形状地进行加工等原因，多形成具有较大2次成分的主表面形状的基板，会在掩模载台上夹装光掩模后的基板的夹装后主表面形状中残留2次成分，平坦度不满足规定值的情况较多。在这种情况下，对第1近似曲线、第2近似曲线适用2次曲线，对夹装后主表面形状的2次成分进行修正，从而能够获得规定值以上的平坦度，提高成为合格品的基板的比率。
并且，在4次成分较强的(4次曲面的倾向较强的)夹装前主表面形状的基板的情况下，在将光掩模夹装于掩模载台时施加2次曲面倾向的变形，因此夹装后主表面容易成为残留4次成分的(4次曲面倾向的)形状。在这种情况下，对第1近似曲线、第2近似曲线适用4次曲线，对夹装后主表面形状的4次成分进行修正，从而能够获得规定值以上的平坦度，提高成为合格品的基板的比率。
如果容许第1近似曲线、第2近似曲线的基板主表面的平坦度修正量超过0.16μm的曝光装置的光学修正，则实际通过曝光装置将光掩模上的转印图案转印到半导体晶片上的抗蚀剂膜上时的非点像差会变大，转印图案的成像恶化，可能无法满足规定以上的图案析像度，是不优选的。
基板的变形起因于曝光装置夹装光掩模，因此需要考虑到比形成转印图案的区域更靠外侧的区域。在光掩模的薄膜上形成转印图案的区域，一般多在132mm×104mm的内侧，只要132mm的正方形内的区域的平坦度良好，一般就没有问题，但是如果其外侧区域的平坦度较差，则存在夹装前后的基板变形量较大的可能性。如果基板的变形量较大，则在基板主表面上形成的转印图案的移动量变大而导致图案位置精度下降。考虑到这些情况，优选使选定进行模拟的基板时的假想算出区域为142mm的正方形内的区域。
在掩模的薄膜上形成转印图案的区域，一般多处于132mm×104mm的内侧。虽然可以在任意方向上形成转印图案，但是优选在132mm的正方形内的区域设定修正区域以保证夹装后的基板主表面的平坦度在规定值以内。
也不是只要基板的夹装后主表面形状满足第1阈值，那么夹装前主表面形状的平坦度多差都可以。夹装后主表面形状良好且夹装前主表面形状的平坦度较差的基板，夹装前后的基板变形量较大而导致在基板主表面上形成的转印图案的移动量也较大，图案位置精度下降。在进行模拟的基板中可以选定实算出区域内的平坦度为0.4μm以下的基板。并且，实算出区域优选为包含根据模拟后的夹装后主表面形状算出平坦度时的区域亦即假想算出区域和进行减除近似曲面的修正的区域亦即修正区域的区域。并且，如果考虑测定平坦度的装置的测定精度和模拟的精度等，则优选实算出区域为142mm的正方形内的区域。
在本发明另一方式的掩模板用基板的制造方法中，更优选曝光装置经由缝隙对光掩膜照射曝光光，上述缝隙能够沿第1方向移动且沿第2方向延伸。
本发明另一方式的掩模板的制造方法，特征在于，在通过上述方法得到的掩模板用基板的测定了夹装前主表面形状的一侧的主表面上形成薄膜。
本发明另一方式的光掩模的制造方法，特征在于，在通过上述方法得到的掩模板的薄膜上形成转印图案。
根据本发明的掩模板用基板的制造方法，在通过模拟得到将光掩模夹装在曝光装置的掩模载台上时的基板(光掩模)的夹装后主表面形状之后，还进行与实际的曝光装置所进行的高度方向(基板的截面方向)的基板的主表面形状的修正同样的修正，能够算出光掩模的平坦度。由此，在不考虑曝光装置的高度方向的修正的情况下，从不满足基准平坦度的不合格品的掩模板用基板中，提高成为按照修正后的平坦度满足基准平坦度的合格品的比率。因此，能够实现大幅的成品率提高。
附图说明
图1用于说明具有光掩模形状的修正功能的曝光装置的一部分，(a)为俯视图，(b)为侧视图。
图2为用于对本发明实施方式的掩模板用基板的制造方法进行说明的流程图。
图3用于说明扫描方向的主表面形状修正，(a)表示取得基板的截面形状的位置，(b)表示基板的截面形状。
图4用于说明缝隙方向的主表面形状修正，(a)表示取得基板的截面形状的位置，(b)表示基板的截面形状。
图5为表示在制造本发明实施方式的掩模板时采用的溅射装置的概略构成图。
图6为表示在曝光装置上夹装基板之前和夹装之后的光掩模的基板的形状的图，(a)表示夹装前主表面形状，(b)表示夹装后主表面形状。
图7为用于说明实施例1的主表面形状修正的图，(a)表示取得基板的截面形状的位置，(b)表示基板的截面形状，(c)表示近似曲面，(d)表示修正后主表面形状。
图8为用于说明实施例2的主表面形状修正的图，(a)表示取得基板的截面形状的位置，(b)表示基板的截面形状，(c)表示近似曲面，(d)表示修正后主表面形状。
图9为用于说明实施例3的主表面形状修正的图，(a)表示近似曲面，(b)表示修正后主表面形状。
具体实施方式
以下参照附图对本发明实施方式进行详细说明。
本发明的掩模板用基板的制造方法，获取能够用于具有光掩模形状的修正功能的曝光装置的光掩模的掩模板用基板。这里，对具有光掩模形状的修正功能的曝光装置进行说明。
图1为用于对具有光掩模形状的修正功能的曝光装置的一部分进行说明的图，(a)为俯视图，(b)为侧视图。在该曝光装置中，在掩模载台1上载置光掩模2，光掩模2通过夹具1a在掩模载台1上夹装。在该掩模载台1的上方，配设有照明光学系统5、具有缝隙3a的缝隙部件3，在该缝隙部件3的上方配设有光源4。并且，缩小光学系统6、载置于晶片载台7的半导体晶片W，位于掩模载台1的下方。
在这种曝光装置中，使夹装了光掩模2的掩模载台1在扫描方向上移动，并且一边使晶片载台7在与掩模载台1的移动方向相反的方向上移动一边对半导体晶片W进行曝光。此时，来自光源4的光通过缝隙3a对掩模载台1上夹装的光掩模2进行照射，并通过光掩模2对半导体晶片W进行照射。由此，对在半导体晶片W上设置的光抗蚀剂进行转印图案曝光。并且，掩模载台1的移动方向(扫描方向)与缝隙3a的延伸方向(长度方向)大致正交。
在该曝光装置中，能够根据预先测定得到的光掩模的形状进行主表面形状修正。在主表面形状修正中，在扫描方向上，通过改变掩模载台与载置半导体晶片W的晶片载台7的相对距离来改变扫描轨道，进行主表面形状修正。另一方面，有时在缝隙方向上，改变非点像差而改变照明光的形式，从而进行主表面形状修正。并且，在该曝光装置的情况下，对主表面形状修正为能够在扫描方向和缝隙方向的2个方向上进行修正的类型进行了说明，但是根据曝光装置不同，也存在仅在扫描方向上进行主表面形状修正的情况，或者仅在缝隙方向上进行主表面形状修正的情况。
在本发明的掩模板用基板的制造方法中，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：准备对主表面进行了精密研磨的基板的工序；对上述主表面的实测区域内的夹装前主表面形状进行测定的工序；基于上述基板的夹装前主表面形状和上述掩模载台的形状，通过模拟得到将从上述基板制作的光掩模安置于上述曝光装置时的上述基板的夹装后主表面形状的工序；选定上述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；对于上述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，根据上述第1近似曲线算出近似曲面，进行从上述夹装后主表面形状减除上述近似曲面的修正，从而算出修正后主表面形状的工序；以及选定上述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
或者，在本发明的掩模板用基板的制造方法中，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：准备对主表面进行了精密研磨的基板的工序；对上述主表面的实测区域内的夹装前主表面形状进行测定的工序；基于上述基板的夹装前主表面形状和上述掩模载台的形状，通过模拟得到将从上述基板制作的光掩模安置于上述曝光装置时的上述基板的夹装后主表面形状的工序；选定上述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；对于上述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，算出与沿着与第1方向正交的第2方向的截面形状近似的第2近似曲线，根据上述第1近似曲线和第2近似曲线算出近似曲面，进行从上述夹装后主表面形状减除上述近似曲面的修正，从而算出修正后主表面形状的工序；以及选定上述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
图2为用于对本发明实施方式的掩模板用基板的制造方法进行说明的流程图。在该制造方法中，首先制造对主表面进行了精密研磨的掩模板用基板(ST11)。
在本发明中，作为掩模板用基板，可以使用玻璃基板。作为玻璃基板，只要能够用作掩模板则没有特别限定。例如、合成石英玻璃、钠钙玻璃(soda lime glass)、铝硅酸盐玻璃(aluminosilicate glass)、硼硅酸盐玻璃(borosilicate glass)、无碱玻璃等。
这种掩模板用基板，例如经过粗研磨工序、精密研磨工序和超精密研磨工序进行制造。
接着，取得掩模板用基板的主表面的实测区域内的高度信息，根据该高度信息取得掩模板用基板的截面看的夹装前的主表面形状、即夹装前主表面形状的信息(ST12)。这里所说的高度信息，是指在掩模板用基板的主表面内设置的实测区域内的多个测定点距离基准面的高度信息。作为实测区域，例如在掩模板的尺寸为152mm×152mm的情况下，是146mm×146mm的内侧的区域。实测区域是至少包含后述的假想算出区域和修正区域的宽广区域。
并且，掩模板用基板的夹装前主表面形状，通过使用波长调制激光的波长偏移干涉计进行测定而求出。该波长偏移干涉计，根据从掩模板用基板的被测定面和背面分别反射的反射光与测定器基准面(前方基准面)的干涉条纹，将被测定面的高度差作为相位差算出，检测各干涉条纹的频率差，分离从掩模板用基板的被测定面和背面分别反射的反射光与测定器基准面(前方基准面)的干涉条纹，测定被测定面的凹凸形状。
并且，为了高精度地进行后述的模拟，优选使取得高度信息的测定点尽可能多。但是，虽然通过增多测定点而能够获得准确的模拟结果，但模拟所需的时间很长，因此优选考虑这些点来决定测定点。例如测定点为256×256点。
接着，基于通过测定得到的基板的夹装前主表面形状，从包含光掩模的转印区域的实算出区域中的最大值与最小值的差算出掩模板用基板的平坦度(ST13)。并且，判定这样得到的平坦度是否为容许值以下(ST14)。平坦度比容许值大的掩模板用基板作为不合格的基板而不会向后续工序供给。即使在通过该制造方法制造的掩模板用基板光掩模的夹装后主表面形状的平坦度良好的情况下，如果夹装前主表面形状的平坦度较差则也会产生问题。夹装前后的平坦度变化量较大的基板，基板变形量较大。从基板变形量较大的基板制作的光掩模，具有在基板主表面上形成的转印图案的夹装前后的移动量较大的可能性，有可能导致夹装后的图案位置精度下降。考虑到这一点，选定夹装前的基板的平坦度为容许值以下。夹装前的平坦度的容许值过高时会降低成品率而无法实现本案目的，过低时则有可能无法从基板变形量较大的基板制作光掩模。考虑到其平衡，使夹装前的基板平坦度的容许值为0.4μm以下。并且，在制造用于要求较高图案位置精度的光掩模的掩模板用基板的情况下，需要使基板变形量较小而可以使基板平坦度的容许值为0.3μm以下。
另一方面，基板夹装前后的变形量也会因算出平坦度的区域亦即实算出区域的大小而变化。存在实算出区域越大则该基板夹装前后的变形量越小的倾向。首先，算出夹装前的平坦度的实算出区域，是与测定区域亦即实测区域相同或与其相比较小的区域，并且需要是比假想算出区域大的区域。包含光掩模的转印区域的规定区域，取决于曝光波长和在半导体晶片上形成的微细图案(电路图案)的种类等。在掩模板的尺寸为152mm的正方形的情况下，光掩模的转印区域多为104mm×132mm的内侧区域。考虑到这种情况，可以使假想算出区域为132mm的正方形的内侧的正方形状的区域。但是，在其外侧区域的平坦度较差的情况下，是夹装前后的基板变形量较大的基板的可能性较高。也考虑到这种情况，在掩模板(光掩模)的尺寸为152mm的正方形的情况下，优选实算出区域至少为142mm的正方形的内侧区域。并且优选，在夹装前主表面形状的测定精度或模拟精度较高的情况下，是146mm的正方形的内侧区域或148mm的正方形的内侧区域。
接着，基于得到的夹装前主表面形状、掩模载台的形状，通过模拟得到将从该基板制作的光掩模安置于曝光装置时的高度信息，根据该高度信息得到掩模板用基板的截面看的夹装后主表面形状(ST15)。在该模拟工序中，模拟将光掩模在曝光装置的掩模载台上安置的状态，利用基板的主表面的多个测定点，求出距离基准面的高度信息。这里，模拟获得在曝光装置上安置光掩模时的、该基板的多个测定点的高度信息时所需的信息，是在取得上述夹装前主表面形状的信息时得到的、基板主表面的多个测定点距离基准面的高度信息、和包含曝光装置的掩模载台与该基板的主表面抵接的区域的该掩模载台的形状信息。使用这些信息，可以利用材料力学中的挠曲微分方程式，模拟得到在曝光装置的掩模载台安置光掩模时的基板主表面的多个测定点的距离基准面的高度信息。并且，根据所得高度信息得到基板的截面看的夹装后主表面形状。
并且，在该工序中，基于基板的夹装前主表面形状的信息，进行将从该基板制作的光掩模在曝光装置的掩模载台上夹装时的模拟。在后续工序中通过溅射法以高精度形成薄膜，该薄膜形成在掩模板用基板的表面形成的转印图案，因此该薄膜的主表面方向的膜厚变化处在与基板平坦度相比微小而可以忽略的范围。即使基于掩模板用基板的夹装前主表面形状进行模拟也不会产生能够产生影响的大小的差异。
上述挠曲微分方程式，将重力方向设为Z轴的正方向，按照下述方式求出。
H2＝H1+B1+B2-HAB
H2：夹装后的基板主表面的高度信息
H1：夹装前的基板主表面的高度信息
B1：以掩模载台为支点的基板翘曲(杠杆效应)
B2：由基板重力引起的挠曲(
Figure BPA00001320290700111
在基板中心处最大值为0.1μm)
HAB：在沿着基板与掩模载台抵接的扫描方向的区域中该基板所具有的高度信息的平均值
并且，作为上述掩模载台的形状信息，除了掩模载台与基板的主表面抵接的位置、区域(具有缝隙方向的宽度和扫描方向的宽度的区域)之外，也可以包含掩模载台与基板的主表面抵接的上述区域(面)的该掩模载台的平坦度信息。并且，模拟方法不限于上述方法，也可以是采用一般的有限元法的模拟。
接着，基于通过模拟得到的夹装后形状，从包含光掩模的转印区域的假想算出区域中的最大值与最小值的差算出掩模板用基板的平坦度(ST16)。该平坦度在使用曝光装置的图案转印时有助于良好的转印图案的形成。包含上述光掩模的转印区域的假想算出区域，取决于曝光波长和在半导体晶片上形成的微细图案(电路图案)的种类等。在掩模板的尺寸为152mm的正方形的情况下，掩模的转印区域多为104mm×132mm的内侧区域。考虑到这种情况，可以是132mm的正方形的内侧的正方形状的区域。但是，在其外侧区域的平坦度较差的情况下，存在是夹装前后的基板变形量较大的基板的可能性。从这种基板制作的光掩模，在基板主表面上形成的转印图案的移动量较大，存在夹装后的图案位置精度较低的可能性。考虑到这种情况，在掩模板(光掩模)的尺寸为152mm的正方形的情况下，优选至少为142mm的正方形的内侧区域。并且优选，在夹装前主表面形状的测定精度、模拟精度较高的情况下，是146mm的正方形的内侧区域或148mm的正方形的内侧区域。
接着，判定这样得到的平坦度是否为第1阈值以下(ST17)。该平坦度的第1阈值是从修正后主表面形状的平坦度和平坦度修正量的容许值进行选定，上述修正后主表面形状的平坦度是对从该掩模板用基板制作的光掩模求出的平坦度，上述平坦度修正量的容许值是通过曝光装置的高度方向的修正能够使半导体晶片上的抗蚀剂膜上的转印图案的成像满足规定的图案析像度的容许值。在对光掩模(掩模板用基板)求出的夹装后的主表面平坦度为0.16μm以下、且曝光装置的平坦度修正量的容许值为0.16μm的情况下，第1阈值可以为其合计的0.32μm。在对光掩模(掩模板用基板)求出的夹装后的主表面平坦度为0.08μm以下、且曝光装置的平坦度修正量的容许值为0.16μm的情况下，第1阈值可以为其合计的0.24μm。
并且，在曝光装置的修正技术提高而容许的平坦度修正量较大的情况下，可以配合该修正量的上限增大第1阈值。例如在平坦度修正量以0.24μm、0.32μm等方式增大而对光掩模的夹装后的主表面求出的平坦度为0.16μm以下的情况下，第1阈值可以增大为0.40μm、0.48μm。并且，在对光掩模的夹装后的主表面求出的平坦度为0.08μm以下时，第1阈值可以增大为0.32μm、0.40μm。
反之，在曝光装置的修正技术没有提高而曝光装置的高NA化更加推进的情况下，缩小光学系统和半导体晶片的焦点裕度较小，容许的平坦度修正量减小而需要使第1阈值较小。例如，在平坦度修正量以0.12μm、0.10μmm、0.08μm等方式增大而对光掩模的夹装后的主表面求出的平坦度为0.16μm以下的情况下，第1阈值需要减小为0.28μm、0.26μm、0.24μm。并且，在对光掩模的夹装后的主表面求出的平坦度为0.08μm以下时，第1阈值需要减小为0.20μm、0.18μm、0.16μm。
接着，在夹装后主表面形状的修正区域中，算出与沿着第1方向的截面形状近似的第1近似曲线，根据该第1近似曲线算出近似曲面，并且进行从夹装后主表面形状减除近似曲面的形状修正，算出修正后主表面形状(ST18)。并且，在以能够进行扫描方向和缝隙方向的2方向的主表面形状修正的类型的曝光装置为对象的情况下，算出与沿着第1方向的截面形状近似的第1近似曲线，算出修正区域的与沿着与第1方向正交的第2方向的截面形状近似的第2近似曲线，根据该第1近似曲线和第2近似曲线算出近似曲面，并且进行从夹装后主表面形状减除近似曲面的形状修正，算出修正后主表面形状。
参照图3和图4对该主表面形状修正进行说明。并且，这里以第1方向为曝光装置的扫描方向，第2方向为曝光装置的缝隙方向，第1近似曲线为4次曲线，第2近似曲线为2次曲线的情况进行说明。图3是用于说明扫描方向的主表面形状修正的图，(a)表示取得基板的截面形状的位置，(b)表示基板的截面形状。并且，图4是用于说明缝隙方向的主表面形状修正的图，(a)表示取得基板的截面形状的位置，(b)表示基板形状。
在扫描方向(第1方向)的主表面形状修正中，如图3(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与扫描方向平行的右端、中央、左端的各直线Y1的高度信息求出扫描方向的基板的截面形状，通过最小二乘法对这3处的截面形状求出4次曲线，如图3(b)所示，算出扫描方向的近似曲线(第1近似曲线)Z1。接着，在缝隙方向(第2方向)的主表面修正中，如图4(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与缝隙方向平行的上端、中央、下端的各直线Y2的高度信息求出缝隙方向的基板的截面形状，通过最小二乘法对这3处的截面形状算出2次曲线，从而如图4(b)所示，算出缝隙方向的近似曲线(第2近似曲线)Z2。并且，在以仅进行扫描方向(第1方向)的修正的曝光装置为对象的情况下，根据第1近似曲线Z1算出近似曲面，在以仅进行缝隙方向(第2方向)的修正的曝光装置为对象情况下，根据第2近似曲线Z2算出近似曲面，进行将该近似曲面从通过上述模拟得到的夹装后形状减除的修正，从而算出修正后主表面形状。
并且，在以进行来自扫描方向(第1方向)和缝隙方向(第2方向)的两方向的修正的曝光装置为对象的情况下，从第1近似曲线Z1和第2近似曲线Z2算出近似曲面，通过进行将该近似曲面从通过上述模拟得到的夹装后形状减除的修正而算出修正后主表面形状。或者，进行从通过上述模拟得到的夹装后形状，减除从第1近似曲线Z1算出的近似曲面的修正，并且进行减除从第2近似曲线Z2算出的近似曲面的修正，从而算出修正后主表面形状。
该主表面形状修正，对通过具有修正功能的曝光装置进行的主表面形状修正进行模拟，由此得到的修正后主表面形状，与将从该模拟的基板制作的光掩模在曝光装置上夹装而进行了主表面形状修正之后的基板形状基本相同(根据曝光装置的机械误差、与平坦度测定的误差、模拟的误差、贴附表膜的形状变化等，虽然不完全相同但不会影响判定的程度的差)。
并且，虽然是修正区域X但形成光掩模的转印图案的转印区域，取决于曝光波长、在半导体晶片上形成的微细图案(电路图案)的种类等。在掩模板的尺寸为152mm的正方形的情况下，掩模的转印区域多为104mm×132mm的内侧区域。考虑到这种情况，优选修正区域X为132mm的正方形的内侧的正方形状的区域。在因光掩模而要求较高精度的情况下，可以为142mm的正方形的内侧区域。
并且，这里在3处求出修正区域X的扫描方向(第1方向)和缝隙方向(第2方向)的基板截面形状，但是在要求第1近似曲线、第2近似曲面和根据它们算出的近似曲面的更高模拟精度的情况下，也可以从4处以上的基板截面形状算出。并且，虽然这里对第1近似曲线使用4次曲线，对第2近似曲线使用2次曲线，但是不限于此。也可以对第1近似曲线适用2次曲线，对第2近似曲线适用4次曲线，对第1近似曲线、第2近似曲线均适用2次曲线(此时，合成的近似曲面为2次曲面)或者4次曲线(此时，合成的近似曲面为4次曲面)。最适于选择最接近实际夹装光掩模的曝光装置的主表面形状修正功能的修正模拟。
接着，基于通过主表面形状修正得到的修正后主表面形状，根据包含光掩模的转印区域的修正区域的高度信息的最大值和最小值的差算出掩模板用基板的修正后的平坦度，判定该平坦度是否为第2阈值以下(ST19)。
修正后主表面形状，是通过对将光掩模(掩模板用基板)在曝光装置的掩模载台上夹装，通过修正功能进行主表面形状修正之后的基板主表面形状进行模拟而获得。即，该修正后主表面形状如果满足对使用该掩模板用基板制作的光掩模求出的图案转印区域(修正区域为至少包含图案转印区域的区域)的平坦度，则判定为合格品的掩模板用基板。因此，这里的第2阈值优选为选定对使用掩模板制作的光掩模求出的图案转印区域的平坦度。例如，修正区域为132mm的正方形内的区域，第2阈值为0.16μm。在用于要求更高精度的光掩模的掩模板用基板的情况下，修正区域为132mm的正方形内的区域，第2阈值可以为0.08μm。仅判定为适合该第2阈值的平坦度的掩模板用基板，向后述的掩模板制造、光掩模制造的工序供给。并且优选，上述各区域以基板主表面的中心为基准进行设定。
可以在判定为第2阈值以下的平坦度的合格品的掩模板用基板的主表面上至少形成遮光膜而作成掩模板(ST20)。作为构成该遮光膜的材料，可以举出铬、金属硅化物、钽。并且，根据光掩模的用途和构成，也可以适当形成其它的膜、反射防止膜、相位偏移膜等。作为反射防止膜的材料，如果是铬系材料则可以是CrO、CrON、CrOCN等，如果是MoSi系材料则可以是MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN，如果是钽系材料则可以是TaO、TaON、TaBO、TaBON等。并且，作为相位偏移膜的材料，可以是MSiON、MSiO、MSiN、MSiOC、MSiOCN(M：Mo、W、Ta、Zr等)。
遮光膜可以利用溅射法而成膜。作为溅射装置，可以采用DC磁控溅射装置、RF磁控溅射装置等。在对掩模板用基板的遮光性膜的溅射时，优选使基板旋转并且在使溅射靶(target)从基板的旋转轴以规定角度倾斜的位置配置靶进行成膜。通过这种成膜法，能够减小遮光膜的面内偏差而均匀地形成。
在使基板旋转并且在使溅射靶从基板的旋转轴以规定角度倾斜的位置上配置靶进行成膜的情况下，相位角和透过率的面内分布，也随着基板与靶的位置关系变化。参照图5对靶与基板的位置关系进行说明。偏移距离(基板的中心轴、与通过靶的中心且与上述基板的中心轴平行的直线之间的距离)，为了确保相位角和透过率的分布而通过面积进行调整。一般在为了确保分布而面积较大的情况下，所需的偏移距离较大。在本实施例的方式中，为了在142mm的正方形内的基板内实现相位角分布±2°以内和透过率分布±0.2％以内，需要使偏移距离为200mm到350mm左右，优选偏移距离为240mm到280mm。靶-基板间垂直距离(T/S)因偏移距离而改变最适范围，为了在142mm的正方形内的基板内实现相位角分布±2°以内和透过率分布±0.2％以内，需要使靶-基板间垂直距离(T/S)为200mm到380mm左右，优选T/S为210mm到300mm。靶倾斜角影响成膜速度，为了获得较大的成膜速度，靶倾斜角从0°到45°为适当，优选的靶倾斜角为10°到30°。
利用光刻和蚀刻对上述的至少遮光膜进行描绘而设置转印图案，由此能够制造光掩模(ST21)。并且，蚀刻的蚀刻剂也可以根据被蚀刻膜的材料适宜变更。
将得到的光掩模安置在曝光装置的掩模载台上，使用该光掩模，将ArF准分子激光作为曝光光，使用光刻技术将光掩模的掩模图案转印到形成于半导体晶片的抗蚀剂膜上，在该半导体晶片上形成所需的电路图案，制造半导体器件。
接着，说明为了明确本发明的效果而进行的实施例。并且，在以下的实施例中，对掩模板用基板为玻璃基板的情况进行说明。
(实施例1)
对于对合成石英玻璃基板实施了研磨加工和倒角加工的玻璃基板(约152mm×152mm×6.45mm)，在两面研磨装置上安置规定枚数，按照以下的研磨条件进行粗研磨工序。在粗研磨工序后，为了除去玻璃基板上附着的研磨磨粒而对玻璃基板进行超声波清洗。并且，对加工压力、上下平板的各转速、研磨时间等研磨条件进行适宜调整。
研磨液：氧化铈(平均粒径2μm～3μm)+水
研磨垫(pad)：硬质研磨盘(polisher)(聚氨酯垫)
接着，对粗研磨后的玻璃基板，在两面研磨装置上安置规定枚数，按照以下的研磨条件进行精密研磨工序。在精密研磨工序后，为了将玻璃基板上附着的研磨磨粒除去而对玻璃基板进行超声波清洗。并且，对加工压力、上下平板的各转速、研磨时间等研磨条件进行适宜调整。该精密研磨工序后的玻璃基板的形成转印图案一侧的主表面形状以4角凸起的方式调整诸条件进行研磨。这是因为在后续的超精密研磨工序中，具有对基板主表面的4角优先进行研磨的特性，由此能够抑制4角的边缘塌角，使基板主表面的142mm的正方形内的平坦度为0.4μm以下。
研磨液：氧化铈(平均粒径1μm)+水
研磨垫：软质研磨盘(麂皮(suede)类型)
接着，对精密研磨后的玻璃基板，在两面研磨装置上安置规定枚数，按照以下的研磨条件进行超精密研磨工序。在超精密研磨工序后，为了将玻璃基板上附着的研磨磨粒除去而对玻璃基板进行超声波清洗。并且，对加工压力、上下平板的各转速、研磨时间等研磨条件进行适宜调整。在该超精密研磨工序中，由于基板形状为方形而具有易于优先对4角进行研磨的特性。基板主表面的表面粗糙度为规定粗糙度0.4nm以下，并且以基板主表面的142mm的正方形内的平坦度不会大于0.4μm的方式设定研磨条件。这样制作本发明的玻璃基板(ST11)。
研磨液：胶态氧化硅(colloidal silica)(平均粒径100nm)+水
研磨垫：超软质研磨盘(麂皮类型)
对这样得到的玻璃基板的主表面，利用使用波长调制激光的波长偏移干涉计，在基板的主表面(形成有薄膜的主表面)的实测区域(150mm×150mm)中，对256×256的各测定点取得夹装前主表面形状的信息(距离通过最小二乘法算出的焦平面(假想绝对平面)的高度信息)(参照图6(a)夹装前主表面形状)，保存在计算机中(ST12)。并且，根据测定的实测区域的夹装前主表面形状的高度信息，求出实算出区域(142mm×142mm)的平坦度(ST13)，选定容许值(0.4μm)以下的基板(ST14)。其结果是，满足该条件的玻璃基板在100枚中为99枚。并且，根据该高度信息，基板的主表面的表面形状为该主表面的高度从中心区域朝向周缘部逐渐降低的形状。
接着，根据得到的夹装前主表面形状的信息、和曝光装置的掩模载台的形状信息，使用上述挠曲微分方程式，对各测定点通过模拟算出距离在曝光装置上安置基板时的基准面的高度信息亦即夹装后主表面形状(参照图6(b)夹装后主表面形状)(ST15)。然后，根据该模拟结果求出包含光掩模的转印区域的假想算出区域(142mm×142mm)的距离基准面的最大值与最小值的差，算出该假想算出区域的平坦度(ST16)。并且，选定其平坦度为第1阈值(0.32μm)以下的基板(ST17)。其结果是，满足该条件的基板在99枚中为98枚。
接着，进行扫描方向(第1方向)的主表面形状修正(ST18)。对于图6(b)所示的夹装后主表面形状的玻璃基板，如图7(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与扫描方向平行的右端、中央、左端的各直线Y1的高度信息求出扫描方向的基板的截面形状，通过最小二乘法对该3处的截面形状算出4次曲线，算出图7(b)所示的扫描方向的近似曲线(第1近似曲线)Z1。然后，根据近似曲线Z1算出图7(c)所示的近似曲面，从通过上述模拟得到的夹装后形状减除该近似曲面。减除近似曲面Z1后的玻璃基板的修正后主表面形状如图7(d)所示。
接着，将所算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.16μm)以下的基板(ST19)。该第2阈值为该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板在98枚中为96枚。当对根据通过现有的模拟(ST15)算出的基板的夹装后主表面形状求出的平坦度(ST16)，选定满足与第2阈值相同的0.16μm以下的条件的基板时，在98枚中为90枚，因此通过进行主表面形状修正(ST18)，可以大幅提高成品率。
接着，在如上述那样得到的玻璃基板上，作为用于形成转印图案的薄膜(遮光膜)，按顺序形成背面反射防止层、遮光层、表面反射防止层(ST20)。具体而言，作为溅射靶使用Cr靶，将Ar、CO2、N2、He的混合气体作为溅射气体(气体流量比Ar∶CO2∶N2∶He＝24∶29∶12∶35)，气体压力为0.2Pa、DC电源的功率为1.7kW，作为背面反射防止层将CrOCN膜成膜为39nm的膜厚。接着，作为溅射靶使用Cr靶，将Ar、NO、He的混合气体作为溅射气体(气体流量比Ar∶NO∶He＝27∶18∶55)，气体压力为0.1Pa，DC电源的功率为1.7kW，作为遮光层将CrON膜成膜为17nm的膜厚。接着，作为溅射靶使用Cr靶，将Ar、CO2、N2、He的混合气体作为溅射气体(气体流量比Ar∶CO2∶N2∶He＝21∶37∶11∶31)，气体压力为0.2Pa，DC电源的功率为1.8kW，作为表面反射防止层将CrOCN膜成膜为14nm的膜厚。以该条件成膜的背面反射防止层、遮光层和表面反射防止层，在遮光膜整体上具有非常低的应力，能够将基板的形状变化抑制为最小限度。这样制造掩模板。
将这样得到的掩模板的遮光膜描绘为规定的图案，来制作光掩模(二元掩模(binary mask))(ST21)。对得到的光掩模通过至少能够进行扫描方向的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台上，进行扫描方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAMhp32nm代产品。
(实施例2)
与实施例1同样地，进行从ST11到ST17的工序，选定98枚玻璃基板。接着，进行缝隙方向(第2方向)的主表面形状修正(ST18)。对图6(b)所示的夹装后主表面形状的玻璃基板，如图8(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与缝隙方向平行的上端、中央、下端的各直线Y2的高度信息求出缝隙方向的基板的截面形状，对该3处的截面形状通过最小二乘法算出2次曲线，算出图8(b)所示的缝隙方向的近似曲线(第2近似曲线)Z2。然后，根据近似曲线Z2算出图8(c)所示的近似曲面，从通过上述模拟得到的夹装后形状减除该近似曲面。减除近似曲面Z1后的基板形状如图8(d)所示。
接着，将所算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.16μm)以下的基板(ST19)。该第2阈值为该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板在98枚中为95枚。当对根据通过现有的模拟(ST14)算出的基板的夹装后主表面形状(ST15)求出的平坦度，选定满足与第2阈值相同的0.16μm以下的条件的基板时，在98枚中为90枚，因此通过进行主表面形状修正(ST18)，能够大幅提高成品率。
接着，在如上述那样得到的玻璃基板上，作为用于形成转印图案的薄膜，形成相位偏移膜、由背面反射防止层、遮光层和表面反射防止层构成的遮光膜，制造掩模板(ST20)。具体而言，使用Mo∶Si＝10∶90(原子百分比)的靶，将Ar、N2、He的混合气体作为溅射气体(气体流量比Ar∶N2∶He＝5∶49∶46)，气体压力为0.3Pa，DC电源的功率为2.8kW，作为相位偏移膜将MoSiN膜成膜为69nm的膜厚。接着，对成膜了相位偏移膜的基板以250℃进行5分钟加热处理(退火处理)。
接着，形成由背面反射防止层、遮光层和表面反射防止层构成的遮光膜。具体而言，最初作为溅射靶使用Cr靶，将Ar、CO2、N2、He的混合气体作为溅射气体(气体流量比Ar∶CO2∶N2∶He＝22∶39∶6∶33)，气体压力为0.2Pa，DC电源的功率为1.7kW，作为背面反射防止层将CrOCN膜成膜为30nm的膜厚。接着，作为溅射靶使用Cr靶，将Ar、N2的混合气体作为溅射气体(气体流量比Ar∶N2＝83∶17)，气体压力为0.1Pa，DC电源的功率为1.7kW，作为遮光层将CrN膜成膜为4nm的膜厚。接着，作为溅射靶使用Cr靶，将Ar、CO2、N2、He的混合气体作为溅射气体(气体流量比Ar∶CO2∶N2∶He＝21∶37∶11∶31)，气体压力为0.2Pa，DC电源的功率为1.8kW，作为表面反射防止层将CrOCN膜成膜为14nm的膜厚。以该条件成膜的背面反射防止层、遮光层和表面反射防止层，在遮光膜整体上具有非常低的应力，并且相位偏移膜也具有非常低的应力，能够将基板的形状变化抑制为最小限度。
进而，将该掩模板的遮光膜和相位偏移膜描绘为规定的图案，来制作光掩模(相位偏移掩模)(ST21)。对得到的光掩模通过至少能够进行缝隙方向的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台上，进行缝隙方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAMhp32nm代产品。
(实施例3)
与实施例1同样地，进行从ST11到ST17的工序，选定98枚玻璃基板。接着，从扫描方向(第1方向)和缝隙方向(第2方向)的两方向进行主表面形状修正(ST18)。对图6(b)所示的夹装后主表面形状的玻璃基板，如图7(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与扫描方向平行的右端、中央、左端的各直线Y1的高度信息求出扫描方向的基板的截面形状，通过最小二乘法对该3处的截面形状算出4次曲线，从而算出图7(b)所示的扫描方向的近似曲线(第1近似曲线)Z1。并且，如图8(a)所示，根据掩模板用基板的夹装后主表面形状的修正区域X的与缝隙方向平行的上端、中央、下端的各直线Y2的高度信息求出缝隙方向的基板的截面形状，通过最小二乘法对该3处的截面形状算出2次曲线，从而算出图8(b)所示的缝隙方向的近似曲线(第2近似曲线)Z2。然后，从扫描方向的近似曲线(第1近似曲线)Z1和缝隙方向的近似曲线(第2近似曲线)Z2算出图9(a)所示的近似曲面Z3，从通过上述模拟得到的夹装后形状减除该近似曲面。减除近似曲面Z3后的基板形状如图9(b)所示。
接着，将算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.16μm)以下的基板(ST19)。该第2阈值为该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板在98枚中为97枚。当对根据通过现有的模拟(ST14)算出的基板的夹装后主表面形状(ST15)求出的平坦度，选定满足与第2阈值相同的0.16μm以下的条件的基板时，在98枚中为90枚，因此进行主表面形状修正(ST18)，从而能够大幅提高成品率。
接着，在如上述那样得到的玻璃基板上，作为用于形成转印图案的薄膜(遮光膜)，形成MoSiON膜(背面反射防止层)、MoSi(遮光层)、MoSiON膜(反射防止层)，制造掩模板(ST20)。具体而言，使用Mo∶Si＝21∶79(原子百分比)的靶，将Ar、O2、N2、He作为溅射气体，压力为0.2Pa(气体流量比Ar∶O2∶N2∶He＝5∶4∶49∶42)，DC电源的功率为3.0kW，将由钼、硅、氧、氮构成的膜(MoSiON膜)形成为7nm的膜厚，接着使用相同的靶，将Ar、He作为溅射气体，压力为0.3Pa(气体流量比Ar∶He＝20∶120)，DC电源的功率为2.0kW，将由钼和硅构成的膜(MoSi膜∶膜中的Mo与Si的原子百分比约为21∶79)形成为30nm的膜厚，接着使用Mo∶Si＝4∶96(原子百分比)的靶，将Ar、O2、N2、He作为溅射气体，压力为0.1Pa(气体流量比Ar∶O2∶N2∶He＝6∶5∶11∶16)，DC电源的功率为3.0kW，将由钼、硅、酸素、窒素构成的膜(MoSiON膜)形成为15nm的膜厚。薄膜(遮光膜)的合计膜厚为52nm。以该条件成膜的背面反射防止层、遮光层和表面反射防止层，在遮光膜整体上具有非常低的应力，能够将基板的形状变化抑制为最小限度。
进而，将该掩模板的遮光膜和反射防止膜描绘为规定的图案，来制作光掩模(二元掩模)(ST21)。对得到的光掩模通过能够进行扫描方向和缝隙方向的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台上，进行扫描方向和缝隙方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAM hp32nm代产品。
(实施例4)
与实施例1同样地，进行从ST11到ST17的工序，选定98枚玻璃基板，进行扫描方向(第1方向)的主表面形状修正(ST18)。接着，将算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.08μm)以下的基板(ST19)。该第2阈值是该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板，在98枚中为92枚。当对根据通过现有的模拟(ST14)算出的基板的夹装后主表面形状(ST15)求出的平坦度，选定满足与第2阈值相同的0.08μm以下的条件的基板时，在98枚中为84枚，因此进行主表面形状修正(ST18)，从而能够大幅提高成品率。
接着，在如上述那样得到的玻璃基板上，与实施例1同样地，作为用于形成转印图案的薄膜，形成由背面反射防止层、遮光层和表面反射防止层构成的遮光膜，制造掩模板(ST20)。并且，将该掩模板的遮光膜描绘为规定的图案，来制作光掩模(二元掩模)(ST21)。对得到的光掩模通过至少能够进行扫描方向的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台，进行扫描方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAM hp22nm代产品。
(实施例5)
与实施例2同样地，进行从ST11到ST17的工序，选定98枚玻璃基板，进行缝隙方向(第2方向)的主表面形状修正(ST18)。接着，将算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.08μm)以下的基板(ST19)。该第2阈值为该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板，在98枚中为91枚。当对根据通过现有的模拟(ST14)算出的基板的夹装后主表面形状(ST15)求出的平坦度，选定满足与第2阈值相同的0.08μm以下的条件的基板时，在98枚中为84枚，因此进行主表面形状修正(ST18)，从而能够大幅提高成品率。
接着，在如上那样述得到的玻璃基板上，与实施例2同样地，作为用于形成转印图案的薄膜，形成相位偏移膜以及由背面反射防止层、遮光层和表面反射防止层构成的遮光膜，制造掩模板(ST20)。然后，将该掩模板的遮光膜和相位偏移膜描绘为规定的图案，来制作光掩模(相位偏移掩模)(ST21)。对得到的光掩模通过至少能够进行缝隙方向的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台，进行缝隙方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAM hp22nm代产品。
(实施例6)
与实施例3同样地，进行从ST11到ST17的工序，选定98枚玻璃基板，进行扫描方向(第1方向)和缝隙方向(第2方向)的主表面形状修正(ST18)。接着，将算出的修正后主表面的修正区域(132mm×132mm)内的平坦度予以算出，选定第2阈值(0.08μm)以下的基板(ST19)。该第2阈值为该掩模板用基板所要求的基准平坦度。其结果是，满足该条件的玻璃基板，在98枚中为93枚。当对根据通过现有的模拟(ST14)算出的基板的夹装后主表面形状(ST15)求出的平坦度，选定满足与第2阈值相同的0.08μm以下的条件的基板时，在98枚中为84枚，因此进行主表面形状修正(ST18)，从而能够大幅提高成品率。
接着，在如上那样述得到的玻璃基板上，与实施例3同样地，作为用于形成转印图案的薄膜，形成由背面反射防止层、遮光层和表面反射防止层构成的遮光膜，制造掩模板(ST20)。进而，将该掩模板的遮光膜描绘为规定的图案，来制作光掩模(二元掩模)(ST21)。对得到的光掩模通过能够进行扫描方向和缝隙方向的两方的主表面形状修正的曝光装置进行验证。在夹装于曝光装置的掩模载台，进行扫描方向和缝隙方向的主表面形状修正后，在半导体晶片W的抗蚀剂膜上进行曝光来转印光掩模的图案。在对转印到抗蚀剂膜上的图案的CD精度和图案位置精度进行验证时，可以确认该光掩模能够充分应对DRAM hp22nm代产品。
本发明不限于上述实施方式，能够适宜变更并进行实施。例如上述实施方式中的材料、尺寸、处理顺序等作为一例，可以在能够发挥本发明效果的范围内进行各种变更来实施。此外，在不脱离本发明目的的范围内可以适宜变更并进行实施。
本申请主张以在2009年3月25日提出的日本申请特愿2009-074997为基础的优先权，并在此援引其全部内容。
符号说明
1...掩模载台；1a...夹具；2...光掩模；3...缝隙部件；3a...缝隙；4...光源；5...照明光学系统；6...缩小光学系统；7...晶片载台；W...半导体晶片。

Claims (17)

1.一种掩模板用基板的制造方法，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：
准备对主表面进行了精密研磨的基板的工序；
对所述主表面的实测区域内的夹装前主表面形状进行测定的工序；
基于所述基板的夹装前主表面形状和所述掩模载台的形状，通过模拟得到将从所述基板制作的光掩模安置于所述曝光装置时的所述基板的夹装后主表面形状的工序；
选定所述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；
对于所述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，根据所述第1近似曲线算出近似曲面，进行从所述夹装后主表面形状减除所述近似曲面的修正，从而算出修正后主表面形状的工序；以及
选定所述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
2.根据权利要求1所述的掩模板用基板的制造方法，其特征在于，
算出与沿着与第1方向正交的第2方向的截面形状近似的第2近似曲线，根据所述第2近似曲线算出近似曲面，进行如下修正：从进行减除根据第1近似曲线算出的近似曲面的修正后的夹装后主表面形状进一步减除根据所述第2近似曲线算出的近似曲面。
3.一种掩模板用基板的制造方法，该掩模板用基板用于在曝光装置的掩模载台上夹装的光掩模，其特征在于，具有：
准备对主表面进行了精密研磨的基板的工序；
对所述主表面的实测区域内的夹装前主表面形状进行测定的工序；
基于所述基板的夹装前主表面形状和所述掩模载台的形状，通过模拟得到将从所述基板制作的光掩模安置于所述曝光装置时的所述基板的夹装后主表面形状的工序；
选定所述夹装后主表面形状的假想算出区域内的平坦度为第1阈值以下的基板的工序；
对于所述选定的基板，算出与在夹装后主表面形状的修正区域内沿着第1方向的截面形状近似的第1近似曲线，算出与沿着与第1方向正交的第2方向的截面形状近似的第2近似曲线，根据所述第1近似曲线和第2近似曲线算出近似曲面，进行从所述夹装后主表面形状减除所述近似曲面的修正，从而算出修正后主表面形状的工序；以及
选定所述修正后主表面形状的修正区域内的平坦度为第2阈值以下的基板的工序。
4.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述第1近似曲线为2次曲线或4次曲线。
5.根据权利要求2或3所述的掩模板用基板的制造方法，其特征在于，
所述第2近似曲线为2次曲线或4次曲线。
6.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述第1阈值为0.32μm，所述第2阈值为0.16μm。
7.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述第1阈值为0.24μm，所述第2阈值为0.08μm。
8.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述实测区域为包含所述假想算出区域和修正区域的区域，所述假想算出区域为包含修正区域的区域。
9.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述假想算出区域为142mm的正方形内的区域。
10.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述修正区域为132mm的正方形内的区域。
11.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述掩模板用基板的制造方法具有选定所述夹装前主表面形状的实算出区域内的平坦度为0.4μm以下的基板的工序。
12.根据权利要求11所述的掩模板用基板的制造方法，其特征在于，
所述实算出区域为包含所述假想算出区域和修正区域的区域。
13.根据权利要求11所述的掩模板用基板的制造方法，其特征在于，
所述实算出区域为142mm的正方形内的区域。
14.根据权利要求1至3中任一项所述的掩模板用基板的制造方法，其特征在于，
所述曝光装置经由缝隙对光掩模照射曝光光，所述缝隙能够沿第1方向移动且沿第2方向延伸。
15.一种掩模板的制造方法，其特征在于，
在通过权利要求1至3中任一项所述的方法得到的掩模板用基板的测定了夹装前主表面形状的一侧的主表面上形成薄膜。
16.一种光掩模的制造方法，其特征在于，
在通过权利要求15所述的方法得到的掩模板的薄膜上形成转印图案。
17.一种半导体器件的制造方法，其特征在于，
所述半导体器件的制造方法具有将通过权利要求16所述的方法得到的光掩模夹装在能够进行主表面形状修正的曝光装置的掩模载台上，将光掩模的图案曝光转印到晶片的抗蚀剂膜上的工序。
CN2010800024364A 2009-03-25 2010-03-17 掩模板用基板、掩模板、光掩模和半导体器件的制造方法 Active CN102132211B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-074997 2009-03-25
JP2009074997A JP4728414B2 (ja) 2009-03-25 2009-03-25 マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
PCT/JP2010/054511 WO2010110139A1 (ja) 2009-03-25 2010-03-17 マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN102132211A CN102132211A (zh) 2011-07-20
CN102132211B true CN102132211B (zh) 2013-07-31

Family

ID=42780831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800024364A Active CN102132211B (zh) 2009-03-25 2010-03-17 掩模板用基板、掩模板、光掩模和半导体器件的制造方法

Country Status (6)

Country Link
US (2) US8142963B2 (zh)
JP (1) JP4728414B2 (zh)
KR (2) KR101086237B1 (zh)
CN (1) CN102132211B (zh)
TW (1) TWI440968B (zh)
WO (1) WO2010110139A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971278B2 (ja) * 2008-09-25 2012-07-11 信越化学工業株式会社 フォトマスクブランクスの選択方法及び製造方法並びにフォトマスクの製造方法
JP4728414B2 (ja) * 2009-03-25 2011-07-20 Ｈｏｙａ株式会社 マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
JP5683930B2 (ja) * 2010-01-29 2015-03-11 Hoya株式会社 マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法
JP5296260B2 (ja) * 2010-03-30 2013-09-25 Ｈｏｙａ株式会社 マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法及び半導体デバイスの製造方法
JP5221611B2 (ja) 2010-09-13 2013-06-26 株式会社東芝 ドーズデータ生成装置、露光システム、ドーズデータ生成方法および半導体装置の製造方法
TWI495894B (zh) * 2013-08-07 2015-08-11 Wistron Corp 用來檢測工件是否正確置放之檢測裝置及其方法
JP6513377B2 (ja) * 2014-11-27 2019-05-15 Hoya株式会社 表面形状測定方法、マスクブランク用基板の製造方法、マスクブランクの製造方法、及び転写用マスクの製造方法
JP6094708B1 (ja) * 2015-09-28 2017-03-15 旭硝子株式会社 マスクブランク
US10948814B2 (en) * 2016-03-23 2021-03-16 AGC Inc. Substrate for use as mask blank, and mask blank
JP6862859B2 (ja) * 2017-01-30 2021-04-21 Ａｇｃ株式会社 マスクブランク用のガラス基板、マスクブランクおよびフォトマスク
EP3457213A1 (en) * 2017-09-18 2019-03-20 ASML Netherlands B.V. Methods and apparatus for use in a device manufacturing method
KR20210038901A (ko) * 2018-08-02 2021-04-08 코닝 인코포레이티드 중력으로 인한 에러가 감소된 포토마스크의 평탄도를 측정하는 시스템 및 방법
WO2020196555A1 (ja) * 2019-03-28 2020-10-01 Hoya株式会社 マスクブランク用基板、導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク、及び半導体装置の製造方法
TWI792828B (zh) * 2022-01-03 2023-02-11 力晶積成電子製造股份有限公司 微影方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389902A (zh) * 2001-05-31 2003-01-08 株式会社东芝 曝光掩模的制造方法及其应用
US6869732B2 (en) * 2001-04-20 2005-03-22 Shin-Etsu Chemical Co., Ltd. Glass substrate for photomasks and preparation method
CN1862376A (zh) * 2005-02-25 2006-11-15 Hoya株式会社 掩模坯料及其透明基片的制造方法,曝光掩模的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537844B1 (en) 2001-05-31 2003-03-25 Kabushiki Kaisha Toshiba Manufacturing method for exposure mask, generating method for mask substrate information, mask substrate, exposure mask, manufacturing method for semiconductor device and server
JP3572053B2 (ja) * 2001-05-31 2004-09-29 株式会社東芝 露光マスクの製造方法、マスク基板情報生成方法、半導体装置の製造方法およびサーバー
JP3673263B2 (ja) 2003-05-30 2005-07-20 株式会社東芝 露光マスク基板製造方法、露光マスク製造方法、及び半導体装置製造方法
JP4232018B2 (ja) * 2003-07-25 2009-03-04 信越化学工業株式会社 フォトマスクブランク用基板の選定方法
JP2005043836A (ja) * 2003-07-25 2005-02-17 Shin Etsu Chem Co Ltd フォトマスクブランク用基板の選定方法
JP4488822B2 (ja) * 2004-07-27 2010-06-23 株式会社東芝 露光用マスクの製造方法、露光装置、半導体装置の製造方法およびマスクブランクス製品
JP4786899B2 (ja) * 2004-12-20 2011-10-05 Ｈｏｙａ株式会社 マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法、反射型マスクブランクスの製造方法、露光用マスクの製造方法、反射型マスクの製造方法、及び半導体装置の製造方法
JP2006224233A (ja) * 2005-02-17 2006-08-31 Hoya Corp マスクブランクス用ガラス基板の製造方法及びマスクブランクスの製造方法
JP2009010139A (ja) * 2007-06-27 2009-01-15 Canon Inc 露光装置及びデバイス製造方法
JP4728414B2 (ja) * 2009-03-25 2011-07-20 Ｈｏｙａ株式会社 マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869732B2 (en) * 2001-04-20 2005-03-22 Shin-Etsu Chemical Co., Ltd. Glass substrate for photomasks and preparation method
CN1389902A (zh) * 2001-05-31 2003-01-08 株式会社东芝 曝光掩模的制造方法及其应用
CN1862376A (zh) * 2005-02-25 2006-11-15 Hoya株式会社 掩模坯料及其透明基片的制造方法,曝光掩模的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-50458A 2003.02.21
JP特开2004-361432A 2004.12.24

Also Published As

Publication number Publication date
US8142963B2 (en) 2012-03-27
TWI440968B (zh) 2014-06-11
JP4728414B2 (ja) 2011-07-20
WO2010110139A1 (ja) 2010-09-30
US20110262846A1 (en) 2011-10-27
KR20110053394A (ko) 2011-05-20
US20120208112A1 (en) 2012-08-16
KR101672311B1 (ko) 2016-11-03
KR101086237B1 (ko) 2011-11-23
KR20110119614A (ko) 2011-11-02
US8592106B2 (en) 2013-11-26
JP2010230708A (ja) 2010-10-14
CN102132211A (zh) 2011-07-20
TW201044105A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
CN102132211B (zh) 掩模板用基板、掩模板、光掩模和半导体器件的制造方法
KR101240279B1 (ko) 마스크블랭크용 기판, 마스크블랭크 및 포토마스크 그리고 그것들의 제조방법
KR101522295B1 (ko) 마스크블랭크용 기판 세트의 제조방법, 마스크블랭크 세트의 제조방법, 포토마스크 세트의 제조방법, 및 반도체 디바이스의 제조방법
CN102169286A (zh) 掩模板用基板、掩模板、转印用掩模的制造方法
KR20120109656A (ko) 마스크블랭크용 기판
JP4803576B2 (ja) マスクブランク用基板、マスクブランク、露光用マスク、半導体デバイスの製造方法、及びマスクブランク用基板の製造方法
JP4819191B2 (ja) マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
WO2018020994A1 (ja) マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法、半導体デバイスの製造方法、マスクブランク用基板、マスクブランク及び転写用マスク
JP5658331B2 (ja) マスクブランク用基板セットの製造方法、マスクブランクセットの製造方法、フォトマスクセットの製造方法、及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant