CN102130035A - 集成晶片托盘 - Google Patents

集成晶片托盘 Download PDF

Info

Publication number
CN102130035A
CN102130035A CN2010105709919A CN201010570991A CN102130035A CN 102130035 A CN102130035 A CN 102130035A CN 2010105709919 A CN2010105709919 A CN 2010105709919A CN 201010570991 A CN201010570991 A CN 201010570991A CN 102130035 A CN102130035 A CN 102130035A
Authority
CN
China
Prior art keywords
tray
integrated wafer
wafer pallet
type circle
pressurization projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105709919A
Other languages
English (en)
Inventor
朴根佑
李诚宰
罗润柱
崔麟奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Top Engineering Co Ltd
Original Assignee
Top Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Top Engineering Co Ltd filed Critical Top Engineering Co Ltd
Publication of CN102130035A publication Critical patent/CN102130035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种集成晶片托盘。更具体地，本发明涉及一种集成晶片托盘，其容易地容纳多个晶片，有效地冷却晶片，并使晶片处理期间产生的杂质减到最少。本发明提供了一种集成晶片托盘，其包括：上部托盘，其具有夹持开口以及夹持单元，该夹持单元朝该夹持开口的上内部突出；以及下部托盘，其具有加压突起并将晶片安置在该加压突起的上表面上，该加压突起突出以在夹持开口的方向上插入。

Description

集成晶片托盘
技术领域
本发明涉及一种集成晶片托盘。更具体地，本发明涉及一种集成晶片托盘，其易于容纳多个晶片，有效地冷却晶片，并将晶片处理期间产生的杂质减到最少。
背景技术
在半导体制造中，利用等离子体以在基板上形成薄膜或以所需的图案来处理该基板。利用等离子体处理基板的典型示例可以包括等离子体辅助化学气相沉淀(PECVD)工艺和等离子体刻蚀工艺。
等离子体将气态化学制品变成具有强活化性的基以增强活化性。利用上述原理的PECVD工艺是一种通过使气态工艺气体在等离子体氛围下起反应而在基板上形成薄膜的工艺。同时，等离子体中的离子撞击基板的表面以便物理去除将要被刻蚀掉的材料或切断材料中的化合作用，从而使得通过基进行刻蚀能够快速实现。利用上述操作的等离子体刻蚀工艺通过保留由光致抗蚀剂等所掩覆的基板区域，并且用腐蚀性气体选择性地去除剩余部分而在基板上形成半导体电路图案。此外，可以将诸如金属有机化学气相沉积、物理气相沉积等之类的多种晶片处理工艺用作其它在晶片上形成薄膜的工艺。
同时，正在利用容纳多个晶片并将其传送至处理室的晶片托盘以便在一次处理中同时处理两个或更多个晶片。晶片托盘可以在固定多个晶片的同时有效地冷却晶片是优选的。例如，作为综合LED芯片制造工艺的第一步的图案化蓝宝石基板(PSS)刻蚀工艺用热敏的光致抗蚀剂涂覆导热率比较低的蓝宝石基板并将该热敏的光致抗蚀剂用作掩膜。因此，在PSS工艺中，冷却在处理期间产生的热量是重要的；因此，晶片托盘的设计对PSS处理的结果有很大影响。
图1是示出了已知晶片托盘的一个示例的简图。
已知晶片托盘1通过将晶片W安置在带有晶片座槽3的下部面板2上并结合带有开口9的上部面板7构造而成，该开口9的直径小于其上的晶片W的直径。晶片座槽3中设置有冷却气体供给孔4以在下部面板2中向下贯穿。将诸如氦(He)之类的冷却气体通过冷却气体供给孔4供给至晶片座槽3以冷却晶片W。此时，在冷却气体通过晶片W与晶片座槽3之间的间隙泄漏的情况下，该泄漏对于接近于真空的处理压力具有不良影响。结果，晶片座槽3中形成有O型圈安装槽5以安装O型圈6。固定构件8从上部面板7安装在下部面板2上以夹持住晶片W。
同时，在韩国未经审查的专利No.10-2009-0102258(公布于2009年9月30日)中，公开了作为图1中所示的已知晶片托盘的改进的具有双重上部面板的“用于等离子体处理装置的基板托盘”。
但是，相关技术具有如下问题。
第一，在已知的晶片托盘中，晶片座槽3以凹入的方式形成在下部面板2中，尽管凹形槽通过研磨或抛光进行处理，但该凹形槽并未被表面处理成相对于多个晶片座槽3而言处于相同的深度中。对晶片座槽3的底部进行研磨或抛光以通过平坦地处理该表面而使晶片座槽3与晶片W之间的热导率达到最大。但是，由于将晶片座槽3处理成具有略微不同的深度，因此，被安置在晶片座槽3上的晶片W的安置高度显示出轻微的差异。由此，在通过将上部面板7结合于下部面板2而夹持晶片W时产生夹持力的差异，结果，晶片W与晶片座槽3之间的热导率相对于多个晶片W而言是有差别的，并且会将冷却气体泄漏在一些晶片W上。
第二，可以将螺栓用作固定上部面板7的固定构件8，并且由于对于多个晶片W的外部周边而言，均应当结合预定数目的固定构件8，因此在安装许多晶片W时，将晶片W安装在晶片托盘1上需要花费很多时间和工作量。
第三，固定构件8的固定上部面板7的部分直接暴露于工艺气体或等离子体，结果会产生颗粒，并且颗粒被沉积于固定构件8或固定构件8与上部面板之间的结合间隙。
发明内容
为了解决上述问题，本发明的目的是提供一种集成晶片托盘，其容易地容纳多个晶片，有效地冷却晶片，并使晶片处理期间产生的杂质减到最少。
为了达到上述目标，提供了一种集成晶片托盘，其包括具有夹持开口和朝夹持开口的上内部突出的夹持单元的上部托盘；以及具有突出以在夹持开口的方向上插入的加压突起并将晶片安置在该加压突起的上表面上的下部托盘。
优选地，在加压突起中形成有冷却气体供给孔以向下贯穿。更优选地，在加压突起的上表面的轮廓处设置有用于防止通过冷却气体供给孔供给的冷却气体泄漏的第一O型圈。在这种情况下，第一O型圈优选地为中空的O型圈。
具体地，在本发明中，优选的是，上部托盘从下部托盘的底部结合有结合构件，以防止结合构件暴露于晶片托盘的上表面。
同时，优选地，冷却气体额外地通过下部托盘的上表面与上部托盘的下表面之间的间隙供给。此外，优选的是，在下部托盘的上表面与上部托盘的下表面之间的间隙处设置有用于热传导的涂层以通过表面接触传热。
此外，优选的是，在上部托盘的底部与下部托盘的上表面中的任一个的轮廓处设置有上部/下部密封构件，以防止冷却气体在上部托盘与下部托盘之间泄漏。更为优选地，上部/下部密封构件由唇式密封件形成。
优选地，在加压突起的外部周边上设置有第二O型圈。
根据本发明，当支撑晶片的构造改变为通过从已知槽形突出而形成的加压突起时，加压突起的上表面可以通过诸如研磨或抛光之类的方法而容易地加工而成。结果，使得在将多个晶片安装在晶片托盘中时的安装偏差最小化是可能的。
此外，根据本发明，在晶片与晶片支撑面之间设置有中空的O型圈以使冷却晶片的冷却气体的泄漏降到最少。此外，通过将冷却气体均匀地供给至上部托盘与下部托盘之间的空间而有效地冷却上部托盘是可能的。
同时，根据本发明，由于上部托盘与下部托盘是能够容易地附连的或拆卸的，因此减少将晶片安装在晶片托盘上并将处理过的晶片与晶片托盘分离的时间和工作量。
此外，根据本发明，由于去除了暴露在晶片托盘的顶部上的固定构件，因此防止由固定构件的这种现有的暴露以及形成于暴露部的不必要的沉积所导致的杂质产生。
附图说明
图1是示出了已知晶片托盘的一个示例的简图；
图2是根据本发明的实施方式的晶片托盘的立体图；
图3是根据本发明的实施方式的晶片托盘的横截面视图；
图4是根据本发明的实施方式的晶片托盘的下部托盘的平面图；
图5是设置在根据本发明的实施方式的晶片托盘的下部托盘中的加压突起的详图；
图6是根据本发明的实施方式的晶片托盘的上部托盘的平面图；
图7A和7B是设置在根据本发明的实施方式的晶片托盘的上部托盘中的夹持单元的不同实施方式；
图8是示出了晶片安装在根据本发明的实施方式的晶片托盘上的状态的简图；
图9是示出了在根据本发明的实施方式的晶片托盘中的上部托盘与下部托盘之间的间隙处附加设置有涂层的状态的横截面视图；
图10是示出了根据本发明的实施方式的将晶片托盘安置在夹盘上的状态的简图；
图11是示出了夹盘的上表面和下表面的构造的简图；以及
图12是示出了根据本发明的实施方式的将晶片托盘安置在夹盘上的状态的横截面视图。
具体实施方式
下文中，将参照附图详细描述本发明的优选实施方式。首先，应当注意到的是，在将附图标记给予各视图的元件时，即使相似的元件在不同的视图中示出，相似的附图标记也指代相似的元件。此外，由于它们会徒然遮掩住对于本发明的理解，因此，在描述本发明时，将不详细描述已知的功能或构造。下文中，将描述本发明的优选实施方式，但本领域普通技术人员将会理解到的是，本发明的精神和范围并不限于此，并且可以进行多种改进和改变。
图2是根据本发明的实施方式的晶片托盘的立体图，而图3是根据本发明的实施方式的晶片托盘的横截面视图。
根据本发明的实施方式的晶片托盘10包括上部托盘20和下部托盘30。在上部托盘20中，在内部周边上设置有多个具有在内部周边上突出的夹持单元24的圆柱形夹持开口22。在下部托盘30中，突出并插入到夹持开口22的内部中的加压突起32设置成对应于夹持开口22。晶片W被安置在加压突起32的顶部的平坦表面上。结合构件36从下部托盘30的底部结合，而结合构件36固定于上部托盘20的底部，从而通过夹持单元24来夹持晶片W的外部周边。
在本发明的实施方式中，由于其上安置有晶片W的下部托盘30的加压突起32被设置成具有突出的形状，加压突起32的上表面可以由诸如研磨或抛光之类的方法容易地加工而成。此外，可以使设置在下部托盘30中的整个加压突起32的加工偏差最小化。
图3是沿图2的线A-A，获得的竖直横截面视图。参照图3，将更为详尽地描述下部托盘30的构造和上部托盘20与下部托盘30之间的结合关系。
通过其供给诸如氦(He)等之类的冷却气体的冷却气体供给孔34从加压突起32的上表面向下贯穿。此外，插槽加压突起32的上表面上形成有第一O型圈插槽38，而第一O型圈40安装在第一O型圈插槽38上。第一O型圈40防止从冷却气体供给孔34供给的冷却气体泄漏至加压突起32和晶片W的外部。同时，使晶片W与加压突起32的上表面之间的接触面积最大化以有效地冷却晶片W是优选的。为此，可充分按压第一O型圈40是优选的。因此，第一O型圈40是其内部空间为空的中空型的以使压缩变形充分地出现并防止密封效果受损。
在晶片W的厚度由d1表示，加压突起32的高度由d2表示，夹持开口22至夹持单元24的底部的深度由d3表示时，应当确保“d1+d2≥d3”。换言之，当将上部托盘20和下部托盘30彼此结合，同时将晶片W安置在加压突起32的顶部上时，上部托盘的底部与下部托盘30的上表面之间应当维持0或更大的间隙。其原因在于，如果“d1+d2＜d3”，则无法通过夹持单元24夹持晶片W。
同时，在该实施方式中，可以通过上部托盘20与下部托盘30之间的间隙供给冷却气体，以在晶片处理期间有效地冷却上部托盘20。为此，连接于上部托盘20的底部的附加冷却气体供给孔35在下部托盘30中贯穿。为了防止通过下部托盘30与上部托盘20之间的间隙供给的冷却气体泄漏，在下部托盘30的上表面的轮廓处设置有上部/下部密封构件48。此外，为了防止冷却气体在夹持单元24与晶片W之间泄漏，在加压突起32的外部周边或底部上设置有第二O型圈44。优选的是，第二O型圈44的密封效果可以通过利用斜切处理单元42来处理加压突起32的底部而被有效地示出。上部/下部密封构件48可以是唇式密封件，并且可以设置在上部托盘20的底部而非下部托盘30的上表面上。
图4是根据本发明的实施方式的晶片托盘的下部托盘的平面图，而图5是设置在根据本发明的实施方式的晶片托盘的下部托盘中的加压突起的详图。
参照图4，下部托盘30的上表面上设置有多个加压突起32，而加压突起32的顶部上设置有向下贯穿的冷却气体供给孔34。此外，下部托盘30中设置有用于结合构件36的结合构件插孔37，而在下部托盘30的上表面的轮廓处设置有用于安装上部/下部密封构件48的上部/下部密封构件插槽46。
参照图5，将额外描述加压突起32的构造。加压突起32具有圆柱形的突出的形状。晶片安置表面50平坦地设置在加压突起32的上表面上。晶片安置表面50的轮廓处设置有用于插入第一O型圈40的第一O型圈插槽38。可以形成在第一O型圈插槽38的轮廓处是分离开的且是突出的多个第一O型圈引导部52以便于安装第一O型圈40。
图6是根据本发明的实施方式的晶片托盘的上部托盘的平面图，而图7A和7B是设置在根据本发明的实施方式的晶片托盘的上部托盘中的夹持单元的不同实施方式。
上部托盘20中设置有多个带有夹持单元24的夹持开22。
作为夹持晶片W的构造，在图7A中，环形夹持单元24从圆柱形夹持开口22的上内部突出。在图7A中，环形夹持单元24夹持晶片W的整个外部周边。此外，在图7B中，夹持晶片W的点夹持单元25包括三个25a、25b和25c。在图7B中，突出的点夹持单元25仅夹持晶片W的局部。
将参照图8描述将晶片W安装在上述晶片托盘10上的方法。
图8是示出了将晶片安装在根据本发明的实施方式的晶片托盘上的状态的简图。
首先，翻转上部托盘20以安装晶片W。当将晶片W插入到上部托盘20的夹持开口22中时，晶片W被悬置在夹持单元24上。在这种状态下，将其中第一O型圈40等安装在加压突起32上的下部托盘30结合于上部托盘20。此时，将结合构件36插入穿过下部托盘30的结合构件插孔37并固定于上部托盘20的结合构件安装孔39以将下部托盘30与上部托盘20彼此结合。
图9是示出了在根据本发明的实施方式的晶片托盘中的上部托盘与下部托盘之间的间隙处附加设置有涂层的状态的横截面视图。
在图3的描述中，将冷却气体供给至上部托盘20与下部托盘30之间的间隙以促进对于上部托盘20的冷却。此外，下部托盘30的上表面或上部托盘20的上表面上设置有涂层54，以使得上部托盘20和下部托盘30彼此表面接触以导热是优选的。于此，涂层54可以由从聚四氟乙烯系列、压克力系列或聚酰亚胺系列材料中选择的材料制成，但是，本发明的实施方式，涂层54的材料当然并不限于上述材料。此外，将涂层54处理成具有多个孔从而在上部托盘20与下部托盘30之间均匀地供给冷却气体是优选的。
将上述晶片托盘10安置在被设置于处理室(未示出)中的夹盘的顶部上。将对其描述如下。
图10是示出了根据本发明的实施方式的将晶片托盘安置在夹盘上的状态的简图，图11是示出了夹盘的上表面和下表面的构造的简图，而图12是示出了根据本发明的实施方式的将晶片托盘安置在夹盘上的状态的横截面视图。
夹盘60具有冷却气体引入孔64和冷却气体供给通道62，通过该冷却气体引入孔64在上表面的中心处引入冷却气体，而该冷却气体供给通道62用于将冷却气体在上表面的一端处供给至晶片托盘10。同时，在夹盘60的下表面上设置有通过其供给冷却流体用于冷却夹盘60的夹盘冷却通道66。此外，参照图12，为了防止冷却气体在夹盘60与晶片托盘10之间泄漏，在夹盘60的上表面的轮廓处设置有夹盘密封构件68。该夹盘密封构件68可以是唇式密封件。
刚刚已经举例说明了本发明的精神。本领域普通技术人员将会理解的是，在不脱离本发明的基本特征的情况下，可以作出多种改进、变化及置换。因此，本发明中所公开的实施方式及附图并不用于限制而只是描述本发明的精神。本发明的范围并不仅限于这些实施方式和附图。本发明的保护范围必须通过所附权利要求进行分析，并且应当被分析成，其范围内相等同的所有精神均包括在本发明的所附权利要求中。

Claims (17)

1.一种集成晶片托盘，所述集成晶片托盘包括：
上部托盘，所述上部托盘具有夹持开口以及夹持单元，所述夹持单元突出至所述夹持开口的上内部；以及
下部托盘，所述下部托盘具有加压突起并将晶片安置在所述加压突起的上表面上，所述加压突起突出以在所述夹持开口的方向上插入。
2.如权利要求1所述的集成晶片托盘，其中，冷却气体供给孔以向下贯穿的方式形成在所述加压突起中。
3.如权利要求2所述的集成晶片托盘，其中，所述加压突起的上表面的轮廓处设置有第一O型圈，所述第一O型圈用于防止通过所述冷却气体供给孔供给的冷却气体泄漏。
4.如权利要求3所述的集成晶片托盘，其中，所述第一O型圈是中空的O型圈。
5.如权利要求1至4中的任一项所述的集成晶片托盘，其中，所述上部托盘从所述下部托盘的底部结合有结合构件。
6.如权利要求1至4中的任一项所述的集成晶片托盘，其中，冷却气体额外地通过所述下部托盘的上表面与所述上部托盘的下表面之间的间隙供给。
7.如权利要求1至4中的任一项所述的集成晶片托盘，其中，在所述下部托盘的上表面与所述上部托盘的下表面之间的间隙处设置有用于热传导的涂层。
8.如权利要求6所述的集成晶片托盘，其中，在所述上部托盘的底部与所述下部托盘的上表面中的任一个的轮廓处设置有上部/下部密封构件。
9.如权利要求8所述的集成晶片托盘，其中，所述上部/下部密封构件是唇式密封件。
10.如权利要求8所述的集成晶片托盘，其中，所述加压突起的外部周边上设置有第二O型圈。
11.如权利要求3所述的集成晶片托盘，其中，所述加压突起的上表面上形成有晶片安置表面，并且所述晶片安置表面的轮廓处设置有第一O型圈插槽。
12.如权利要求11所述的集成晶片托盘，其中，所述第一O型圈插槽的轮廓处设置有用于防止所述第一O型圈分离的第一O型圈引导部。
13.如权利要求1所述的集成晶片托盘，其中，所述夹持单元是环形夹持单元或点夹持单元。
14.一种集成晶片托盘，所述集成晶片托盘包括：
下部托盘，其中，突出的加压突起的上表面上安置有晶片；以及
上部托盘，其中，形成插入有所述加压突起的夹持开口以夹持所述晶片。
15.如权利要求14所述的集成晶片托盘，其中，所述加压突起中以向下贯穿的方式形成有冷却气体供给孔。
16.如权利要求14和15中任一项所述的集成晶片托盘，其中，所述上部托盘从所述下部托盘的底部结合有结合构件。
17.如权利要求15所述的集成晶片托盘，其中，所述冷却气体额外地通过所述下部托盘的上表面与所述上部托盘的下表面之间的间隙供给。
CN2010105709919A 2009-12-30 2010-11-26 集成晶片托盘 Pending CN102130035A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090134195A KR101137545B1 (ko) 2009-12-30 2009-12-30 일체형 웨이퍼 트레이
KR10-2009-0134195 2009-12-30

Publications (1)

Publication Number Publication Date
CN102130035A true CN102130035A (zh) 2011-07-20

Family

ID=44268055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105709919A Pending CN102130035A (zh) 2009-12-30 2010-11-26 集成晶片托盘

Country Status (3)

Country Link
KR (1) KR101137545B1 (zh)
CN (1) CN102130035A (zh)
TW (1) TW201133680A (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522322A (zh) * 2011-12-15 2012-06-27 华东光电集成器件研究所 一种半导体芯粒的清洗装置
CN103377978A (zh) * 2012-04-23 2013-10-30 杰荷拉公司 基板处理装置用托盘
CN104538331A (zh) * 2014-12-12 2015-04-22 南通富士通微电子股份有限公司 一种晶圆翘曲处理的装置及方法
CN105185735A (zh) * 2015-08-13 2015-12-23 浙江东晶博蓝特光电有限公司 一种用于干法刻蚀led图形化蓝宝石衬底的托盘
CN105280534A (zh) * 2014-06-02 2016-01-27 晶元光电股份有限公司 承载盘
CN105390431A (zh) * 2014-08-20 2016-03-09 塔工程有限公司 用于装配晶片盘的夹具和方法
CN105552008A (zh) * 2014-10-23 2016-05-04 塔工程有限公司 晶片托盘、用于装配晶片托盘的夹具和装配晶片托盘的方法
CN105810626A (zh) * 2014-12-31 2016-07-27 中微半导体设备(上海)有限公司 晶圆托盘
CN105810625A (zh) * 2014-12-31 2016-07-27 中微半导体设备(上海)有限公司 晶圆托盘
CN104124185B (zh) * 2013-04-26 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 晶片盖板和晶片加工设备
CN107591354A (zh) * 2016-07-06 2018-01-16 苏州能讯高能半导体有限公司 一种可适用于多尺寸样片的样片托盘
USD854506S1 (en) 2018-03-26 2019-07-23 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD858469S1 (en) 2018-03-26 2019-09-03 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD860146S1 (en) 2017-11-30 2019-09-17 Veeco Instruments Inc. Wafer carrier with a 33-pocket configuration
USD860147S1 (en) 2018-03-26 2019-09-17 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD863239S1 (en) 2018-03-26 2019-10-15 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD866491S1 (en) 2018-03-26 2019-11-12 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装
CN114250433A (zh) * 2020-09-22 2022-03-29 东莞令特电子有限公司 用于电弧喷涂应用的掩蔽托盘组件
CN115592371A (zh) * 2021-07-09 2023-01-13 吉佳蓝科技股份有限公司（Kr） 晶圆承载器组装装置以及晶圆承载器组装方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157587B1 (ko) * 2011-02-14 2012-06-18 에이피티씨 주식회사 반도체제조용 챔버의 웨이퍼 고정장를 이용한 웨이퍼 고정방법
KR101235928B1 (ko) * 2011-10-05 2013-02-21 전종근 플라즈마 처리장치용 웨이퍼 트레이
KR101303005B1 (ko) * 2012-03-22 2013-09-03 (재)한국나노기술원 가스를 이용한 웨이퍼 및 웨이퍼커버 냉각장치
KR101355021B1 (ko) * 2012-04-12 2014-01-23 김문석 웨이퍼 연마용 지그
KR101950692B1 (ko) * 2012-11-08 2019-02-21 엘지이노텍 주식회사 반도체 식각 장치
KR101379707B1 (ko) * 2013-02-08 2014-04-02 주식회사 기가레인 기판 로딩 장치 및 기판 로딩 방법
KR101442752B1 (ko) * 2014-02-11 2014-11-04 케이세미(주) 패턴화 사파이어 기판 식각 장치용 웨이퍼 트레이
KR101599798B1 (ko) * 2014-05-07 2016-03-14 세교 (주) 플라즈마 처리장치의 기판재치대
KR101504880B1 (ko) * 2014-11-14 2015-03-20 주식회사 기가레인 기판 안착유닛
KR101630203B1 (ko) 2015-06-12 2016-06-14 제이엔케이히터(주) 기판 유닛 리프트 장치
KR101901989B1 (ko) 2017-01-17 2018-09-27 주식회사 네패스 반도체 패키지의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376180A (en) * 1993-02-25 1994-12-27 Leybold Aktiengesellschaft Apparatus for holding disk-shaped substrates in the vacuum chamber of a coating or etching apparatus
CN1461975A (zh) * 2002-05-29 2003-12-17 三荣技研股份有限公司 曝光方法及曝光装置
KR20060032716A (ko) * 2004-10-13 2006-04-18 주식회사 에이디피엔지니어링 플라즈마 처리장치
JP2007066956A (ja) * 2005-08-29 2007-03-15 Dainippon Screen Mfg Co Ltd ウエハ端面保護装置及びウエハ処理装置
CN101236915A (zh) * 2007-01-22 2008-08-06 东京毅力科创株式会社 基板处理装置以及聚焦环

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE7710800L (sv) * 1976-10-05 1978-04-06 Western Electric Co Forfarande for astadkommande av ett epitaxiellt skikt pa ett substrat
KR100854974B1 (ko) * 2007-04-25 2008-08-28 (주)리드 기판 캐리어 및 그것을 사용하는 발광다이오드 제조를 위한장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376180A (en) * 1993-02-25 1994-12-27 Leybold Aktiengesellschaft Apparatus for holding disk-shaped substrates in the vacuum chamber of a coating or etching apparatus
CN1461975A (zh) * 2002-05-29 2003-12-17 三荣技研股份有限公司 曝光方法及曝光装置
KR20060032716A (ko) * 2004-10-13 2006-04-18 주식회사 에이디피엔지니어링 플라즈마 처리장치
JP2007066956A (ja) * 2005-08-29 2007-03-15 Dainippon Screen Mfg Co Ltd ウエハ端面保護装置及びウエハ処理装置
CN101236915A (zh) * 2007-01-22 2008-08-06 东京毅力科创株式会社 基板处理装置以及聚焦环

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522322A (zh) * 2011-12-15 2012-06-27 华东光电集成器件研究所 一种半导体芯粒的清洗装置
CN103377978A (zh) * 2012-04-23 2013-10-30 杰荷拉公司 基板处理装置用托盘
CN104124185B (zh) * 2013-04-26 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 晶片盖板和晶片加工设备
CN105280534A (zh) * 2014-06-02 2016-01-27 晶元光电股份有限公司 承载盘
CN105390431A (zh) * 2014-08-20 2016-03-09 塔工程有限公司 用于装配晶片盘的夹具和方法
CN105552008A (zh) * 2014-10-23 2016-05-04 塔工程有限公司 晶片托盘、用于装配晶片托盘的夹具和装配晶片托盘的方法
CN104538331A (zh) * 2014-12-12 2015-04-22 南通富士通微电子股份有限公司 一种晶圆翘曲处理的装置及方法
CN105810626B (zh) * 2014-12-31 2019-01-25 中微半导体设备(上海)有限公司 晶圆托盘
CN105810626A (zh) * 2014-12-31 2016-07-27 中微半导体设备(上海)有限公司 晶圆托盘
CN105810625A (zh) * 2014-12-31 2016-07-27 中微半导体设备(上海)有限公司 晶圆托盘
CN105810625B (zh) * 2014-12-31 2018-10-16 中微半导体设备(上海)有限公司 晶圆托盘
CN105185735A (zh) * 2015-08-13 2015-12-23 浙江东晶博蓝特光电有限公司 一种用于干法刻蚀led图形化蓝宝石衬底的托盘
CN107591354A (zh) * 2016-07-06 2018-01-16 苏州能讯高能半导体有限公司 一种可适用于多尺寸样片的样片托盘
USD860146S1 (en) 2017-11-30 2019-09-17 Veeco Instruments Inc. Wafer carrier with a 33-pocket configuration
USD854506S1 (en) 2018-03-26 2019-07-23 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD858469S1 (en) 2018-03-26 2019-09-03 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD860147S1 (en) 2018-03-26 2019-09-17 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD863239S1 (en) 2018-03-26 2019-10-15 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD866491S1 (en) 2018-03-26 2019-11-12 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
CN114250433A (zh) * 2020-09-22 2022-03-29 东莞令特电子有限公司 用于电弧喷涂应用的掩蔽托盘组件
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装
CN115592371A (zh) * 2021-07-09 2023-01-13 吉佳蓝科技股份有限公司（Kr） 晶圆承载器组装装置以及晶圆承载器组装方法
CN115592371B (zh) * 2021-07-09 2024-03-12 吉佳蓝科技股份有限公司 晶圆承载器组装装置以及晶圆承载器组装方法

Also Published As

Publication number Publication date
TW201133680A (en) 2011-10-01
KR20110077574A (ko) 2011-07-07
KR101137545B1 (ko) 2012-04-20

Similar Documents

Publication Publication Date Title
CN102130035A (zh) 集成晶片托盘
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
EP2698814B1 (en) Method for plasma dicing a semi-conductor wafer
US8687343B2 (en) Substrate mounting table of substrate processing apparatus
CN101385127B (zh) 用于减少介电蚀刻中微粒污染的密封弹性材料粘合的Si电极
US8262922B2 (en) Plasma confinement rings having reduced polymer deposition characteristics
CN100477145C (zh) 静电吸附电极和处理装置
US20080314508A1 (en) Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system
US9583377B2 (en) Installation fixture for elastomer bands
CN102117726A (zh) 等离子体处理装置的聚焦环及具有聚焦环的等离子体处理装置
EP3594998A1 (en) Method for plasma dicing a semi-conductor wafer
KR20200042012A (ko) 기판 배면 손상을 감소시키기 위한 기판 지지부
US20120118510A1 (en) Method for debonding components in a chamber
KR20190022913A (ko) 반도체 및 기계적 처리에서 작업물 캐리어의 최상부 판으로서의 처리된 웨이퍼
US9502279B2 (en) Installation fixture having a micro-grooved non-stick surface
KR101857237B1 (ko) 웨이퍼 트레이를 고정하는 클램프
KR101574785B1 (ko) 기판 가공용 트레이 및 이를 적용하는 시스템
KR101342991B1 (ko) 플라즈마 식각 장치 및 이를 포함하는 기판 처리 시스템
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20220098737A1 (en) Showerhead and substrate processing apparatus having the same
KR20220095497A (ko) 기판 지지 유닛 및 이의 제조 방법
TW201430996A (zh) 用於在供基板處理之一真空腔室內之一環形組件的機械式夾具總成
KR20070044142A (ko) 플라즈마를 이용하는 기판 가공 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110720

AD01 Patent right deemed abandoned