CN102129966A - 在半导体结构中形成导热区的方法以及由此获得的结构 - Google Patents

在半导体结构中形成导热区的方法以及由此获得的结构 Download PDF

Info

Publication number
CN102129966A
CN102129966A CN2010106017436A CN201010601743A CN102129966A CN 102129966 A CN102129966 A CN 102129966A CN 2010106017436 A CN2010106017436 A CN 2010106017436A CN 201010601743 A CN201010601743 A CN 201010601743A CN 102129966 A CN102129966 A CN 102129966A
Authority
CN
China
Prior art keywords
layer
semiconductor
isolated area
heat
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106017436A
Other languages
English (en)
Inventor
S·J·高尔
M·D·丘奇
R·C·杰罗姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102129966A publication Critical patent/CN102129966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种电子系统、一种半导体结构的制备方法以及一种或多种半导体结构。例如，公开了一种半导体结构的制备方法，包括在导热层上形成半导体层，在导热层上形成隔离区以及在隔离区中形成导热区。

Description

在半导体结构中形成导热区的方法以及由此获得的结构
相关申请的交叉引用
本申请涉及2009年12月10提交的题为“HEAT CONDUCTION FORCHIP STACKS AND 3-D CIRCUITS”的美国临时专利申请序列号No.61/285,325(代理人档案号SE-2741-TD)并且以引用方式并入本文。本申请还涉及2009年12月15日提交的题为“SEEDED DIAMOND FILMMETHOD/DIAMOND DAMASCENE METHOD”的美国临时专利申请序列号No.61/286,440(代理人档案号SE-2706-IP)和2009年12月30日提交的题为“TRENCH ISOLATION USING DIAMOND REFILL”的美国临时专利申请序列号No.61/291,165(代理人档案号SE-2717-TD)，均以引用方式并入本文。本申请由此要求美国临时专利申请序列号分别为No.61/286,440和No.61/291,165的优先权。
附图简述
理解到附图仅描述示范性实施例并且因此不应被认为是对保护范围的限定，将利用附图以附加特征和细节描述示范性实施例，其中：
图1是可用来实现本发明的一个或多个实施例的示范性电子系统的框图；
图2是可根据本发明的一个实施例制备的半导体结构的处理中的第一侧视、剖视图；
图3是可根据本发明的一个实施例制备的半导体结构的处理中的第二侧视、剖视图；
图4是可根据本发明的一个实施例制备的半导体结构的处理中的第三侧视、剖视图；
图5是可根据本发明的一个实施例制备的半导体结构的处理中的第四侧视、剖视图；
图6是可根据本发明的一个实施例制备的半导体结构的处理中的第五侧视、剖视图；
图7是可用来制备图2-图6所示半导体结构的处理的流程图；
图8是可根据本发明的第二实施例制备的半导体结构的处理中的侧视、剖视图；
图9是可用来制备图8所示半导体结构的处理的流程图；
图10是可根据本发明的第三实施例制备的半导体结构的处理中的侧视、剖视图；
图11是可根据本发明的第四实施例制备的半导体结构的处理中的第一侧视、剖视图；
图12是可根据本发明的第四实施例制备的半导体结构的处理中的第二侧视、剖视图；
图13是可根据本发明的第五个实施例制备的半导体结构的处理中的第一侧视、剖视图；
图14是可根据本发明的第五实施例制备的半导体结构的处理中的第二侧视、剖视图；
图15是可根据本发明的第五实施例制备的半导体结构的处理中的第三侧视、剖视图；
图16是可根据本发明的第五实施例制备的半导体结构的处理中的第四侧视、剖视图；
图17是可根据本发明的第六实施例制备的半导体结构的处理中的侧视、剖视图；
图18是可根据本发明的第七实施例制备的半导体结构的处理中的侧视、剖视图；以及
图19是可根据本发明的第八实施例制备的半导体结构的处理中的侧视、剖视图。
根据一般实践应用，所述的各种部件并未按比例描绘而是描绘来强调与示范性实施例有关的特定部件。
发明详述
在以下具体描述中，对附图进行参考，附图构成了说明书的一部分并且借助例证特定示例性实施例示出。然而，应当理解可以利用其他实施例并且可以做出逻辑、机械和电气变化。而且，在附图和说明书中呈现的方法不应被看成对顺序的限定，可以以此顺序执行单独的动作。因此，下面的具体描述不应被看成是一种限制。
采用各种封装和互联技术来提高半导体器件的电路密度。例如，多芯片组件(MCM)是包括多集成电路(IC)、半导体裸片或芯片或封装在单个基板上的离散电路元件的半导体结构。层叠晶片封装是一种以垂直排列层叠多个半导体晶片或部分(例如，裸片或芯片)来提供具有最小使用空间的高密度电路封装的制备技术。在高密度电路封装如MCM和层叠晶片封装中采用的示范性互联技术包括形成基板通孔(TSV)、可控坍塌芯片连接(CCCC或C4)等。
提高电路密度的结果是也增加了电路所生成的热。这种热量增加会引起电路故障和/或使其电气性能恶化。例如，在高密度封装中的电路装置层中采用的材料的热扩散的不同系数会引起层分离并且使得装置发生故障。而且，某些装置(例如，匹配装置、高功率输出装置等)的电气性能会降低并且如果高密度封装中的附加电路所生成的热量增加，则装置会发生故障。
本发明的实施例提供了在半导体结构中形成导热区的方法以及由此获得的结构。导热区提供导热路径以从半导体器件表面排出热量，这提高了所涉及的半导体结构的热耗散性能。因此，半导体结构的提高的热消散可以补偿在高密度封装例如像MCM和层叠晶片封装中的附加电路所生成的增加的热量。
图1是可用来实现本发明的一个或多个实施例的示范性电子系统100的框图。在一个实施例中，电子系统100包括电源102、处理器104、存储器106/和一个或多个其他半导体器件108。例如，电源102可以是直流(DC)电源、功率转换器、功率管理系统、电池电源系统等。处理器104例如可以是微处理器、微控制器、嵌入式处理器、数字信号处理器、模拟信号处理器、数据处理器、光数据处理器或以上的组合。存储器106例如可以是静态随机存取存储器(SRAM)、动态RAM(DRAM)、只读存储器(ROM)、可编程ROM(PROM)、闪速存储器等。其他半导体器件108例如可以是一个或多个集成电路(IC)、单个电子电路、电子电路元件、或包括以上组合的一个或多个电子系统或子系统。无论如何，电源102经由对应的电气导线116、118和114为处理器104、存储器106和其他半导体器件108提供工作电力。处理器104经由对应的数据通信总线110、112耦合到存储器106和其他半导体器件108从而在两者之间提供数据通信。
在一个实施例中，电源102、处理器104和存储器106中的每一个都包括对应的多个半导体器件103、105和107。半导体器件103、105、107和108中的每一个都包括根据本发明的至少一个实施例制备的一个或多个IC、单个电子电路、和/或电子电路元件(例如，晶体管、电阻器、电容器)，如下具体所述。
图2-图6是可根据本发明的一个实施例制备的半导体结构200的处理中的相关的侧视、剖视图。图7是可用来制备图2-图6所示半导体结构200的处理700的流程图。
参考图2和图7，所示的处理流程的第一步(702)使用适当方法在半导体晶片或基板如半导体基板204上形成(例如沉积)导热层，如导热层202。例如，在一个实施例中，半导体基板204可以是外延生长到厚度大约为5000埃到10000埃的硅材料。导热层202可以是厚度从1微米到5微米(例如大约1.5微米)的金刚石薄膜。例如使用化学气相沉积(CVD)处理，如热丝CVD(HFCVD)或等离子增强CVD(PECVD)，可以把用于导热层202的材料(例如，金刚石)沉积到半导体基板204上(例如，以从700℃到1000℃的温度)。注意，尽管在所示示范性实施例中采用金刚石材料来形成导热层202，但是这种选择仅仅是一种设计约束，不应当被认为是对本发明的限制。例如，在其他实施例中，具有类似于或者比金刚石的导热率(例如大约20瓦/厘米开)高的增强的导热率的多晶半导体材料(例如，碳化硅)可用于导热层202。
接下来，采用适当的沉积方法(步骤704)，在导热层202上沉积半导体层，如图2所示的半导体层206。例如，在一个实施例中，半导体层206可以是厚度大约为1200埃的硅材料。在其他实施例中，只要所采用的半导体材料能经受在形成导热层202的随后处理期间面临的环境条件(例如，如果使用金刚石，则温度大于700℃)，可以采用任何适当的半导体材料(例如，蓝宝石、砷化镓、砷化镓铟、锗等)用于半导体层206。在图2所示的示范性实施例中，导热层202和半导体层206例如形成了金刚石上硅(SOD)基板207。就这点而言，半导体基板204可以被看成“牺牲”基板，可用来帮助形成SOD基板207并且随后利用例如化学机械平整(CMP)步骤去除。在有些实施例中，仅仅作为一种设计选择(例如，为了减少处理步骤的数量)，可以保留半导体基板204。
参考图3，采用适当的沉积方法(步骤706)，在半导体层206上形成并图案化掩模(如虚线所示)，如掩模层208。例如，在一个实施例中，掩模层208可以是光致抗蚀剂层，沉积在半导体层206上并且图案化从而在半导体层206的上表面定义一个或多个隔离区(例如，沟槽、岛、通孔)的轮廓。在其他实施例中，例如，掩模层208可以是沉积在半导体层206上的热生长氧化物材料(例如，二氧化硅)。在其他实施例中，掩模层208例如可以是包括一个或多个光致抗蚀剂和/或上述氧化物材料的组合层。
接下来，采用适当的蚀刻方法(步骤708)，蚀刻掩模层208的图案区域以在半导体层206的上表面上暴露预定图案。例如，采用氧化物蚀刻，对掩模层208图案化并且蚀刻从而定义将要在随后的处理步骤中形成的一个或多个隔离区的预定布局(例如，沟槽、岛、通孔)。
参考图4，采用适当的蚀刻方法(步骤710)，对半导体层206上的暴露区域随后向下蚀刻到底层导热层202的表面以形成一个或多个隔离区(例如，沟槽)，如第一隔离区210和第二隔离区212。例如，可以采用各向同性等离子蚀刻以及随后的反应性离子蚀刻形成第一隔离区210和第二隔离区212。注意，如果使用无机材料(例如，光致抗蚀剂为有机材料)形成掩模层208，则在蚀刻步骤(710)之后剩余的掩模材料可以保留在半导体层206上或者在随后的处理流程中去除。
参考图5，采用适当的沉积方法(步骤712)，可以在隔离区210、212中生长用于导热层202的材料以形成一个或多个导热区，如第一导热区214和第二导热区216。例如，在一个实施例中，可以采用金刚石再填充处理在每个隔离区210、212中选择性地生长多晶(例如金刚石)薄膜。
更准确地说，在导热层202上表面的晶体(例如，金刚石)材料的纳米大小或微米大小的晶体提供了晶核形成点以有助于隔离区210、212中的晶体生长。例如采用适当的沉积处理，如HFCVD、PECVD或HF甲烷分解，在从700℃到1000℃(例如大约700℃)多晶(例如金刚石)材料从晶核形成点向外生长并且用来填充并由此形成第一导热区214和第二导热区216。注意，用来形成第一和第二导热区214、216的多晶(例如金刚石)材料是自对准的，这意味着导热层202表面上的晶核形成点起到限制多晶材料到第一和第二隔离区210、212的生长的作用。然而，如图5所示，通过虚假晶核形成可以在掩模层208的上表面上形成小的任意数量的晶体区209。然而，可以利用随后的抛光和蚀刻(例如平整化)步骤去除区域209中的晶体材料。无论如何，在第一和第二导热区214、216中生长的导热层202和导热晶体材料形成导热区218，可以消散在SOD基板207上形成的半导体器件如图6所示的半导体器件220所生成的热量。例如，半导体器件220可以是IC、模拟或数字电路、或者在随后的制备处理流程中形成的一个或多个电路元件(例如，晶体管、电阻器等)。
采用适当的抛光和/或平整化方法(步骤712)，可以处理半导体结构200的上表面准备用于额外的制备处理。例如，在一个实施例中，可采用CMP或蚀刻方法来平滑和平整化SOD基板207的上表面，使得在随后的处理流程中可以在SOD基板207上形成半导体器件220。
注意，如果采用上述处理700利用上述沟槽隔离和金刚石再填充处理形成一个或多个导热区，则图2-图6所示的实施例可以被看成是“器件前沟槽”(例如，晶体管、电阻器等)或者“器件后沟槽”制备过程。然而，无论如何，这些处理中任何一个都可以容易集成到制备半导体器件的整个过程，只要在执行任何晶片处理之前执行可能受到所涉及的金刚石生长条件(例如，大于700℃的温度)的损害的这些处理即可。然而，这种沟槽隔离和金刚石再填充处理的实际结合点可以稍后出现在器件制备过程中，因为针对金刚石薄膜生长或后段制程(BEOL)处理如用来形成金属、触点、通孔等处理改进了技术现状。例如，实现低于700℃的金刚石沉积温度，或者采用较高温度BEOL金属(例如，难熔金属)将增强在未来半导体器件制备处理流程中的集成灵活性。
图8是可根据本发明的第二实施例制备的半导体结构800的处理中的侧视、剖视图。图9是可用来制备图8所示半导体结构800的处理900的流程图。参考图8和图9，所示的处理流程的第一步(902)采用适当的方法在开始基板如基板804上形成(例如，沉积)绝缘体层，如绝缘体层802。例如，在一个实施例中，可以利用原硅酸四乙酯(TEOS)的PECVD在大约400℃可以在基板804上沉积二氧化硅层802。二氧化硅层802厚度可以大约为650埃。
接下来，采用适当的图像化和蚀刻(例如，光刻)方法(步骤904)来在绝缘层802中定义和形成一个或多个隔离区(例如，沟槽、岛、通孔)，如第一隔离区806和第二隔离区808。例如，可以根据上述用来形成图4中的隔离区210、212的处理700的步骤形成第一和第二隔离区806、808。然而，在图8所示的实施例中，由绝缘层802的厚度确定第一和第二隔离区806、808的深度。
接下来，采用适当的涂覆方法(步骤906)，向半导体结构800的上表面施加热导体(例如，金刚石)材料的薄涂层。例如，在一个实施例中，把含有单个(例如金刚石)晶体的悬液或浆液施加到半导体结构800的上表面以及第一和第二隔离区806、808的暴露表面(底部和侧壁)。悬液包含溶剂载体中的单个微米或纳米大小(例如金刚石)的晶体。采用适当的清洁方法(步骤908)，随后清洁半导体结构800的上表面以去除之前施加的晶体(例如金刚石)材料。然而，采用的清洁方法在第一和第二隔离区806、808的底面和侧壁面上留下了单个晶体层805、807。层805、807中的单个晶体起到“种子晶体”或晶核形成点的作用以有利于在第一和第二隔离区806、808中的晶体生长。
随后采用适当的沉积方法(步骤910)来选择性地在第一和第二隔离区806、808中生长导热多晶(例如金刚石)薄膜。例如，采用适当的沉积处理，如HFCVD、PECVD或HF甲烷分解，在从700℃到1000℃的温度下(例如，大约700℃)，多晶(例如，金刚石)材料从晶核形成点向外生长并用来填充第一隔离区806和第二隔离区808。注意，用来填充第一和第二隔离区806、808的多晶(例如金刚石)材料是自对准的，这意味着第一和第二隔离区806、808的底面和侧壁面上的晶核形成点起到限制多晶(例如金刚石)材料向第一和第二隔离区806、808生长的作用。接下来，采用适当的抛光或蚀刻方法(912)，第一和第二隔离区806、808中的每一个例如都可以形成金刚石波形花纹。可以采用形成金刚石波形花纹的处理在半导体器件中产生单个金刚石“岛”，可用来形成一个或多个热管道、基于金刚石的半导体器件、互联线等。无论如何，注意，在每个隔离区806、808中形成的导热(例如金刚石)薄膜或波形花纹产生从半导体结构800的上表面到基板804的导热通道，通过绝缘体(例如，二氧化硅)层802在水平方向被隔离。例如，这种金刚石薄膜或波形花纹结构可以用来形成散热片。
图10是可根据本发明的第三实施例制备的半导体结构1000的处理中的侧视、剖视图。实质上，除了附加步骤(以下所述)之外，在形成半导体结构800的以上处理900中采用的步骤也可以用来形成图10所示的半导体结构1000。然而，在图10所示的实施例中，在开始基板1004上形成第一隔离层1002，在第一隔离层1002上形成第二隔离层1006。例如，在一个实施例中，第一隔离层1002为氮化物(例如，氮化硅)材料，第二隔离层1006为氧化物(例如，二氧化硅)材料。在其他实施例中，第一和第二隔离层1002、1006可以由相同材料制成。在该实施例中，形成图8中的隔离区806、808所采用的图案化和蚀刻方法(步骤904)也可以用来形成图10中的隔离区1008、1010。然而，在图10所示的实施例中，可以在隔离区1008、1010中仍然有(例如氮化硅)材料剩余时终止蚀刻步骤。无论如何，注意，在每个隔离区1008、1010中形成的导热晶体(例如，金刚石)产生到半导体结构1000的上表面的导热路径。然而，在每个隔离区1008、1010中的导热多晶薄膜在垂直和水平方向上通过第一和第二隔离层1002、1006与开始基板1004隔离开。
如果金刚石材料暴露到大于700℃的温度中，则金刚石材料会灼烧。因此，如果在“器件前沟槽”制备过程中采用金刚石(或者具有类似燃烧特性的材料)，则可能会引起集成问题，限制了采用700℃或更高温度的随后制备过程中某些材料和处理环境的使用。
本发明的实施例提供了保护半导体结构中的导热区的方法以及由此获得的结构。具体地说，图11和图12是可根据本发明的第四实施例制备的半导体结构1100的处理中的有关的侧视、剖视图。实质上，在图11所示的实施例中，采用适当的隔离材料(例如，氮化硅)作为“帽层”来保护在随后的半导体制备过程，如采用氧化物材料形成和/或沉积绝缘体层的过程期间导热区中晶体(例如，金刚石)材料的集成。“帽层”的隔离材料形成氧对所涉及的导热区中的晶体(例如金刚石)的氧化和/或扩散的有效阻挡层。
参考图11，注意，作为起始点，可以采用上述的处理700或900的步骤形成包括导热区1108的半导体结构。例如，在图11所示的实施例中，在基板1104上形成导热晶体(例如，金刚石)层1102，在晶体层1102上形成半导体(例如，硅)层1106。对半导体层1106进行图案化并蚀刻从而形成导热区1108，在导热区1108中选择性地生长附加的晶体(例如，金刚石)材料。随后在导热区1108的上表面和半导体层1106的部分形成保护层1110或“帽层”。例如，在一个实施例中，通过使得二氯硅烷与氨在大约800℃进行反应可以在导热区1108的上表面上沉积氮化物(例如，氮化硅)材料层。氮化物材料对于保护层1110来说是优选的，因为氮化物是不受氧气影响并且不含氧的材料，氧会移动到导热区1108中的晶体(例如金刚石)材料中。而且，氮化物材料可以阻止碳从基于金刚石的导热区1108扩散到半导体层1106。
图11所示的尺寸d1和d2表示重叠间隔量，保护层1110提供重叠间隔来覆盖半导体层1106的表面。典型地，重叠尺寸d1、d2的值可以相等。然而，针对重叠尺寸d1和d2选择的值应当足够大从而使得导热区1108中晶体材料的氧化可能性最小化。例如，在随后的形成氧化物(例如，场效氧化物、沟槽氧化物、离子注入掩模氧化物、栅极氧化物、电容器氧化物等)的制备步骤期间保护层1110与半导体层1106之间界面的侵蚀会造成导热区1108中晶体材料的氧化。由于在半导体器件中的这种界面的侵蚀会形成的结构通称为“鸟嘴效应”形成。
在图12所示的实施例中，保护层或“帽层”由两层保护材料组成，可用来保护在导热区1108中晶体(例如，金刚石)材料的集成。合成保护层包括沉积(例如，在大约400℃下采用TEOS的PECVD)在导热区1108的上表面上的第一绝缘体(例如，二氧化硅)材料层1110。例如，第一层1110厚度可以大约为650埃。合成保护层还包括不受氧的影响的、沉积(例如，通过CVD)在第一层1110上的第二材料(例如，氮化硅)层1112。此外，重叠尺寸d1、d2的值可以相等。然而，针对重叠尺寸d1和d2选择的值应当足够大从而使得导热区1108中晶体材料的氧化可能性最小化。而且，针对第一层1110采用的材料(例如，二氧化硅)应当是富硅从而使得第一层1110中的含氧量最小化并且避免第一层1110中的氧与导热区1108中的晶体材料发生反应。
在不同实施例中，图11所示的合成保护层可以包括沉积在导热区1108的上表面上的第一绝缘体(例如，二氧化硅)材料层1110以及沉积在第一层1110上的第二半导体(例如，多晶硅)材料层1112。然而，在该实施例中，在第二层1112中采用的多晶硅材料没有氮化物材料理想，因为多晶硅是导电材料。因此，多晶硅第二层1112可以形成所示的硅“器件岛”1106之间的潜在电压击穿路径。而且，类似于图11所示的其他实施例，如上所述，针对重叠尺寸d1和d2选择的值必须足够大从而使得导热区1108中晶体材料的氧化可能性最小化。
在采用再填充处理在具有导热晶体材料(例如，金刚石)的隔离区(例如，沟槽)中形成导热区的半导体制备过程中，例如图2-图6所示的实施例，如果隔离区的侧壁面不够光滑，则导热晶体材料可以在这些面上形成晶核形成点。隔离区的侧壁面上的这些晶核形成点阻止而不是有助于用来形成导热区的晶体生长处理。本发明的实施例在隔离区的侧壁面上提供了“衬层”或间隔物材料层。“衬层”使得隔离区的侧壁面上的晶体晶核形成点的形成最小化。
具体地说，图13-图16是可根据本发明的第五个实施例制备的半导体结构1300的处理中的有关的侧视、剖视图。实质上，对于所示实施例来说，可以根据上述用来形成图2-图6中的半导体结构200的示范性处理700来制备半导体结构1300。然而，在图13-图16所示的实施例中，用来在隔离区的侧壁面上形成“衬层”的处理可以在例如采用蚀刻步骤形成隔离区(例如，沟槽)之后开始。
例如，参考图13，半导体结构13包括在半导体(例如，硅)晶片或基板1304上的导热(例如，金刚石)层1302、导热层1302上的半导体(例如，硅)层1306以及半导体层1306上的掩模层1310。对掩模层1306图案化并且向下蚀刻到导热层1302的表面以形成隔离区1308。在所示实施例中，导热层1302和半导体层1306形成SOD基板1307。
此刻，例如采用绝缘体(例如，氧化硅)材料在隔离区1308的侧壁面上形成第一间隔物层1312(例如，“衬层”)。例如，可以采用适当的间隔物蚀刻方法来形成第一间隔物层1312并且还确保在导热层1302的上表面上的晶体(例如，金刚石)材料在隔离区1308中保持暴露。在有些实施例中，可以例如采用氮化物材料、多晶硅材料或由氧化物、氮化物和/或多晶硅材料组成的合成物形成第一间隔物层1312。无论如何，选择第一间隔物层1312的厚度以确保在随后的步骤中形成的多晶硅“帽层”不在半导体层1306的(例如，硅)器件“岛”或部分之间形成电气短路。
也可以采用相同的间隔物蚀刻方法在第一间隔物层1312上形成第二间隔物层，如图14所示的第二间隔物层1314。例如，可以采用半导体(例如，多晶硅)材料形成第二间隔物层1314。此外，形成第二间隔物层1314的间隔物蚀刻方法应当确保在导热层1302的上表面上的晶体(例如，金刚石)材料在隔离区1308中保持暴露。注意，如果采用氧化物材料用于第一间隔物层1312，则第一间隔物层1312可以形成到具有隔离区1308中采用的晶体(例如，金刚石)材料的界面的氧化路径。因此，第二间隔物层1314在第一间隔物层1312与隔离区1308中采用的晶体材料之间形成有效的氧化阻挡层从而形成导热区，如图15所示的导热区1316。同样地，形成第一和第二间隔物层1312、1314所采用的间隔物蚀刻方法确保不在隔离区1308的侧壁上形成晶核形成点。
参考图16，采用适当的沉积方法在导热区1316上形成半导体(例如，多晶硅)“帽层”1318。随后可以采用例如CMP方法对半导体结构的上表面进行平整化。因此，如图16所示，导热区1316被包围并且由此被针对第二间隔物层1314和帽层1318所采用的半导体(例如，多晶硅)材料所隔离开。
图17是可根据本发明的第六实施例制备的半导体结构1700的处理中的侧视、剖视图。参考图17，半导体结构1700包括半导体(例如，硅)晶片或基板1704上的第一导热(例如，金刚石)层1702以及第一导热层1702上的第二导热(例如，氮化物)层1705。在一个实施例中，第一导热层1702的厚度大约为1.5微米，第二导热层1705的厚度大约为1200埃。
半导体结构1700还包括第二导热层1705上的第一绝缘(例如，氧化物)层1708以及第一绝缘层1708上的半导体(例如，硅)器件层1706。半导体结构1700还包括第二半导体器件层1706和导热(例如，金刚石)区1712的侧壁上的第二绝缘(例如，氧化物)层1710。在一个实施例中，第一绝缘层1708和第二绝缘层1710中的每一个的厚度大约为650埃。在图17所示的实施例中，采用针对待形成的导热多晶(例如，金刚石)材料形成晶核形成点的施加的“种子”晶体层形成导热区1712。注意，导热区1712通过第一和第二绝缘层1708、1710在水平和垂直方向与半导体器件层1706相分离。
图18是可根据本发明的第七实施例制备的半导体结构1800的处理中的侧视、剖视图。参考图18，半导体结构1800包括半导体(例如，硅)晶片或基板1804上的第一导热(例如，金刚石)层1802以及第一导热层1802上的第二导热(例如，氮化物)层1805。在一个实施例中，第一导热层1802的厚度大约为1.5微米，第二导热层1805的厚度大约为1200埃。
半导体结构1800还包括第二导热层1805上的第一绝缘(例如，氧化物)层1808、第一绝缘层1808上的半导体(例如，硅)器件层1806以及半导体器件层1806和导热(例如，金刚石)区1812的侧壁上的第二绝缘(例如，氧化物)层1810。在一个实施例中，第一绝缘层1808和第二绝缘层1810中的每一个的厚度大约为650埃。注意，导热区1812通过第一和第二绝缘层1808、1810在水平和垂直方向与半导体器件层1806相分离。还注意，采用导热层1802的表面上的晶体作为针对在导热区1812中待生长的导热多晶(例如，金刚石)材料形成晶核形成点的“种子”晶体来形成导热区1812。
图19是可根据本发明的第八实施例制备的半导体结构1900的处理中的侧视、剖视图。参考图19，半导体结构1900包括半导体(例如，硅)晶片或基板1904上的第一绝缘层1902以及半导体晶片或基板1904和导热区1908的侧壁上的第二绝缘(例如，氧化物)层1906。在一个实施例中，第一绝缘层1902和第二绝缘层1906每一个的厚度大约为650埃。
在图19所示的实施例中，采用针对待形成的导热多晶(例如，金刚石)材料形成晶核形成点的施加的“种子”晶体层来形成导热区1912。还注意，导热区1912通过第一和第二绝缘层1902、1906在水平和垂直方向与半导体器件层1904相分离。然而，在所示实施例中，导热区1912直接形成在半导体晶片或基板1904上而在两者之间没有插入导热(例如，氮化物)层。
在本文讨论和权利要求中，针对一个位于另一个“上面”的两个材料使用的术语“上面”表示材料之间的至少一些接触，而“之上”表示材料接近，但是可能有一个或多个附加的插入材料，使得可能相接触，但不是必须的。“上面”或“之上”暗示这里所使用的任何方向。术语“共形”描述了涂层材料，其中共形材料保留底层材料的夹角。术语“大约”指示可能稍微变化的所列举的值，只要变化不会引起所示出实施例处理或结构的不一致即可。
根据与传统平面或晶片或基板的工作表面平行的平面限定在本申请中使用的相关位置的术语，而不管晶片或基板的方位。在本申请中使用的术语“水平”或“横向”被定义为平行于传统平面或晶片或基板的工作表面的平面，而不管晶片或基板的方位。术语“垂直”是指垂直于水平的方向。术语如“上面”、“侧面”(如“侧壁”)、“较高”、“较低”、“之上”、“上方”和“下方”针对处于晶片或基板顶面的传统平面或工作表面来限定，而不管晶片或基板的方位。
尽管本文示出和描述了特定实施例，但是本领域技术人员将会理解，计算来实现相同目的的任何布置都可以替代所示的特定实施例。因此，意在表明本发明仅由所附权利要求及其等同物来限定。

Claims (37)

1.一种半导体结构的制备方法，包括：
在导热层上形成半导体层；
在导热层上形成隔离区；以及
在隔离区中形成导热区。
2.如权利要求1所述的方法，进一步包括在半导体晶片或基板上形成导热层。
3.如权利要求1所述的方法，其中形成导热区包括在隔离区中执行沉积和生长导热半导体晶体材料中的至少一个步骤。
4.如权利要求1所述的方法，其中形成导热区包括在隔离区中执行沉积和生长金刚石薄膜中的至少一个步骤。
5.如权利要求1所述的方法，其中在导热层上形成半导体层包括形成金刚石上硅(SOD)基板。
6.如权利要求1所述的方法，其中形成隔离区包括在半导体层中形成沟槽。
7.如权利要求1所述的方法，其中形成隔离区进一步包括在隔离区的侧壁上形成第一隔离层。
8.如权利要求1所述的方法，进一步包括在导热区上形成第二隔离层。
9.如权利要求1所述的方法，进一步包括在导热区上形成半导体器件。
10.如权利要求1所述的方法，其中形成隔离区包括：
在半导体层上形成掩模；
图案化掩模；
蚀刻掩模；以及
蚀刻半导体层。
11.一种半导体结构的制备方法，包括：
形成半导体层；
在半导体层上形成绝缘层；
在绝缘层中形成隔离区；以及
在隔离区中生长导热晶体材料。
12.如权利要求11所述的方法，进一步包括在半导体层和绝缘层之间形成隔离层。
13.如权利要求11所述的方法，进一步包括：
在半导体层和绝缘层之间形成隔离层；
在绝缘层上形成第二半导体层；
在第二半导体层上形成第二绝缘层；以及
在隔离区的侧壁上形成第三绝缘层。
14.一种半导体结构的制备方法，包括：
在半导体晶片或基板上沉积第一导热晶体材料层；
在第一导热晶体材料层上沉积半导体材料层；
在半导体材料层上沉积掩模材料层；
在掩模材料层上形成图案；
蚀刻掩模材料层上的图案；
根据图案蚀刻半导体材料层并且由此形成隔离区；以及
在隔离区中沉积第二导热晶体材料层。
15.如权利要求14所述的方法，其中沉积第一导热晶体材料层包括沉积金刚石材料层。
16.如权利要求14所述的方法，其中沉积掩模材料层包括形成氧化物材料层。
17.如权利要求14所述的方法，其中沉积掩模材料层包括形成硬掩模。
18.如权利要求14所述的方法，其中形成隔离区包括蚀刻沟槽。
19.如权利要求14所述的方法，其中沉积第二导热晶体材料层包括沉积第二金刚石材料层。
20.一种半导体结构的制备方法，包括：
沉积氧化物层；
在氧化物层上形成图案；
蚀刻氧化物层上的图案并且由此形成隔离区；
在氧化物层表面和隔离区表面施加晶种涂层；
清洁氧化物层表面；以及
在隔离区表面上从晶种涂层生长导热多晶薄膜。
21.如权利要求20所述的方法，其中沉积氧化物层包括在硅基板上沉积二氧化硅材料层。
22.如权利要求20所述的方法，其中施加包括在沟槽的至少一个底面上形成多个金刚石晶体晶核形成点。
23.如权利要求20所述的方法，其中生长包括形成金刚石薄膜和金刚石波形花纹中的至少一个。
24.如权利要求20所述的方法，其中半导体结构包括半导体器件。
25.如权利要求20所述的方法，进一步包括：
在隔离区的侧壁面上形成第一间隔物层；以及
在导热多晶薄膜上形成第二间隔物层。
26.一种半导体结构，包括：
第一导热层上的半导体层；
第一导热层上的隔离区；以及
隔离区中的第二导热层，其中第二导热层与第一导热层和半导体层中的至少一个热耦合。
27.如权利要求26所述的半导体结构，其中半导体层包括硅材料层。
28.如权利要求26所述的半导体结构，其中第一导热层和第二导热层中的每一个都包括导热半导体多晶材料层。
29.如权利要求26所述的半导体结构，其中第一导热层和第二导热层中的每一个都包括金刚石材料层。
30.如权利要求26所述的半导体结构，其中隔离区中的第二导热层包括导热区。
31.如权利要求26所述的半导体结构，其中隔离区进一步包括在隔离区侧壁面上的第一间隔物层。
32.如权利要求26所述的半导体结构，其中隔离区进一步包括隔离区的侧壁面上的第一间隔物层以及第一间隔物层上的第二间隔物层。
33.如权利要求26所述的半导体结构，进一步包括第二导热层上的隔离层。
34.一种电子系统，包括：
电源单元；
处理器单元；以及
存储器单元，其中电源单元、处理器单元、存储器单元和其他半导体器件单元中的至少一个包括至少一个半导体结构，所述至少一个半导体结构包括：
第一导热层上的半导体层；
第一导热层上的隔离区；以及
隔离区中的第二导热层。
35.如权利要求34所述的电子系统，其中半导体结构包括集成电路、多芯片组件(MCM)和层叠晶片封装中至少一个中的半导体器件。
36.如权利要求34所述的电子系统，其中半导体结构包括晶体管、电容器和电阻器中的至少一个。
37.如权利要求34所述的电子系统，其中半导体层包括硅材料层，第一导热层和第二导热层包括导热多晶半导体材料层。
CN2010106017436A 2009-12-15 2010-12-15 在半导体结构中形成导热区的方法以及由此获得的结构 Pending CN102129966A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US28644009P 2009-12-15 2009-12-15
US61/286,440 2009-12-15
US29116509P 2009-12-30 2009-12-30
US61/291,165 2009-12-30
US12/967,246 2010-12-14
US12/967,246 US20110140232A1 (en) 2009-12-15 2010-12-14 Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom

Publications (1)

Publication Number Publication Date
CN102129966A true CN102129966A (zh) 2011-07-20

Family

ID=44141975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106017436A Pending CN102129966A (zh) 2009-12-15 2010-12-15 在半导体结构中形成导热区的方法以及由此获得的结构

Country Status (5)

Country Link
US (1) US20110140232A1 (zh)
EP (1) EP2416357A2 (zh)
KR (1) KR20110068922A (zh)
CN (1) CN102129966A (zh)
TW (1) TW201126663A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037159A (zh) * 2018-08-15 2018-12-18 深圳市金誉半导体有限公司 功率芯片的封装结构及制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US11011411B2 (en) * 2019-03-22 2021-05-18 International Business Machines Corporation Semiconductor wafer having integrated circuits with bottom local interconnects

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119742A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置ならびにその製造方法
US5366923A (en) * 1992-05-15 1994-11-22 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
CN1200561A (zh) * 1997-05-26 1998-12-02 哈里公司 对半导体器件的改进
US20020037626A1 (en) * 1995-10-12 2002-03-28 Werner Muth Process for producing trench insulation in a substrate
US20020048959A1 (en) * 2000-06-07 2002-04-25 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
US6387742B2 (en) * 2000-02-28 2002-05-14 International Business Machines Corporation Thermal conductivity enhanced semiconductor structures and fabrication processes
US20020076915A1 (en) * 1996-04-23 2002-06-20 Harris Corporation Wafer trench article and process
US20020089055A1 (en) * 1999-11-30 2002-07-11 Clevenger Lawrence A. Chip packaging system and method using deposited diamond film
US20030189231A1 (en) * 1999-07-28 2003-10-09 Clevenger Lawrence A. Method and structure for providing improved thermal conduction for silicon semiconductor devices
US20060040104A1 (en) * 2002-10-08 2006-02-23 Wort Christopher J H Heat spreader
US20060130767A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US20060141739A1 (en) * 2004-11-26 2006-06-29 Infineon Technologies Ag Method for fabricating contact holes in a semiconductor body and a semiconductor structure
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
US20070093066A1 (en) * 2005-10-24 2007-04-26 Rajashree Baskaran Stacked wafer or die packaging with enhanced thermal and device performance
US20080035991A1 (en) * 2006-08-11 2008-02-14 Sang-Hyeon Lee Transistor Having Recess Channel Structure and Fin Structure, Semiconductor Device Employing the Transistor, and Method of Fabricating the Semiconductor Device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878864A (en) * 1986-06-30 1989-11-07 Bentem Fransiscus C A Van Outboard thruster with direct drive hydraulic motor
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US6332817B1 (en) * 1999-04-20 2001-12-25 Showa Corporation Trim-tilt device for marine propulsion unit
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119742A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置ならびにその製造方法
US5366923A (en) * 1992-05-15 1994-11-22 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US20020037626A1 (en) * 1995-10-12 2002-03-28 Werner Muth Process for producing trench insulation in a substrate
US20020076915A1 (en) * 1996-04-23 2002-06-20 Harris Corporation Wafer trench article and process
CN1200561A (zh) * 1997-05-26 1998-12-02 哈里公司 对半导体器件的改进
US20030189231A1 (en) * 1999-07-28 2003-10-09 Clevenger Lawrence A. Method and structure for providing improved thermal conduction for silicon semiconductor devices
US20020089055A1 (en) * 1999-11-30 2002-07-11 Clevenger Lawrence A. Chip packaging system and method using deposited diamond film
US6387742B2 (en) * 2000-02-28 2002-05-14 International Business Machines Corporation Thermal conductivity enhanced semiconductor structures and fabrication processes
US20020048959A1 (en) * 2000-06-07 2002-04-25 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
US20060040104A1 (en) * 2002-10-08 2006-02-23 Wort Christopher J H Heat spreader
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
US20060141739A1 (en) * 2004-11-26 2006-06-29 Infineon Technologies Ag Method for fabricating contact holes in a semiconductor body and a semiconductor structure
US20060130767A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US20070093066A1 (en) * 2005-10-24 2007-04-26 Rajashree Baskaran Stacked wafer or die packaging with enhanced thermal and device performance
US20080035991A1 (en) * 2006-08-11 2008-02-14 Sang-Hyeon Lee Transistor Having Recess Channel Structure and Fin Structure, Semiconductor Device Employing the Transistor, and Method of Fabricating the Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037159A (zh) * 2018-08-15 2018-12-18 深圳市金誉半导体有限公司 功率芯片的封装结构及制作方法
CN109037159B (zh) * 2018-08-15 2024-05-10 深圳市金誉半导体股份有限公司 功率芯片的封装结构及制作方法

Also Published As

Publication number Publication date
US20110140232A1 (en) 2011-06-16
EP2416357A2 (en) 2012-02-08
KR20110068922A (ko) 2011-06-22
TW201126663A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
CN102129966A (zh) 在半导体结构中形成导热区的方法以及由此获得的结构
JP7377320B2 (ja) ３次元メモリデバイス及び方法
CN205752158U (zh) 集成电路装置
US10388652B2 (en) Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
JP7442504B2 (ja) 接合メモリ装置およびその製作方法
US10910272B1 (en) Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same
TWI715423B (zh) 具有位於記憶體串中的口袋結構的立體記憶體元件及其形成方法
KR20190068300A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
CN109314140A (zh) 具有多沟道长度的垂直场效应晶体管器件
US9385140B1 (en) Efficient buried oxide layer interconnect scheme
JP7394878B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN103811552B (zh) 半导体装置及其形成方法
US20150221613A1 (en) Large channel interconnects with through silicon vias (tsvs) and method for constructing the same
CN109585357A (zh) 介电层的制造方法
TWI770869B (zh) 具有氣隙的垂直記憶體結構及其製備方法
US20180308835A1 (en) Tight integrated vertical transistor dual diode structure for electrostatic discharge circuit protector
CN108122982A (zh) 半导体装置的形成方法
KR20060098044A (ko) 고집적화된 반도체 장치 및 그 제조 방법
TW202224154A (zh) 三維記憶體元件的接觸焊墊及其製造方法
TW202131495A (zh) 在三維記憶體元件中具有抗蝕刻層的半導體插塞
US20240105605A1 (en) Semiconductor backside transistor integration with backside power delivery network
US11967640B2 (en) Crystalline dielectric systems for interconnect circuit manufacturing
US20230411286A1 (en) Interconnect structure including patterned metal lines
TWI779318B (zh) 三維記憶體元件及其製作方法
WO2024060646A1 (en) Improved epi growth uniformity with source/drain placeholder

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110720