CN109037159A - 功率芯片的封装结构及制作方法 - Google Patents
功率芯片的封装结构及制作方法 Download PDFInfo
- Publication number
- CN109037159A CN109037159A CN201810927785.5A CN201810927785A CN109037159A CN 109037159 A CN109037159 A CN 109037159A CN 201810927785 A CN201810927785 A CN 201810927785A CN 109037159 A CN109037159 A CN 109037159A
- Authority
- CN
- China
- Prior art keywords
- power chip
- substrate
- heat
- cavity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 128
- 238000001816 cooling Methods 0.000 claims description 25
- 230000001413 cellular effect Effects 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000006263 metalation reaction Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 229910000765 intermetallic Inorganic materials 0.000 claims 2
- 230000002035 prolonged effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000009423 ventilation Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 210000002186 septum of brain Anatomy 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000005439 thermosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开一种功率芯片的封装结构及制作方法,所述方法具体为在功率芯片隔离区的衬底内刻蚀形成腔体,然后在所述腔体内形成导热层,接着在所述功率芯片下表面设置与所述导热层连接的金属层,所述金属层与基板连接。本发明所述功率芯片的封装结构可实现所述功率芯片表面的均匀散热,从而防止工作温度过高而导致芯片的可靠性降低,且其制作方法工艺简单,制造成本低。
Description
技术领域
本发明涉及半导体封装领域,尤其是一种功率芯片的封装结构及制作方法。
背景技术
微电子封装是对微电子芯片或部件进行保护,提供能源和进行冷却,并将微电子部分和外部环境进行电气、热学和机械的连接。对功率器件而言,其封装具有特殊性:一是由于其在工作时会有大量热量的产生,封装体要有良好的散热能力,而且要保证功率器件封装体有良好的热稳定性,这是功率器件封装中的核心问题;二是功率器件芯片尺寸普遍比较大,必须考虑焊接时的应力及其在使用时会产生较大的热应力;三是随着功率MOSFET的发展,引线键合及其外壳封装的电阻已经和芯片内阻可以比拟的程度,改善封装体外电阻就变得十分重要。由于大量新型功率器件应用于便携式电子产品中,功率器件封装也沿着小型化,集成度高等方向发展。
芯片级封装的封装面积不大于芯片面积的120%。芯片级封装解决了长期存在的芯片小而封装大的根本矛盾。由于功率器件也需要封装后具有更小的尺寸,而利用芯片级封装技术封装的半导体分立器件由于其能以同样的电路板占位面积和更小的体积,实现数倍的功率密度,且芯片级封装技术配合增强热性能,因为硅片的利用程度更高,使元件与PCB之间的接触更为紧密,整体能效更高。因而如何利用芯片级封装技术对功率器件进行封装迅速成为一个极具吸引力的研究领域。
请参见图1,当前微电子封装主要采用将功率芯片10通过第一粘接层31连接到基板20上,再将贴好功率芯片10的基板20通过第二粘接层32连接到散热片40,这种封装形式称为单面封装。单面封装的散热通道主要为功率芯片10产生的热量经过第一粘接层31传递到基板20,再经由第二粘接层32传递给散热片40,最后散热片40与空气对流传热或水冷却将热量散发。单面封装形式中热量传递方向为由功率芯片10到散热片40单方向传递,尽管可使用导热系数更大的连接材料或设计具备更佳散热能力的散热片40来增加结构的整体散热能力,但提升空间还是十分有限的,并且随着密度化、集成化大功率电子器件的发展,有效散热仍然未来发展的一大技术挑战。
发明内容
本发明要解决的技术问题是提供一种功率芯片的封装结构,其通过在功率芯片内增加散热结构,大大增加了功率芯片的热耗散,并提高了功率芯片工作可靠性。相应地,本发明还提供一种工艺简单、成本低的该功率芯片的封装结构的制作方法。
为解决上述技术问题,本发明采用下述技术方案:所述功率芯片的封装结构,其包括基板及设置在所述基板上的功率芯片,所述功率芯片包括衬底,所述功率芯片的封装结构还包括至少一个散热结构,所述散热结构设置于所述功率芯片的隔离区,所述散热结构包括形成在衬底内的腔体、附着在所述腔体内侧壁上的导热层及连接所述导热层与所述基板的金属层。
本发明通过在功率芯片的隔离区内增加散热结构,该散热结构包括设置在所述功率芯片衬底内的腔体,所述腔体可以增大所述散热结构与所述功率芯片接触的面积,从而便于将所述功率芯片产生的热量快速传递给设置在所述腔体内的导热层,并通过与所述导热层连接的金属层将热量传递给基板,基板再将热量传给外部环境,从而降低所述功率芯片的工作温度并提高其工作寿命;同时所述散热结构的设置还可实现所述功率芯片表面的均匀散热,从而防止工作温度过高而导致功率芯片的可靠性降低。另外,所述散热结构分布在功率芯片的隔离内,不需要增加芯片面积,便于保证集成度。
另外,本发明所要求保护的功率芯片的封装结构的制作方法,其包括以下步骤:
S1:提供功率芯片,所述功率芯片上设置有隔离区;
S2:采用干法刻蚀在所述功率芯片上表面的隔离区刻蚀形成沟槽,所述沟槽的底部延伸至所述功率芯片的衬底;
S3:在所述功率芯片上表面、所述沟槽侧壁和所述沟槽底部设置保护层,之后去除所述沟槽底部的保护层;
S4:从所述沟槽底部刻蚀所述衬底并在所述衬底内形成腔体;
S5:在所述腔体内填充金属,对部分所述金属进行蚀刻,形成附着在所述腔体内侧壁的导热层;
S6:对所述功率芯片的下表面进行刻蚀以使所述导热层部分暴露;
S7:在所述导热层暴露的区域上设置金属层;
S8:将所述金属层与基板连接。
所述功率芯片的封装结构的制作方法工艺简单,其可以在所述功率芯片常规制作过程中同时形成,制造成本低。
附图说明
图1是传统功率芯片单面封装结构示意图;
图2是本发明一实施例提供的功率芯片的封装结构的结构示意图;
图3是本发明一实施例提供的功率芯片的结构示意图;
图4是本发明一实施例提供的功率芯片的封装结构的制作方法的流程示意图;
图5至图11是图3中的功率芯片在制作功率芯片的封装结构的过程中的A-A向剖面结构示意图。
附图标记说明:
10、100:功率芯片;
100a:衬底;
100b:外延层;
100c:接触凸点;
110:划片道区;
120:元胞;
130:间隔区;
140:沟槽;
150:保护层;
160:腔体;
170:导热层;
180:金属层;
181:空白区;
20、200:基板;
31、301:第一粘接层;
32、302:第二粘接层;
40、400:散热片。
具体实施方式
本发明主要针对功率芯片的传统封装结构散热效果差的问题提供一种解决方案。
为了使本发明的目的、技术方案和有益技术效果更加清晰明白,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
请参阅图2,一种功率芯片的封装结构,其包括功率芯片100和基板200,所述功率芯片100设置在所述基板200上,所述功率芯片100包括衬底100a,所述功率芯片的封装结构还包括至少一个散热结构,所述散热结构设置于所述功率芯片100的隔离区,所述散热结构包括腔体160、导热层170和金属层180。其中,所述腔体160形成于衬底100a内,所述导热层170附着在所述腔体160内侧壁上,所述金属层180连接所述导热层170与所述基板200。
本发明通过在所述功率芯片100的衬底100a内形成一内表面积较大的腔体160,然后在所述腔体160内侧壁上附着导热层170,所述导热层170连接一设置在所述功率芯片100下表面的金属层180,所述腔体160、导热层170和金属层180共同构成一个散热结构,所述功率芯片100在工作过程中产生的热量可以通过所述功率芯片100的衬底100a传递给导热层170,再由所述导热层170传递给所述金属层180,所述金属层180进而将热量传递给设置在所述功率芯片100的下表面的基板200,其可以直接与所述功率芯片100的外部环境进行作用并进行热量交换,从而实现将所述功率芯片100内部产生的热量转移到所述功率芯片100的外部环境中,降低所述功率芯片100的工作温度,提高其工作寿命。所述腔体160的设置可以增大所述导热层170与所述衬底100a的接触面积,从而使得所述功率芯片100内部产生的热量可以快速传递并转移,提升散热效率。另外,所述散热结构分布在所述功率芯片100的隔离区内,不需要增加所述功率芯片100的面积,从而保证较高的集成度。
具体地,请参阅图3,所述功率芯片100包括划片道区110和至少一个元胞120。所述划片道区110设置在所述功率芯片100的边缘,且所述划片道区110将所述元胞120包围在所述功率芯片100中间。通常,在晶圆上会集成有多个所述功率芯片100,所述划片道区110可使得所述多个功率芯片100之间保持隔离。同时,在晶圆切割过程中,高速旋转的金刚石刀片可沿所述划片道区110将所述功率芯片100切割成独立的单个芯片。所述元胞120为功率晶体管,所述功率晶体管可以为功率场效应晶体管或绝缘栅双极型晶体管。当所述功率芯片100内元胞120的数量为多个时,所述多个元胞120之间还设置有间隔区130,所述间隔区130使得各元胞120之间彼此独立,以防止所述多个元胞120之间发生干扰。而当所述功率芯片100内元胞120的数量为一个时,则所述划片道区110与所述间隔区130重合。所述划片道区110和所述间隔区130构成所述功率芯片100的隔离区。在其他具体实施方式中,所述隔离区可以为仅包括划片道区110,或者仅包括间隔区130。在本发明中,所述散热结构设置在所述功率芯片100的隔离区内,所述隔离区包括划片道区110和/或间隔区130,其中,设置在所述划片道区110内的散热结构可以将所述功率芯片100的边缘区域的热量快速散发,而设置在所述间隔区130内设置散热结构,其则可以将功率芯片100内部中心区域的热量快速转移到外部环境中,从而实现所述功率芯片表面的均匀散热,防止所述功率芯片100局部温度过高而导致可靠性降低。
在本实施方式中,所述衬底100a为硅衬底,硅为最常见、低廉且性能稳定的半导体材料,其可有效降低成本并提升良率。在其他实施方式中,所述衬底100a的材质还可以为锗或者锗硅等。同时,在所述衬底100a的表面还设置有外延层100b。在本实施方式中,所述外延层100b为硅外延层,在其他实施方式中,所述外延层100b还可以为锗外延层或者锗硅外延层等。所述外延层100b相对所述衬底100a的一侧表面构成所述功率芯片100的上表面,所述衬底100a相对所述外延层100b的一侧表面构成所述功率芯片100的下表面。此外,所述外延层100b的表面还设置有接触凸点100c。所述接触凸点100c用于连接引脚以实现将所述功率芯片100内部电路引出与外围电路连接。
在本实施方式中,所述功率芯片的封装结构还包括设置在所述隔离区的沟槽140。所述沟槽140的位置与所述腔体160的位置对应,所述沟槽140贯穿所述外延层100b并延伸至所述衬底100a,且所述沟槽140的底部与所述腔体160连通。所述沟槽140的设置是为了便于在制作过程中从所述功率芯片100的上表面制作所述腔体160。而在其他具体实施方式中,也可以从所述功率芯片100的下表面直接开设所述腔体160,这时便可以省略设置所述沟槽140。此外,在本实施方式中,在所述功率芯片100的上表面及所述沟槽140的侧壁覆盖有保护层150,所述保护层150具有隔离、防水的功能,其能在制作过程及在以后芯片的使用过程中对所述衬底100a和外延层100b的表面和侧壁形成保护。
在本发明中,附着在所述腔体160内侧壁上的所述导热层170由金属硅化物组成。金属硅化物具有熔点高、电阻率低、导热快、硬度大等多重优点,利于可以进一步提升所述功率芯片100的散热效率。进一步,在所述腔体160和所述沟槽140内还填充有绝缘材料。通过在所述腔体160和所述沟槽140内填充绝缘材料可以防止水汽渗入到腔体160内进而影响所述功率芯片100的可靠性,同时,填充在所述腔体160内的绝缘材料还可以起到防止所述金属硅化物层脱落的作用。
请参见图2,在所述功率芯片100下表面上设置金属层180,所述金属层180与所述导热层170连接,这样便于所述导热层170快速将热量传递给所述金属层180。相比于其他材料,金属具有更高的热导率,便于改善芯片散热速度,降低热阻,提高芯片可靠性。除了导热的作用外,所述金属层180还要通过互溶与框架接触。
同时,所述金属层180还与所述基板200连接,这样,所述金属层180可以进一步将热量传递给基板200。所述基板200为具有良好导热性能的板,优选地,在本具体实施方式中,所述基板200为具有机械应力强、形状稳定、绝缘、结合力强、可焊性好等多重优点的覆铜陶瓷基板。所述金属层180与基板200可以以焊接或者粘接的方式连接。在本具体实施方式中,优选采用粘接的方式。具体地,在所述金属层180与所述基板200之间设置有第一粘接层301,通过所述第一粘接层610将所述金属层180与所述基板200连接在一起。
更进一步,所述基板200与散热片400连接。这样,所述金属层180传递给所述基板200的热量可以进一步传递给散热片400,而所述散热片400通过与空气对流传热或水冷却将热量散发掉。所述基板200与所述散热片400可以以焊接或者粘接的方式连接。在本具体实施方式中,优选采用粘接的方式。具体地,在所述基板200与散热片400之间设置第二粘接层302,通过所述第二粘接层302将所述基板200与所述散热片400连接在一起。
请参阅图4,一种功率芯片的封装结构的制作方法,包括如下步骤:
S1:提供功率芯片,所述功率芯片上设置有隔离区;
S2:采用干法刻蚀在所述功率芯片上表面的隔离区刻蚀形成沟槽,所述沟槽的底部延伸至所述功率芯片的衬底;
S3:在所述功率芯片上表面、所述沟槽侧壁和所述沟槽底部设置保护层,之后去除所述沟槽底部的保护层;
S4:从所述沟槽底部刻蚀所述衬底并在所述衬底内形成腔体;
S5:在所述腔体内填充金属,对部分所述金属进行蚀刻,形成附着在所述腔体内侧壁的导热层;
S6:对所述功率芯片的下表面进行刻蚀以使所述导热层部分暴露;
S7:在所述导热层暴露的区域上设置金属层;
S8:将所述金属层与基板连接。
请参见图2,通过上述工艺步骤最终形成一功率芯片的封装结构。所述功率芯片的封装结构的制作方法工艺简单,其可以在所述功率芯片100常规制作过程中同时形成,制造成本低。
下面参照附图,对上述制作所述功率芯片的封装结构的方法加以详细阐述。
请参阅图3,执行步骤S1:提供功率芯片100。具体地,所述功率芯片100为切割前的结构,其设置在晶圆(图未示)上。所述功率芯片100包括划片道区110和至少一个元胞120。所述划片道区110设置在所述功率芯片100的边缘,且所述划片道区110将所述元胞120包围在所述功率芯片100中间。一般,所述晶圆上会集成有多个所述功率芯片100,所述划片道区110可使得所述多个功率芯片100之间保持隔离。同时,在晶圆切割过程中,高速旋转的金刚石刀片可沿所述划片道区110将所述功率芯片100切割成独立的单个芯片。所述元胞120为功率晶体管,所述功率晶体管可以为功率场效应晶体管或绝缘栅双极型晶体管。当所述功率芯片100内元胞120的数量为多个时,所述多个元胞120之间还设置有间隔区130,所述间隔区130使得各元胞120之间彼此独立,以防止所述多个元胞120之间发生干扰。而当所述功率芯片100内元胞120的数量为1个时,则所述划片道区110与所述间隔区130重合。所述划片道区110和所述间隔区130构成所述功率芯片100的隔离区。在其他具体实施方式中,所述隔离区可以为仅包括划片道区110,或者仅包括间隔区130。
为了方便介绍本技术方案,在本实施例中,以下仅以在一个功率芯片100上制备所述功率芯片的封装结构为例进行阐述。具体地,所述功率芯片100内元胞120的数量设置为4个,在所述4个元胞120之间设置有间隔区130,环绕所述4个元胞120和所述间隔区130的划片道区110。
请参阅图5,执行步骤S2:在所述功率芯片100上开设沟槽140。可以理解,在所述功率芯片100上开设沟槽140即为在所述晶圆上开设沟槽140。
具体地,所述功率芯片100包括衬底100a。在本实施方式中,所述衬底100a为硅衬底,硅为最常见、低廉且性能稳定的半导体材料,其可有效降低成本并提升良率。在其他实施方式中,所述衬底100a的材质还可以为锗或者锗硅等。同时,在所述衬底100a的表面还设置有外延层100b。在本实施方式中,所述外延层100b为硅外延层,在其他实施方式中,所述外延层100b还可以为锗外延层或者锗硅外延层等。所述外延层100b相对所述衬底100a的一侧表面构成所述功率芯片100的上表面,所述衬底100a相对所述外延层100b的一侧表面构成所述功率芯片100的下表面。
详细地,从所述功率芯片100的上表面开设所述沟槽140,所述沟槽140开设在所述隔离内,且所述沟槽140穿过所述外延层100b并将其底部延伸至所述衬底100a内。在其他具体实施方式中,所述沟槽140可以仅开设在所述划片道区110内,也可以仅开设在所述间隔区130内。为了便于区分,在本实施例中,将设置在所述划片道区110内的沟槽140称为第一沟槽,而将设置在所述间隔区130内的沟槽140称为第二沟槽。所述第一沟槽的形状尺寸与所述第二沟槽的形状尺寸可以相同也可以不同。同样,所述第一沟槽的数量与所述第二沟槽的数量可以相等也可以不等。
具体地,采用刻蚀的方法在所述功率芯片100内形成所述沟槽140。刻蚀方法包括湿法刻蚀和干法刻蚀。所述刻蚀优选为干法刻蚀,所述干法刻蚀的刻蚀剂是等离子体,利用等离子体与被刻蚀物质反应,形成挥发性物质,或直接轰击被刻蚀物质使之被腐蚀,其能够实现各向异性刻蚀,从而确保在制作所述沟槽140时所述沟槽140的位置、形状和尺寸的精度,且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
请参见图6,执行步骤S3:在所述功率芯片100的上表面、所述沟槽140的侧壁及所述沟槽140的底部覆盖保护层150,所述保护层150具有隔离、防水的功能,其能在后续制作过程及在以后芯片的使用过程中对所述衬底100a和外延层100b的表面和侧壁形成保护。所述保护层150由绝缘材料制成以防短路。更具体地,所述绝缘材料为树脂材料。
另外,在制作所述保护层150前,先在所述外延层100b的表面制作接触凸点100c。所述接触凸点100c用于连接引脚以实现将所述功率芯片100内部电路引出与外围电路连接。
进一步,去除所述沟槽140底部的保护层150,以使所述衬底100a局部裸露。同样的,采用刻蚀的方法去除所述沟槽140底部的保护层150。更具体地,采用干法刻蚀去除所述沟槽140底部的保护层150,所述干法刻蚀可以保证在去除所述沟槽140底部的保护层150时不会破坏所述沟槽140侧壁上的保护层150。
请参见图7,执行步骤S4:在所述衬底100a内设置腔体160。需要说明的是,所述腔体160泛指向所述衬底100a内凹陷的结构,在此对所述腔体160横截面的形状不作限定。优选地,所述腔体160沿水平方向的宽度大于所述沟槽140的沿水平方向的宽度。
具体地,通过采用刻蚀的方法刻蚀所述沟槽140底部而在所述衬底100a内形成所述腔体160。所述刻蚀方法通常包括湿法刻蚀和干法刻蚀。所述刻蚀优选采用湿法刻蚀。所述湿法刻蚀是通过化学刻蚀液与被刻蚀物质发生化学反应将被刻蚀物质剥离下来,其具有较好的各向同性刻蚀,因此便于在所述衬底100a中快速刻蚀形成所述腔体160,并尽可能增大所述腔体160的内表面积。此外,湿法刻蚀还具有操作简便、对设备要求低、易于实现大批量生产的特点。
需要说明的是,本发明所述腔体160完全设置在衬底100a内,且所述腔体160通过部分所述衬底100a及所述保护层150与所述外延层100b隔离。所述腔体160具有一个开口,通过所述开口将所述腔体160与所述沟槽140连通。
为了便于区分,在本实施例中,将通过所述第一沟槽在所述衬底100a内形成的腔体160称为第一腔体,而将通过所述第二沟槽在所述衬底100a内形成的腔体160称为第二腔体。所述第一腔体的形状尺寸与所述第二腔体的形状尺寸可以相同也可以不同。同样,所述第一腔体的数量与所述第二腔体的数量可以相等也可以不等。
请参见图8,执行步骤S5:通过所述沟槽140向所述腔体160内填充金属,然后对部分所述金属进行蚀刻,并形成一层导热层170,所述导热层170附着在所述腔体160的内侧壁上。因为所述导热层170直接附着在所述腔体160内,所述功率芯片100产生的热量可快速传递给所述导热层170。具体地,在本实施方式中,为了方便制造,在所述沟槽140与所述腔体160内同时填充所属金属。填充到所述腔体160和所述沟槽140内的金属可以是单质金属,也可以是合金。
详细地,在对所述金属进行刻蚀前,先对填充在所述腔体160内的金属进行热退火处理。因为所述腔体160形成于所述衬底100a内,填充在所述腔体160内的金属在所述腔体160的边界处与所述衬底100a接触,在高温条件下,所述金属与组成所述衬底100a的材料发生反应并在所述腔体160的内侧壁上形成金属化合物层。具体地,在本实施方式中,所述衬底100a为硅衬底,在热退火处理时,所述金属与所述硅衬底中的硅发生反应并生成金属硅化物层。金属硅化物具有熔点高、电阻率低、导热快、硬度大等多重优点,利于可以进一步提升所述功率芯片100的散热效率。
虽然在高温条件下所述金属会与所述衬底100a中的硅发生反应而形成金属硅化物,但是由于所述腔体160中心区域及所述沟槽140内的金属远离所述衬底100a,所述位置的金属没有与硅接触从而不会形成金属硅化物。进一步,使用金属刻蚀液去除所述沟槽140和所述腔体160内的金属,所述金属刻蚀液只会与金属反应而无法将所述金属硅化物去除,从而留下在所述腔体160边界处的所述金属硅化物层,所述金属硅化物层构成导热层170。去除所述腔体160和所述沟槽140内的金属还可以防止所述腔体160内的金属硅化物层与所述功率芯片100表面的电极电连接而发生短路,而且如果所述腔体160内全部填充金属,所述功率芯片100容易因为应力而开裂。
更进一步,请参见图9,在所述沟槽140及所述腔体160内填充绝缘材料。通过在所述沟槽140及所述腔体160内填充绝缘材料可以防止水汽渗入到腔体160内进而影响所述功率芯片100的可靠性,同时,还可以进一步隔绝所述导热层170与所述功率芯片100的上表面以防短路。此外,在所述腔体160内填充绝缘材料还可以防止所述金属硅化物层脱落。具体地,本步骤所述绝缘材料与步骤2所述绝缘材料可以相同,也可以不同,在此不作限定。在本具体实施方式中,填充在所述沟槽140内及所述腔体160绝缘材料为树脂材料,其优点在于便于控制膨胀系数,防止所述功率芯片100开裂。
请参见图10,执行步骤S6:对所述功率芯片100的下表面进行刻蚀以使所述导热层170部分暴露。优选采用干法刻蚀对所述功率芯片100的下表面进行刻蚀。具体地,在本具体实施方式中,采用硅干法刻蚀从所述功率芯片100的下表面对所述硅衬底进行刻蚀减薄,并使得以使所述导热层170部分暴露。所述导热层170部分暴露出来的区域可以为后续制作工艺提供场所。
请参见图11,执行步骤S7:在所述功率芯片100下表面上设置金属层180,所述金属层180与所述导热层170连接,这样便于所述导热层170快速将热量传递给所述金属层180。相比于其他材料,金属具有更高的热导率,便于改善芯片散热速度,降低热阻,提高芯片可靠性。除了导热的作用外,所述金属层180还要通过互溶与框架接触。需要进行说明的是,本步骤所述金属与步骤S2所述金属可以相同也可以不同,在此不作限定。
优选地,采用电镀的方法在所述功率芯片100下表面生长所述金属层180。相比于其他工艺,电镀方法效率高,其可在所述功率芯片100下表面上生长较厚的金属层180,而所述金属层180的厚度较大便于保证所述金属层180在与所述框架互溶接触时避免空洞的产生。
此外,采用电镀方法在所述功率芯片100下表面沉积金属层180时,需要有金属元素作为种子层,而所述功率芯片100下表面除了所述导热层170暴露的区域外,其他区域均没有金属,因此,所述金属层180只会形成于所述导热层170暴露的区域上。这样,不同腔体160的导热层170分别与不同的金属层180连接,并且,在相邻两个腔体160对应的金属层180之间会形成空白区181。
请参见图2,执行步骤S8:将所述金属层180与基板200连接,这样,所述金属层180可以进一步将热量传递给基板200。所述基板200为具有良好导热性能的板,优选地,在本具体实施方式中,所述基板200为具有机械应力强、形状稳定、绝缘、结合力强、可焊性好等多重优点的覆铜陶瓷基板。
所述金属层180与基板200可以以焊接或者粘接的方式连接。在本具体实施方式中,优选采用粘接的方式。具体地,在所述金属层180与所述基板200之间设置有第一粘接层301,通过所述第一粘接层610将所述金属层180与所述基板200连接在一起。
更进一步,将所述基板200与散热片400连接。这样,所述金属层180传递给所述基板200的热量可以进一步传递给散热片400,而所述散热片400通过与空气对流传热或水冷却将热量散发掉。所述基板200与所述散热片400可以以焊接或者粘接的方式连接。在本具体实施方式中,优选采用粘接的方式。具体地,在所述基板200与散热片400之间设置第二粘接层302,通过所述第二粘接层302将所述基板200与所述散热片400连接在一起。
此外,在将所述金属层180与基板200连接前,需要先在所述功率芯片100下表面上未沉积金属的空白区181先填充导热材料,这样,所述功率芯片100产生的热量还可以通过所述导热材料传递给所述基板200,进一步提升所述功率芯片100的散热能力。所述导热材料可以是硅、树脂材料、玻璃或者金属,在此不作限定。
以上所述仅为本发明的一个实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (10)
1.一种功率芯片的封装结构,其包括基板及设置在所述基板上的功率芯片,所述功率芯片包括衬底,其特征在于,所述功率芯片的封装结构还包括至少一个散热结构,所述散热结构设置于所述功率芯片的隔离区,所述散热结构包括形成在衬底内的腔体、附着在所述腔体内侧壁上的导热层及连接所述导热层与所述基板的金属层。
2.根据权利要求1所述的功率芯片的封装结构,其特征在于,所述功率芯片包括划片道区和至少一个元胞,所述划片道区设置在所述功率芯片的边缘,且所述划片道区将所述元胞包围在所述功率芯片中间。
3.根据权利要求2所述的功率芯片的封装结构,其特征在于,当所述功率芯片内元胞的数量为多个时,所述多个元胞之间还设置有间隔区。
4.根据权利要求3所述的功率芯片的封装结构,其特征在于,所述散热结构设置在所述功率芯片的隔离区内,所述隔离区包括划片道区和/或间隔区。
5.根据权利要求1所述的功率芯片的封装结构,其特征在于,在所述功率芯片的下表面上设置所述金属层。
6.根据权利要求1所述的功率芯片的封装结构,其特征在于,所述功率芯片的封装结构还包括散热片,所述散热片与所述基板的远离导热层的一侧连接。
7.一种功率芯片的封装结构的制作方法,其特征在于,包括如下步骤:
S1:提供功率芯片,所述功率芯片上设置有隔离区;
S2:采用干法刻蚀在所述功率芯片上表面的隔离区刻蚀形成沟槽,所述沟槽的底部延伸至所述功率芯片的衬底;
S3:在所述功率芯片上表面、所述沟槽侧壁和所述沟槽底部设置保护层,之后去除所述沟槽底部的保护层;
S4:从所述沟槽底部刻蚀所述衬底并在所述衬底内形成腔体;
S5:在所述腔体内填充金属,对部分所述金属进行蚀刻,形成附着在所述腔体内侧壁的导热层;
S6:对所述功率芯片的下表面进行刻蚀以使所述导热层部分暴露;
S7:在所述导热层暴露的区域上设置金属层;
S8:将所述金属层与基板连接。
8.根据权利要求7所述的功率芯片的封装结构的制作方法,其特征在于,所述S5中,在所述腔体内填充金属之后进行热退火处理,接触所述衬底的金属转化成金属化合物,采用金属刻蚀液去除所述腔体内剩余的金属,并在所述腔体内侧壁形成一层由所述金属化合物组成的导热层。
9.根据权利要求7所述的功率芯片的封装结构的制作方法,其特征在于,所述S5还包括在所述沟槽和所述腔体内填充绝缘材料。
10.根据权利要求7所述的功率芯片的封装结构的制作方法,其特征在于,所述S7中采用电镀的方法在所述导热层暴露的区域上沉积金属以形成金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810927785.5A CN109037159B (zh) | 2018-08-15 | 2018-08-15 | 功率芯片的封装结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810927785.5A CN109037159B (zh) | 2018-08-15 | 2018-08-15 | 功率芯片的封装结构及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109037159A true CN109037159A (zh) | 2018-12-18 |
CN109037159B CN109037159B (zh) | 2024-05-10 |
Family
ID=64630317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810927785.5A Active CN109037159B (zh) | 2018-08-15 | 2018-08-15 | 功率芯片的封装结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109037159B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050282381A1 (en) * | 2004-06-22 | 2005-12-22 | Cohen Guy M | Apparatus and method for thermal isolation, circuit cooling and electromagnetic shielding of a wafer |
CN102129966A (zh) * | 2009-12-15 | 2011-07-20 | 英特赛尔美国股份有限公司 | 在半导体结构中形成导热区的方法以及由此获得的结构 |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
CN207149548U (zh) * | 2017-07-19 | 2018-03-27 | 江西凯强实业有限公司 | 一种封装基板的散热结构 |
CN208903996U (zh) * | 2018-08-15 | 2019-05-24 | 深圳市金誉半导体有限公司 | 功率芯片的封装结构 |
-
2018
- 2018-08-15 CN CN201810927785.5A patent/CN109037159B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050282381A1 (en) * | 2004-06-22 | 2005-12-22 | Cohen Guy M | Apparatus and method for thermal isolation, circuit cooling and electromagnetic shielding of a wafer |
CN102129966A (zh) * | 2009-12-15 | 2011-07-20 | 英特赛尔美国股份有限公司 | 在半导体结构中形成导热区的方法以及由此获得的结构 |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
CN207149548U (zh) * | 2017-07-19 | 2018-03-27 | 江西凯强实业有限公司 | 一种封装基板的散热结构 |
CN208903996U (zh) * | 2018-08-15 | 2019-05-24 | 深圳市金誉半导体有限公司 | 功率芯片的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN109037159B (zh) | 2024-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10916487B2 (en) | Method for manufacturing a semiconductor device assembly with through-mold cooling channel formed in encapsulant | |
US10748878B2 (en) | Semiconductor device assembly with heat transfer structure formed from semiconductor material | |
CN109690761B (zh) | 具有高效热路径及模制底填充的堆叠式半导体裸片组合件 | |
US10636678B2 (en) | Semiconductor die assemblies with heat sink and associated systems and methods | |
TWI749212B (zh) | 半導體元件封裝及半導體裝置 | |
US11942389B2 (en) | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same | |
CN109427702A (zh) | 散热器件和方法 | |
CN208903996U (zh) | 功率芯片的封装结构 | |
CN109037159A (zh) | 功率芯片的封装结构及制作方法 | |
CN113421913B (zh) | 一种soi芯片、制备方法、智能功率模块、电器及空调 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Country or region after: China Address after: 518000 1st floor, No. 315, Huachang Road, Langkou community, Dalang street, Longhua District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Jinyu Semiconductor Co.,Ltd. Address before: 518000 floor 1-3, building 2, Huachang Industrial Zone, Huachang Road, Langkou community, Dalang street, Longhua New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINYU SEMICONDUCTOR Co.,Ltd. Country or region before: China |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |