CN102117658A - 包括可编程熔丝的半导体集成电路 - Google Patents

包括可编程熔丝的半导体集成电路 Download PDF

Info

Publication number
CN102117658A
CN102117658A CN2010102690003A CN201010269000A CN102117658A CN 102117658 A CN102117658 A CN 102117658A CN 2010102690003 A CN2010102690003 A CN 2010102690003A CN 201010269000 A CN201010269000 A CN 201010269000A CN 102117658 A CN102117658 A CN 102117658A
Authority
CN
China
Prior art keywords
flash memory
integrated circuit
semiconductor integrated
sic
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102690003A
Other languages
English (en)
Inventor
金洪谦
延殷美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102117658A publication Critical patent/CN102117658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种半导体集成电路，包括：多个熔丝，所述多个熔丝被布置为彼此间隔开预定的间距；以及页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定是否将所述熔丝断开。所述熔丝包括NAND快闪存储串。所述NAND快闪存储串包括：与位线连接的漏极选择晶体管；与所述漏极选择晶体管电连接的快闪存储器单元；以及连接在所述快闪存储器单元与接地端子之间的源极选择晶体管。

Description

包括可编程熔丝的半导体集成电路
相关申请的交叉引用
本申请要求2010年1月5日向韩国知识产权局提交的韩国申请No.10-2010-0000431的优先权，其全部内容通过引用合并在本文中。
技术领域
本公开文件的各个实施例总体而言涉及半导体集成电路，具体而言涉及包括可编程熔丝的半导体集成电路。
背景技术
随着构成半导体集成电路的各个部件变得越来越小并且越来越多的部件被集成在一个半导体芯片中，缺陷密度也随之增加。缺陷密度的增加使得半导体装置的成品率下降。严重时，必须将形成有半导体装置的晶片丢弃。
为了减少缺陷密度，已经提出了采用冗余电路来用冗余单元替代缺陷单元。在半导体存储装置的情况下，可以将冗余电路设置在行线(例如字线)和列线(例如位线)中，并且每个冗余电路包括储存缺陷单元地址信息的熔丝组群。熔丝组群包括具有多个熔丝线的熔丝组阵列。可以通过对熔丝线进行选择性激光切断，来对熔丝组进行编程。
然而，现有的通过激光来切断的熔丝被间隔开的间距必须大于激光对准公差，以使它们不会受到相邻的熔丝的熔断的影响。因此，难以随半导体存储装置的集成度成比例地减小熔丝盒的面积。
另外，现有的采用激光修复方法的熔丝是不便利的，因为在封装之后这种熔丝是不实用的。
发明内容
在本发明的一个方面，一种半导体集成电路包括：多个熔丝，所述多个熔丝被布置为彼此间隔开预定的间距；以及页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定是否将所述熔丝断开，其中所述熔丝包括NAND快闪存储串。所述NAND快闪存储串可以包括：与位线连接的漏极选择晶体管；与所述漏极选择晶体管电连接的快闪存储器单元；以及连接在所述快闪存储器单元与接地端子之间的源极选择晶体管。
所述熔丝可以被间隔开可以由光刻工艺所提供的最小间距。
在本发明的另一个方面，一种半导体集成电路包括：多个熔丝，所述多个熔丝的每个包括快闪存储器元件，所述快闪存储器元件由第一电压编程为切断；以及页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定切断的熔丝。
第一电压可以比泵浦电压高而比快闪存储器元件的编程电压低。
所述熔丝与所述页缓冲器可以通过位线电连接。
附图说明
包含在本说明书中并构成本说明书的一部分的附图图示出与本发明相一致的各个实施例，并且这些附图与说明书描述一起用来解释本发明的原理。
图1是描述根据本发明的一个实施例的半导体集成电路的熔丝阵列的示意图。
图2是描述图1的熔丝的详细电路图。
具体实施方式
在下文，将参照附图并结合优选实施例描述根据本发明的包括可编程熔丝的半导体集成电路。
图1是描述根据本发明的一个实施例的半导体集成电路的熔丝阵列的示意图，图2是描述图1的熔丝的详细电路图。
参见图1，熔丝阵列100包括多个熔丝模块110。多个熔丝模块110可以被布置为矩阵的形式。
各个熔丝模块110可以具有相同的结构并且包括多个熔丝150和页缓冲器200。不论激光对准公差如何，各个熔丝150可以被间隔开可以由光刻工艺提供的最小间距‘d’、即最小特征尺寸。
如图2所示，每个熔丝150可以包括单个NAND快闪存储串(NAND flashstring)结构。
每个熔丝150可以包括漏极选择晶体管DST、源极选择晶体管SST和连接在漏极选择晶体管DST与源极选择晶体管SST之间的存储器单元fc。
快闪存储器单元fc包括串联连接的或者呈NAND结构的多个快闪存储器元件ft。快闪存储器单元fc可以利用单个快闪存储器元件来实现，或者可以通过将多个快闪存储器元件串联连接来实现以便增加它们的切断几率。
漏极选择晶体管DST可以被配置为响应于来自于漏极选择线DSL的信号，将位线BL的信号传送给快闪存储器单元fc。
构成快闪存储器单元fc并且串联连接的多个快闪存储器元件ft的控制栅极可以共同连接到字线WL。
源极选择晶体管SST可以被配置为响应于源极选择线SSL的信号，将快闪存储器单元fc的电压放电至接地电压。
根据本实施例，可以将熔丝150编程为具有以下特征。
当漏极选择晶体管DST和源极选择晶体管SST导通时，经由字线WL向快闪存储器元件ft的控制栅施加高电压。此时，所述高电压可以处于快闪存储装置的编程电压范围内。另一方面，在其他类型的存储装置中，所述高电压可以比编程电压低而比泵浦电压(VPP；pumping voltage)高。
在此情况下，快闪存储器元件ft的浮置栅极通过经由字线WL施加的高电压而带有负电荷。因此，可以提高快闪存储器元件ft的阈值电压。
因此，虽然在编程之前(例如，在向字线WL施加电压之前)电流持续流动，但是在编程之后(例如，在向字线WL施加电压之后)，电流的流动被中断。因此，可以实现切断状态(例如，熔丝切断)。
与此同时，各个熔丝150可以经由它们的位线BL与相应的页缓冲器200相连接。
构成单个熔丝模块110的多个熔丝150共享页缓冲器200。页缓冲器200被配置为当对熔丝150进行编程和读取时，执行读出并放大的操作，例如作为锁存器来操作。根据一个实施例，页缓冲器200可以被配置为具有常规的NAND快闪存储页缓冲器结构。
当驱动冗余电路时，页缓冲器200以上述方式对快闪存储器单元fc进行编程。冗余电路可以修复存储装置的失效；接收地址；在存储装置的读取或写入操作中读取快闪存储器单元fc的数据；以及当地址彼此冲突时，访问冗余单元(未示出)。
根据本实施例，熔丝包括快闪存储器单元串。由于熔丝被配置为具有快闪存储器单元，因此不需要使熔丝间隔开的间距大于激光对准公差。由于快闪存储器单元串可以被实现为非常紧凑的尺寸，因此还可以减小熔丝自身的面积。
另外，由于可以通过向字线施加电压来对包括快闪存储器单元的熔丝进行编程，因此，即使在封装之后熔丝也可以执行修复操作。
虽然以上已经描述了一些实施例，但是本领域技术人员将会理解的是，描述的实施例仅仅是示例性的。因此，本文描述的半导体集成电路不应当限于描述的实施例。确切地说，本文描述的半导体集成电路应当仅仅根据所附权利要求书并结合以上描述和附图来被限定。

Claims (13)

1.一种半导体集成电路，包括：
多个熔丝，所述多个熔丝被布置为彼此间隔开预定的间距；以及
页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定是否将所述熔丝断开，
其中，所述熔丝包括NAND快闪存储串。
2.如权利要求1所述的半导体集成电路，其中，所述NAND快闪存储串包括：
与位线相连接的漏极选择晶体管；
与所述漏极选择晶体管电连接的快闪存储器单元；以及
连接在所述快闪存储器单元与接地端子之间的源极选择晶体管。
3.如权利要求2所述的半导体集成电路，其中，所述快闪存储器单元包括串联连接的多个快闪存储器元件。
4.如权利要求3所述的半导体集成电路，其中，所述多个快闪存储器元件是通过经由字线施加的高电压而被编程的。
5.如权利要求4所述的半导体集成电路，其中，所述高电压比泵浦电压高而比所述快闪存储器元件的编程电压低。
6.如权利要求2所述的半导体集成电路，其中，所述熔丝与所述页缓冲器通过位线电连接。
7.如权利要求1所述的半导体集成电路，其中，所述熔丝彼此被间隔开由光刻工艺所限定的最小间距。
8.一种半导体集成电路，包括：
多个熔丝，所述多个熔丝的每个包括快闪存储器元件，所述快闪存储器元件由第一电压编程为切断；以及
页缓冲器，所述页缓冲器与所述多个熔丝电连接，并被配置为确定切断的熔丝。
9.如权利要求8所述的半导体集成电路，其中，所述多个熔丝中的每个包括：
漏极选择晶体管，所述漏极选择晶体管与位线相连接，并被配置为响应于漏极选择信号而被驱动；
串联连接的多个快闪存储器元件，所述多个快闪存储器元件与所述漏极选择晶体管电连接，并被配置为响应于经由字线施加的第一电压而被驱动；以及
源极选择晶体管，所述源极选择晶体管连接在所述多个快闪存储器元件与接地端子之间，并被配置为响应于源极选择信号而被驱动。
10.如权利要求9所述的半导体集成电路，其中，所述第一电压比泵浦电压高而比所述快闪存储器元件的编程电压低。
11.如权利要求9所述的半导体集成电路，其中，所述熔丝与所述页缓冲器通过位线电连接。
12.如权利要求8所述的半导体集成电路，其中，所述熔丝被彼此间隔开由光刻工艺所限定的最小间距。
13.一种包括快闪存储器单元的半导体集成电路，所述快闪存储器单元被用作修复熔丝。
CN2010102690003A 2010-01-05 2010-09-01 包括可编程熔丝的半导体集成电路 Pending CN102117658A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100000431A KR20110080278A (ko) 2010-01-05 2010-01-05 프로그램이 가능한 퓨즈를 구비한 반도체 집적 회로
KR10-2010-0000431 2010-01-05

Publications (1)

Publication Number Publication Date
CN102117658A true CN102117658A (zh) 2011-07-06

Family

ID=44216378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102690003A Pending CN102117658A (zh) 2010-01-05 2010-09-01 包括可编程熔丝的半导体集成电路

Country Status (3)

Country Link
US (1) US20110164451A1 (zh)
KR (1) KR20110080278A (zh)
CN (1) CN102117658A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219045A (zh) * 2013-04-08 2013-07-24 成都凯路威电子有限公司 Otp存储器中杂散寄生电荷的清除方法和otp存储器
CN105719698A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 熔丝单元电路、熔丝单元阵列及包括其的存储器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281067B1 (en) 2014-08-11 2016-03-08 Samsung Electronics Co., Ltd. Semiconductor test system and operation method of the same
KR102227554B1 (ko) * 2014-11-18 2021-03-16 에스케이하이닉스 주식회사 안티퓨즈 오티피 셀어레이 및 그 동작방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965249B2 (en) * 2001-10-15 2005-11-15 Altera Corporation Programmable logic device with redundant circuitry
JP4130634B2 (ja) * 2004-01-20 2008-08-06 松下電器産業株式会社 半導体装置
KR100659502B1 (ko) * 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
US7289363B2 (en) * 2005-05-19 2007-10-30 Micron Technology, Inc. Memory cell repair using fuse programming method in a flash memory device
KR100648291B1 (ko) * 2005-07-28 2006-11-23 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
KR100839489B1 (ko) * 2006-11-22 2008-06-19 삼성전자주식회사 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219045A (zh) * 2013-04-08 2013-07-24 成都凯路威电子有限公司 Otp存储器中杂散寄生电荷的清除方法和otp存储器
CN103219045B (zh) * 2013-04-08 2017-07-21 成都凯路威电子有限公司 Otp存储器中杂散寄生电荷的清除方法和otp存储器
CN105719698A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 熔丝单元电路、熔丝单元阵列及包括其的存储器件
CN105719698B (zh) * 2014-12-19 2021-01-15 爱思开海力士有限公司 熔丝单元电路、熔丝单元阵列及包括其的存储器件

Also Published As

Publication number Publication date
KR20110080278A (ko) 2011-07-13
US20110164451A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP6205036B1 (ja) 小さいチップ領域を有するワンタイムプログラマブルメモリアレイ
CN102163465B (zh) 非易失性存储器件以及对损坏的存储单元执行修复操作的系统
US8942040B2 (en) Non-volatile semiconductor memory device capable of improving failure-relief efficiency
CN105074923A (zh) 三维存储器的互连
US8520434B2 (en) Method of storing E-fuse data in flash memory device
JP2009266258A (ja) 半導体装置
EP2494450B1 (en) One-time programmable memory device and methods thereof
TW201411626A (zh) 半導體記憶體裝置及控制器
TWI655636B (zh) Semiconductor memory device
CN103578539A (zh) 半导体存储器件
CN105719698A (zh) 熔丝单元电路、熔丝单元阵列及包括其的存储器件
TW200931434A (en) Nonvolatile memory devices that utilize dummy memory cells to improve data reliability in charge trap memory arrays
US9418763B2 (en) Memory array, memory device, and methods for reading and operating the same
US20170221576A1 (en) Methods for reading and operating memory device
US20150357049A1 (en) Short-checking methods
CN102117658A (zh) 包括可编程熔丝的半导体集成电路
KR102710630B1 (ko) 페이지 버퍼를 구비하는 반도체 메모리 장치
JP2012212487A (ja) メモリシステム
US7209387B2 (en) Non-volatile programmable fuse apparatus in a flash memory with pairs of supercells programmed in a complementary fashion
US20130094295A1 (en) Memory device in particular extra array configured therein for configuration and redundancy information
US8976601B2 (en) Semiconductor memory apparatus
US8248854B2 (en) Semiconductor memory device
US9607999B2 (en) System and method of UV programming of non-volatile semiconductor memory
KR101126944B1 (ko) 반도체 장치
US20120163095A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110706