CN102113206B - 具有时间-数字转换器的电路以及相位测量方法 - Google Patents
具有时间-数字转换器的电路以及相位测量方法 Download PDFInfo
- Publication number
- CN102113206B CN102113206B CN200980130102.2A CN200980130102A CN102113206B CN 102113206 B CN102113206 B CN 102113206B CN 200980130102 A CN200980130102 A CN 200980130102A CN 102113206 B CN102113206 B CN 102113206B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- phase
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 238000005070 sampling Methods 0.000 claims abstract description 22
- 230000007704 transition Effects 0.000 claims abstract description 12
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 238000005259 measurement Methods 0.000 claims description 18
- 230000001629 suppression Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 abstract description 3
- 230000009466 transformation Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
用于校准时间-数字转换器的校准数据可以通过对时间-数字转换器的馈给电路(20)在正常工作模式和校准模式之间切换来获取。延时电路(22)具有延时电路输入端和多个管脚,这些管脚分别输出来自延时电路输入端的信号的不同延时版本。采样寄存器(24)的数据输入端耦接到管脚并响应于时钟输入端的有效变换来对来自数据输入端的数据进行采样。当处于正常工作模式时,馈给电路(20)向延时电路输入端提供振荡器电路(10)的振荡器信号,并向采样寄存器(24)的时钟输入端提供参考信号。当处于校准模式时,馈给电路(20)向延时电路输入端和时钟输入端提供其变换定时受振荡器信号控制的信号。馈给电路(20)用来选择振荡器信号的变换,使得所选择的变换控制时钟电路处的第一有效变换的定时发生在延时电路输入端处的转换之后。控制电路(28)用来切换馈给电路在正常工作模式与校准模式下工作,从而在校准模式下,控制馈给电路(20)选择多个不同的变换以控制第一有效变换的定时。控制电路从采样寄存器(24)中读取对应每个选择结果数据,并由这些数据来确定针对振荡器信号的校准数据。
Description
技术领域
本发明涉及具有分数相位检测器的电路和校正该分数相位检测器的方法。
背景技术
数字锁相环(DPLL)使用相位检测器来检测参考信号和数控振荡器信号之间的相位差。如果数字振荡器(DO)信号边缘也被计算在内,则DO信号的相位将以一个DO周期的精度被量化。在每一个参考时钟周期,参考计数器对以参考频率为单位表示信道的调谐字进行累加。通过这种方式,参考计数器便定义了DO所应当出现的时间点。相位检测器测量两个计数器间的差值以及针对回路所产生的校正信号。
美国专利6,429,693中公开了一种采用分数相位检测器更精确地测量相位差的方法,测量精度可以达到对应于时钟周期的分数。实现的方法是:用一连串的延时电路产生一系列更为延迟的时钟信号版本,并且在参考信号变换时采样这些版本。这些延迟之间的差异仅为信号周期的几分之一。通过采样的结果,就可以确定时钟信号和参考信号之间的时间延迟,其用延时电路的时间延迟来表示。这种工作形式叫做时间-数字转换(TDC)。
不幸的是,TDC测量的是时间而不是相位。美国专利6,429,693提出若将测量的时间转换成相位,需用时钟信号周期长度来除延迟,同样可以用延时电路的延迟来表示。美国专利6,429,693避免进行这样的转换,因为它仅仅是将对时间的测量结果作为一个误差信号。尽管如此,美国专利6,429,693说明了一种相位计算,其中在参考信号的变换与时钟信号的正负变换之间确定了时间延迟,每一个时间延迟都根据延时电路的时间延迟来表示。两个时间延迟间的差值代表了时钟信号在正负变换之间的时间间隔。该差值将时钟信号变换和参考信号变换之间的时间测量结果做归一化处理。即得到了相位值。尽管如此,当参考信号的周期是时钟信号周期的整数倍时,这种方法不能得到有用的结果。而且,延时线对逻辑下变换和上变换的不同反应时间也会影响精度。
发明内容
除了其他目的之外,本发明的一个目的是用于已校准分数相位测量。
此电路包括一个时间-数字转换器和一个振荡器电路,振荡器电路的振荡器与时间-数字转换器相连。这里使用校准模式,其中将其变换的定时受到振荡器信号控制的信号提供到延时电路的输入和与延时电路的管脚(tap)相耦接的采样寄存器的时钟输入上。振荡器信号的多个不同的变换被选择来控制时钟电路的第一有效变换的定时处在延时电路输入的变换之后。从采样寄存器中读取针对每次选择的结果数据,同时通过针对多个不同变换的数据来确定振荡器信号的校准数据。用这种方式,可以消除未知延时的影响。校准数据可以用来控制比如通过时间-数字转换器获得的相位的较低有效部分(lesssignificant part)和例如通过对振荡器信号周期计数而得到的相位的较高有效部分(more significant part)之间的相对校准。
在一个实施方式中,振荡器电路和时间-数字转换器只是锁相环的一部分,其他部分还包括一个相位检测器,其使用彼此进行了相对校准的较高有效和较低有效部分来产生一个针对振荡器的频率控制信号。所以,由于不够精确的相对校准而产生的扰动将会减小。在替代实施方式中,可使用这个相位检测器来实现一个相位解调电路,并未使用锁相环。校准数据可以由耦接在管脚和相位检测器之间的可编程转换电路来编程。通过这种方式,实现快速校准。
在一个实施方式中,可使用一个极性选择电路,其被配置为选择振荡器信号中的变换极性,该变换极性控制第一有效变换的定时,采样寄存器在该定时对来自延时电路的数据进行采样。通过该方式使快速校准成为可能。
在一个实施方式中,馈给电路包括一个脉冲抑制电路,其配置来将用于控制定时采样的振荡器信号的变换选择在振荡器信号中后续可选择数量的脉冲之后。通过这样的方法,校准过程可以不依赖占空比。
附图说明
使用以下附图,这些和其他目的及优势可以在对示例实施例的描述中得以明显的体现。
图1所示为数字锁相环
图2所示为时间-数字转换电路
图3所示为校准过程中的信号
图4、图5所示为多个时间-数字转换电路
具体实施方式
图1所示为数字锁相环。该锁相环由一个数控振荡器10、一个累加器12、一个时间-数字转换器14、一个相位检测器16、一个环路滤波器18以及一个重定时采样电路19构成。相位检测器16的第一、第二以及第三输入端分别接入参考信号、累加的振荡器相位信号和分数相位信号。相位检测器16的输出端通过环路滤波电路18与数控振荡器10的控制输入端耦接。数控振荡器10的输出端分别通过累加器12和时间-数字转换器14耦接到相位检测器16的第二和第三输入端。采样电路13耦接在累加器12和相位检测器16之间。
在工作过程中数控振荡器10的频率(例如相位递增的速度)由一个反馈回路控制。数控振荡器10输出信号的相位与一个参考进行比较,比较结果被用来控制数控振荡器10的自适应过程。数控振荡器10相位的最高有效部分是通过累加器12中的累加值来规定的。
这个参考是通过第一参考信号和第二参考信号来表示的。第一参考信号施加到相位检测器16的第一输入端上。参考信号和累加值都包括了表示周期个数的整数部分。它们也可以选择包括分数部分。第二参考信号施加在采样电路13和时间-数字转换器14上。第二参考信号指出何时需对累加器12中的累加值样本进行采样。第二参考信号的定时还规定了相对于数控振荡器10输出信号的参考的相位的最低有效部分。时间-数字转换器14则对参考与数控振荡器10之间相位差的最低有效部分进行测量。
相位检测器16确定累加器中的采样值与第一参考信号间相位差的最高有效部分并将其与最低有效部分组合起来。相位检测器16通过环路滤波器18将所得相位差信号施加在数控振荡器10的频率控制输入端上,以至于数控振荡器10的频率和相位锁定在参考上。
累加器12、相位检测器16和环路滤波器18都可以是数字信号处理电路,或者它们可通过对数字信号处理器编程来完成其各自的功能的方法而被实现。类似的,数控振荡器10可以部分由信号处理电路实现。这些信号处理电路在一个时钟信号控制下工作,每次在相继的时钟周期的起始时更新信号值。
第二参考信号不需要与该时钟信号同步。由于累加器12中的累加值在第二参考信号的控制下被采样,所以通过建立采样电路13可以避免定时问题。在一个实施方式中采样电路13包括一个同步采样电路和一个本身类型已知的重定时时钟电路。重定时时钟电路接收第二参考信号和数控振荡器的输出信号,并且该重定时时钟电路被配置为当该电路被第二参考信号的先前变换激活时,在数控振荡器输出信号所规定的时间点上产生信号变换。该同步采样电路接在累加器12和相位检测器16之间,其时钟输入与重定时时钟电路的输出相连接。所以同步采样电路在其余信号处理电路的时钟域内工作。
图2所示为一个时间-数字转换器,其由一个馈给电路20、一个延时电路22、一个采样寄存器24、一个转换电路26以及一个控制电路28构成。馈给电路20的第一输出端与延时电路22耦接。在该实施方式中延时电路由一系列相互等延时的延时元件组成,如反相器或者几对连续的反相器,这些反相器的管脚耦接到延时元件之间的节点。然而等延时并非不可缺少,因为转换电路26可对不相等延时进行校正。另一种方法是,将一些延时元件并联使用使得在它们的输出端具有相互不同的延时和管脚。值得一提的是,延时电路22也许会对延时信号起到放大、翻转或阈值限制等作用。这里使用的延时电路是延时逻辑电平变换电路而不把其他信号改变排除在外。
采样寄存器24的数据输入端与延时电路22的管脚耦接,而采样寄存器24的时钟输入端与馈给电路20的第二输出端耦接。采样寄存器24的输出端通过转换电路26与时间-数字转换器的输出端耦接同时与控制电路28耦接(后者并未明确示出)。控制电路28的控制输出端与馈给电路20和转换电路26耦接。
馈给电路20包括一个重定时器202、一个采样器204和第一及第二多路器206及208。馈给电路的第一、第二两个输入端202a、202b分别接入数字时钟信号和参考信号。第一输入端200a耦接到重定时器202和采样器204的时钟输入端。重定时器202的输出端耦接到采样器204的数据输入端。采样器204的第一输出端和第二输出端分别输出被采样信号和逻辑反转后的被采样信号。
第一和第二多路器206、208的输出端分别耦接到延时电路22的输入端和采样寄存器24的时钟输入端。第一和第二多路器206、208的控制输入端耦接到控制电路28上。第一多路器206的输入端耦接到第一个输入端202a并耦接到重定时器202的输出端。第二多路器208的输入端耦接到第二输入端202b并耦接到采样器204的输出端。
在工作过程中,控制电路28将时间-数字转换器在正常工作模式和校准模式之间切换。在正常工作模式中,控制电路28控制多路器206、208分别选通来自第一和第二个输入端202a、202b的信号。结果导致来自数控振荡器10到达第一输入端202a的信号被选通至延时电路22,而到达第二输入端202b的参考信号被选通至采样寄存器24的时钟输入端。来自数控振荡器10的信号可以是二进制信号。延时电路22产生该信号的多个不同延迟版本。采样寄存器24在参考信号规定的时间点上从数控振荡器10中对该信号的不同版本进行采样。转换电路26将被采样信号转换成施加在相位检测器16上的最低有效相位差值。转换电路26是一个可编程电路,例如查表存储器,其提供一个可编程的转换过程,将采样值转换成相位差值。
控制电路28可被配置为基于校准模式下获得的结果来对转换进行编程。为了获取这些结果,控制电路28需要周期性地将时间-数字转换器切换到校准模式。在校准模式下,控制电路28控制第一多路器206将来自重定时器202的信号选通至延时电路22的输入端。类似的,在校准模式下,控制电路28控制第二多路器208将来自采样器204的信号选通至采样寄存器24的时钟输入端。校准模式具有两个阶段,它们在对耦接到采样寄存器24时钟输入端的采样器204输出端进行选择方面有所不同。在第一和第二阶段,第二多路器208将采样寄存器24的时钟输入端分别与采样器204的第一和第二输出端耦接。结果导致两个不同阶段使用彼此反相的时钟信号。
图3所示为在第一、第二阶段的信号。第一条迹线所示为来自数控振荡器10的信号CKV,第二条迹线所示为第二参考信号R2,第三条迹线所示为施加在延时电路22上的来自重定时器202的重定时信号RT。第四、第五条迹线所示的是采样器204的输出信号SP、SN,它们分别在第一、第二校准阶段被施加在采样寄存器24的时钟输入端。
在所示实施方式中,来自采样器204的SP、SN信号中的第一正变换触发了采样寄存器24的采样。这个触发了采样的变换将被称为第一有效变换。当然,这个正变换只是一个例子:不对时钟信号正变换进行响应,取而代之的是采样寄存器24也可以对负变换进行响应,在这种情况下,该负变换则被称为有效变换。
取决于数控振荡器10的输出信号的第一有效变换的受控定时被用在校准中。馈给电路20可以确保在不同的校准阶段,第一有效变换的定时由数控振荡器10的输出信号的相互不同的变换所控制(不同,这里是指与重定时信号RT的上一次先前变换有关的它们的相对位置不同)。在图3所示实施方式中,第一有效变换由数控振荡器10的输出信号分别在两个不同的阶段中的正负极性的变换来进行定时。
第一有效变换可以由多种方式产生。尽管图3示出第一有效变换可以出现在没有触发采样的一次负变换之后,然而应当理解可以使用替代的信号而无需在其前面具有负变换。这个可以通过使用多个采样电路响应于重定时器202的逻辑上彼此反相的输出信号来实现。在另一个实施方式中,不把多路器208与彼此反相的采样器204的输出端耦接,而是把采样器204的单个输出端耦接在一个异或门的第一输入端上,异或门的第二输入端耦接到控制电路28,异或门的输出端耦接在第二个多路器208上。通过这种方式,控制电路可以通过异或门控制反相。也可以使用其他极性选择电路,这些电路可用来在数控振荡器10的输出信号中选择性地造成一些不同变换,以确定采样寄存器24时钟输入端处的第一有效变换的定时。
在校准过程中,控制电路28接收来自采样寄存器24的被采样输出信号。这些信号从延时电路22的各个管脚引出,并且指示出在输出信号SP、SN第一次上升变换的时刻,重定时信号RT的最后一次变换发生的时间是否比与管脚相关延时的时间更早。通过确定上述指示为肯定的管脚与上述指示为否定的管脚之间的界限,控制电路28可以获得重定时信号RT的最后一次变换与采样器24的输出信号SP、SN的变换之间的时间间隔的长度Tp、Tn经量化后的估计值。
根据这些时间长度,则下列等式成立:
Tn=Tcvk-To
Tp=Tcvk/2-To
这里Tcvk是数控振荡器10输出信号的周期,To是由多路器206和208、采样器204及延时电路22和采样寄存器24的内部电路所引起的未知延时。根据这些相对关系,可以得到一个关于Tcvk的表达式:
Tcvk=2*(Tn-Tp)
在校准模式下,控制电路28通过设置第二多路器208使采样器204的第一和二个输出信号选通,同时在不同的设置之后从采样寄存器24中读出信号。因此,这些信号表示长度Tp、Tn经量化后的估计值。控制电路28进而根据Tcvk与Tp、Tn相关的表达式来由长度Tp、Tn经量化后的估计值计算Tcvk。根据计算后的Tcvk,控制电路28确定也许在正常工作模式下与采样寄存器24的输出信号相关的相位值(由Tcvk进行归一化处理后的时间值),并且对转换电路26编程来将这些输出信号转换成已确定的相位值。
当延时电路22规定等间隔延时时,可以用单校准因数来对转换编程。当延时间隔不等时,校正值可以被提供在一张查找表中用于每一次可能的读出。除此之外,控制电路28可以通过这些测量来确定未知的延时To并利用该未知的延时To来控制采样值转换成相位值中的补偿值。
图4所示的一个实施方式中,一个脉冲抑制电路40被加在采样器204的输出端和第二多路器208的输入端之间。这个脉冲抑制电路有一个复位输入端与重定时器202的输出端耦接。当重定时器202的输出端发生变换后,该脉冲抑制电路可以被配置为抑制来自第二个输出端信号的一定数量的脉冲。脉冲抑制电路本身是已知的。一个脉冲抑制电路可以由一个计数器和一个与门组成。计数器耦接到脉冲输入端,用于在重定时器202复位之后对脉冲计数。与门的输入端可以接在脉冲输入端和计数器的溢出输出端上。
脉冲抑制电路的使用起到如下效果,使得被测量的延时为:
Tn(k)=k*Tcvk-To
这里k是被抑制的脉冲个数。因此,当测得两个延时Tn(k),Tn(k’)时,由于被抑制脉冲的不同个数k、k’(其中一个可能为零),
Tcvk=(k-k’)*(Tn(k)-Tn(k’))
控制电路28继而将脉冲抑制电路40设置为抑制不同数量k、k’的脉冲(其中一个可能为零)并使用这些设置从采样寄存器24中读出信号。这些信号则代表了长度Tn(k),Tn(k’)经量化后的估计值。接下来控制电路28根据长度Tn(k),Tn(k’)经量化后的估计值来计算Tcvk,确定相位值,并对转换电路26编程来将采样寄存器24的输出信号转换成相位值。通过这种方式,可以避免依赖占空比的问题。
图4所示实施方式可以和图2所示实施方式结合使用,比如在采样器204和第二多路器208的一个或者两个输出端之间使用脉冲抑制电路,或在第二多路器208和采样寄存器24的时钟输入端之间使用脉冲抑制电路。值得一提的是,任何管脚数据组合都可以使用,这些数据是通过在被数控振荡器10输出信号的多个不同的所选变换锁控制的时间点处进行采样而获得的。使用两个不同的被选择的变换就足够了。将来自延时电路22的不同结果管脚信号所代表的延时相减,共同的未知延时将被消去。
图5所示实施方式中,一个可变延时电路50被加在馈给电路20和采样寄存器24的时钟输入端中间。在工作过程中,可变延时电路50用来在测量中加入扰动。就是说,控制电路28可以控制可变延时电路50来施加随机变化的延时而不像延时电路22的延时一样被量化。随后控制电路将平均这些被量化的延时测量结果Tn和/或To以获得更精确的延时测量。不是随机地变化延时,而是可以将延时进行斜坡上升或者下降或其他方式变化。正常工作期间也可以使用扰动,可以得到更为精确的测量,在这种情况下控制电路28优选地配置来在环路滤波器18的通频带之外的频率处改变延时。
当数控振荡器10的周期有微小变化时,可以不用频繁进行校准模式。基本上,对于单一频率来讲只需校准一次。作为替代,可以执行周期性的校准。在这个实施方式中,转换电路26可以被配置为将其校准模式下的输出锁定为在工作模式下获得的最后一次相位值上。
尽管描述了某一种特定的实施方式,但其他实施方式也是可行的。比如,在校准模式下不使用第二参考信号作为馈给电路20的输入而是用其他的信号,或者省去这个信号,而如图3所示响应来自控制电路28的信号来触发一个脉冲序列。
类似的,可在延时电路22上施加不同的信号,从而可以代替在校准模式下采样寄存器24的时钟输入端处使用不同的信号。当采样寄存器24的时钟输入端信号与延时电路22的输入端信号之间的相对延时的改变量由数控振荡器10输出信号的周期或者半周期来规定时,可进行相位测量的精确校准。
控制电路28可以使用被编程以实现其功能的可编程计算机来实现。也可以对可编程计算机进行编程来实现累加器12、相位检测器16、环路滤波器18和转换电路等等的功能。
不在时间-数字转换电路中使用转换电路,而是可以将相位检测器16配置为使用与延时电路22的延时的振荡器周期有关的信息,来控制相位信息的较高有效部分与通过对延时电路22管脚采样而获得的数据相组合的方式。比如,不将时间转换为相位,而是与振荡器周期有关的信息可以用来将相位转换为时间。在正常工作模式和校准模式中不使用相同的采样寄存器读取延迟电路22,而是可以在两种模式中采用不同的采样寄存器来用于读取。
尽管已经描述了时间-数字转换器应用于锁相环中的实施方式,应当理解在其他应用中也是可行的,比如应用于数字相位解调器,其中数控振荡信号10和参考信号之间的相位差可以被测量而无需与任何频率适配,或者应用于其中使用相位检测器来控制参考信号源电路的频率而不是数控振荡器10的频率的一个锁相环。
通过研究附图、说明书和所附权利要求,本领域技术人员能够在实践所要求发明的过程中理解并实现对公开实施例的其他变化。在权利要求中,“包括”并未将其他的元素和步骤排除在外,冠词“一个”也并未将多个排除在外。一个单处理器或者其他单元可完成在要求中列举的多项的功能。记载在相互不同的从属权利要求中的特定方案这一事实并不代表这些测量的组合不能被用来获得优点。计算机程序可以被储存/分布在合适的介质上,比如光存储介质或者固态存储介质,作为其他硬件的一部分,也可以通过其他方式传播,比如通过因特网或其他有线或无线的电信设备。权利要求中出现的任何参考标记都不应当构成为对范围的限制。
Claims (7)
1.一种用于相位测量的电路,其包括锁相环,所述锁相环包括时间-数字转换器(14)和振荡器电路(10),该振荡器电路(10)的振荡器耦接到时间-数字转换器(14),该时间-数字转换器(14)包括:
延时电路(22),其具有延时电路输入端和多个管脚,该延时电路(22)被配置为在所述多个管脚分别输出来自延时电路输入端的信号的不同延时版本;
采样寄存器(24),其具有时钟输入端和耦接到所述多个管脚的数据输入端,该采样寄存器被配置为对时钟输入端的触发采样的负变换作出响应来对来自数据输入端的数据进行采样;
馈给电路(20),其耦接到振荡器输出端、延时电路输入端和时钟输入端,该馈给电路(20)被配置为可选择地至少工作在正常工作模式下或校准模式下,并且被配置为,当在正常工作模式下时向延时电路输入端馈给振荡器电路(10)的振荡器信号并向采样寄存器(24)的时钟输入端馈给参考信号,以及当在校准模式下时向延时电路输入端和时钟输入端二者提供其变换定时受振荡器信号控制的信号,并选择振荡器信号的变换,使得控制时钟输入端处的触发采样的正变换的定时发生在延时电路输入端处的触发采样的负变换之后;
控制电路(28),配置为将馈给电路在正常工作模式和校准模式之间切换,控制馈给电路(20)在校准模式下相继地选择多个不同的变换以控制触发采样的正变换的定时,从采样寄存器(24)中读取针对每个选择的结果数据,以及根据所述结果数据来确定针对振荡器信号的校准数据。
2.根据权利要求1所述的用于相位测量的电路,其中所述锁相环还包括数字相位计算电路(12)和相位检测器(16),相位检测器被配置为将从数字相位计算电路(12)获得的相位数据的较高有效部分与相位数据的较低有效部分组合起来,相位检测器(16)的相位监测器输出端与振荡器电路(10)的频率控制输入端耦接,其中时间-数字转换器(14)与相位检测器(16)耦接来指示较低有效部分,控制电路(28)被配置为按照校准数据来控制较低有效部分与较高有效部分的相对校准。
3.根据权利要求2所述的用于相位测量的电路,其中所述时间-数字转换器(14)还包括可编程转换电路(26),该可编程转换电路(26)耦接在采样寄存器(24)与控制电路(28)之间,该可编程转换电路(26)被控制电路(28)编程为将来自采样寄存器(24)的输出信号转换为相位值。
4.根据权利要求1所述的用于相位测量的电路,其中馈给电路(20)包括极性选择电路,该极性选择电路被配置来选择振荡信号的变换的极性以控制触发采样的正变换的定时。
5.根据权利要求1所述的用于相位测量的电路,其中馈给电路(20)包括脉冲抑制电路(40),该脉冲抑制电路被配置来将用于对触发采样的正变换的定时进行控制的振荡器信号的变换选择在延时电路输入端处的触发采样的负变换以及振荡器信号中随后的可选数量的脉冲之后。
6.根据权利要求1所述的用于相位测量的电路,还包括一个耦接在馈给电路(20)与采样寄存器(24)的时钟输入端之间的可变延时电路,该可变延时电路被配置为对延时电路输入端和时钟输入端信号之间的相对延时进行扰动。
7.一种使用如权利要求1所述的用于相位测量的电路进行相位测量的方法,该方法包括:
在延时电路(22)的管脚处分别产生来自延时电路输入端的信号的不同延时版本;
对时钟输入端的触发采样的负变换作出响应来对来自数据输入端的数据进行采样;
所述馈给电路(20)在正常工作模式和校准模式之间切换,并且当处于正常工作模式时,
向延时电路输入端馈给振荡器电路(10)的振荡器信号并且向采样寄存器(24)的时钟输入端馈给参考信号,而当处于校准模式时,
把其变换的定时受振荡器信号控制的信号提供给延时电路输入端和时钟输入端,
随后选择振荡信号的多个不同的变换,以将时钟输入端处的触发采样的正变换的定时控制发生在延时电路输入端处的触发采样的负变换之后;
从采样寄存器中读取针对每个选择的结果数据,该方法还包括根据所述结果数据来确定针对振荡器信号的校准数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08159474A EP2141797A1 (en) | 2008-07-02 | 2008-07-02 | Circuit with a time to digital converter and phase measuring method |
EP08159474.9 | 2008-07-02 | ||
PCT/EP2009/058201 WO2010000746A1 (en) | 2008-07-02 | 2009-06-30 | Circuit with a time to digital converter and phase measuring method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102113206A CN102113206A (zh) | 2011-06-29 |
CN102113206B true CN102113206B (zh) | 2014-06-25 |
Family
ID=40344979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980130102.2A Active CN102113206B (zh) | 2008-07-02 | 2009-06-30 | 具有时间-数字转换器的电路以及相位测量方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8362932B2 (zh) |
EP (2) | EP2141797A1 (zh) |
JP (1) | JP5437366B2 (zh) |
CN (1) | CN102113206B (zh) |
WO (1) | WO2010000746A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2102258B1 (en) | 2006-12-14 | 2016-10-19 | Interface Biologics Inc. | Surface modifying macromolecules with high degradation temperatures and uses thereof |
ES2602757T3 (es) | 2009-05-15 | 2017-02-22 | Interface Biologics Inc. | Membranas de fibra hueca, material de encapsulación y tubo para la sangre antitrombogénicos |
US9063518B2 (en) * | 2010-06-05 | 2015-06-23 | Akademia Gorniczo-Hutnicza Im. Stanislawa Staszica, Al. | Method and apparatus for conversion of time interval to digital word |
CN102291138B (zh) * | 2011-07-08 | 2013-11-27 | 东南大学 | 一种随机时间-数字转换器 |
JPWO2013021524A1 (ja) * | 2011-08-11 | 2015-03-05 | パナソニック株式会社 | オーバーサンプリング型時間差デジタル変換器 |
US8669794B2 (en) * | 2012-02-21 | 2014-03-11 | Qualcomm Incorporated | Circuit for detecting a voltage change using a time-to-digital converter |
TWI489237B (zh) * | 2012-11-16 | 2015-06-21 | Ind Tech Res Inst | 即時取樣裝置及其方法 |
US9632526B2 (en) * | 2012-11-26 | 2017-04-25 | Microchip Technology Incorporated | Microcontroller with digital clock source |
WO2014209151A1 (en) * | 2013-06-26 | 2014-12-31 | Llc "Topcon Positioning Systems" | System and method of estimating non-energy parameters of signal carrier |
CN103529457B (zh) * | 2013-10-23 | 2016-02-10 | 北京无线电计量测试研究所 | 一种用于卫星导航信号模拟器自身时延校准的系统及方法 |
US11287076B2 (en) | 2016-12-02 | 2022-03-29 | Total Piping Solutions, Inc. | Encapsulation sleeve gasket assembly with detachable inner layer |
US11506312B2 (en) | 2016-12-02 | 2022-11-22 | Total Piping Solutions, Inc. | Encapsulation sleeve gasket assembly with detachable inner layer |
CN106681126B (zh) * | 2016-12-09 | 2019-04-30 | 深圳市锐能微科技股份有限公司 | 一种时间数字转换器及其误差校准装置与方法 |
JP6640773B2 (ja) * | 2017-03-03 | 2020-02-05 | 株式会社豊田中央研究所 | 時間デジタル変換器 |
RU171560U1 (ru) * | 2017-03-28 | 2017-06-06 | Акционерное общество "Российский институт радионавигации и времени" | Устройство преобразования временных интервалов в цифровой код с автокалибровкой |
US10230360B2 (en) | 2017-06-16 | 2019-03-12 | International Business Machines Corporation | Increasing resolution of on-chip timing uncertainty measurements |
US10961340B2 (en) | 2017-07-14 | 2021-03-30 | Fresenius Medical Care Holdings, Inc. | Method for providing surface modifying composition with improved byproduct removal |
CN107329103B (zh) * | 2017-08-18 | 2023-09-19 | 中国电子技术标准化研究院 | 集成电路测试系统时间传递标准器组及其测试方法 |
CN110836832B (zh) * | 2019-11-20 | 2022-03-29 | 苏州萃智光电设备有限公司 | Tdc控制系统、方法和膜厚检测装置 |
CN113054998B (zh) * | 2019-12-26 | 2023-04-18 | 澜至电子科技(成都)有限公司 | 时间数字转换器的线性校准系统、方法及数字锁相环 |
CN116819503B (zh) * | 2023-07-04 | 2024-08-13 | 广东兴颂科技有限公司 | 一种基于fpga-tdc的回波校准方法、装置、设备以及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1256023A (zh) * | 1998-01-21 | 2000-06-07 | 爱特梅尔股份有限公司 | 用数字字调整的频率合成电路 |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1999707A (en) * | 1934-10-01 | 1935-04-30 | Spiegel Benedict | Attaching link for wrist watch bracelets and watch rings |
US6754613B2 (en) * | 2000-03-17 | 2004-06-22 | Vector 12 Corporation | High resolution time-to-digital converter |
US6838912B1 (en) * | 2003-07-01 | 2005-01-04 | Realtek Semiconductor Corp. | Digital fractional phase detector |
US7205924B2 (en) * | 2004-11-18 | 2007-04-17 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
JP4427520B2 (ja) * | 2006-03-29 | 2010-03-10 | 株式会社東芝 | 画像送信装置、ディスプレイ装置および方法 |
US7365607B2 (en) * | 2006-08-10 | 2008-04-29 | Newport Media, Inc. | Low-power, low-jitter, fractional-N all-digital phase-locked loop (PLL) |
US7570182B2 (en) * | 2006-09-15 | 2009-08-04 | Texas Instruments Incorporated | Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering |
TWI357723B (en) * | 2007-12-04 | 2012-02-01 | Ind Tech Res Inst | Time to digital converter apparatus |
US7978111B2 (en) * | 2008-03-03 | 2011-07-12 | Qualcomm Incorporated | High resolution time-to-digital converter |
US8164493B2 (en) * | 2008-05-29 | 2012-04-24 | Realtek Semiconductor Corporation | High-resolution circular interpolation time-to-digital converter |
US8138958B2 (en) * | 2009-01-30 | 2012-03-20 | Auburn University | Vernier ring time-to-digital converters with comparator matrix |
JP2010273118A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 時間デジタル変換器 |
TWI347085B (en) * | 2009-10-09 | 2011-08-11 | Ind Tech Res Inst | Pipeline time-to-digital converter |
US7932847B1 (en) * | 2009-12-04 | 2011-04-26 | Realtek Semiconductor Corp. | Hybrid coarse-fine time-to-digital converter |
US8228219B2 (en) * | 2010-06-15 | 2012-07-24 | Infineon Technologies Ag | Time-to-digital converter with calibration |
US8106808B1 (en) * | 2010-07-21 | 2012-01-31 | Applied Micro Circuits Corporation | Successive time-to-digital converter for a digital phase-locked loop |
-
2008
- 2008-07-02 EP EP08159474A patent/EP2141797A1/en not_active Withdrawn
-
2009
- 2009-06-30 JP JP2011515436A patent/JP5437366B2/ja active Active
- 2009-06-30 CN CN200980130102.2A patent/CN102113206B/zh active Active
- 2009-06-30 EP EP09772446.2A patent/EP2301145B1/en active Active
- 2009-06-30 US US13/000,732 patent/US8362932B2/en active Active
- 2009-06-30 WO PCT/EP2009/058201 patent/WO2010000746A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1256023A (zh) * | 1998-01-21 | 2000-06-07 | 爱特梅尔股份有限公司 | 用数字字调整的频率合成电路 |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
Also Published As
Publication number | Publication date |
---|---|
EP2141797A1 (en) | 2010-01-06 |
JP5437366B2 (ja) | 2014-03-12 |
EP2301145A1 (en) | 2011-03-30 |
WO2010000746A1 (en) | 2010-01-07 |
CN102113206A (zh) | 2011-06-29 |
JP2011526752A (ja) | 2011-10-13 |
US20120019296A1 (en) | 2012-01-26 |
US8362932B2 (en) | 2013-01-29 |
EP2301145B1 (en) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102113206B (zh) | 具有时间-数字转换器的电路以及相位测量方法 | |
JP5106583B2 (ja) | 時間デジタル変換回路、及びその校正方法 | |
KR101051944B1 (ko) | 듀티 감지 회로 및 이를 포함하는 듀티 보정 회로 | |
JP5016060B2 (ja) | 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。 | |
CN103257569B (zh) | 时间测量电路、方法和系统 | |
US9529336B2 (en) | Analog to digital converter compatible with image sensor readout | |
US8358231B2 (en) | Tracking analog-to-digital converter (ADC) with a self-controlled variable clock | |
US8736327B2 (en) | Time-to-digital converter | |
JP4809473B2 (ja) | 遅延時間計測方法、遅延時間調整方法及び可変遅延回路 | |
KR102224031B1 (ko) | 회로 지연 감시장치 및 방법 | |
Fick et al. | In situ delay-slack monitor for high-performance processors using an all-digital self-calibrating 5ps resolution time-to-digital converter | |
US8981974B2 (en) | Time-to-digital converter and control method | |
US9574948B2 (en) | Temperature sensor and temperature sensing method | |
US10483953B2 (en) | Ring oscillator-based timer | |
US9130578B2 (en) | PLL circuit | |
TW202101908A (zh) | 用於產生具有可控脈衝寬度之脈衝輸出的電路 | |
US7886176B1 (en) | DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions | |
JP5175925B2 (ja) | 測定装置、試験装置、及び電子デバイス | |
JP2008172574A (ja) | クロック位相シフト回路 | |
CN116318140A (zh) | 一种高精度延迟链信息校准电路、校准方法 | |
KR101643497B1 (ko) | 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법 | |
JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
JP6167855B2 (ja) | 信号制御回路、情報処理装置及び信号制御方法 | |
JPH11214987A (ja) | Pll装置 | |
JP4415748B2 (ja) | サンプルホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |