CN107329103B

CN107329103B - 集成电路测试系统时间传递标准器组及其测试方法

Info

Publication number: CN107329103B
Application number: CN201710713893.8A
Authority: CN
Inventors: 赵昭; 于利红; 张继平
Original assignee: China Electronics Standardization Institute
Current assignee: China Electronics Standardization Institute
Priority date: 2017-08-18
Filing date: 2017-08-18
Publication date: 2023-09-19
Anticipated expiration: 2037-08-18
Also published as: CN107329103A

Abstract

本发明实施例公开了一种集成电路测试系统时间传递标准器组及其测试方法，时间传递标准器组包括第一时间传递标准器和第二时间传递标准器；第一时间传递标准器包括第一集成电路，第一集成电路包括有第一信号输入端和分别与该第一信号输入端连接的多个延时电路；第二时间传递标准器包括第二集成电路，第二集成电路包括有第二信号输入端和分别与该第二信号输入端连接的多个延时电路，上述所有延时电路的信号输出端均分别连接有一个输出引脚。本发明提供的传递标准器组能够快速实现对集成电路测试系统的通道传输延迟时间的校准，可靠性高，使用便捷，体积较小，易于携带，同时在校准过程中排除了人为因素，提高了测量的准确度。

Description

集成电路测试系统时间传递标准器组及其测试方法

技术领域

本发明涉及微电子计量技术领域，尤其涉及一种集成电路测试系统时间传递标准器组及其测试方法。

背景技术

集成电路测试系统是进行集成电路设计验证、生产测试、筛选、可靠性分析、失效分析，保证集成电路质量和可靠性的专用测试设备。集成电路测试量值的准确性是保证集成电路质量和可靠性的关键。集成电路测试系统校准是保证集成电路测试量值准确可靠的有效途径。

随着高速集成电路的发展，高速集成电路测试系统性能的提升主要体现在其时间参量指标的提升。在信号一个非常短的周期上，纳秒级的微小变化都会对系统产生巨大的影响，若时间精度达不到要求，将直接导致集成电路测试的误判，整个测试结果都失去意义。只有全面、准确的测量测试系统的时间参数，才能保证测试系统的性能。因此，在高速集成电路测试中，对测试系统时间参数的要求异常严格。目前集成电路测试时间参数的校准方法是，在集成电路测试系统的测试板的每个管脚上连接示波器，通过示波器校准时间参数。该方法的缺点是：1.测试系统的管脚比较多，需要重复连接每一个管脚，校准时间很长。2.通过此方法，引入的人为因素影响测量结果，不确定度大。

发明内容

鉴于上述问题，本发明提供一种克服上述问题或者至少部分地解决上述问题的集成电路测试系统时间传递标准器组及其测试方法，以实现快速校准集成电路测试系统的时间参数，同时在校准过程中排除了人为因素，提高测量准确度。

本发明的一个方面，提供了一种集成电路测试系统时间传递标准器组，包括：

第一时间传递标准器和第二时间传递标准器；

所述第一时间传递标准器包括第一集成电路，所述第一集成电路包括有第一信号输入端和分别与该第一信号输入端连接的第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路对应的延时时间分别为10ns、20ns、30ns、40ns、50ns和100ns，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路的信号输出端分别连接有一个输出引脚；

所述第二时间传递标准器包括第二集成电路，所述第二集成电路包括有第二信号输入端和分别与该第二信号输入端连接的第七延时电路和第八延时电路，所述第七延时电路和第八延时电路对应的延时时间分别为2ns、5ns，所述第七延时电路和第八延时电路的信号输出端分别连接有一个输出引脚。

本发明的另一个方面，提供了一种集成电路测试系统时间传递标准器的测试方法，所述方法包括：

测试时间传递标准器的集成电路中每一延时电路的延时时间量值；

分别采集集成电路在高温、低温和常温环境中的延时时间量值；

若在高温、低温和常温环境中所述延时时间量值在预设的不确定度范围之内的连续次数大于预设的次数阈值，则判定所述集成电路满足均匀性要求；

进行老化试验，在预设时间间隔点测试延时电路在不同老化时间的延时时间量值；

通过t 检验法判定延时电路在不同老化时间的延时时间量值的稳定性，若得到的t值符合预设的显著性水平，则判定所述集成电路满足稳定性要求；

对所述集成电路进行溯源性测试，得到所述集成电路中每一延时电路的延时时间量值的标准值；

通过组织多家实验室进行对所述时间传递标准器进行比对验证，验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性。

本申请实施例中提供的技术方案，具有如下技术效果或优点：

本发明实施例提供的集成电路测试系统时间传递标准器组及其测试方法，通过使用延时电路来设计一组用于集成电路测试系统时间参数校准的传递标准器，实现在有信号输入的情况下，在不同的信号输出引脚产生不同的信号延迟，进而能够快速实现对集成电路测试系统的通道传输延迟时间的校准，可靠性高，使用便捷，体积较小，易于携带，同时在校准过程中排除了人为因素，提高了测量的准确度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本发明实施例中提出的时间传递标准器组的结构示意图；

图2为本发明实施例中提出的传递标准器的电路结构示意图；

图3为本发明实施例的一种集成电路测试系统时间传递标准器的测试方法的流程图。

图4为本发明实施例中提出的花瓣式比对验证方法路线的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

图1示意性示出了本发明实施例的时间传递标准器组的结构示意图。参照图1，时间传递标准器组包括：第一时间传递标准器01和第二时间传递标准器02。

其中，所述第一时间传递标准器01包括第一集成电路，所述第一集成电路包括有第一信号输入端和分别与该第一信号输入端连接的第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路对应的延时时间分别为10ns、20ns、30ns、40ns、50ns和100ns，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路的信号输出端分别连接有一个输出引脚；

所述第二时间传递标准器02包括第二集成电路，所述第二集成电路包括有第二信号输入端和分别与该第二信号输入端连接的第七延时电路和第八延时电路，所述第七延时电路和第八延时电路对应的延时时间分别为2ns、5ns，所述第七延时电路和第八延时电路的信号输出端分别连接有一个输出引脚。

具体的，如图1所示，所述传递标准器组包括第一时间传递标准器01和第二时间传递标准器02，由于高频分布参数的影响，在进行时间参数的传递校准时，选定统一的参数界面非常重要，本发明选用校准界面与实际测试器件用界面模拟比较的方式，将集成电路时间参数传递标准器的外部接口设计成DIP形式，如图1所示。

图1中第一传递标准器01的1、13、3、12、4、11、8、7和14分别代表信号输入引脚，以及延时时间标称值分别为20ns、30ns、40ns、50ns和100ns的信号输出引脚、GND接地端和电压输入端，其中2为空脚，5、6、9和10信号输出引脚在本发明实施例中未使用；图1中第二传递标准器02中的1、3、13、7和14分别代表信号输入引脚，延时时间标称值分别为2ns和5ns的信号输出引脚和和电压输入端，其中2为空脚，4、5、6、9、10、11和12信号输出引脚在本发明实施例中未使用。

图2示意性示出了本发明实施例的传递标准器电路的结构示意图。参照图2，所述电路由非门，电感和电容组合而成，其中，1代表信号输入端，所述第一延时电路由L1和C2串联，C1和C2并联，L1和C12并联而成，其中L1的一端分别连接信号输入端0、C1的一端和C12的一端，L1的另一端分别连接C12的另一端、信号输出引脚13和C2的一端；所述第二延时电路由第一延时电路、L2和C3连接而成，其中，L2的一端与L1的另一端连接，L2的另一端分别与C3的一端、信号输出引脚3连接；所述第三延时电路由第二延时电路、L3和C4连接而成，其中，L3的一端与L2的另一端连接，L3的另一端分别与C4的一端、信号输出引脚12连接；所述第四延时电路由第三延时电路、L4和C5连接而成，其中，L4的一端与L3的另一端连接，L4的另一端分别与C5的一端、信号输出引脚4连接；所述第五延时电路由第四延时电路、L5和C6连接而成，其中，L5的一端与L4的另一端连接，L5的另一端分别与C6的一端、信号输出引脚11连接；所述第六延时电路由第五延时电路、L6、C7、L8、C9、L9、C10、L10和C11连接而成，其中，L6的一端与L5的另一端连接，L6的另一端与C7的一端接连， L7的一端与L6的另一端连接，L7的另一端与C8的一端接连，L8的一端与L7的另一端连接，L8的另一端与C9的一端接连，L9的一端与L8的另一端连接，L9的另一端与C10的一端接连，L10的一端与L9的另一端连接，L10的另一端分别与C11的一端、L11的一端和信号输出引脚8接连，其中，C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、L11的另一端均与GND接地端连接。第一传递标准器和第二传递标准器的电路结构均如图2所示，但是，第一传递标准器和第二传递标准器对应的具体电路结构中所使用的元器件的参数不相同，因此两个传递标准器的信号输出引脚产生的延时时间不同。

进一步的，所述第一时间传递标准器01还包括：容纳所述第一集成电路的第一外壳和第一底板，所述第一底板固定到所述第一外壳上，所述第一底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第一集成电路引脚的数量，所述引脚孔的排列形式和距离均和第一集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第一底板；

所述第二时间传递标准器02还包括：容纳所述第二集成电路的第二外壳和第二底板，所述第二底板固定到所述第二外壳上，所述第二底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第二集成电路引脚的数量，所述引脚孔的排列形式和距离均和第二集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第二底板。

在发明实施例中，所述外壳可以保护内部的集成电路，并且在外壳的外面还可以添加一些与集成电路相关的信息，增加了使用的方便和安全性，同时还延长了内部集成电路的使用寿命，在本发明的一个具体的实施例中，所述引脚的数量可以尽可能的多，以便在更换内部集成电路的情况下，所述外壳仍然可以使用，或者在同一外壳内部容纳多个集成电路。

进一步的，所述第一集成电路和所述第二集成电路的封装形式均为双列直插式。

进一步的，所述第一集成电路和所述第二集成电路标称尺寸均为300mil，引脚间距均为2.54mm。

在本发明的一个具体的实施例中，所述第一集成电路采用精密时间发生芯片EP6400-1实现，所述第二集成电路采用精密时间发生芯片EP6400-6来实现。

本发明实施例提供的集成电路测试系统时间传递标准器组，通过使用延时电路来设计一组用于集成电路测试系统时间参数校准的传递标准器，实现在有信号输入的情况下，在不同的信号输出引脚产生不同的信号延迟，进而能够快速实现对集成电路测试系统的通道传输延迟时间的校准，可靠性高，使用便捷，体积较小，易于携带，同时在校准过程中排除了人为因素，提高了测量的准确度。

图3示意性示出了本发明实施例的集成电路测试系统时间传递标准器的测试方法的流程图。参照图3，本发明实施例提供的传递标准器的测试方法具体包括以下步骤：

S101、测试时间传递标准器的集成电路中每一延时电路的延时时间量值。

其中，所述确定集成电路中每一延时电路的信号输出端的量值，包括：

采用定值测试法确定集成电路中每一延时电路的信号输出端的量值。

时间传递标准器的量值和不确定度由时间参数定标系统确定，该标准系统主要由高速脉冲源和高速示波器等仪器和特制的测试夹具组成，通过高速脉冲源驱动传递标准器，在相应的输出管脚可测得相应的延迟时间，该时间即为该传递标准器的初始的延时时间量值。

S102、分别采集集成电路在高温、低温和常温环境中的延时时间量值。

S103、若在高温、低温和常温环境中所述延时时间量值在预设的不确定度范围之内的连续次数大于预设的次数阈值，则判定所述集成电路满足均匀性要求。

S104、进行老化试验，在预设时间间隔点测试延时电路在不同老化时间的延时时间量值。

其中，所述老化试验包括：静态老化、动态老化和温度冲击。

S105、通过t 检验法判定延时电路在不同老化时间的延时时间量值的稳定性，若得到的t值符合预设的显著性水平，则判定所述集成电路满足稳定性要求。

具体的，采用t 检验法确保时间参数传递标准在比对过程中的性能和量值稳定准确可靠，满足技术指标要求。

t 检验法计算公式为：

式中：—多次测量的平均值；

—标准值/参考值；

n—测试次数；（n=10）。

S—次测试结果的标准偏差。

若t＜显著性水平a（通常a=0.05）自由度为n-1的临界值t _a(n-1)，则平均值与参考值之间无显著性差异，即稳定性考核合格。经查 t 分布表，知t<1.8331，为稳定性考核合格。

其中，时间传递标准器技术指标为：

时间标称值：2ns、5 ns、10ns、20ns、30ns、40ns、50ns、100ns；

测量不确定度： 5%（2 ns）；

4%（5 ns）；

2.5%（10 ns）；

1%（20 ns）；

0.7%（30 ns）；

0.7%（40 ns）；

0.5%（50 ns）；

时间标称值的范围为2ns～100ns，该范围能较全面的反映集成电路测试系统时间参数的综合测试能力。

S106、对所述集成电路进行溯源性测试，得到所述集成电路中每一延时电路的延时时间量值的标准值。

其中，所述对所述集成电路进行溯源性测试包括：

采用时间参数定标系统对所述集成电路进行溯源性测试。

所述时间参数定标系统包括高速脉冲源和高速示波器等仪器和特制的测试夹具，所述高速脉冲源驱动时间传递标准器的集成电路，在集成电路相应的输出引脚测量所述集成电路中每一延时电路的延时时间量值的标准值。

通过时间参数定标系统，时间参数传递标准器可溯源至国家标准。

在时间参数定标系统的管脚VCC输入5V直流电压，同时管脚GND和测试系统的GND共地，在管脚IN输入一定频率和幅值的脉冲信号，在管脚2ns、5ns、10ns、20ns、30ns、40ns、50ns、100ns输出端有一个固定的延时信号输出，集成电路测试系统测量值与时间传递标准器的标准值相比较，以确定集成电路测试系统通道的延迟时间。

S107、通过组织多家实验室进行对所述时间传递标准器进行比对验证，验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性。

其中，所述通过组织多家实验室进行对所述时间传递标准器进行比对验证包括：

采用花瓣式比对验证方法，组织多家实验室进行对所述时间传递标准器的比对验证。

图4为本发明实施例花瓣式比对验证方法路线的示意图，图4中的T001到T015均代表不同的实验室，其中，主持实验室负责按照预先规定的条件，测量传递标准，不同实验室之间箭头所指示的方向，代表了比对的路径，路径上相邻的两个实验室之间需要进行比对。

其中，所述通过组织多家实验室进行对所述时间传递标准器进行比对验证，验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性包括：

分别计算任意两个实验室中检测到的所述时间传递标准器的集成电路中每一延时电路的延时时间量值之间的归一化偏差En值，公式如下：

其中：

x表示参比实验室的测量结果；

X表示被测件的指定值；

表示参比实验室测量结果的测量不确定度；

表示指定值的测量不确定度；

根据所述En值验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性。

本发明实施例通过对时间传递标准器进行检测，能够保证时间传递标准器的技术指标均维持在一个较高的范围内，确保了时间传递标准器的质量。

本发明实施例提供的集成电路测试系统时间传递标准器测试方法，通过使用延时电路来设计一组用于集成电路测试系统时间参数校准的传递标准器，实现在有信号输入的情况下，在不同的信号输出引脚产生不同的信号延迟，进而能够快速实现对集成电路测试系统的通道传输延迟时间的校准，可靠性高，使用便捷，体积较小，易于携带，同时在校准过程中排除了人为因素，提高了测量的准确度。

对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims

1.一种集成电路测试系统时间传递标准器的测试方法，其特征在于，

所述集成电路测试系统时间传递标准器包括第一时间传递标准器和第二时间传递标准器；

所述第二时间传递标准器包括第二集成电路，所述第二集成电路包括有第二信号输入端和分别与该第二信号输入端连接的第七延时电路和第八延时电路，所述第七延时电路和第八延时电路对应的延时时间分别为2ns、5ns，所述第七延时电路和第八延时电路的信号输出端分别连接有一个输出引脚；

所述方法包括：

所述对所述集成电路进行溯源性测试包括：采用时间参数定标系统对所述集成电路进行溯源性测试；其中，所述时间参数定标系统包括高速脉冲源、高速示波器和特制的测试夹具，所述高速脉冲源驱动时间传递标准器的集成电路，在集成电路相应的输出引脚测量所述集成电路中每一延时电路的延时时间量值的标准值；

通过组织多家实验室进行对所述时间传递标准器进行比对验证，验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性；

所述通过组织多家实验室进行对所述时间传递标准器进行比对验证包括：采用花瓣式比对验证方法，组织多家实验室进行对所述时间传递标准器的比对验证；

所述通过组织多家实验室进行对所述时间传递标准器进行比对验证，验证所述时间传递标准器的集成电路中每一延时电路的延时时间量值的准确性包括：

其中：

x表示参比实验室的测量结果；

X表示被测件的指定值；

表示参比实验室测量结果的测量不确定度；

表示指定值的测量不确定度；

2.根据权利要求1所述的方法，其特征在于，所述测试时间传递标准器的集成电路中每一延时电路的延时时间量值，包括：

3.根据权利要求1所述的方法，其特征在于，所述老化试验包括：静态老化、动态老化和温度冲击。

4.根据权利要求1所述的方法，其特征在于，所述第一时间传递标准器还包括：容纳所述第一集成电路的第一外壳和第一底板，所述第一底板固定到所述第一外壳上，所述第一底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第一集成电路引脚的数量，所述引脚孔的排列形式和距离均和第一集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第一底板；

所述第二时间传递标准器还包括：容纳所述第二集成电路的第二外壳和第二底板，所述第二底板固定到所述第二外壳上，所述第二底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第二集成电路引脚的数量，所述引脚孔的排列形式和距离均和第二集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第二底板。

5.根据权利要求1所述的方法，其特征在于，所述第一集成电路和所述第二集成电路的封装形式均为双列直插式。

6.根据权利要求5所述的方法，其特征在于，所述第一集成电路和所述第二集成电路标称尺寸均为300mil，引脚间距均为2.54mm。