CN111537933A - 一种集成电路测试系统时间参数校准方法及校准装置 - Google Patents

一种集成电路测试系统时间参数校准方法及校准装置 Download PDF

Info

Publication number
CN111537933A
CN111537933A CN201911267192.1A CN201911267192A CN111537933A CN 111537933 A CN111537933 A CN 111537933A CN 201911267192 A CN201911267192 A CN 201911267192A CN 111537933 A CN111537933 A CN 111537933A
Authority
CN
China
Prior art keywords
time
integrated circuit
channel
channels
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911267192.1A
Other languages
English (en)
Other versions
CN111537933B (zh
Inventor
顾翼
周厚平
孙崇钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
709th Research Institute of CSIC
Original Assignee
709th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 709th Research Institute of CSIC filed Critical 709th Research Institute of CSIC
Priority to CN201911267192.1A priority Critical patent/CN111537933B/zh
Publication of CN111537933A publication Critical patent/CN111537933A/zh
Application granted granted Critical
Publication of CN111537933B publication Critical patent/CN111537933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明属于集成电路测试系统校准技术，为一种集成电路测试系统时间参数校准方法及校准装置。该校准方法通过测量集成电路测试系统测试通道多种指标分量，包括通道间同步偏差时间，通道传输延迟时间等分量。根据分量的测量数值结果进行计算，可以通过时间参数测量误差量化计算方法定量分析并计算出测试系统在进行集成电路时间参数测量过程中所引入的系统偏差。该系统偏差值可以进行量值修正以提升集成电路时间参数测量结果的准确度。该装置由同步偏差时间测量装置、通道切换装置、测量适配器组成等部分组成。本发明所提供的校准方法具有较高的适应性和多通道测量能力，校准装置具有精度高，自动化程度高等特点。

Description

一种集成电路测试系统时间参数校准方法及校准装置
技术领域
本发明涉及集成电路测试校准领域，具体为一种适用于集成电路测试系统时间参数校准所使用的校准技术及装置。
背景技术
集成电路元器件的翻转时间、延迟时间、脉冲宽度等参数是与时间相关的参量，统称为集成电路时间参数。集成电路时间参数的测量和定值需要通过集成电路测试系统对其进行测试来实现，因此测试系统在测量集成电路元器件的时间参数之前，需要对测试系统本身的与时间参数有关的部件进行校准，确保测试系统本身准确可靠，达到准确测量集成电路时间参数的目的。数字通道作为集成电路测试系统的主要部件，也是承担集成电路时间参数测量的主要部件，本发明主要是针对数字通道进行时间参数校准。
发明内容
针对现有技术存在的问题，提供一种集成电路测试系统时间参数校准方法及校准装置。
本发明的目的是通过以下技术方案实现的：
根据本发明的第一方面的一种集成电路测试系统时间参数校准方法，所述校准方法包括以下步骤：
S1、使用集成电路测试系统测量集成电路时间参数，对所述集成电路测试系统的各个测试通道进行分项测量，获取同步偏差时间和传输延迟时间；
S2、通过公式计算出所述集成电路测试系统在进行集成电路时间参数测量的过程中所引入的系统误差。
在上述方面中，所述步骤S1中分项测量包括：
从所述各个测试通道中任选一条通道作为参考通道，从剩余通道中任选两条通道记为m通道和n通道；
选取n通道提供驱动信号，m通道作为测量信号通道；设测得n通道的传输延迟时间为tpdn，测得m通道的传输延迟时间为tpdm；设n通道相对于所述参考通道的同步偏差时间为Δtn，m通道相对于所述参考通道的同步偏差时间为Δtm。
在上述方面中，所述步骤S2中的公式具体为：
tsyserr＝tDn+tRm
tDn＝tpdn-Δtn
tRm＝tpdm+Δtm
其中，tsyserr表示集成电路时间参数测量所引入的系统误差，tDn为n通道的信号驱动偏差，tRm为m通道的信号测量偏差。
在上述方面中，所述传输延迟时间tpdn、tpdm可以通过时域反射法进行直接测量。
根据本发明的第二方面的一种集成电路测试系统时间参数校准装置，所述装置包括集成电路测试系统时间参数校准装置，具体包括同步偏差时间测量装置、通过线缆与所述同步偏差时间测量装置连接的通道切换装置以及通过线缆与所述通道切换装置连接的测量适配器。
在上述方面中，所述同步偏差时间测量装置具有十皮秒级时间间隔测量功能。
在上述方面中，所述通道切换装置为基于直角坐标系或者极坐标系的三轴运动装置，并具有夹持测试探针和线缆的功能。
在上述方面中，所述测量适配器为具有过孔结构的双面PCB板，所述PCB板的接口为正面焊盘和背面焊盘，所述正面焊盘具有均匀分布的焊盘pogopad，所述背面焊盘具有均匀分布的测试pad；所述焊盘pogopad通过过孔与测试pad连接，所述背面测试pad的形状分为正方形和圆形并在背面焊盘上交替均匀分布。
本发明具有以下有益效果：
1、该方法具有较高的普适性，能针对高速(400Mbps以上)大规模(100测试通道以上)测试系统校准需求，实现测试系统各测试通道时间参数的遍历校准；
2、该装置精度较高，能够通过外接测量的方式提高本装置自身的精度；
3、该装置具有较高的自动化程度和一定的便携性，便于用在不同现场环境下测试系统校准。
附图说明
图1为本发明一种集成电路测试系统时间参数校准方法实施例中集成电路时间参数测量误差示意图；
图2为本发明一种集成电路测试系统时间参数校准方法实施例中集成电路测试系统时间参数测量误差分项量化示意图；
图3为本发明一种集成电路测试系统时间参数校准装置的装置示意图；
图4为本发明一种集成电路测试系统时间参数校准装置实施例中通道切换示意图；
图5为本发明一种集成电路测试系统时间参数校准装置的测量适配器的双面结构示意图；
图6为本发明一种集成电路测试系统时间参数校准装置的测量适配器侧剖面示意图。
具体实施方式
为能进一步了解本发明的发明内容、特点及功效，兹列举以下实施例，并配合附图详细说明如下。
下面结合说明书附图来说明本发明的具体实施方式。
本发明是一种对集成电路测试系统进行时间参数校准的方法和装置，用于测量集成电路测试系统自身的系统误差，以提高测试系统在进行集成电路时间参数测量时的准确度。
测试系统在进行集成电路70时间参数测量时，需要使用测试通道101，特别是在进行翻转时间测量时，需要用到两个测试通道分别对输入701、输出管脚702进行时间差进行测量，因此两通道之间的时间同步偏差和通道本身和被测集成电路之间的第一传输线路1011、第二传输线路1012的传输延迟时间，是集成电路时间参数测量误差的最主要来源，如图1所示。
针对上述问题，本发明设计了一种集成电路测试系统时间参数校准方法，如图2所示。选取通道ch11011作为参考通道，分别测量出其它通道相对于参考通道的同步偏差时间和通道本身的传输延迟时间，形成如图3所示的各测试通道时间参数测量分布图。图3中横坐标为时间量，纵坐标为测试通道号。
举例说明，如图2所示以通道ch1作为参考通道，任一其它通道相对于通道ch11011偏差时间表示为坐标系中以传输延迟为中心的对称分布。如果选取通道chn提供驱动信号，通道chm作为测量信号通道，则依赖chn和chm所测得集成电路的时间参数系统误差tsyserr表示为：
tsyserr＝tDn+tRm
tDn＝tpdn-Δtn
tRm＝tpdm+Δtm
其中tsyserr为集成电路时间参数测量所引入的系统误差，为计算值；如图所示tDn为采用n通道驱动信号时n通道的信号驱动偏差601，为计算值；tRm为采用m通道测量信号时m通道的信号测量偏差603，为计算值；tpdn为n通道的传输延迟时间602，为测量值；tpdm为m通道的传输延迟时间604，为测量值；Δtn为n通道相对于参考通道的同步偏差时间605，为测量值；Δtm为m通道相对于参考通道的同步偏差时间606，为测量值。
通道自身的传输延迟时间tpdn、tpdm可以利用通道本身资源通过时域反射法进行直接测量，不需要依赖外部资源。通道偏差时间测量是本发明重点解决的问题。
本发明所提出的一种对集成电路测试系统进行时间参数校准的装置2结构总体如图所示，主要硬件组成包括：同步偏差时间测量装置201、通道切换装置202、测量适配器等203。同步偏差时间测量装置201通过测量被测通道和参考通道之间的信号时间间隔，来表征被测通道与参考通道之间的同步偏差时间。被测通道数量比较多，而测量装置上201的测量资源有限，因此需要将不同测试通道切换到测量装置201上。本发明采用的通道切换装置202以机械切换的方式实现不同测试通道之间的切换，由切换装置202夹持测试线缆和接口对接被测通道，确保每条通道测量过程中测量线路和测量装置保持唯一，此方法可以有效降低电子切换造成路径不一致所引入的测量误差，提高测量准确度。下面具体说明如何通过机械切换确保测量结果一致：
图4中标准参考通道ch1 1011通过校准适配板上的微带线转SMA接口，由同轴线缆连接至同步偏差时间测量装置。被测通道(包括ch2、ch3...)通过测量适配器203上的过孔2033，由探针和同轴线缆连接至同步偏差时间测量装置203，所有被测通道除了过孔2033以外，探针和同轴线缆均为共用。可以看出，标准参考通道和被测通道各自的信号传输通路完全不同，至少包括以下几个方面会对数字通道同步偏差时间测量结果造成影响：
1、标准参考通道ch1 1011信号传输通路中微带线和被测通道信号传输通路中过孔2033的区别；
2、标准参考通道ch1 1011和被测通道信号传输通路中探针和同轴线缆的区别；
3、同步偏差时间测量装置本身两个测量接口之间的时间偏差。
为解决上述问题所造成的测量结果引入固有误差，本项目拟通过数学方法，消除所有影响因素。
按照图4中连接方案，以标准参考通道ch1 1011和被测通道ch2 1012作通道同步偏差时间测量，测得ch2 1012相对ch1 1011的偏差时间为t2，则：
t2＝x2-y2
式中：x2为真值，y2为信号传输通路不同引入的误差。
以标准参考通道ch1 1011和被测通道ch3作通道同步偏差时间测量，测得ch3相对ch1 1011的偏差时间为t3，则：
t3＝x3-y3，
式中：x3为真值，y3为信号传输通路不同引入的误差。
建立以下方程组：
Figure BDA0002313190010000071
方程组中：由于ch2 1012和ch3通道信号通路的唯一区别是其校准适配板上的小于3mm的过孔，其引入的误差相对较小(根据过3mm孔长度换算成信号传输时间大概在15ps左右)，因此y2≈y3。通过方程组可以计算出通道ch21012和通道ch3之间的通道同步偏差时间为：
t23＝t2-t3＝x2-x3
计算结果表明，通道ch2 1012和ch3之间的同步偏差时间测量结果消除了标准参考通道ch1 1011信号传输通路的影响，结果与标准参考通道ch1 1011无关。
图4中所描述的测量适配器如图5所示，为一种正反面过孔直通结构的PCB板，接口形式为平面铜质焊盘2031、2032，正面接口为测试系统所要求的标准焊盘pogopad2033，通过过孔直连至背面的测试pad2034，背面pad2034形状分为正方形和圆形，以作信号接口和GND接口区分，方便机械切换装置对其进行图像识别和探头对准。
通过上述的结构和原理的描述，所属技术领域的技术人员应当理解，本发明不局限于上述的具体实施方式，在本发明基础上采用本领域公知技术的改进和替代均落在本发明的保护范围，本发明的保护范围应由各项权利要求及其等同物限定之。说明书中未阐述的部分均为现有技术或公知常识。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (8)

1.一种集成电路测试系统时间参数校准方法，其特征在于，所述校准方法包括以下步骤：
S1、使用集成电路测试系统测量集成电路时间参数，对所述集成电路测试系统的各个测试通道进行分项测量，获取同步偏差时间和传输延迟时间；
S2、通过公式计算出所述集成电路测试系统在进行集成电路时间参数测量的过程中所引入的系统误差。
2.根据权利要求1所述的一种集成电路测试系统时间参数校准方法，其特征在于，所述步骤S1中分项测量包括：
从所述各个测试通道中任选一条通道作为参考通道，从剩余通道中任选两条通道记为m通道和n通道；
选取n通道提供驱动信号，m通道作为测量信号通道；设测得n通道的传输延迟时间为tpdn，测得m通道的传输延迟时间为tpdm；设n通道相对于所述参考通道的同步偏差时间为Δtn，m通道相对于所述参考通道的同步偏差时间为Δtm。
3.根据权利要求1所述的一种集成电路测试系统时间参数校准方法，其特征在于，所述步骤S2中的公式具体为：
tsyserr＝tDn+tRm
tDn＝tpdn-Δtn
tRm＝tpdm+Δtm
其中，tsyserr表示集成电路时间参数测量所引入的系统误差，tDn为n通道的信号驱动偏差，tRm为m通道的信号测量偏差。
4.根据权利要求2所述的一种集成电路测试系统时间参数校准方法，其特征在于，所述传输延迟时间tpdn、tpdm可以通过时域反射法进行直接测量。
5.一种集成电路测试系统时间参数校准装置，其特征在于，包括集成电路测试系统时间参数校准装置(2)，具体包括同步偏差时间测量装置(201)、通过线缆与所述同步偏差时间测量装置(201)连接的通道切换装置(202)以及通过线缆与所述通道切换装置(202)连接的测量适配器(203)。
6.根据权利要求5所述的一种集成电路测试系统时间参数校准装置，其特征在于，所述同步偏差时间测量装置(201)具有十皮秒级时间间隔测量功能。
7.根据权利要求5所述的一种集成电路测试系统时间参数校准装置，其特征在于，所述通道切换装置(202)为基于直角坐标系或者极坐标系的三轴运动装置，并具有夹持测试探针和线缆的功能。
8.根据权利要求5所述的一种集成电路测试系统时间参数校准装置，其特征在于，所述测量适配器(203)为具有过孔结构的双面PCB板，所述PCB板的接口为正面焊盘(2031)和背面焊盘(2032)，所述正面焊盘(2031)具有均匀分布的焊盘pogopad(20311)，所述背面焊盘(2032)具有均匀分布的测试pad(20321)；所述焊盘pogopad(20311)通过过孔与测试pad(20321)连接，所述背面测试pad(20321)的形状分为正方形和圆形并在背面焊盘(2032)上交替均匀分布。
CN201911267192.1A 2019-12-11 2019-12-11 一种集成电路测试系统时间参数校准方法及校准装置 Active CN111537933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911267192.1A CN111537933B (zh) 2019-12-11 2019-12-11 一种集成电路测试系统时间参数校准方法及校准装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911267192.1A CN111537933B (zh) 2019-12-11 2019-12-11 一种集成电路测试系统时间参数校准方法及校准装置

Publications (2)

Publication Number Publication Date
CN111537933A true CN111537933A (zh) 2020-08-14
CN111537933B CN111537933B (zh) 2022-09-06

Family

ID=71976643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911267192.1A Active CN111537933B (zh) 2019-12-11 2019-12-11 一种集成电路测试系统时间参数校准方法及校准装置

Country Status (1)

Country Link
CN (1) CN111537933B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114264939A (zh) * 2021-11-08 2022-04-01 中国船舶重工集团公司第七0九研究所 一种高速数字集成电路测试系统的校准适配板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139316A (zh) * 1995-04-28 1997-01-01 松下电器产业株式会社 逻辑集成电路的信号传输延迟时间的评价方法
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
CN101126790A (zh) * 2006-08-18 2008-02-20 上海电缆研究所 一种测试通道共同与分立标定方法
CN104931906A (zh) * 2015-05-11 2015-09-23 中国船舶重工集团公司第七0九研究所 集成电路测试系统的数字通道的传输延迟校准方法及系统
CN107329103A (zh) * 2017-08-18 2017-11-07 中国电子技术标准化研究院 集成电路测试系统时间传递标准器组及其测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139316A (zh) * 1995-04-28 1997-01-01 松下电器产业株式会社 逻辑集成电路的信号传输延迟时间的评价方法
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
CN101126790A (zh) * 2006-08-18 2008-02-20 上海电缆研究所 一种测试通道共同与分立标定方法
CN104931906A (zh) * 2015-05-11 2015-09-23 中国船舶重工集团公司第七0九研究所 集成电路测试系统的数字通道的传输延迟校准方法及系统
CN107329103A (zh) * 2017-08-18 2017-11-07 中国电子技术标准化研究院 集成电路测试系统时间传递标准器组及其测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏学荣 等: "复杂测量系统中时间的系统误差测量方法", 《宇航计测技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114264939A (zh) * 2021-11-08 2022-04-01 中国船舶重工集团公司第七0九研究所 一种高速数字集成电路测试系统的校准适配板
CN114264939B (zh) * 2021-11-08 2024-05-14 中国船舶重工集团公司第七0九研究所 一种高速数字集成电路测试系统的校准适配板

Also Published As

Publication number Publication date
CN111537933B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US6570397B2 (en) Timing calibration and timing calibration verification of electronic circuit testers
US20040133374A1 (en) System for providing a calibrated path for multi-signal cables in testing of integrated circuits
JP2019082482A (ja) 較正装置
CN107345986B (zh) 一种去嵌入方式的阻抗测试方法
US10866282B2 (en) Method for calibrating channel delay skew of automatic test equipment
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
JP2003098222A (ja) 検査用基板、検査装置及び半導体装置の検査方法
US11921158B2 (en) Fan-out buffer with skew control function, operating method thereof, and probe card including the same
CN111537933B (zh) 一种集成电路测试系统时间参数校准方法及校准装置
US5256964A (en) Tester calibration verification device
CN101369825A (zh) 四端口微带传输线网络串扰测量装置
TWI451108B (zh) 時序分析裝置及時序分析方法
CN205880145U (zh) 一种无源链路的trl校准测试板及测试装置
KR20020016581A (ko) 전자소자에 대한 에지 배치 및 지터 측정장치 및 방법
US7363551B2 (en) Systems and methods for measuring signal propagation delay between circuits
CN107329103B (zh) 集成电路测试系统时间传递标准器组及其测试方法
CN214201669U (zh) 时间参数校准系统
CN112684394A (zh) 一种多探头时序校准治具及校准方法
CN216595393U (zh) 时间延迟测试装置
CN103954854A (zh) 一种对pogo pin电气性能进行测试的方法及装置
US9645195B2 (en) System for testing integrated circuit
TW201305579A (zh) 應用於射頻量測之高頻校正裝置
Moreira et al. An active test fixture approach for 40 gbps and above at-speed testing using a standard ate system
JP2003513288A (ja) 高分解能スキュー検出装置及び方法
KR101050111B1 (ko) 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant