CN114264939B - 一种高速数字集成电路测试系统的校准适配板 - Google Patents
一种高速数字集成电路测试系统的校准适配板 Download PDFInfo
- Publication number
- CN114264939B CN114264939B CN202111310858.4A CN202111310858A CN114264939B CN 114264939 B CN114264939 B CN 114264939B CN 202111310858 A CN202111310858 A CN 202111310858A CN 114264939 B CN114264939 B CN 114264939B
- Authority
- CN
- China
- Prior art keywords
- calibration
- signal
- metal
- integrated circuit
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 96
- 210000001503 joint Anatomy 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000003032 molecular docking Methods 0.000 claims description 8
- 230000013011 mating Effects 0.000 claims 1
- 238000010276 construction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种高速数字集成电路测试系统的校准适配板，所述校准适配板具有与高速数字集成电路测试系统测试板上的信号通道一致的信号对接通道，从而能够将校准适配板直接与测试板上测试夹具进行安装对接，完成校准信号通道的搭建，进而满足高速数字集成电路测试系统的校准精度要求，并省去了自集成电路测试系统上拆装测试板(含夹具)的工作，同时也增加了校准适配板对不同集成电路测试系统的通用性。
Description
技术领域
本发明涉及集成电路测试系统校准技术领域，特别涉及一种高速数字集成电路测试系统的校准适配板。
背景技术
目前，在集成电路测试系统的校准工作中，需要将集成电路测试系统的测试板拆卸下来，然后将校准适配板装在集成电路测试系统的信号接口板上来进行校准。但是在集成电路测试系统测试工作中，集成电路芯片必须装载在测试板上才能进行测试，因此，拆掉测试板来对集成电路测试系统进行校准，其校准精度会因为缺失测试板而受到影响。特别是在对高速数字集成电路测试系统进行校准时，对精度的要求更高，目前的校准方式无法满足其对精度的要求。所以，需要提供一种能够直接与测试板对接的校准适配板，以提高集成电路测试系统的校准精度。
发明内容
本发明提供一种高速数字集成电路测试系统的校准适配板，用以解决上述提出的技术问题。
本发明提供一种高速数字集成电路测试系统的校准适配板，所述校准适配板具有与高速数字集成电路测试系统测试板上的测试夹具信号通道一致的信号对接通道。
优选的，所述校准适配板上的信号对接通道与高速数字集成电路测试系统的测试夹具上的信号通道一一对应设置。
优选的，所述校准适配板相对测试夹具设置有与测试夹具上信号顶针一一对应的内凹金属信号对接盲孔。
优选的，所述校准适配板自其厚度截面上分为上半部和下半部，所述下半部与测试夹具相对设置，其相对测试夹具嵌设有与测试夹具上信号顶针一一对应的内凹金属信号对接盲孔，所述上半部嵌设有与金属信号对接盲孔相对设置且电性连接的电性导通部件。
优选的，所述电性导通部件为金属通孔，所述金属通孔的直径小于金属信号对接盲孔的直径。
优选的，所述金属通孔一端穿过校准适配板上半部板体与金属信号对接盲孔的闭合端电性接触。
优选的，所述金属信号对接盲孔包括信号端盲孔和接地端盲孔，所述校准适配板的上表面设置有金属信号对接焊盘，所述金属信号对接焊盘贴覆在与所述信号端盲孔闭合端电性接触的金属通孔上。
优选的，所述校准适配板的上表面镀覆有表铜层。
优选的，所述金属信号对接焊盘的外侧设有同轴绝缘环。
优选的，所述校准适配板的上半部和下半部之间设置有内铜层，所述绝缘环的外侧周向均匀分布有多个金属径流通孔，所述金属径流通孔的两端分别电性连接表铜层和内铜层。
本发明所述一种高速数字集成电路测试系统的校准适配板，其通过设置所述校准适配板具有与高速数字集成电路测试系统测试板上的测试夹具信号通道一致的信号对接通道，从而能够将校准适配板直接与测试夹具进行安装对接，完成校准信号通道的搭建，进而满足高速数字集成电路测试系统的校准精度，并省去了自集成电路测试系统上拆装测试板(含测试夹具)的工作，同时也增加了校准适配板对不同集成电路测试系统的通用性。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例所述一种高速数字集成电路测试系统与校准适配板对接的结构示意图；
图2为本发明实施例所述一种高速数字集成电路测试系统的校准适配板对接的结构示意图；
图3为本发明实施例所述一种高速数字集成电路测试系统的校准适配板对接的结构示意图；
图4为本发明实施例所述一种高速数字集成电路测试系统的校准适配板上表面的俯视图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明提供一种高速数字集成电路测试系统的校准适配板，如图1所示，所述校准适配板2具有与高速数字集成电路测试系统测试板上的测试夹具1信号通道一致的信号对接通道，从而能够将校准适配板2直接与测试夹具1进行安装对接，完成校准信号通道的搭建，进而满足高速数字集成电路测试系统的校准精度，并省去了自集成电路测试系统上拆装测试板(含测试夹具1)的工作，同时也增加了校准适配板对不同集成电路测试系统的通用性。
具体的，所述校准适配板2上的信号对接通道与高速数字集成电路测试系统的测试夹具1上的信号通道一一对应设置。为能够将校准适配板直接与测试板进行安装对接，最优的选择是将校准适配板直接安装在测试板的测试夹具1中，如此，需要将校准适配板2的结构最小化，使其能够安装在测试夹具1中。因此，本发明将校准适配板2正、反面设置的信号对接通道设置为上下对应的电气连接结构，去除板体内部带状线和微带线形式的走线，以实现校准适配板2的结构最小化。
如图2和图4所示，所述高速数字集成电路测试系统测试板上测试夹具1的信号通道为凸出设置的信号顶针101。所述校准适配板2自其厚度截面上分为上半部21和下半部22，所述下半部22相对测试夹具设置，其板体内相对测试夹具嵌设有与测试夹具1上信号顶针101一一对应的内凹金属信号对接盲孔201，所述上半部21相对校准探针设置，其板体内嵌设有与金属信号对接盲孔201相对设置且电性连接的电性导通部件。所述电性导通部件可以选择但不限于金属导线、金属导柱或者是金属通孔203，或者是其他能够实现电气连接的零件。本实施例中的所述电性导通部件为金属通孔203，所述金属通孔203的直径小于金属信号对接盲孔201的直径。如图2所示，所述金属通孔203一端穿过校准适配板2上半部21板体与金属信号对接盲孔201的闭合端电性接触。
所述测试板上测试夹具1的信号顶针101包括信号端顶针101a和接地端顶针101b，所述金属信号对接盲孔201包括信号端盲孔201a和接地端盲孔201b，所述校准适配板2的上表面设置有金属信号对接焊盘202，所述金属信号对接焊盘202贴覆在与所述信号端盲孔201a闭合端电性接触的金属通孔203上。所述金属信号对接焊盘202与信号端盲孔201a同轴设置，且其直径与金属信号对接盲孔201的直径相匹配，并通过金属通孔203与与信号端盲孔201a电性连接设置。
通过采用金属信号对接盲孔201、金属通孔203以及金属信号对接焊盘202的结构组合，在保证校准适配板2与测试夹具1之间信号对接的情况下，实现校准适配板2正、反面信号对接通道的位置上下对应且电性连接。
如图2和图4所示，所述校准适配板2的上表面镀覆有表铜层23，所述表铜层23与接地端盲孔201b对应设置的金属通孔203电性接触。所述金属信号对接焊盘202的外侧设有同轴绝缘环24。
进一步如图3所示，所述校准适配板2的上半部21和下半部22之间设置有内铜层25，所述绝缘环24的外侧周向均匀分布有多个金属径流通孔26，所述金属径流通孔26的两端分别电性连接表铜层23和内铜层25。所述金属径流通孔26能够为信号流向提供最短流通路径。
本发明所述一种高速数字集成电路测试系统的校准适配板，其通过设置所述校准适配板具有与高速数字集成电路测试系统测试夹具1上的信号通道一致的信号对接通道，从而能够将校准适配板直接与测试夹具1进行安装对接，完成校准信号通道的搭建，进而满足高速数字集成电路测试系统的校准精度，并省去了自集成电路测试系统上拆装测试夹具1的工作，同时也增加了校准适配板对不同集成电路测试系统的通用性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种高速数字集成电路测试系统的校准适配板，其特征在于，所述校准适配板具有与高速数字集成电路测试系统测试板上的信号通道一致的信号对接通道，所述校准适配板自其厚度截面上分为上半部和下半部，所述下半部与测试夹具相对设置，其相对测试夹具嵌设有与测试夹具上信号顶针一一对应的内凹金属信号对接盲孔，所述上半部嵌设有与金属信号对接盲孔相对设置且电性连接的电性导通部件；
所述金属信号对接盲孔包括信号端盲孔和接地端盲孔，所述校准适配板的上表面设置有金属信号对接焊盘，所述金属信号对接焊盘贴覆在与所述信号端盲孔闭合端电性接触的金属通孔上，所述金属信号对接焊盘的外侧设有同轴绝缘环；
所述校准适配板的上半部和下半部之间设置有内铜层，所述绝缘环的外侧周向均匀分布有多个金属径流通孔，所述金属径流通孔的两端分别电性连接表铜层和内铜层。
2.根据权利要求1所述一种高速数字集成电路测试系统的校准适配板，其特征在于，所述校准适配板上的信号对接通道与高速数字集成电路测试系统的测试夹具上的信号通道一一对应设置。
3.根据权利要求2所述一种高速数字集成电路测试系统的校准适配板，其特征在于，所述校准适配板相对测试夹具设置有与测试夹具上信号顶针一一对应的内凹金属信号对接盲孔。
4.根据权利要求1所述一种高速数字集成电路测试系统的校准适配板，其特征在于，所述电性导通部件为金属通孔，所述金属通孔的直径小于金属信号对接盲孔的直径。
5.根据权利要求4所述一种高速数字集成电路测试系统的校准适配板，其特征在于，所述金属通孔一端穿过校准适配板上半部板体与金属信号对接盲孔的闭合端电性接触。
6.根据权利要求1所述一种高速数字集成电路测试系统的校准适配板，其特征在于，所述校准适配板的上表面镀覆有表铜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111310858.4A CN114264939B (zh) | 2021-11-08 | 2021-11-08 | 一种高速数字集成电路测试系统的校准适配板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111310858.4A CN114264939B (zh) | 2021-11-08 | 2021-11-08 | 一种高速数字集成电路测试系统的校准适配板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114264939A CN114264939A (zh) | 2022-04-01 |
| CN114264939B true CN114264939B (zh) | 2024-05-14 |
Family
ID=80824879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111310858.4A Active CN114264939B (zh) | 2021-11-08 | 2021-11-08 | 一种高速数字集成电路测试系统的校准适配板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114264939B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437711A (zh) * | 2000-06-20 | 2003-08-20 | 佛姆法克特股份有限公司 | 校准集成电路晶片测试仪定时的系统 |
| JP2005114594A (ja) * | 2003-10-09 | 2005-04-28 | Hitachi Cable Ltd | 半導体装置検査用配線板及びその製造方法 |
| CN111128920A (zh) * | 2019-12-31 | 2020-05-08 | 淄博职业学院 | 一种半导体装置及其制造方法 |
| CN111537933A (zh) * | 2019-12-11 | 2020-08-14 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试系统时间参数校准方法及校准装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007064841A (ja) * | 2005-08-31 | 2007-03-15 | Advantest Corp | 電子部品試験装置用のキャリブレーションボード |
| US8264249B2 (en) * | 2009-08-02 | 2012-09-11 | Chunghwa Precision Test Tech. Co., Ltd. | Vertical probe card |
| US10006942B2 (en) * | 2013-05-13 | 2018-06-26 | Intel IP Corporation | Board, integrated circuit testing arrangement, and method for operating an integrated circuit |
| US20170315152A1 (en) * | 2016-04-29 | 2017-11-02 | Chunghwa Precision Test Tech. Co., Ltd. | Stack type test interface board assembly and method for manufacturing the same |
-
2021
- 2021-11-08 CN CN202111310858.4A patent/CN114264939B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437711A (zh) * | 2000-06-20 | 2003-08-20 | 佛姆法克特股份有限公司 | 校准集成电路晶片测试仪定时的系统 |
| JP2005114594A (ja) * | 2003-10-09 | 2005-04-28 | Hitachi Cable Ltd | 半導体装置検査用配線板及びその製造方法 |
| CN111537933A (zh) * | 2019-12-11 | 2020-08-14 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试系统时间参数校准方法及校准装置 |
| CN111128920A (zh) * | 2019-12-31 | 2020-05-08 | 淄博职业学院 | 一种半导体装置及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| Retardation Plate for the Calibration of a Fully Polarimetric Radiometer: Determination of Characteristics;Janne Lahtinen;IEEE Journal of Selected Topics in Applied Earth Observations and Remote Sensing;20170731;第10卷(第7期);第3046-3054页 * |
| 一种集成电路测试系统在线计量方法研究;周厚平;计算机与数字工程;第43卷(第1期);36-38,132 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114264939A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068057B2 (en) | Low-current pogo probe card | |
| JP5352170B2 (ja) | 検査用ソケット | |
| US7420383B2 (en) | Inspection unit for high frequency/high speed device connections | |
| US7335057B2 (en) | High density planar electrical interface | |
| US7656175B2 (en) | Inspection unit | |
| JP4242199B2 (ja) | Ｉｃソケット | |
| JP4188917B2 (ja) | 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 | |
| US7180321B2 (en) | Tester interface module | |
| JP2630509B2 (ja) | 回路試験用プローブ装置 | |
| EP1692526B1 (en) | Apparatus for testing a device with a high frequency signal | |
| KR100817083B1 (ko) | 프로브 카드 | |
| US5506513A (en) | Microwave circuit test fixture | |
| KR101718865B1 (ko) | 검사용 소켓 | |
| US20210175658A1 (en) | Inspection Socket | |
| US20100194416A1 (en) | Electrical connecting apparatus | |
| CN114264939B (zh) | 一种高速数字集成电路测试系统的校准适配板 | |
| US11002760B1 (en) | High isolation housing for testing integrated circuits | |
| CN115882286A (zh) | 用于同轴测试插座和印刷电路板接口的系统和方法 | |
| TW202045932A (zh) | 測試裝置 | |
| CN100368811C (zh) | 导线连接式圆形探针卡基板 | |
| CN220253694U (zh) | 测试用的同轴连接器及其测试模块 | |
| US20220178987A1 (en) | Inspection jig, and inspection device | |
| JP4898628B2 (ja) | 被測定デバイス搭載ボード、及びプローブカード | |
| JPH01265470A (ja) | 同軸ケーブル用コネクタ | |
| KR20110090666A (ko) | 회로보드와 회로보드에 구비된 프로브 카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |