CN102097393A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102097393A
CN102097393A CN2010105784303A CN201010578430A CN102097393A CN 102097393 A CN102097393 A CN 102097393A CN 2010105784303 A CN2010105784303 A CN 2010105784303A CN 201010578430 A CN201010578430 A CN 201010578430A CN 102097393 A CN102097393 A CN 102097393A
Authority
CN
China
Prior art keywords
distribution
semiconductor device
pad
zone
patch bay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105784303A
Other languages
English (en)
Other versions
CN102097393B (zh
Inventor
小寺启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102097393A publication Critical patent/CN102097393A/zh
Application granted granted Critical
Publication of CN102097393B publication Critical patent/CN102097393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

本发明提供一种半导体装置，其抑制在焊盘下方的绝缘膜中的裂纹的产生。半导体装置(10)具备在基板(4)上形成的绝缘膜(3)、包含在绝缘膜(3)中形成的多个配线(20)的配线层、在绝缘膜(3)上形成的焊盘(1)。在包含焊盘(1)下方的至少一部分的区域中，构成与该区域外相比相邻的多个配线(20)彼此的间隔变窄的窄配线间隔区域。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及在焊盘之下通过的配线的结构。
背景技术
半导体装置与外部的电连接通过电试验时探针相对于半导体装置所具备的焊盘压靠，或者安装时进行引线接合或形成凸出而进行。例如在电试验时使探针压靠时，从焊盘的上表面向下方沿垂直方向产生应力。此时，由于需要刺破在焊盘表面产生的氧化膜，因此在探针前端集中地产生应力。另外，在进行基于引线接合等的安装时，也同样产生应力。
过多地产生这样的应力时，支承配线的绝缘膜产生裂纹，成为产生漏电流的原因。并且，也成为晶体管等元件的特性变动的原因。
因此，以往为了防止电试验时及安装时产生的应力的影响，避免将晶体管等元件及配线配置在焊盘下的情况。然而，近些年，存在优先考虑芯片尺寸的缩小带来的成本下降，而还在焊盘下配置元件及配线的倾向。
作为对于这样情况的应力的对策，例如存在日本特开2007-67332公报(以下，称为专利文献1)。在专利文献1中，采用在焊盘下存在有多层配线的结构，并且，如图7所示，在焊盘101的一层下的配线112占有的面积为焊盘的30％以上。由此，说明了能够减少施加在配线层上的应力。
然而，专利文献1的结构抑制裂纹的效果不充分，尤其是在焊盘与位于其下层的配线之间形成的绝缘膜上产生的应力如专利文献1所示，即使提高焊盘下的配线面积率也不能够缓和。因此，该方面的解决成为课题。
发明内容
鉴于以上，本发明的目的在于在焊盘下方配置配线的结构的半导体装置中，抑制在绝缘膜上产生的裂纹。
为了完成上述目的，本发明的第一半导体装置具备：在基板上形成的绝缘膜；包含在绝缘膜中形成的多个配线的配线层；在绝缘膜上形成的焊盘，其中，在包含焊盘下方的至少一部分的区域中，构成与该区域外相比相邻的多个配线彼此的间隔变窄的窄配线间隔区域。
根据这样的半导体装置，通过使用窄配线间隔区域作为施加应力的区域(例如，电试验时压靠探针的区域、安装时进行引线接合的区域等)，能够抑制对于绝缘膜的裂纹的产生。这是由于在窄配线间隔区域内配线彼此的间隔变窄，从而结构变得牢固且应力容易扩散。
此外，优选多个配线各自的宽度在窄配线间隔区域内比窄配线间隔区域外窄。
若这样，由于结构更加牢固且应力容易扩散，因此能够更加可靠地抑制裂纹的产生。
另外，优选多个配线包括在窄配线间隔区域外为一根且窄配线间隔区域内被分割成两根以上的结构的配线。
这样，可以作为使窄配线间隔区域内的配线的间隔或配线的宽度变窄的方法。
另外，优选在窄配线间隔区域内，多个配线包括未电连接的虚拟配线。
即，优选在窄配线间隔区域内，设置用于半导体装置内的电连接的配线和配置在它们之间且不用于电连接的虚拟配线作为多个配线。这样，可以作为使窄配线间隔区域内的配线的间隔变窄的方法。
另外，优选在焊盘上且窄配线间隔区域上方还具备至少一个检查用区域。
若这样，可以使用难以产生应力引起的裂纹的窄配线间隔区域作为用于电试验的检查用区域。因此，能够抑制由探针施加的应力等引起的电试验时的裂纹的产生。
另外，优选在焊盘上且窄配线间隔区域上方形成至少一个凸出。
另外，优选在焊盘上且窄配线间隔区域上方连接有至少一个线缆。
若这样，在使用凸出或线缆的安装时，能够抑制由应力引起的裂纹的产生。
另外，至少两根配线的间隔可以从窄配线间隔区域外朝向窄配线间隔区域内呈锥形形状地变窄。
这样，可以作为用于使配线彼此的间隔变窄的结构。
另外，多个配线可以形成在同一层上。
发明效果
根据以上说明的半导体装置，能够防止由电试验或安装时的应力引起的在焊盘与其下层的配线之间的绝缘膜上产生裂纹的情况，能够抑制漏电流的产生及元件的特性的变动。因此，能够减轻在焊盘下配置元件或配线引起的不良，作为结果，能够缩小芯片尺寸，从而有助于半导体装置的成本下降。
附图说明
图1(a)及(b)是示意性表示本公开的实施方式的第一例示的半导体装置的俯视图及剖视图。
图2(a)及(b)是示意性表示本公开的实施方式的第二例示的半导体装置的俯视图及剖视图。
图3是示意性表示本公开的实施方式的第三例示的半导体装置的俯视图。
图4是示意性表示本公开的实施方式的第四例示的半导体装置的俯视图。
图5(a)及(b)是示意性表示本公开的实施方式的第五例示的半导体装置的俯视图及透视图。
图6是例示出在本实施例的半导体装置中，相对于配线宽度及相邻的配线彼此的间隔的不产生裂纹的力的上限的图。
图7是表示作为背景技术的半导体装置的结构的图。
符号说明：
1焊盘
3绝缘膜
4半导体基板
5绝缘膜
5元件
10半导体装置
10a   半导体装置
10b   半导体装置
10c   半导体装置
10d   半导体装置
11    检查用区域
20    配线
21    配线
22    配线
23    配线
24    配线
24a   配线
24b   分割配线
25    配线
25a   配线
25b   分割配线
26    虚拟配线
27    配线
27a   配线
27b   分割配线
具体实施方式
以下，参照附图，说明本发明的一实施方式的半导体装置。图1(a)是示意性表示第一例示的半导体装置10的主要部分的俯视图，其Ib-Ib′线的截面如图1(b)所示。
如图1(b)所示，半导体装置10具备半导体基板4、在半导体基板4上形成的绝缘膜3、在绝缘膜3中形成且包含多个配线20的配线层、以埋入绝缘膜3的上部的方式形成的焊盘1。另外，在半导体装置10中形成有晶体管等元件5。此外，半导体装置10通常为具备多个配线层、绝缘膜、保护膜等的多层结构，省略了比配线20靠下层的配线等的图示。另外，以下，作为多个配线20，以规定区域内的配线21及规定区域外的配线22形成在同一层上的情况作为例子进行例示。
另外，如图1(a)及(b)所示，配线20以在焊盘1下方的规定区域内比在该规定区域外具有窄间隔地配置。即，在配线20中规定区域内的配线21彼此的间隔D1比规定区域外的配线22彼此的间隔D2窄。此外，以下，将相邻的配线彼此的间隔比其它部分窄的区域称为窄配线间隔区域。
优选配线21彼此的间隔D1在能够确保配线间的绝缘的范围内尽可能窄，例如为0.8μm的间隔。与此相对，对于其它部分的配线22彼此的间隔D2，没有特别的限定，但例如为2.5μm左右。
此外，配线21的宽度W1及配线22的宽度W2都为10μm左右。
如以上所示，通过在焊盘1的下方形成具有以窄的间隔相邻的方式配置配线21的窄配线间隔区域的结构，在电试验时接触探针时及在安装时在焊盘上形成凸出、线缆等外部电极时，能够抑制在焊盘1的下方的绝缘膜3上产生裂纹。由此，能够抑制在绝缘膜3上产生裂纹时产生的漏电流、元件的特性变动，因此，在焊盘1的下方也能够配置元件5。作为结果，对于半导体装置10，与在焊盘下方未配置元件的结构相比，能够小型化。
此外，如图1(a)所示，可以使至少两根配线20的间隔从窄配线间隔区域外到窄配线间隔区域内呈锥形形状地变窄。若形成这样的形状，则在窄配线间隔区域内，能够如上述那样抑制产生裂纹的情况，同时在窄配线间隔区域外，能够保持配线拉回的自由度。
此外，焊盘1例如为由下层为Cu且上层为Al构成的层叠结构，但也可以是由Al或Cu构成的单层结构或其它材料。对于绝缘膜3，例如既可以是SiO2，也可以使用其它材料。对于配线20(21及22)的材料，也为Cu等，没有特别地限定。
接着，图2(a)及(b)是表示本实施方式的第二例示的半导体装置10a(第二实施例)的图。图2(a)是俯视图，其IIb-IIb′线的截面如图2(b)所示。在此，具备半导体基板4、绝缘膜3、配线20、焊盘1及元件5，且构成配线20的间隔变窄的窄配线间隔区域这一点与图1(a)及(b)所示的半导体装置10同样。半导体装置10a相对于半导体装置10的主要不同点在于配线20、尤其是在焊盘1下方的窄配线间隔区域内通过的配线的结构。
在半导体装置10a中，在焊盘1的下方以外的部分具备配线22。另外，宽度为W3的配线23以相邻的间隔D3并列形成在焊盘1下方的窄配线间隔区域内。在此，与半导体装置10同样，窄配线间隔区域内的配线23的间隔D3比其它部分的配线22的间隔D2窄，例如为0.8μm。此外，半导体装置10a时，配线23的宽度W3比配线22的宽度W2窄，例如为0.8μm。
如此，配线20在窄配线间隔区域内比其它部分宽度及间隔都窄。通过采用这样的结构，能够比半导体装置10时更有效地抑制焊盘1的下方的绝缘膜3上的裂纹的产生，并且能够抑制漏电流的产生及元件的特性变动，能够实现半导体装置的小型化。
此外，半导体装置10a时，如图2(a)所示，配线20彼此的间隔窄的窄配线间隔区域在比焊盘1的下方靠外侧也局部扩大。即使这样也没有特别的问题，并且，有利于将焊盘1可靠地配置在窄配线间隔区域上。
接着，图3是表示本实施方式的第三例示的半导体装置10b(第三实施例)的俯视图。在此，对于具备半导体基板4、绝缘膜3、配线20、焊盘1及元件5，且构成配线20的间隔变窄的窄配线间隔区域这一点与图1(a)及(b)所示的半导体装置10同样。半导体装置10b相对于半导体装置10的主要不同点在于配线20、尤其是在焊盘1下方的窄配线间隔区域内通过的配线的结构。
在半导体装置10b中，作为配线20，在焊盘1的下方以外的部分具备配线22。并且，通过焊盘1下方的窄配线间隔区域内的配线24以比未通过窄配线间隔区域的配线22具有窄的间隔而相邻地形成。另外，配线24形成具有配线24a和将配线24a分别分割成多个(在该例中两个)且比配线24a宽度窄的分割配线24b的结构，其中配线24a具有与配线22相同的宽度。换言之，在窄配线间隔区域内设置有比其它部分的配线22宽度及相邻的间隔窄的分割配线24b，并且分割配线24b在窄配线间隔区域外被每多个捆束而形成配线24a。
通过以上的结构，配线20在焊盘1下方的窄配线间隔区域内比其它部分宽度及间隔都窄。因此，能够抑制在焊盘1的下方的绝缘膜3上的裂纹的产生，并且能够抑制漏电流的产生及元件的特性变动，能够实现半导体装置的小型化。
接着，图4是表示本实施方式的第四例示的半导体装置10c(第四实施例)的俯视图。在此，对于具备半导体基板4、绝缘膜3、配线20、焊盘1及元件5，并且构成配线20的间隔变窄的窄配线间隔区域这一点与图1(a)及(b)所示的半导体装置10同样。半导体装置10c相对于半导体装置10的主要不同点在于配线20、尤其是在焊盘1下方的窄配线间隔区域内通过的配线的结构。
在半导体装置10c中，在焊盘1的下方以外的部分具备配线22。并且，设置有在焊盘1下方的窄配线间隔区域内被分割成多个宽度窄的分割配线25b且在其它部分作为与配线22相同宽度的配线25a而被捆束的结构的配线25。这是与半导体装置10b的配线24同样的结构。但是，配线25彼此的间隔与配线22彼此的间隔相同。
另外，在窄配线间隔区域内，在配线25彼此之间设置有未用于电连接的虚拟配线26。虚拟配线26的宽度与分割配线25b相同。并且，虚拟配线26及分割配线25b都以相同的间隔相邻地设置。
通过以上的结构，配线20在焊盘1下方的窄配线间隔区域内比其它部分宽度及间隔都窄。因此，能够抑制焊盘1的下方的绝缘膜3上的裂纹的产生，并且能够抑制漏电流的产生及元件的特性变动，能够实现半导体装置的小型化。
此外，具有分割配线25b不是必须的，也可以为与配线22同样的配线以通过焊盘1的下方的方式形成，且在它们之间设置有虚拟配线26的结构。在该情况下，配线的间隔也能够变窄。另外，分割配线25b与虚拟配线26具有相同的宽度，且它们以相同的间隔相邻的结构为优选的结构，但不是必须的。
接着，图5(a)及(b)是表示本实施方式的第五例示的半导体装置10d(第5的实施例)的图。在此，具备半导体基板4、绝缘膜3、配线20、焊盘1及元件5，且构成配线20的间隔变窄的窄配线间隔区域这一点与图1(a)及(b)所示的半导体装置10同样。
如作为俯视图的图5(a)所示，在半导体装置10d中，在焊盘上设置有检查用区域11。检查用区域11是在半导体装置10d的电检查时接触探针的区域，例如位于焊盘上的中央部。但是，只要是焊盘1内，也可以位于其它位置。
另外，在图5(b)中透视焊盘1、检查用区域11等而示出配线20的结构。半导体装置10d的配线20的结构与图4所示的半导体装置10c的情况类似。即，具备在焊盘1下方的窄配线间隔区域内分割成多个宽度窄的分割配线27b且在其它部分作为与配线22相同宽度的配线27a而被捆束的结构的配线27、配置在配线27之间的虚拟配线26。
但是，分割配线27b及虚拟配线26仅配置在焊盘1中的检查用区域11的范围内。换言之，对于具有用于防止绝缘膜3的裂纹的配线结构的窄配线间隔区域，在半导体装置10c时为焊盘1下方的大致整体，相对于此，在半导体装置10d时仅为检查用区域11的下方。
如以上所示，在半导体装置10d中，在焊盘1上预先确定电检查时用于接触探针的区域，在其下方具有配线20的宽度、间隔变窄的结构。
通过这样的结构，配线20在检查用区域11下方的窄配线间隔区域内比其它部分宽度及间隔都窄。因此，能够抑制焊盘1的下方的绝缘膜3的裂纹的产生，并且能够抑制漏电流的产生及元件的特性变动，能够实现半导体装置的小型化。
并且，对于检查用区域11下方以外，能够不受配线20的宽度及间隔的限制而自由地设计。图5(b)的情况下，对于焊盘1的下方且离开检查用区域11的部分来说，与焊盘1的下方以外的部分同样的宽度及间隔地设置有配线22。
如此，配线20的间隔变窄的窄配线间隔区域不必为焊盘1的下方的整体。
此外，在以上说明的各半导体装置中，分别图示出一个长方形的焊盘1。然而，焊盘1的形状可以为正方形、圆形等，没有特别地限定。另外，也可以设置多个焊盘1，并且半导体装置中焊盘1的设置位置(中央部，周边物等)没有特别地限定。
另外，在焊盘1上可以连接凸出、线缆等作为外部连接电极。作为用于电检查的探针，可以使用悬臂方式，针方式等。
接着，图6表示对焊盘1沿垂直方向施加力而进行压缩的试验的结果。即、是将焊盘1的下方的配线20的配线宽度与相邻的配线彼此的间隔形成相同的尺寸，且将相对于各种尺寸将在绝缘膜3不产生裂纹的力的上限图表化的图。施加超过图表化的值的力时开始产生裂纹。
由图6可知，配线的宽度或相邻的配线彼此的间隔越窄，裂纹开始产生的力越大，即，形成牢固的结构。
探针的前端直径比配线宽度小时，在绝缘膜的上部且位于探针前端与焊盘接触的区域中的外周附近的下方的部分应力集中。另外，探针的前端直径比配线宽度大时，在绝缘膜中的探针的下方且与配线的上表面接触的部分应力集中。
另外，虽然未图示，但对于具有不同的配线宽度、相邻的配线彼此的间隔的结构来说，进行施加在绝缘膜上的应力的模拟时，可知以下的情况。
探针的前端直径比配线宽度小时，在绝缘膜的上部且位于探针前端与焊盘接触的区域中的外周附近的下方的部分应力集中。另外，探针的前端直径比配线宽度大时，在绝缘膜中的探针的下方且与配线的上表面接触的部分应力集中。并且，配线的根数越多，应力越小。即、应力的集中点发散。
如此，通过使相邻的配线彼此的间隔和配线宽度变小，在焊盘的下方通过大量配线，从而在绝缘膜上应力难以传递，能够抑制裂纹的产生。
工业实用性
本发明能够抑制由焊盘与其一层下面的配线之间的绝缘膜的裂纹而产生的泄露及元件特性的变动，因此，作为能够在焊盘下方配置元件、配线等而小型化且可靠性高的半导体装置来说有用。

Claims (9)

1.一种半导体装置，其特征在于，具备：
在基板上形成的绝缘膜；
包含在所述绝缘膜中形成的多个配线的配线层；
在所述绝缘膜上形成的焊盘，
在包含所述焊盘下方的至少一部分的区域中，构成与所述区域外相比相邻的所述多个配线彼此的间隔变窄的窄配线间隔区域。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个配线各自的宽度在所述窄配线间隔区域内比所述窄配线间隔区域外窄。
3.根据权利要求1所述的半导体装置，其特征在于，
所述多个配线包括在所述窄配线间隔区域外为一根且在所述窄配线间隔区域内分割成两根以上的结构的配线。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述窄配线间隔区域内，所述多个配线包括未电连接的虚拟配线。
5.根据权利要求1所述的半导体装置，其特征在于，
在所述焊盘上且所述窄配线间隔区域上方还具备至少一个检查用区域。
6.根据权利要求1所述的半导体装置，其特征在于，
在所述焊盘上且所述窄配线间隔区域上方形成有至少一个凸出。
7.根据权利要求1所述的半导体装置，其特征在于，
在所述焊盘上且所述窄配线间隔区域上方连接有至少一个线缆。
8.根据权利要求1所述的半导体装置，其特征在于，
至少两根所述配线的间隔从所述窄配线间隔区域外朝向所述窄配线间隔区域内呈锥形形状地变窄。
9.根据权利要求1所述的半导体装置，其特征在于，
所述多个配线形成在同一层上。
CN201010578430.3A 2009-12-04 2010-12-03 半导体装置 Active CN102097393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-276364 2009-12-04
JP2009276364A JP2011119506A (ja) 2009-12-04 2009-12-04 半導体装置

Publications (2)

Publication Number Publication Date
CN102097393A true CN102097393A (zh) 2011-06-15
CN102097393B CN102097393B (zh) 2014-12-31

Family

ID=44081151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010578430.3A Active CN102097393B (zh) 2009-12-04 2010-12-03 半导体装置

Country Status (3)

Country Link
US (1) US8247903B2 (zh)
JP (1) JP2011119506A (zh)
CN (1) CN102097393B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997293A (zh) * 2018-12-04 2021-06-18 日立安斯泰莫株式会社 半导体器件和使用它的车载用电子控制装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407348B (zh) * 2010-11-01 2013-09-01 Au Optronics Corp 接觸墊陣列
TWI490990B (zh) * 2011-03-31 2015-07-01 Raydium Semiconductor Corp 晶片封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016949A1 (en) * 2002-06-04 2004-01-29 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US20050026405A1 (en) * 1997-03-31 2005-02-03 Yasushi Koubuchi Semiconductor integrated circuit device
US20070052068A1 (en) * 2005-09-02 2007-03-08 Koji Takemura Semiconductor device
US20070138638A1 (en) * 2005-12-21 2007-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247664A (ja) 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7667330B2 (en) * 2007-09-10 2010-02-23 Hynix Semiconductor, Inc. Semiconductor device for preventing inflow of high current from an input/output pad and a circuit for preventing inflow of high current thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026405A1 (en) * 1997-03-31 2005-02-03 Yasushi Koubuchi Semiconductor integrated circuit device
US20040016949A1 (en) * 2002-06-04 2004-01-29 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US20070052068A1 (en) * 2005-09-02 2007-03-08 Koji Takemura Semiconductor device
US20070138638A1 (en) * 2005-12-21 2007-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997293A (zh) * 2018-12-04 2021-06-18 日立安斯泰莫株式会社 半导体器件和使用它的车载用电子控制装置

Also Published As

Publication number Publication date
US20110133184A1 (en) 2011-06-09
US8247903B2 (en) 2012-08-21
JP2011119506A (ja) 2011-06-16
CN102097393B (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
US8810031B2 (en) Wafer-to-wafer stack with supporting pedestal
RU2447540C2 (ru) Полупроводниковое устройство
CN100449734C (zh) 半导体器件
US7919847B2 (en) Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
WO2002003421A3 (en) Semiconductor chip package with embedded capacitors
US7741716B1 (en) Integrated circuit bond pad structures
JP2008218442A (ja) 半導体集積回路装置及びその製造方法
US20120068361A1 (en) Stacked multi-die packages with impedance control
CN102543950A (zh) 电熔丝结构
TWI578476B (zh) 半導體封裝
US8921984B2 (en) Through silicon via in semiconductor device
CN102097393A (zh) 半导体装置
CN103811467A (zh) 电迁移测试结构及测试方法
CN100536120C (zh) 半导体芯片及其制造方法
CN103367281B (zh) 具有穿硅通孔与测试电路的半导体结构与其制作方法
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
JP4759229B2 (ja) 半導体装置
KR20100064602A (ko) 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법
JP5379527B2 (ja) 半導体装置
JP2005123587A (ja) 半導体装置及びその製造方法
US20080283891A1 (en) Semiconductor structure and manufacturing method thereof
CN101350342A (zh) 测试用集成电路结构
US20090014717A1 (en) Test ic structure
CN108565255B (zh) 一种半导体互连结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant