CN102081359B - 基于DSP Builder的变时滞超混沌数字电路设计方法及电路 - Google Patents

基于DSP Builder的变时滞超混沌数字电路设计方法及电路 Download PDF

Info

Publication number
CN102081359B
CN102081359B CN201110035690.0A CN201110035690A CN102081359B CN 102081359 B CN102081359 B CN 102081359B CN 201110035690 A CN201110035690 A CN 201110035690A CN 102081359 B CN102081359 B CN 102081359B
Authority
CN
China
Prior art keywords
module
hyperchaos
digital
circuit
digital circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110035690.0A
Other languages
English (en)
Other versions
CN102081359A (zh
Inventor
张小红
张之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi University of Science and Technology
Original Assignee
Jiangxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi University of Science and Technology filed Critical Jiangxi University of Science and Technology
Priority to CN201110035690.0A priority Critical patent/CN102081359B/zh
Publication of CN102081359A publication Critical patent/CN102081359A/zh
Application granted granted Critical
Publication of CN102081359B publication Critical patent/CN102081359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Feedback Control In General (AREA)
  • Complex Calculations (AREA)

Abstract

基于DSPBuilder的变时滞超混沌数字电路设计方法及电路，将三维经典
Figure DEST_PATH_IMAGE002
系统扩展构成新的四维超系统，通过优化的离散化方程对超混沌系统进行离散化处理，设计实现了超混沌
Figure 678375DEST_PATH_IMAGE002
系统族的数字电路；设计可便捷调整采样频率的数字积分器；数字系统中分别引入固定的时滞和变时滞控制器，构造变时滞超混沌数字电路。本发明的变时滞超混沌序列随机度很高，且生成速度快，而且本电路采用的运算均为简单的逻辑和代数运算，便于用硬件实现，成本相对低廉；本发明数字电路生成的变时滞超混沌数字序列具有极高的复杂性和稳定性，可以作为实用的混沌调制和混沌加密信号，能够广泛应用于保密性和可靠性要求较高的信息安全密码学领域中。

Description

基于DSP Builder的变时滞超混沌数字电路设计方法及电路
技术领域
本发明属于非线性动力学中混沌序列产生技术，特别涉及信息安全密码学中的数字随机序列密码学领域。
背景技术
Lorenz方程是第一个混沌模型，并成为后来混沌研究的范例。经典低维混沌系统的正Lyapunov指数个数较少，系统复杂性不够，在具体的实际应用中会因为带宽的偏窄而受到限制。由反馈扩展系统维数提出的超混沌系统，具有两个或两个以上的正Lyapunov指数，相空间轨迹在更多方向上分离，其动力学行为更为复杂，能较好满足扩展频谱、保密通信、雷达同步控制等方面现实需要。近年来，研究人员对超混沌系统进行了卓有成效的探索并取得大量成果。
采用分立元器件设计模拟电路产生混沌信号，受温度、工作电压及自身参数等影响不可忽视，这样就无形中限制了模拟混沌电路在实际中的应用。基于半定制集成芯片的FPGA技术，是一门通过EDA软件设计IC芯片的DSP技术，支持硬件描述语言作为编译程序，生成的系统不易受其它因素的干扰，且可进行反复擦写，算法的改进非常容易。连续混沌系统的算法需进行浮点运算，运算精度受计算机位数限制。FPGA可以同时进行浮点和定点运算。
已有文献论述了FPGA依据IEEE-754浮点数标准格式进行浮点运算产生混沌信号。若FPGA采用浮点运算，必须单独设置不同的浮点数乘法器等相应模块满足不同现实的需要，导致开发周期过长，且运算的位数同样有限，复杂程度更高。基于FPGA的定点运算位数少，且运算的位数可由用户自由设定，一般可以高出计算机运算精度几倍，更重要的是其配置灵活，开发周期更短。对于混沌这种对参数控制敏感的系统，将其信号数字化，并利用FPGA技术的定点运算能力对其进行扩展性处理，具有广阔的发展前景。已有相关文献用数字电路实现了混沌系统，但鉴于超混沌系统动力学特征的复杂性，超混沌系统的数字电路设计鲜有文献报道。
已有相关文献产生了经典的类Lorenz混沌吸引子。但在该类电路中，迭代方程的采样频率项均直接参与了各项离散变换运算，造成对其调整困难。当采样频率设置得更大时，又会直接影响混沌系统的非线性项状态，造成实验结果不理想。由于这类系统采样频率较低(仅为100Hz)，精度非常有限，故相空间出现了锯齿状轨迹。
在已有的关于超混沌数字化的文献资料中，罕有涉及关于采样频率对混沌动力学行为影响的探讨和试验。在一般的论述中，只是获得了吸引子的相图，即便是出现了信号幅度和轨迹变化，也没有给出分析和解释。在本发明中，通过分析和对比试验证了采样频率对超混沌系统数字化实现的影响和重要意义。
现实中的动力系统状态变量之间往往存在时滞现象，系统的演化趋势不仅与系统当前的状态相关，而且还与过去某一时刻或若干时刻的状态有关。时滞混沌系统是一种无穷维系统，该系统具有极高随机性和不可预测性的时间序列，成为了研究混沌系统新的热点。
发明内容
本发明的目的是设计数字电路生成稳定实用的变时滞超混沌数字序列。
本发明以广义                                                
Figure 696239DEST_PATH_IMAGE001
系统为基础，对其动力学特性进行分析，采用优化的离散化方程组设计超混沌数字系统，并在QuartusII/DSP Builder开发环境下实现该数字电路。
1 
Figure 784281DEST_PATH_IMAGE001
系统的动力学行为研究
1.1 
Figure 51314DEST_PATH_IMAGE002
系统的扩展
2002年吕金虎等利用混沌反控制方法获得了一个新的三维自治混沌系统-
Figure 116791DEST_PATH_IMAGE001
系统。该系统可表述为：
Figure 520091DEST_PATH_IMAGE003
                                                                        (1)
上式中常数a,b,c为系统的控制参数，x(t),y(t),z(t)为系统的状态变量。当系统参数a=36，b=3，c=20时，
Figure 592083DEST_PATH_IMAGE001
系统处于混沌状态。
将
Figure 346412DEST_PATH_IMAGE001
系统的变量增加一维并反馈回原系统，构成四维系统，四维
Figure 83424DEST_PATH_IMAGE001
系统可表述为如下形式：
Figure 669126DEST_PATH_IMAGE004
                                                                 (2)
上式中常数a,b,c,d,m为系统参量。该四维系统增加了一维状态，并将系统变量反馈作用在系统的第一个方程上，系统的非线性函数与三维
Figure 98971DEST_PATH_IMAGE001
系统有所差异，第三个微分方程式中的xy被
Figure 75017DEST_PATH_IMAGE005
取代。
1.2 四维
Figure 428769DEST_PATH_IMAGE002
系统性能分析
四维系统的Jacobian矩阵为：
Figure 469723DEST_PATH_IMAGE006
                                                                          (3)
该四维系统具有唯一的平衡点
Figure 198645DEST_PATH_IMAGE007
，四维系统的矩阵在平衡点处的特征值为。四个特征值皆为实数，且有一个特征值大于零，两个特征值小于零，一个特征值等于零，因而平衡点是不稳定的鞍结点。
当参数
Figure 277459DEST_PATH_IMAGE008
时，计算(2)系统的Lyapunov指数分别为LE1 =0.218367，LE2=0.1924，LE3=-0.4060，LE4=-7.87804。该四维系统有两个大于0的正Lyapunov指数，处于超混沌状态。此时系统的Lyapunov维数是：
Figure 588486DEST_PATH_IMAGE009
                                                               (4)
可见，该混沌系统的Lyapunov维数是分数维数，进一步验证了该系统是超混沌系统。
2 数字混沌信号的生成规则
2.1 超混沌系统的离散化
根据奈奎斯特采样定理，对一般的连续系统进行离散化处理，其采样频率
Figure 94554DEST_PATH_IMAGE010
至少应大于信号截止频率的2倍，才能使离散化的系统与原系统保持相同的动力学特性。而混沌系统对初始条件极端敏感，动力学特性具有类随机性且具长期不可预测，相应地对采样频率提出了更高的要求。
混沌系统的时域波形具有非周期性，解的序列对初始值极为敏感，它的频谱都是连续谱，实际上，幅值相对较低的低频信号研究价值不大，可以直接通过低通滤波等简单方法提取。与一般的混沌系统相比，超混沌系统的物理特性更为复杂。低维的混沌系统信号频谱带宽都在10Hz以下，而超混沌系统信号的频谱带宽大约在10~102Hz数量级。四维超混沌
Figure 310772DEST_PATH_IMAGE011
系统明显比三维Lorenz系统带宽大许多，频谱带宽截止频率也更高。在对其离散化的过程中，其采样频率至少要达到一般混沌系统的采样频率10倍左右。
2.2优化的一阶离散化方程
本发明基于FPGA的定点运算设计数字超混沌电路，对混沌系统的离散化采用如下一种通用快速数字差分算法：
                                                          (5)
上式中
Figure 608078DEST_PATH_IMAGE013
为采样时间，将其变形可得：
Figure 550626DEST_PATH_IMAGE014
                                          （6)
具体地说，本发明是通过以下步骤实现的：
(S1)、在三维自治混沌系统-
Figure 798680DEST_PATH_IMAGE001
系统的基础上，将变量增加一维并反馈回原系统，构成新的四维系统：
Figure 219297DEST_PATH_IMAGE004
(S2)、采用一阶差分公式将(S1)所述的微分方程组离散化，得到优化后的迭代方程：
Figure 691867DEST_PATH_IMAGE015
(S3)、采用DSP Builder 9.1SP2开发平台，设计可便捷调整采样频率的数字积分器；
(S4)、采用 Matlab/Simulink R2010a开发平台，嵌入(S3)中的数字积分器，实现超混沌系统的数字电路；
本数字电路结构简单，模块较少，且可扩展性和灵活性强。生成的混沌序列稳定，精度可调。本数字混沌系统的采样频率
Figure 602054DEST_PATH_IMAGE010
为数字积分器中增益模块取值的倒数，系统的初值由常数模块设置；
(S5)、在离散数字电路系统中引入变时滞量；
变时滞的引入能使系统的动力学行为更加复杂，更具实用性。本发明中变时滞量将基于随机量的逻辑比较结果，复杂性极高；
(S6)、采用DSP Builder 9.1SP2开发平台，设计变时滞控制器；
本发明中的变时滞控制器结构简单，但产生的时滞量具有很高的随机性。时滞控制器的核心为逻辑比较器，该逻辑比较器的输入量可以根据实际需要随时调整，其比较结果为随机的0/1比特流。该比特流决定了时滞量的变化，从而确保了变时滞混沌序列实时生成的复杂性和鲁棒性；
(S7)、在超混沌数字电路基础上嵌入变时滞控制器，构造变时滞超混沌数字电路。
本发明步骤(S3)所述的数字积分器由数据选择器(Mutiplexer)、增益模块(Gain)、常数模块(Constant)、并行加法器(Parallel Adder Subtractor)、总线模块(AltBus)构成；增益模块(Gain)的输出端接并行加法器(Parallel Adder Subtractor)的一个输入端，数据选择器(Mutiplexer)的输出端接并行加法器(Parallel Adder Subtractor)的另一个输入端，并行加法器(Parallel Adder Subtractor)的输出端接总线模块(AltBus)的输入端，总线模块(AltBus)的输出端反馈一信号到数据选择器(Mutiplexer)；数据选择器(Mutiplexer)是进行数据迭代运算，根据系统的第k次值计算k+1次的值。它的一个输入端“1-端口”为初始值，另一个输入端sel(0:0)为函数运算模块，根据数据选择器(Mutiplexer)的输出值反馈给OMUX端口进行下一步的迭代运算，从而构成数字混沌序列。
其中的增益模块是采样频率调整模块。采样频率可便捷调整。本数字混沌系统中的采样频率即为数字积分器中增益模块取值的倒数，系统的初值由常数模块设置。
本发明步骤(S6)所述的变时滞控制器由增益模块(Gain)、延时模块(Delay)、比较模块(Comparator)、并行加法器(Parallel Adder Subtractor)、总线模块(AltBus)、乘法器(Product)、随机数产生器(Random Number)构成；比较模块1(Comparator1)的输入端接混沌信号、输出端接总线模块1(AltBus1)；比较模块2(Comparator2)的输入端接随机数产生器(Random Number)的输出端、输出端接总线模块2(AltBus2)；延时模块1(Delay1)通过增益模块1(Gain1)连接到乘法器1(Product1)的a端，乘法器1(Product1)的b端连接总线模块1(AltBus1)的输出端，延时模块2(Delay2)通过增益模块2(Gain2)连接到乘法器2(Product2)的b端，乘法器2(Product2)的a端连接总线模块2(AltBus2)的输出端，乘法器1(Product1)、乘法器2(Product2)的输出端分别连接到并行加法器(Parallel Adder Subtractor)的输入端。
该控制器可与超混沌系统的各维向量信号进行迭代运算，从而构成变时滞超混沌系统。该数字电路生成的变时滞超混沌数字序列具有极高的复杂性和稳定性，可以作为实用的混沌调制和混沌加密信号。
本发明由于时滞量控制信号为具有极高复杂性的比特流，本发明的变时滞超混沌序列随机度很高，且生成速度快。另外，本电路采用的运算均为简单的逻辑和代数运算，便于用硬件实现，成本相对低廉。该数字电路生成的变时滞超混沌数字序列具有极高的复杂性和稳定性，可以作为实用的混沌调制和混沌加密信号。能够广泛的应用于实时性可靠性要求高安全通讯、数据加密中。
经试验基于该数字积分器设计的超混沌数字电路运行稳定，可获得实用的超混沌数字序列。
本发明的实验结果与常规数值运算结果完全一致，且该数字电路具有通用性和扩展性，能广泛运用于其它混沌系统的数字电路设计。为进行FPGA硬件的快速开发提供了可信赖的研究基础。
附图说明
图1为超混沌数字电路。
图2为超混沌数字电路获得的各空间相图。
图3为本发明的可便捷调整采样频率的数字积分器电路。
图4为本发明的变时滞超混沌数字电路。
图5为本发明的变时滞控制器电路。
图6为本发明的变时滞超混沌数字序列，其中（a）为 x序列，（b）为w序列。
图7为本发明的变时滞超混沌数字电路获得的各空间相图。
具体实施方式
以下将结合附图对本发明作进一步的详细描述。将通过以下实施例作进一步说明。
实施例1：设计实现超混沌系统数字电路
本发明基于优化离散化方程组进行超混沌系统的数字电路设计。采用一阶差分公式(5)将超混沌系统(2)的微分方程组离散化，得到优化后的迭代方程如下：
Figure 891718DEST_PATH_IMAGE016
                                                               (7)
在(7)式中采样频率能同时作用于混沌系统的线性项和非线性项，在下一步的数字电路设计中将成为一个全局增益，从而优化电路的设计，便于信号的控制和幅度限制。
Figure 650913DEST_PATH_IMAGE010
成为了全局增益模块，不直接与各向量进行乘法运算，减少了乘法器等模块的使用，从而提高了系统非线性项的运算精度。通过调整增益模块能直接调整系统的采样频率，也便于观察试验结果。理论上，更高的采样频率才能反映超混沌系统的动力学特性，
Figure 413332DEST_PATH_IMAGE010
取得越大，离散化后的系统就越能精确反映原系统的动态特性。但实际上并非
Figure 594915DEST_PATH_IMAGE010
越大越好，随着
Figure 863216DEST_PATH_IMAGE010
的增大，仿真运算的步长将越来越短，运算量也呈数量级地增加，造成了数字系统运行时间过长。反之，如果
Figure 763039DEST_PATH_IMAGE010
取得过小，将无法得到正确的仿真结果。
采用 Matlab/Simulink R2010a和DSP Builder 9.1SP2作为开发平台进行混沌系统数字电路设计。DSP Builder是Simulink的一个扩展模块库，直接调用库中单元即可完成系统级和算法级的电路设计，避免了涉及底层的硬件级设计和硬件描述语言编程，因此开发周期更短，成本更低。
在本超混沌电路的设计中，采用的信号源为单位脉冲模块(Single Pulse)，此外还有数据选择器(Mutiplexer)、Altera总线模块(AltBus)和常用的增益(Gain)、乘法器(Product)、并行加法器(Parallel Adder Subtractor)、常数模块(Constant) 等。单位脉冲模块(Single Pulse)能产生稳定的0/1比特流脉冲信号，不受其它外界因素影响，作为本系统的信号源非常合适。同时，为了保证各向量的计算精度，本电路采用了高达32bits的总线位宽。
如图4所示，数据选择器(Mutiplexer)、增益(Gain)、常数模块(Constant)、总线模块(AltBus)构成了一个数字积分器。在常数模块(Constant)可设置系统初值，该数字积分器通过数据选择器(Mutiplexer)进行迭代运算，可获得各向量第k次和k+1次的值，构成数字混沌序列。增益Gain()是采样频率调整模块。采样频率可便捷调整，保证了下一步仿真实验顺利进行。
本数字混沌系统的采样频率
Figure 427556DEST_PATH_IMAGE010
为增益模块Gain(
Figure 53709DEST_PATH_IMAGE010
)取值的倒数。系统的初值可由常数模块(Constant)设置。图1即为通过DSP Builder设计的超混沌数字电路图。从图中可知，此时的采样频率
Figure 253877DEST_PATH_IMAGE010
=1000Hz，系统初值为(0,1,1,0)。本电路为一个反馈网络，x, y, z, w信号反馈到数据选择器，构成数字积分电路，XY/XZ/YZ/YW Graph是Simulink中的模块，主要用于查看仿真得到的x, y, z, w信号相空间轨迹图，如图1所示。同时Scope模块可以实时监视各向量的混沌序列波形。电路设计完成后用mdl文件形式保存文件，在Simulink下进行了超混沌吸引子的FPGA仿真。
实施例2：设计实现变时滞超混沌
Figure 358100DEST_PATH_IMAGE001
系统数字电路
在四维
Figure 514275DEST_PATH_IMAGE001
系统(2)数学模型中引入时滞扰动项：
Figure 373646DEST_PATH_IMAGE017
                                    (8)
上式中引入的为
Figure 982482DEST_PATH_IMAGE018
向量的时滞量，变量
Figure 155974DEST_PATH_IMAGE019
为时滞增益，
Figure 982635DEST_PATH_IMAGE020
为时滞量。与此相对应，如下为在离散系统(7)引入
Figure 950591DEST_PATH_IMAGE021
序列的时滞量
  
Figure 46723DEST_PATH_IMAGE022
                                 (9)
其中，变量为时滞系统的时滞增益，为时滞量，对其适当赋值可使新系统进入混沌状态。对于离散化系统，时滞量必须为采样频率倒数的整数倍即
Figure 637738DEST_PATH_IMAGE024
。引入N个采样时间前的值作为时滞控制量反馈到系统中，就能对系统的动力学行为进行调整和控制。在x，y, z, w向量均可引入形如
Figure 221166DEST_PATH_IMAGE025
或者
Figure 470882DEST_PATH_IMAGE026
的时滞量，调节采样频率的同时能对时滞量进行调节。通过合理设置参数和初值，并控制信号幅度，该离散化系统可产生更丰富的动力学行为。
本发明中的变时滞控制器作用于系统(9)中的时滞参数N，在控制器中，N被定义为：
Figure 518472DEST_PATH_IMAGE027
                                     (10)
在(10)中，
Figure 828231DEST_PATH_IMAGE028
分别为变时滞控制器逻辑运算部分的两路输入信号，进行比较获得的序列作为控制量与各时滞向量进行乘法运算，从而获得变时滞信号。N也可以定义为其它函数，以满足不同需要。变时滞控制器如图5所示。通过在数字电路1上进行扩展，即可得到变时滞超混沌数字电路。实验结果如图6，图7所示。

Claims (1)

1.基于DSP Builder的变时滞超混沌数字电路设计方法，其特征是通过以下步骤实现：
(S1)、在三维自治混沌系统-                                                
Figure 882610DEST_PATH_IMAGE002
系统的基础上，将变量增加一维并反馈回原系统，构成新的四维系统：
Figure 65330DEST_PATH_IMAGE003
上式中常数a,b,c,d,m为系统参量，x(t),y(t),z(t) ,w(t)为系统的状态变量；
(S2)、采用一阶差分公式将(S1)中的微分方程组离散化，得到优化后的迭代方程：
Figure 376226DEST_PATH_IMAGE004
其中f s为采样频率；
(S3)、采用DSP Builder 9.1SP2开发平台，设计可便捷调整采样频率的数字积分器；
(S4)、采用 Matlab/SimulinkR2010a开发平台，嵌入(S3)中的数字积分器，实现超混沌系统的数字电路；
(S5)、在离散数字电路系统中引入变时滞量；
(S6)、采用DSP Builder 9.1SP2开发平台，设计变时滞控制器；
(S7)、在超混沌数字电路基础上嵌入变时滞控制器，构造变时滞超混沌数字电路；
所述的数字积分器由数据选择器、增益模块、常数模块、并行加法器、总线模块构成；增益模块的输出端接并行加法器的一个输入端，数据选择器的输出端接并行加法器的另一个输入端，在常数模块设置系统初值，常数模块的输出端连接数据选择器的一个输入端“1-端口”；并行加法器的输出端接总线模块的输入端；总线模块的输出端反馈一信号到数据选择器，数据选择器是进行数据迭代运算，根据系统的第k次值计算k+1次的值，从而构成数字混沌序列；
所述的变时滞控制器由增益模块、延时模块、比较模块、并行加法器、总线模块、乘法器、随机数产生器构成；比较模块1的输入a端接混沌信号，比较模块1的输入b端接随机数产生器的输出端、输出端接总线模块1；比较模块2的输入a端接混沌信号，比较模块2的输入b端接随机数产生器的输出端、输出端接总线模块2；延时模块1通过增益模块1连接到乘法器1的a端，乘法器1的b端连接总线模块1的输出端，延时模块2通过增益模块2连接到乘法器2的b端，乘法器2的a端连接总线模块2的输出端，乘法器1、乘法器2的输出端分别连接到并行加法器的输入端。
CN201110035690.0A 2011-02-11 2011-02-11 基于DSP Builder的变时滞超混沌数字电路设计方法及电路 Expired - Fee Related CN102081359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110035690.0A CN102081359B (zh) 2011-02-11 2011-02-11 基于DSP Builder的变时滞超混沌数字电路设计方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110035690.0A CN102081359B (zh) 2011-02-11 2011-02-11 基于DSP Builder的变时滞超混沌数字电路设计方法及电路

Publications (2)

Publication Number Publication Date
CN102081359A CN102081359A (zh) 2011-06-01
CN102081359B true CN102081359B (zh) 2014-04-16

Family

ID=44087365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110035690.0A Expired - Fee Related CN102081359B (zh) 2011-02-11 2011-02-11 基于DSP Builder的变时滞超混沌数字电路设计方法及电路

Country Status (1)

Country Link
CN (1) CN102081359B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332976B (zh) * 2011-09-15 2013-11-06 江西理工大学 异维可切换混沌系统设计方法及电路
CN103078730A (zh) * 2012-11-05 2013-05-01 王少夫 一个四维非耗散系统及其装置
CN103151979A (zh) * 2013-03-26 2013-06-12 王少夫 一种基于双馈风力发电机的混沌系统
CN104092532B (zh) * 2014-08-03 2015-05-20 徐振峰 基于三维混沌系统的无平衡点超混沌系统及模拟电路
CN104298110B (zh) * 2014-09-26 2017-02-15 江西理工大学 一种异分数阶时滞混沌系统的延时稳定控制电路设计方法
CN104202155B (zh) * 2014-09-26 2017-07-14 江西理工大学 一种异分数阶时滞混沌系统的延时同步控制电路设计方法
CN105183964A (zh) * 2015-08-26 2015-12-23 韩敬伟 一种球形五项拟周期振荡器及电路
CN105119709A (zh) * 2015-09-09 2015-12-02 高建红 基于五项最简混沌系统的无平衡点四维超混沌系统自适应同步方法及电路
CN105827393A (zh) * 2016-05-27 2016-08-03 马英杰 Holmes-Duffing混沌系统及FPGA数字电路
CN108646243B (zh) * 2018-07-13 2020-04-24 王彩云 一种基于无限状态机有序云信号的层析扫描成像仪
CN108880204B (zh) * 2018-09-03 2023-06-27 顺德职业技术学院 基于fpga的混沌频率调制数字开关电源控制电路
CN109407550A (zh) * 2018-12-05 2019-03-01 重庆邮电大学 一种保守超混沌系统的构建及其fpga电路实现
CN109858191B (zh) * 2019-03-13 2023-09-26 江西理工大学 一种广义混沌同步系统构建与电路设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506795A (en) * 1992-02-21 1996-04-09 Yamakawa; Takeshi Apparatus and method for generating chaotic signals and chaos device
CN1507196A (zh) * 2002-12-11 2004-06-23 上海科鸣机械设备有限公司 数字语音混沌保密通信系统
CN100363860C (zh) * 2004-12-17 2008-01-23 中国科学院电子学研究所 基于混沌映射的随机信号产生方法及其电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506795A (en) * 1992-02-21 1996-04-09 Yamakawa; Takeshi Apparatus and method for generating chaotic signals and chaos device
CN1507196A (zh) * 2002-12-11 2004-06-23 上海科鸣机械设备有限公司 数字语音混沌保密通信系统
CN100363860C (zh) * 2004-12-17 2008-01-23 中国科学院电子学研究所 基于混沌映射的随机信号产生方法及其电路

Also Published As

Publication number Publication date
CN102081359A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
CN102081359B (zh) 基于DSP Builder的变时滞超混沌数字电路设计方法及电路
Geier et al. Cascaded digital lattice Boltzmann automata for high Reynolds number flow
Aslan et al. Investigation of the lattice Boltzmann SRT and MRT stability for lid driven cavity flow
Feng et al. Preserving the film coefficient as a parameter in the compact thermal model for fast electrothermal simulation
CN109508175A (zh) 基于分数阶混沌和祖冲之算法的伪随机数发生器的fpga设计
Wang et al. FPGA design and applicable analysis of discrete chaotic maps
CN108493936A (zh) 基于子空间辨识方法的电力系统低频振荡估计的改进方法
Dong et al. Topological horseshoe analysis, ultimate boundary estimations of a new 4D hyperchaotic system and its FPGA implementation
Dong et al. Energy conservation, singular orbits, and FPGA implementation of two new Hamiltonian chaotic systems
CN103078729B (zh) 基于fpga的双精度混沌信号发生器
Weimer et al. A relaxation approach to dynamic sensor selection in large-scale wireless networks
Xu et al. Hardware design of a kind of grid multi-scroll chaotic system based on a MSP430f169 chip
CN106844900B (zh) 电磁暂态仿真系统的搭设方法
CN202395792U (zh) 基于fpga的双精度混沌信号发生器
CN103942380A (zh) 图形化控制系统设计与仿真工具
Foldes et al. Efficient kinetic Lattice Boltzmann simulation of three-dimensional Hall-MHD turbulence
Merriam Smoothing and the second law
CN103441837A (zh) 一个具有恒李雅普诺夫指数的四维混沌系统
CHEN et al. A gridless-finite volume hybrid algorithm for Euler equations
Yuan et al. A useful chaotic family with single linearity and circuit implementation based on FPGA
CN109510699A (zh) 一种六维离散超混沌系统及六维离散超混沌信号发生器
Liu et al. The Modular Modulation Chaotification Map and its Hardware Implementation
Wang et al. Investigation on the simulation of one-dimensional discrete chaotic digital generation circuit
Xu et al. A new four-scroll chaotic attractor consisted of two-scroll transient chaotic and two-scroll ultimate chaotic
TWI632544B (zh) 四維度聲波傳播分析系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140416

Termination date: 20210211

CF01 Termination of patent right due to non-payment of annual fee