CN102077346A - 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法 - Google Patents

通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法 Download PDF

Info

Publication number
CN102077346A
CN102077346A CN200980125068XA CN200980125068A CN102077346A CN 102077346 A CN102077346 A CN 102077346A CN 200980125068X A CN200980125068X A CN 200980125068XA CN 200980125068 A CN200980125068 A CN 200980125068A CN 102077346 A CN102077346 A CN 102077346A
Authority
CN
China
Prior art keywords
feature
photoresist
isolated
layer
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980125068XA
Other languages
English (en)
Other versions
CN102077346B (zh
Inventor
R·E·舒尔雷恩
S·雷迪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102077346A publication Critical patent/CN102077346A/zh
Application granted granted Critical
Publication of CN102077346B publication Critical patent/CN102077346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种制作半导体器件的方法，其包括在下层之上形成第一光刻胶层，将第一光刻胶层图案化为第一光刻胶图案，其中第一光刻胶图案包括位于下层之上的多个间隔开的第一光刻胶特征，以及使用第一光刻胶图案作为掩模蚀刻下层以形成多个第一间隔开的特征。该方法还包括移除第一光刻胶图案，在多个第一间隔开的特征之上形成第二光刻胶层，并且将第二光刻胶层图案化为第二光刻胶图案，其中第二光刻胶图案包括覆盖多个第一间隔开的特征的边缘部分的多个第二光刻胶特征。该方法还包括使用第二光刻胶图案作为掩模蚀刻多个第一间隔开的特征的暴露部分，从而多个第一间隔开的特征的多个间隔开的边缘部分保持不变，并且该方法还包括移除第二光刻胶图案。

Description

通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法
相关专利申请的交叉引用
本申请要求在2008年6月30日提交的美国专利申请12/216,108的权益，其通过引用整体并入本文。
技术领域
本发明一般涉及制作半导体器件的方法，并且更具体地涉及制作半导体柱结构的方法。
背景技术
由半导体材料制成的器件被用于产生电学部件和系统中的存储器电路。因为数据和指令集被存储于其中，所以存储器电路是这种器件的基础。最大化这种电路上单位面积内的存储器元件的数目将最小化它们的成本并且因此其在这种电路的设计中是主要动因。
随着在半导体晶片上形成的结构的尺寸减小，当前可用来制造这些器件的工具达到它们的极限。例如，当前可用的193纳米的浸入工具将不能制造间距小于约80nm(即半间距小于约40nm)的结构。为了制造比通过当前可用工具制作的特征更小的特征，必须使用更加复杂的工艺。这种工艺之一是二次曝光/二次图案化技术。另一种是使用侧壁间隔件(spacer)，该侧壁间隔件被形成在样板图案上并且随后样板图案被移除。然后侧壁间隔件在一个或多个底层膜(underlying film)的蚀刻期间被用作掩模。
对于简单的一维规则线-间隙图案，这两种技术均具有将光刻产生的间距一分为二的效果。以此方式，给定光刻工具的分辨能力被扩展。
然而，对于规则间隔柱的二维图案，二次图案化方案将间距扩展到其倍。侧壁间隔件方法在此不能使用，因为这种方法将产生规则间隔的圆柱环形而不是实心柱。
发明内容
一种制作半导体器件的方法包括：在下层之上形成第一光刻胶层；将第一光刻胶层图案化为第一光刻胶图案，其中第一光刻胶图案包括位于下层之上的多个间隔开的第一光刻胶特征；以及使用第一光刻胶图案作为掩模蚀刻下层以形成多个第一间隔开的特征。该方法进一步包括：移除第一光刻胶图案；在多个第一间隔开的特征之上形成第二光刻胶层；以及将第二光刻胶层图案化为第二光刻胶图案，其中第二光刻胶图案包括覆盖多个第一间隔开的特征的边缘部分的多个第二光刻胶特征。该方法还包括使用第二光刻胶图案作为掩模蚀刻多个第一间隔开的特征的暴露部分，从而多个第一间隔开的特征的多个间隔开的边缘部分保持不变，并且该方法还包括移除第二光刻胶图案。
一种非易失性存储器器件包括在第一方向上延伸的多个多个字线、在第二方向上延伸的多个位线以及多个柱状非易失性存储器单元，这些柱状非易失性存储器单元具有不规则的椭圆截面形状并且位于字线和位线之间。多个字线包括一组第一字线和一组第二字线。每个第一字线位于两个第二字线之间，并且第一方向与第二方向相差约60度。每个第一字线电接触的存储器单元的数量是每个第二字线电接触的存储器单元的数量的二倍。
附图说明
图1是非易失性存储器单元的透视图。
图2是图1的存储器单元阵列的透视图。
图3A至3D是图示说明通过消减方法形成导轨的工艺步骤的截面侧视图。
图4A至4D是图示说明通过镶嵌方法形成导轨的工艺步骤的截面侧视图。
图5是在柱状结构形成之前的器件层的截面侧视图。
图6B、7A、7B、8A、8B、9A、9B、9C、10、11A和12A是根据本发明的实施例制作器件阵列的工艺步骤的截面侧视图并且图6A、8C、9D、11B和12B是顶视图。
图13、14、15、16和17是根据本发明的可替代实施例制作器件的工艺步骤的顶视图。
具体实施方式
本发明人认识到，如果第一光刻胶图案被用作掩模来图案化多个第一间隔开的特征，且随后在这些第一间隔开的特征上形成第二光刻胶图案，使得第二光刻胶图案仅覆盖第一间隔开的特征的边缘部分，则可以通过二次图案化方法来形成高密度柱阵列。然后使用第二光刻胶图案作为掩模来图案化第一间隔开的特征，以留下多个第一间隔开的特征的多个间隔开的边缘部分。二次图案化的边缘部分在尺寸上比第一间隔开的特征更小并且可包括密集柱阵列或者被用作掩模层来图案化密集底部柱阵列。
例如，一个或更多个器件层首先被形成在基底上。可使用任何适当的基底，例如半导体晶片(包括硅晶片或复合半导体晶片)或金属基底、玻璃基底、陶瓷基底或塑料基底。该基底可被一个或更多个绝缘层和/或一个或更多个器件(例如可形成在基底上或基底中的驱动器电路)覆盖。器件层可包括半导体器件的半导体层、形成电极的一个或更多个导电层和/或用于隔离器件的半导体部分或导电部分的绝缘层。
然后第一光刻胶或者直接形成在(多个)器件层之上或者形成在位于(多个)器件层上的一个或更多个掩模层之上。如在此所用，(多个)器件层和/或掩模层将被称为“下层”。第一光刻胶层优选为正型光刻胶层。
然后第一抗蚀剂层被光刻图案化为第一光刻胶图案。可使用任何适当的光刻方法，例如浸入或非浸入光刻。第一光刻胶图案包括位于下层之上的多个间隔开的第一光刻胶特征。第一光刻胶特征可以具有任何形状，例如当从上方观察时为多边形(正方形、三角形、矩形等等)、椭圆形、圆形或不规则形状。然后，使用第一光刻胶图案作为掩模来蚀刻下层，以形成具有与第一光刻胶图案大致相同形状的多个第一间隔开的特征。例如，第一间隔开的特征可以包括位于(多个)器件层之上的掩模特征，或者它们可包括直接形成在(多个)器件层中的特征。然后第一光刻胶图案被移除。
然后，第二光刻胶层形成在多个第一间隔开的特征之上。第二光刻胶层优选为正型光刻胶层。第二光刻胶层使用任何适当的光刻方法被图案化为第二光刻胶图案。第二光刻胶图案包括多个第二光刻胶特征。第二光刻胶特征可具有与第一光刻胶特征相同或不同的形状。第二光刻胶特征可具有任何形状，例如当从上方观察时为多边形(正方形、三角形、矩形等等)、椭圆形、圆形或不规则形状。第二光刻胶特征可具有小于、等于或大于第一光刻胶特征的尺寸。
第二光刻胶特征覆盖多个第一间隔开的特征的边缘部分。如在此所用，“边缘部分”意味着每个第二光刻胶特征覆盖底部第一间隔开的特征的一个或更多个边缘的至少一部分，同时使得第一间隔开的特征的至少一部分保持暴露。因此，每个第二光刻胶特征可覆盖下层第一间隔开的特征的一个完整边缘或者两个或更多个完整边缘。可替代地，每个第二光刻胶特征可覆盖下层第一间隔开的特征的一个或更多个边缘的一部分。因此，如在此所用，术语“边缘部分”包括每个第一间隔开的特征的一部分，当从顶部观察该特征时，所述部分从该特征的一端延伸但未到达该特征的相对端。因此，当从顶部观察时，每个间隔开的特征的至少一部分保持暴露。
然后，使用第二光刻胶作为掩模来图案化(例如，蚀刻)多个第一间隔开的特征的暴露部分。在图案化步骤之后，多个第一间隔开的特征的多个间隔开的边缘部分保持不变。然后，第二光刻胶图案被移除。
多个间隔开的边缘部分可包括位于(多个)器件层之上的多个间隔开的边缘掩模特征。每个边缘掩模特征具有比每个对应的第一间隔开的掩模特征更小的尺寸。然后，边缘掩模特征被用作掩模来图案化(例如，蚀刻)下层(多个)器件层，以在(多个)器件层中形成柱状器件。可替代地，多个间隔开的边缘部分可包括位于(多个)器件层中的多个间隔开的边缘特征(即，边缘部分自身包括柱状器件)。边缘部分可具有任何适当的形状，例如当从上方观察时为多边形(包括正方形、三角形、矩形等等)、椭圆形、圆形或不规则形状。
例如，如以下更详细说明的，柱状器件可具有圆柱形状。然而，如果要形成矩形或三角形器件，也可使用例如矩形或三角形等其他形状。上述特征和柱状器件可以具有任何期望的尺寸。如果特征是掩模特征，则它们应该具有足够的高度或厚度以起到蚀刻掩模的作用。掩模特征可包括硬掩模材料，例如绝缘材料(例如氧化硅、氮化硅、氮氧化硅和/或无定形碳(也被称作“先进图案化膜(advanced patterning film)”或者“APF”))、半导体材料(例如多晶硅)或者导电材料(例如钨)，或者其组合(例如由氮化硅、氮化钛或其他硬掩模材料覆盖的钨)。也可使用其他材料。
可使用各向同性蚀刻或各向异性蚀刻来蚀刻掩模特征和器件层。边缘掩模特征可被保留在完成的器件中或者在蚀刻器件层之后被移除。例如，如果这些特征包括导电材料(例如钨)，则这些特征可被保留为上电极的一部分。
可形成任何适当的器件。如下面更详细说明的，这些器件可具有大致圆柱状和/或大致方柱状，这依赖于特征的形状。也可形成非柱状器件。这些器件可包括二极管、晶体管、电阻器、反熔丝电介质、熔丝、电阻率切换材料、电容器等等。可形成逻辑块、易失性存储器或非易失性存储器器件或阵列。在一个实施例中，柱状器件包括多个非易失性存储器单元，其中每个单元包括柱状二极管转向元件和电阻率切换元件(即存储元件)。例如，可以形成由Petti等人在2007年12月17日提交的美国申请序列号12/000,758中描述的柱状结构，该美国申请通过引用整体合并于此。
在优选的非限定性实施例中，形成包括多个二极管(包含非易失性存储器单元)的多个柱状器件。参考图1，授予Herner等人的题为“High-Density Three-Dimensional Memory Cell”的美国专利6,952,030(在下文被记录为“’030专利”并且通过引用整体合并于此)公开了一种示例性非易失性存储器单元，该非易失性存储器单元可通过本发明的实施例的方法形成。
存储器单元20包括垂直取向的圆柱形柱状结型二极管。术语“结型二极管”在此用来指代具有非欧姆传导特性的半导体器件，其具有两个终端电极，并且由一个电极是p-型且另一电极是n-型的半导体材料制成。示例包括具有彼此接触的p-型半导体材料和n-型半导体材料的p-n二极管和n-p二极管(例如Zener二极管)，以及p-i-n二极管(其中本征(无掺杂)半导体材料被插入到p-型半导体材料和n-型半导体材料之间)。在其他实施例中，可以使用包括金属-绝缘体1-绝缘体2-金属(m-i1-i2-m)隧穿二极管的层。在其他实施例中并且更一般地，可使用任何非线性传导器件。
二极管22和电阻率切换元件24被插入到顶部导体或电极26和底部导体或电极28之间。垂直取向的结型二极管22包括第一导电类型(例如n-型)的重掺杂区域30、未掺杂半导体材料或轻掺杂半导体材料的中间区域32(将被称为本征区域)以及第二传导类型(例如p-型)的重掺杂半导体区域34以形成p-i-n二极管。很据需要，可以反转p-型和n-型的位置。结型二极管22的半导体材料一般是硅、锗或者硅和/或锗的合金。也可使用其他半导体材料。结型二极管22和元件24被串联设置在底部导体28和顶部导体26之间，该底部导体和顶部导体可由金属或任何其他导体形成，例如钨和/或TiN。元件24可位于二极管22的上方或者下方。
存储器单元可包括一次性可编程的(OTP)或者可重写的非易失性存储器单元。例如，每个二极管22可作为存储器单元的转向元件，并且元件24包括作为电阻率切换材料(即，其存储数据)的另一种材料或层，其在导体之间串联地配备有二极管。具体地，元件24可包括反熔丝电介质、熔丝、多晶硅存储器效应材料、金属氧化物或可切换复杂金属氧化物(例如，镍氧化物或钛氧化物、钙钛矿材料等等)、碳电阻率切换材料(例如碳纳米管、微晶碳、无定形碳、石墨或石墨的单原子层)、相变材料、导电桥元件或者可切换聚合物。可响应于在电极或导体之间提供的正向和/或反向偏压而升高或降低元件24的电阻率切换材料的电阻率。
简言之，单元20进行如下操作。当元件24是反熔丝电介质时，在初始状态，当读取电压被施加到顶部导体26和底部导体28之间时，由于反熔丝电介质24阻碍电流流动，所以非常小的电流流过结型二极管22。在顶部导体26和底部导体28之间施加编程电压将导致反熔丝材料的电介质击穿，从而永久地形成穿过反熔丝24的传导路径。如果二极管半导体材料初始时被形成在高电阻率状态下，则二极管22的半导体材料也可被改变，从而将其改变至低电阻率状态。编程之后，一旦施加读取电压，则更大的读取电流在顶部导体26和底部导体28之间流动。以此方式，已编程单元可区别于未编程单元。可替代地，不是使用反熔丝电介质作为元件24，而是提供另一种电阻率切换材料，例如碳材料。这种材料的电阻率响应于施加的偏压而改变，而不是形成穿过反熔丝的传导链路。
在可替代实施例中，可省略元件24。替代地，二极管22的多晶半导体材料形成在相对高的电阻率状态下，这也倾向于阻碍电流流动，如由Herner等人在2004年9月29日提交的序列号为10/955,549且题为“Nonvolatile Memory Cell Without a Dielectric Antifuse Having High-and Low-Impedance States”的美国专利申请(下文被记录为“’549申请”)以及由Herner等人在2005年6月8日提交的序列号为11/148,530且题为“Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material”的美国专利申请(下文被记录为“’530申请”)所描述的，这些专利申请通过引用并入本文。编程电压的应用降低了二极管的电阻率状态。因此，在该实施例中二极管用作电阻率切换材料。
参考图2，其显示了与图1的单元20相似的存储器单元20的第一存储器级36的一部分。可以以在一个顶上堆叠另一个的方式形成二、三、四或更多个这种存储器级(例如八级)，以形成单片三维存储器阵列，优选形成在例如单晶硅片的基底上，并且如在’030专利以及’549和’530申请中描述的。二极管柱22优选具有小于100nm的间距(例如78nm或更小的间距)并且具有100nm或更小的直径(例如50nm或更小，例如32nm)。
底部电极或导体28可通过消减方法或镶嵌方法来形成。在消减方法中，导电层或导电膜被图案化为间隔开的电极，并且随后电极之间的间隙被绝缘材料填充。在镶嵌方法中，槽被形成在绝缘材料中，导电层或导电膜被形成在槽中以及绝缘层之上，并且随后导电层或导电膜被平坦化以留下槽中间隔开的电极。
图3A-图3D描述了形成导轨形电极或导体28的消减方法。如图3A所示，一个或更多个导电层40(例如W层和/或TiN层)被沉积在基底上，并且光刻胶层42被旋涂于其上。如图3B所示，光刻胶层42随后被光刻图案化成期望的形式。如图3C所示，蚀刻步骤移除了没有被已蚀刻的光刻胶层42保护的(多个)传导层40的部分。如图3D所示，蚀刻之后，光刻胶层42被剥离，从而留下后面的导体或电极导轨40。导轨40之间的缝隙由绝缘材料44(例如氧化硅、氮化硅或者其他绝缘材料)填充。根据需要，可移除绝缘材料44的任何过填充(overfill)，例如通过化学-机械抛光(CMP)，以在绝缘层44的平坦化表面中暴露出导轨40的上表面。
图4A至图4D描述形成电极或导体28的镶嵌方法的示例。首先，光刻胶层48被旋涂到沉积的绝缘层50(例如氧化硅层)上。如图4B所示，光刻胶层48被图案化。然后蚀刻步骤在绝缘层50中形成槽或者沟52。在图4C中，去除光刻胶层48之后，一个或更多个导电层46(例如W层和/或TiN层)被沉积以填充槽或者沟52。所述一个或更多个导电层46例如通过CMP或者回蚀与绝缘层的上表面平坦化，以留下在槽内的导轨形导体，如图4D所示。
图5显示根据本发明的一个实施例制造半导体器件的初始阶段，该半导体器件例如为柱状非易失性存储器单元阵列。该阵列包含多个器件层120，所述器件层包括通过以上分别相对图3或图4描述的消减方法或镶嵌方法形成的底部电极。电极对应于图1和图2所示的导轨形导体28。电极可包括任何适当的导电材料，例如钨、铝及其合金等等。电极可通过绝缘材料(例如氧化硅)而彼此分离。可选的粘接层可被形成在电极之上。该粘接层可包括氮化钛或氮化钨。图1所示的电阻率切换元件24和二极管22被形成在电极之上。该二极管包括一个或更多个半导体层。例如，这些半导体层可包括下部n-型层、中间本征层和上部p-型层。p-型层可通过将p-型掺杂剂离子注入到本征层的上部分中或者通过在本征层上沉积p-型掺杂的半导体层而形成。半导体层可以是多晶、无定形晶体或单晶，并且可具有在大约
Figure BPA00001281350700081
和
Figure BPA00001281350700082
之间的厚度，例如在大约
Figure BPA00001281350700083
和
Figure BPA00001281350700084
之间。可选的上部粘接层(例如TiN层)可在半导体层之上形成。该粘接层可具有在大约
Figure BPA00001281350700085
和
Figure BPA00001281350700086
之间的厚度，例如在大约
Figure BPA00001281350700087
和之间。在其他实施例中，二极管是包含多个层的隧穿二极管，其包括金属-绝缘体1-绝缘体2-金属(m-i1-i2-m)隧穿二极管。在其他实施例中并且更一般地，可使用任何非线性传导器件。
至少一个掩模层140被形成在器件层120之上。例如，如图5所示，掩模层140包括位于器件层120之上的硬掩模层142(例如钨或氧化硅层)、位于该硬掩模层之上的无定形碳先进图案化膜(APF)、位于该无定形碳膜之上的抗反射涂层146(例如氮氧化硅层和/或有机底部抗反射涂层(BARC))以及位于该抗反射层之上的盖层148(例如氧化硅层)。盖层148相对较薄，例如厚度为200埃至400埃，例如大约300埃。可以使用其他掩模层组合。根据需要，可选的蚀刻停止层可被形成在器件层120和掩模层140之间。
第一光刻胶层被形成在掩模层140之上。第一光刻胶被图案化为具有间隔开的第一光刻胶特征150的第一光刻胶图案，如图5、图6A和图6B所示。图6B是图6A的顶视图中沿线A-A的侧截面图。
在本发明的第一可选实施例中，第一光刻胶特征的尺寸被增加，使得相邻的第一光刻胶特征150之间的距离被减小。可通过回流工艺或者通过化学收缩辅助的分辨率增强光刻(“RELACS”)工艺增加光刻胶特征150的尺寸。在回流工艺中，光刻胶特征150被退火，从而它们向侧边流动以增加它们的尺寸。如果使用回流工艺，特征150的拐角可变得圆化，从而当从顶部观察时，所述特征可具有大体上椭圆或者大体上圆形的形状。在RELACS工艺中，液体涂层被提供到特征150上并且然后与特征150交联以增加特征的尺寸。这种涂层的示例由三菱化工(Mitsubishi Chemicals)特许的AZ电子材料(AZ Electronic Materials)公司出售。特征150增加尺寸的部分被显示在图7A中。可替代地，为了增加特征150的尺寸，侧壁间隔件152可被形成在特征150上。侧壁间隔件可以通过在特征之上涂覆材料层来形成，其中在该层的选择性各向异性间隔件蚀刻之后不会出现特征的塌陷。
例如，每个图案150可具有边长为2F的正方形形状(当从上方观察时)(其中F是最小特征尺寸(例如，在0.18微米半导体工艺中为0.18微米以及在0.25微米半导体工艺中为0.25微米))。相邻图案150可被分离2F的距离。在特征150的尺寸被增加以添加部分152之后，相邻的第一光刻胶特征150/152之间的距离从大约2F减小到大约1F，同时每个特征150/152的边长从2F增加到3F，如图7A所示。
在本发明的第二可选实施例中，图7A的尺寸增加步骤被省略。替代地，如图7B所示，在光刻胶层暴露和图案化步骤期间形成在特征之间具有较小间隔的较大光刻胶特征150。例如，替代使用回流或RELACS以形成具有边长为3F和相邻特征之间的距离为1F的光刻胶特征150/152，第一光刻胶层被简单地图案化以形成具有边长为3F并且距离为1F的特征150。当然，可使用其他边长和距离。
然后，图6B或图7A或图7B中显示的光刻胶特征150(或150/152)被用作掩模以蚀刻至少一个掩模层140，例如至少蚀刻盖层148以形成第一间隔开的掩模特征154，如图8A和图8B所示。图8A描述使用图7A的特征150/152作为掩模来蚀刻掩模特征154。图8B描述使用图7B的特征150作为掩模来蚀刻掩模特征154。可选择地，一个或更多个层142-146也可被蚀刻并且被包括作为第一掩模特征154的一部分。第一光刻胶特征150或150/152在形成掩模特征154之后被移除，如图8C中的顶视图所示。
优选地，每个第一间隔开的特征154的长度或宽度大于相邻第一间隔开的特征154之间的间隔。例如，每个第一间隔开的特征154的宽度是大约3F，并且相邻第一间隔开的特征之间的间隔是大约1F，如图8C所示。
在第三可选实施例中，填充剂材料层160被形成在多个第一间隔开的特征154之上以及多个第一间隔开的特征154之间的间隙中。填充剂材料层160可以是与特征的材料相比被优先蚀刻的任何材料层。例如，如果特征154包括钨，则层160可包括氧化硅。可替代地，如果特征154包括氧化硅，则层160可包括氮化硅。然后，填充剂材料层160通过化学机械抛光(CMP)或其他平坦化方法被平坦化，以暴露出多个第一间隔开的特征154的上表面，如图9A所示。可替代地，填充剂材料160可被省略，如图9B所示。
然后，第二光刻胶层162被形成在多个第一间隔开的特征154之上。如果填充剂材料160存在，则第二光刻胶层162被形成在多个第一间隔开的特征154之上以及填充剂材料160之上，如图9A所示。如果填充剂材料160被省略，则第二光刻胶层162被简单地形成在多个第一间隔开的特征154之上并且填充相邻第一间隔开的特征154之间的间隙，如图9B所示。
第二光刻胶层被图案化为包括多个第二光刻胶特征170的第二光刻胶图案，如图9C和图9D所示。图9C是图9D的顶视图中沿线A-A的侧向截面图。第二光刻胶层被图案化，使得多个第二光刻胶特征170覆盖多个第一间隔开的特征154的边缘部分并且至少覆盖填充剂材料160的一部分(如果材料160存在)。换言之，第二光刻胶特征170仅覆盖填充剂材料160的一部分，如图9D所示。
如图9C和图9D所示，第二光刻胶特征170可覆盖多个第一间隔开的特征154的边缘特征156。例如，如图9D所示，正方形特征170覆盖正方形掩模特征154的拐角部分156。也可使用其他形状的特征154和170以及边缘部分156。可使用不同方法来形成覆盖边缘部分156的特征170。
在第四可选实施例中，第二光刻胶特征170的尺寸可被增加，使得相邻第二光刻胶特征170之间的距离在形成特征170之后被减小。可通过回流工艺或RELACS工艺来增加特征170的尺寸，如以上关于图7A所述。特征170的增加尺寸的部分172被显示在图9C中。在特征170的尺寸被增加以添加部分172之后，相邻第一光刻胶特征170/172之间的距离从大约2F减小至大约1F，同时每个特征170/172的边长从2F增加至3F。可选地，在该实施例中，初始第二光刻胶特征170没有相对第一间隔开的特征154(例如掩模特征154)的边缘部分156延伸出适当的量。然而，增加第二光刻胶特征170的尺寸的步骤形成延伸超出多个第一间隔开的特征154的边缘部分156的侧部172，如图9C所示。
在本发明的第五可选实施例中，尺寸增加步骤被省略。替代地，在光刻胶层暴露和图案化步骤期间形成特征之间具有较小间隔的较大光刻胶特征170，这类似于图7B所示的用于第一光刻胶特征150的工艺。例如，替代使用回流或RELACS以形成具有边长为3F和相邻特征之间距离为1F的光刻胶特征170/172，第二光刻胶层被简单地图案化以形成具有边长为3F并且距离为1F的特征170，如图9D所示。当然，可使用其他边长和距离。
然后，使用光刻胶特征170(或170/172)作为掩模来图案化(例如，蚀刻)多个第一间隔开的特征154的暴露部分。在图案化步骤之后，多个第一间隔开的特征154的多个间隔开的边缘部分156保持不变，如图10所示。然后，第二光刻胶图案(即，特征170和170/172)被移除。
如果填充剂材料160存在，则在光刻胶特征170或170/172被移除之后也可选择性地移除该填充剂材料，留下多个间隔开的边缘部分156，如图11A和图11B所示。图11A是沿图11B中的线A-A的侧向截面图。
边缘掩模部分156可包括掩模边缘特征，例如具有1F尺寸并被分开1F距离的正方形形状，如图11B所示。然后，掩模边缘特征156被用作掩模来蚀刻下层器件层120(如图12A和12B所示)和/或来蚀刻额外的掩模层142-146。优选地，边缘掩模特征156包括盖层148的部分。根据需要，特征156也可包括APF 144和抗反射层146。层148或层144/146/148中的边缘特征156的图案可被转移至硬掩模层142。然后，在任何一个或更多个层144、146或148被移除之前或之后使用层142中的图案作为掩模将该图案转移至器件层120，如图12A和图12B所示。如图12A和12B所示，柱状器件180由导轨形底部电极28上的器件层120形成。柱状器件180可包括例如存储器单元，该存储器单元包括图1所示的二极管转向元件22和存储器储存元件24。虽然示出了正方形柱状器件180，但是这些柱可具有其他形状，例如从上方观察时为其他多边形、椭圆形、不规则形状或者圆形形状。
硬掩模层142的掩模特征156可被保留在最终器件180中或者在形成柱状器件之后被移除。例如，如果层142是导电的，则它的特征156可与柱状器件180的上部分保持接触。然后，图1所示的上部导体或电极26被形成为与层142的特征接触。例如，
Figure BPA00001281350700121
的钨特征可保留在器件中。可替代地，硬掩模层142的掩模特征可在形成图1所示的上部导体或电极26之前被移除。上部导体或电极26可通过以上关于图3或图4描述的消减工艺或镶嵌工艺被形成在器件180上。绝缘填充剂材料(例如氧化硅等等)可在形成上部电极26之前被形成在柱之间。
在第二和第五可选实施例中，3F和1F标准仅是示例性的并且可使用其他标准。光刻胶特征在形状尺寸上优选大于2F并且在相邻特征之间的间隔或距离上优选小于2F，从而在光刻胶或蚀刻层的过程中实现的偏差小于期望F的一半。在光刻胶蚀刻中的偏差量主要由材料和处理工具确定。随着工艺级别达到越来越小的几何尺寸，偏差变为F的较大部分。对于30nm特征尺寸，可使用具有总偏差为9nm的大约2.7F的特征尺寸和特征之间1.3F的间隔来实现在光刻胶图案下(多个)掩模层中的大约3F的特征尺寸和1F的间隔。对于更小几何尺寸，例如15nm，掩模图案的尺寸将为2.4F，其具有相同的总偏差9nm并且在(多个)掩模层中给出最终3F的形状。光刻形状和总偏差的其他组合可被用于实现硬掩模中的期望形状和间隔。最优选择取决于具体的光刻工具和处理设备以及材料选择，并且这种最优化在本领域是众所周知的。
在上述实施例中，多个第一间隔开的掩模特征154中的每一个均具有正方形或矩形形状。这些特征154被设置为网格结构。多个间隔开的边缘掩模特征156包括多个第一间隔开的掩模特征154的拐角部分。因此，在这些方法中，第一光刻胶特征150和第二光刻胶部分170都包括被设置为棋盘式网格的正方形或矩形特征。第二光刻胶特征170相对相邻的第一光刻胶特征150对角地偏移，从而它们各自在基底之上的位置在形成边缘掩模特征156的拐角区域中重叠。例如，特征156可具有长宽均为1F的正方形形状并且被间隔开1F的距离。也可使用其他形状、尺寸和距离。在正方形形状上的拐角圆化可使得最终器件柱180成为在两个对角上圆化的1F×1F的特征，从而其具有包括带有两个突出边缘的不规则椭圆形的“足球”或“橄榄球”形状。如果两个光刻胶特征150、170被回流圆化并且因此特征156的四个拐角中的两个由于圆形特征150、170的位置重叠而被圆化，如图14所示，可能发生这种情形。
下面描述使用圆形或椭圆形特征代替正方形或矩形特征的可替代实施例。
图13描述了当从上方观察时具有圆形形状的多个第一特征254。第一特征被设置在想象的等边三角形的顶点处，使得三个相邻特征254形成想象的等边三角形255，其中两个等边三角形共享一个公共边缘，其组成图案的最小重复单元。较大图案可被视为重复的六边形图案，其中六个特征254中的一个在每个六边形的顶点处并且七分之一的特征在每个六边形的中间处。
每个圆形特征254可具有大约3F的直径并且以大约1F的距离与六个相邻圆形图案分离(允许光刻的中的变化和公差)。相邻特征254的中心之间的距离是大约4F。因此，想象的等边三角形255可具有尺寸为大约4F的侧边，如图13所示。
如之前的实施例所述，这种特征254可通过以下步骤形成：首先形成具有直径为2F的第一光刻胶特征，然后通过RELACS、回流或侧壁间隔件工艺增加第一光刻胶特征的直径至3F。可替代地，具有3F直径的光刻胶特征可通过初始图案化来形成。然后，这些第一光刻胶特征被用作掩模以图案化(多个)下层，从而在(多个)下层中形成特征254。
然后，包括第二光刻胶特征270的第二光刻胶图案被形成在第一特征254之上，如图14和图15所示。图15是图14显示的一个第一特征254的放大图。第二图案可以如图15所示沿三角形的垂直等分线被移动大约2.3F(0.8F+0.7F+0.8F)。边缘特征256被形成在每个第一特征254和三个相邻第二光刻胶特征270的三个重叠处。密度是每4.6F2一个边缘特征256。每个不规则椭圆形边缘部分256的短直径是大约0.7F。也可使用其他尺寸。
在图14和图15中显示的设置给出了稍微不致密的柱体设置，但允许图案化接近光刻极限。边缘特征256可包括被用来图案化(多个)下层器件层以形成柱体的边缘掩模特征，或者边缘特征256可包括如相对之前的实施例描述的器件柱。由该实施例的方法形成的柱体由于边缘特征的形状可具有不规则的椭圆形(例如，“足球”或“橄榄球”)。
总之，在以上描述的实施例中，多个第一间隔开的特征254中的每一个均具有圆形形状。多个第一间隔开的特征254被设置为六边形结构，其中每个第一间隔开的特征254被六个等距离最近的相邻第一间隔开的特征254围绕。多个第二光刻胶特征270被设置在多个第一间隔开的特征254之上，从而三个第二光刻胶特征270形成覆盖每个第一间隔开的特征254的三个边缘部分256的等边三角形255。因此，多个间隔开的边缘部分256包括多个第一间隔开的特征254的不规则椭圆形边缘部分。
图16和图17显示阵列线的优选设置，例如图16所示的字线28和图17中所示的位线26。应该注意字线和位线的相对取向可被反转。此外，虽然字线被显示为位于柱状器件下方并且位线位于柱状器件上方，但是字线和位线的位置可被反转。虽然阵列线的间隙比先前实施例的阵列线的正交设置更紧凑，但是通过使得字线平行于三角形255的一边取向并且使得位线平行于三角形255的另一边取向，相邻柱的间隙被放宽。例如，字线28可沿着三角形的“水平”边设置(或者如果基底旋转90度，则为三角形的“垂直”边)，并且位线26相对字线方向以大约60度的角度延伸(或者反之亦然)。当然，位线和字线均可沿着图16和图17中显示的三角形255的两个“斜”边(而不是沿着“水平”边)延伸。
与偶数阵列线相比较，奇数阵列线具有两倍的单元(例如图1所示的存储器单元柱22)。因此，多个字线28包括一组第一字线和一组第二字线。各第一字线(例如图16所示的字线WL1和WL3)位于两个第二字线(例如字线WL2和WL4)之间。各第一字线(WL1，WL3)电接触的柱状器件的数量是各第二字线(WL2，WL4)电接触的柱状器件的数量的两倍。这同样适用于在图17所示的位线26。通过在支持逻辑中预先计算期望的阵列线选择来调整阵列线上数量变化的单元的单元地址解码。可使用本领域二进制解码电路中的任何已知方法。
已经描述了第一存储器级的形成。额外的存储器级可被形成在该第一存储器级之上以形成单片三维存储器阵列。在一些实施例中，在存储器级之间可共享导体；即，顶部导体将用作下一存储器级的底部导体。在其他实施例中，中间级电介质(未示出)被形成在第一存储器级之上，其表面被平坦化，并且第二存储器级的结构开始在该平坦化的中间级电介质上，没有共享的导体。
单片三维存储器阵列是这样一种装置，其中多层存储器级被形成在单一基底例如晶片上，而没有介入的基底。形成一个存储器级的层被直接沉积或者生长在已有的一个或更多个级的层之上。相反，堆叠存储器是通过在分离的基底上形成存储器级并且使存储器级在彼此顶上粘接来构建的，如在Leedy的题为“Three dimensional structure memory”的美国专利5,915,167中所述。基底可在键合之前被减薄或从存储器级上去除，但是由于存储器级一开始被形成在分离的基底上，所以这种存储器不是真正的单片三维存储器阵列。
形成在基底上的单片三维存储器阵列至少包括形成在基底以上第一高度的第一存储器级和形成在不同于第一高度的第二高度的第二存储器级。三个、四个、八个或者实际上任何数量的存储器级均可以这种多级阵列的形式被形成在基底之上。
在整个说明书中，一个层被描述在另一层的“之上”或者“之下”。应理解这些术语描述了层和元件相对基底的位置，其中层和元件形成在该基底上，且在大多数实施例中该基底为单晶硅晶片基底；当一个特征离晶片基底更远时，其位于另一特征之上，并且当它离晶片基底更近时，其位于另一特征之下。虽然很明显晶片或管芯可在任何方向上旋转，但是特征在晶片或管芯上的相对取向将不会改变。此外，附图并不意欲按比例显示而仅是代表各个层和加工过的层。
已经以说明性的方式描述了本发明。应该理解已经使用的术语本质上是描述性文字而并非限定。
鉴于以上教导，本发明的很多修改和变化是可能的。因此，在随附权利要求的范围内，可以以不同于具体描述的方式来实践本发明。

Claims (21)

1.一种制作半导体器件的方法，其包括：
在下层之上形成第一光刻胶层；
将所述第一光刻胶层图案化为第一光刻胶图案，其中所述第一光刻胶图案包括位于所述下层之上的多个间隔开的第一光刻胶特征；
使用所述第一光刻胶图案作为掩模蚀刻所述下层以形成多个第一间隔开的特征；
移除所述第一光刻胶图案；
在所述多个第一间隔开的特征之上形成第二光刻胶层；
将所述第二光刻胶层图案化为第二光刻胶图案，其中所述第二光刻胶图案包括覆盖所述多个第一间隔开的特征的边缘部分的多个第二光刻胶特征；
使用所述第二光刻胶图案作为掩模蚀刻所述多个第一间隔开的特征的暴露部分，从而所述多个第一间隔开的特征的多个间隔开的边缘部分保持不变；以及
移除所述第二光刻胶图案。
2.如权利要求1所述的方法，其中：
所述下层包括位于器件层之上的至少一个掩模层；
所述多个第一间隔开的特征包括多个间隔开的掩模特征；
所述多个间隔开的边缘部分特征包括多个间隔开的边缘掩模特征；并且
每个边缘掩模特征具有比每个对应的掩模特征更小的尺寸。
3.如权利要求2所述的方法，其进一步包括使用所述多个边缘掩模特征作为掩模来蚀刻所述器件层，以形成多个柱状器件。
4.如权利要求3所述的方法，其中所述多个柱状器件包括多个非易失性存储器单元，每个单元包括柱状二极管转向元件和电阻率切换元件。
5.如权利要求3所述的方法，其中所述至少一个掩模层包括位于所述器件层之上的硬掩模层、位于所述硬掩模层之上的无定形碳图案化膜、位于所述无定形碳图案化膜之上的抗反射层以及位于所述抗反射层之上的盖层。
6.如权利要求1所述的方法，其进一步包括：
在蚀刻所述下层的步骤之前增加所述第一光刻胶特征的尺寸，从而相邻的第一光刻胶特征之间的距离被减小；以及
在蚀刻所述第一多个间隔开的特征的所述暴露部分的步骤之前增加所述第二光刻胶特征的尺寸，从而相邻的第二光刻胶特征之间的距离被减小。
7.如权利要求6所述的方法，其中增加所述第一和第二光刻胶特征的尺寸的步骤包括通过回流工艺或化学收缩辅助的分辨率增强光刻即RELACS工艺增加所述第一和第二光刻胶特征的尺寸。
8.如权利要求6所述的方法，其中：
相邻的第一光刻胶特征之间的所述距离从大约2F被减小至大约1F；并且
相邻的第二光刻胶特征之间的所述距离从大约2F被减小至大约1F。
9.如权利要求6所述的方法，其中增加所述第二光刻胶特征的尺寸的步骤包括在所述多个第一间隔开的特征的所述边缘部分之上延伸所述第二光刻胶特征。
10.如权利要求1所述的方法，其中形成所述第二光刻胶层的步骤包括在所述多个第一间隔开的特征之上形成所述第二光刻胶层并且使用所述第二光刻胶层填充相邻的第一间隔开的特征之间的间隙。
11.如权利要求1所述的方法，其进一步包括：
在所述多个第一间隔开的特征之上和所述多个第一间隔开的特征之间的间隙中形成填充剂材料；
平坦化所述填充剂材料以暴露所述多个第一间隔开的特征的上表面；以及
在移除所述第二光刻胶图案的步骤之后选择性地移除所述填充剂材料。
12.如权利要求11所述的方法，其中：
形成所述第二光刻胶层的步骤包括在所述多个第一间隔开的特征之上和所述填充剂材料之上形成所述第二光刻胶层；并且
图案化所述第二光刻胶层的步骤包括形成多个第二光刻胶特征，所述多个第二光刻胶特征覆盖所述多个第一间隔开的特征的边缘部分并且覆盖所述填充剂材料的至少一部分。
13.如权利要求1所述的方法，其中每个第一间隔开的特征的宽度大于相邻的第一间隔开的特征之间的间隙。
14.如权利要求13所述的方法，其中每个第一间隔开的特征的宽度是大约3F并且相邻的第一间隔开的特征之间的间隙是大约1F。
15.如权利要求1所述的方法，其中：
所述多个第一间隔开的特征中的每一个具有正方形或矩形形状；
所述多个第一间隔开的特征被布置成网格结构；并且
所述多个间隔开的边缘部分包括所述多个第一间隔开的特征的拐角部分。
16.如权利要求1所述的方法，其中：
所述多个第一间隔开的特征的每一个均具有圆形形状；
所述多个第一间隔开的特征被布置成为六边形结构，其中每个第一间隔开的特征由六个等距离最近相邻的第一间隔开的特征围绕；
所述多个第二光刻胶特征被布置在所述多个第一间隔开的特征之上，从而三个第二光刻胶特征形成覆盖每个第一间隔开的特征的三个边缘部分的等边三角形；并且
所述多个间隔开的边缘部分包括所述多个第一间隔开的特征的不规则椭圆形边缘部分。
17.如权利要求16所述的方法，其中：
所述多个第一间隔开的特征的每一个具有大约3F的直径；
相邻第一间隔开的特征的中心之间的距离是大约4F；
相邻第一间隔开的特征被分开大约1F的距离；并且
每个不规则椭圆形边缘部分的最小直径是大约0.7F。
18.如权利要求16所述的方法，其进一步包括：
在所述下层之下形成多个字线；
使用所述多个边缘特征作为掩模蚀刻所述下层，以形成具有不规则椭圆截面形状的多个柱状器件；以及
在所述多个柱状器件之上形成多个位线。
19.如权利要求18所述的方法，其中：
所述多个字线在第一方向上延伸；
所述多个位线在第二方向上延伸；
所述第一方向与所述第二方向相差大约60度；
所述多个字线包括一组第一字线和一组第二字线；
每个第一字线位于两个第二字线之间；
每个第一字线电接触的柱状器件的数量是每个第二字线电接触的柱状器件的数量的二倍。
20.如权利要求1所述的方法，其中所述第一光刻胶层包括正型第一光刻胶层并且所述第二光刻胶层包括正型第二光刻胶层。
21.一种非易失性存储器器件，其包括：
在第一方向上延伸的多个字线；
在第二方向上延伸的多个位线；
多个柱状非易失性存储器单元，其具有不规则椭圆截面形状并且位于所述字线和所述位线之间；
其中：
所述多个字线包括一组第一字线和一组第二字线；
每个第一字线位于两个第二字线之间；
所述第一方向与所述第二方向相差大约60度；
每个第一字线电接触的存储器单元的数量是每个第二字线电接触的存储器单元的数量的二倍。
CN200980125068XA 2008-06-30 2009-06-25 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法 Active CN102077346B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/216,108 US7732235B2 (en) 2008-06-30 2008-06-30 Method for fabricating high density pillar structures by double patterning using positive photoresist
US12/216,108 2008-06-30
PCT/US2009/048584 WO2010002683A2 (en) 2008-06-30 2009-06-25 Method for fabricating high density pillar structures by double patterning using positive photoresist

Publications (2)

Publication Number Publication Date
CN102077346A true CN102077346A (zh) 2011-05-25
CN102077346B CN102077346B (zh) 2013-05-01

Family

ID=41115156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980125068XA Active CN102077346B (zh) 2008-06-30 2009-06-25 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法

Country Status (7)

Country Link
US (3) US7732235B2 (zh)
EP (1) EP2294615B1 (zh)
JP (1) JP5336589B2 (zh)
KR (1) KR101487288B1 (zh)
CN (1) CN102077346B (zh)
TW (1) TWI500070B (zh)
WO (1) WO2010002683A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872246A (zh) * 2012-12-14 2014-06-18 马维尔国际贸易有限公司 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法
CN110473776A (zh) * 2018-05-13 2019-11-19 南亚科技股份有限公司 半导体装置的制造方法
CN113490887A (zh) * 2018-12-21 2021-10-08 亮锐控股有限公司 支持两步磷光体沉积以形成led矩阵阵列的光刻胶图案化工艺

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
JP5286246B2 (ja) * 2009-12-28 2013-09-11 株式会社日立製作所 情報処理装置
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8198144B2 (en) * 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
KR20130063072A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
WO2013152928A1 (en) 2012-04-13 2013-10-17 Asml Netherlands B.V. Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
JP5881567B2 (ja) 2012-08-29 2016-03-09 株式会社東芝 パターン形成方法
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US10283437B2 (en) * 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US8951918B2 (en) 2013-03-27 2015-02-10 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104103574B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
WO2015012839A1 (en) * 2013-07-25 2015-01-29 Hewlett-Packard Development Company, L.P. Resistive memory device having field enhanced features
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9613896B2 (en) 2015-03-18 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device with conductive columnar body
US9508731B2 (en) 2015-03-24 2016-11-29 Intel Corporation Pillar arrangement in NAND memory
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
KR102325201B1 (ko) 2015-04-22 2021-11-11 삼성전자주식회사 반도체 소자의 제조 방법
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
KR102475454B1 (ko) * 2016-01-08 2022-12-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10847376B2 (en) 2018-06-28 2020-11-24 Sandisk Technologies Llc In-situ deposition and etch process and apparatus for precision patterning of semiconductor devices
US10957648B2 (en) 2018-07-20 2021-03-23 Sandisk Technologies Llc Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
CN1267389A (zh) * 1997-06-17 2000-09-20 薄膜电子有限公司 电可寻址无源器件,电寻址该器件的方法以及所述器件和方法的使用
US6420231B1 (en) * 1999-06-30 2002-07-16 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US20050012119A1 (en) * 2002-12-19 2005-01-20 Matrix Semiconductor Method for making high density nonvolatile memory
CN1676500A (zh) * 2004-04-02 2005-10-05 中国石油化工股份有限公司 一种分离1－丁烯的方法
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799990A (en) 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
US5024971A (en) 1990-08-20 1991-06-18 Motorola, Inc. Method for patterning submicron openings using an image reversal layer of material
US5739068A (en) 1995-02-22 1998-04-14 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
US5977638A (en) 1996-11-21 1999-11-02 Cypress Semiconductor Corp. Edge metal for interconnect layers
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6590250B2 (en) * 1997-11-25 2003-07-08 Micron Technology, Inc. DRAM capacitor array and integrated device array of substantially identically shaped devices
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6500755B2 (en) * 2000-12-06 2002-12-31 Advanced Micro Devices, Inc. Resist trim process to define small openings in dielectric layers
US6762092B2 (en) 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
DE10207131B4 (de) 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US8302134B2 (en) * 2004-03-26 2012-10-30 Sony Corporation Systems and methods for television antenna operation
US7615337B2 (en) * 2004-08-27 2009-11-10 Intel Corporation Photoactive resist capping layer
US7042047B2 (en) 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
US7422985B2 (en) 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US20060273298A1 (en) 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7244638B2 (en) 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
US7696101B2 (en) 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US20070176160A1 (en) 2006-01-27 2007-08-02 Hamamatsu Photonics K.K. Electron tube
US7897058B2 (en) 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
US20080017890A1 (en) * 2006-06-30 2008-01-24 Sandisk 3D Llc Highly dense monolithic three dimensional memory array and method for forming
US8367303B2 (en) 2006-07-14 2013-02-05 Micron Technology, Inc. Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US20080085600A1 (en) 2006-10-10 2008-04-10 Toshiharu Furukawa Method of forming lithographic and sub-lithographic dimensioned structures
US7682942B2 (en) * 2007-09-28 2010-03-23 Sandisk 3D Llc Method for reducing pillar structure dimensions of a semiconductor device
US7846782B2 (en) * 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7746680B2 (en) * 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
CN1267389A (zh) * 1997-06-17 2000-09-20 薄膜电子有限公司 电可寻址无源器件,电寻址该器件的方法以及所述器件和方法的使用
US6420231B1 (en) * 1999-06-30 2002-07-16 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US20050012119A1 (en) * 2002-12-19 2005-01-20 Matrix Semiconductor Method for making high density nonvolatile memory
CN1676500A (zh) * 2004-04-02 2005-10-05 中国石油化工股份有限公司 一种分离1－丁烯的方法
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872246A (zh) * 2012-12-14 2014-06-18 马维尔国际贸易有限公司 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法
CN103872246B (zh) * 2012-12-14 2018-07-06 马维尔国际贸易有限公司 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法
CN110473776A (zh) * 2018-05-13 2019-11-19 南亚科技股份有限公司 半导体装置的制造方法
CN110473776B (zh) * 2018-05-13 2021-09-21 南亚科技股份有限公司 半导体装置的制造方法
CN113490887A (zh) * 2018-12-21 2021-10-08 亮锐控股有限公司 支持两步磷光体沉积以形成led矩阵阵列的光刻胶图案化工艺
US11973167B2 (en) 2018-12-21 2024-04-30 Lumileds Llc Photoresist patterning process supporting two step phosphor-deposition to form an LED matrix array

Also Published As

Publication number Publication date
EP2294615A2 (en) 2011-03-16
US20110171809A1 (en) 2011-07-14
CN102077346B (zh) 2013-05-01
US20100219510A1 (en) 2010-09-02
WO2010002683A2 (en) 2010-01-07
US8138010B2 (en) 2012-03-20
US7935553B2 (en) 2011-05-03
KR20110028525A (ko) 2011-03-18
KR101487288B1 (ko) 2015-01-29
EP2294615B1 (en) 2017-01-11
JP5336589B2 (ja) 2013-11-06
WO2010002683A3 (en) 2010-03-04
US7732235B2 (en) 2010-06-08
TW201009893A (en) 2010-03-01
TWI500070B (zh) 2015-09-11
US20090323385A1 (en) 2009-12-31
JP2011527115A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102077346B (zh) 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法
US7786015B2 (en) Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) Triangle two dimensional complementary patterning of pillars
KR101625892B1 (ko) 기둥 구조를 위한 저항 특징부와 제거 가능한 스페이서 피치 더블링 패터닝 방법
US7746680B2 (en) Three dimensional hexagonal matrix memory array
US7759201B2 (en) Method for fabricating pitch-doubling pillar structures
US7887999B2 (en) Method of making a pillar pattern using triple or quadruple exposure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160603

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk 3D LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.