CN110473776A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110473776A
CN110473776A CN201811326518.9A CN201811326518A CN110473776A CN 110473776 A CN110473776 A CN 110473776A CN 201811326518 A CN201811326518 A CN 201811326518A CN 110473776 A CN110473776 A CN 110473776A
Authority
CN
China
Prior art keywords
layer
hard mask
patterning
mask layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811326518.9A
Other languages
English (en)
Other versions
CN110473776B (zh
Inventor
施信益
陈思瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110473776A publication Critical patent/CN110473776A/zh
Application granted granted Critical
Publication of CN110473776B publication Critical patent/CN110473776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置的制造方法，包括在具有第一及第二区域的基板上形成第一图案化标的层，第一图案化标的层具有沿第一方向延伸的第一条纹及第一开口；依序形成下硬遮罩层及中硬遮罩层并覆盖于第一图案化标的层；在中硬遮罩层上形成图案化上硬遮罩层，图案化上硬遮罩层具有沿着第二方向延伸的第二条纹及第二开口，第二开口暴露中硬遮罩层的一部分；蚀刻中硬遮罩层的暴露部分以形成第三开口，第三开口暴露出下硬遮罩层的一部分；蚀刻下硬遮罩层的暴露部分及其下的第一图案化标的层，以形成具有位于第一区域上的圆角化图案的第二图案化标的层。本发明半导体装置的制造方法技术简单、成本效益较好。

Description

半导体装置的制造方法
技术领域
本发明是关于一种半导体装置的制造方法。特别地，本发明是关于一种具有精细图案的半导体装置的制造方法。
背景技术
半导体集成电路(IC)产业已历经了快速的成长。随着IC产业的快速发展，半导体装置的设计趋向于更小及高度集成。因此，需要在半导体装置中制造具有不同图案的精细图案，且必须缩小半导体装置中这些精细图案的间距和临界尺寸。
为了满足此要求，现在已出现了双重图案化技术。然而，传统的双重图案化技术相当复杂，且通常成本极高。因此，目前需要解决上述问题。
发明内容
本发明的目的在于提供一种技术简单、且成本效益较好的半导体装置的制造方法。
本发明提供一种半导体装置的制造方法，包含以下操作：在具有第一区域及第二区域的基板上形成第一图案化标的层，第一图案化标的层在第一区域及第二区域上具有多个第一条纹及多个第一开口，每一个第一条纹及每一个第一开口沿着第一方向延伸，且每一个第一开口设置于两相邻的第一条纹之间并暴露基板的一部分；依序形成下硬遮罩层及中硬遮罩层覆盖于第一图案化标的层；在中硬遮罩层上形成图案化上硬遮罩层，图案化上硬遮罩层具有多个第二条纹及多个第二开口，第二条纹及第二开口位于第一区域上并沿着不同于第一方向的第二方向延伸，且每一个第二开口位于两相邻的第二条纹之间并暴露中硬遮罩层的一部分，；蚀刻中硬遮罩层的暴露部分以形成多个第三开口，第三开口沿着第二方向延伸并暴露下硬遮罩层的一部分；蚀刻下硬遮罩层的暴露部分及其下方的第一图案化标的层以形成第二图案化标的层，第二图案化标的层具有位于基板的第一区域上的多个圆角化图案(rounded patterns)。
在一些实施方式中，每一个第一开口具有的宽度小于每一个第一条纹的宽度。
在一些实施方式中，在中硬遮罩层上形成图案化上硬遮罩层包括：沉积第一硬遮罩层，第一硬遮罩层覆盖于中硬遮罩层上方；图案化第一硬遮罩层，以形成沿着第二方向延伸的至少一个沟槽；在沟槽的侧壁上形成沿着第二方向延伸的多个间隔件；形成第二硬遮罩层，第二硬遮罩层覆盖图案化第一硬遮罩层及间隔件，并充填沟槽的剩余空间；移除第二硬遮罩层的一部分以暴露间隔件；以及移除间隔件，从而形成具有第二条纹及第二开口的图案化上硬遮罩层。
在一些实施方式中，在沟槽的侧壁上形成间隔件包括：沉积间隔件层，间隔件层具有位于沟槽的侧壁上的垂直部分及位于沟槽的底部上的水平部分；以及移除水平部分以暴露沟槽的底部，而垂直部分被保留并形成间隔件。
在一些实施方式中，每一个间隔件具有的宽度小于沟槽的宽度。
在一些实施方式中，蚀刻下硬遮罩层的暴露部分及其下方的第一图案化标的层包括截断基板的第一区域上方的第一条纹。
在一些实施方式中，中硬遮罩层为单层。
在一些实施方式中，中硬遮罩层包括两个层。
在一些实施方式中，下硬遮罩层及中硬遮罩层由不同材料制成。
在一些实施方式中，中硬遮罩层及图案化上硬遮罩层由不同材料制成。
在一些实施方式中，下硬遮罩层包括无定形碳、氧化硅、氮化硅、氮氧化硅、硅或多晶硅氧化物。
在一些实施方式中，中硬遮罩层包括氧化硅、氮化硅、氮氧化硅或硅。
在一些实施方式中，图案化上硬遮罩层包括无定形碳、氧化硅、氮化硅、氮氧化硅、硅或多晶硅氧化物。
在一些实施方式中，形成第一图案化标的层包括：在基板上依序形成标的层、第一屏蔽层、第二屏蔽层及第三屏蔽层；图案化第三屏蔽层以形成图案化第三屏蔽层，图案化第三屏蔽层具有多个开口暴露出第二屏蔽层的一部分；部分蚀刻第二屏蔽层的此部分，以形成图案化第二屏蔽层，图案化第二屏蔽层具有多个突起部分及多个凹槽，每一个凹槽位于两相邻的突起部分之间，突起部分及凹槽沿着第一方向延伸；移除图案化第三屏蔽层；在图案化第二屏蔽层上形成第四屏蔽层；在第四屏蔽层上形成图案化光阻层，图案化光阻层具有多个条纹图案及多个隙缝，条纹图案及隙缝沿着第一方向延伸，每一个隙缝位于两相邻的条纹图案之间，而条纹图案对齐于图案化第二屏蔽层的凹槽；使用图案化光阻层作为遮罩，选择性地对第四屏蔽层进行蚀刻，以暴露图案化第二屏蔽层的突起部分；使用突起部分及图案化光阻层作为遮罩，选择性地蚀刻图案化第二屏蔽层及第一屏蔽层，以暴露标的层的一部分；以及蚀刻标的层的暴露部分，以形成第一图案化标的层。
与现有技术相比，本发明的半导体装置的制造方法的技术相对比较简单，而且成本效益较高。
应理解的是，前面的一般性描述和以下的详细叙述均为实施例，并且旨在提供对本发明的进一步说明。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，结合附图详细说明如下：
图1A至图20A是根据本发明的一些实施方式的半导体装置于各个制造阶段期间的示意性俯视图。
图1B至图20B是分别对应于图1A至图20A的示意性剖视图。
具体实施方式
以下参照本发明的实施方式，并以附图绘示部分实施例。所附附图和说明书中使用的相同标号是代表相同或类似的部分。
本文所使用的术语“形成(forming)”、“形式(form)”、“沉积(deposit)”或“设置(dispose)”来叙述将一材料层加至另一层的行为。这些术语旨在叙述任何可能的层的形成技术，包括但不限于：热生长、溅射、蒸发、化学气相沉积、外延生长及电镀等。举例而言，根据各种实施方式，可根据任何合适的公知方法进行沉积。举例而言，沉积可以包括任何将材料生长，涂覆或转移到某一层上的技术。一些众所周知的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)和电浆增强化学气相沉积(PECVD)。
图1A至图20A是根据本发明的一些实施方式的半导体装置在各个制造阶段期间的示意性俯视图，而图1B至图20B是沿线A-A'截取并分别对应于图1A至图20A的示意性剖视图。请参考各俯视图及其对应的剖视图，以更好地理解以下提供的示例性工艺流程。
参照图1A及图1B，在基板110上依序形成标的层120、第一屏蔽层130、第二屏蔽层140及第三屏蔽层150。基板110具有第一区域R1及第二区域R2。在本发明的一实施方式中，第一区域R1为阵列区，而第二区域R2为周边区。本领域技术人员可以适当地调整第一屏蔽层130、第二屏蔽层140及第三屏蔽层150的厚度。
在一实施方式中，基板110为硅基板。或者，基板110可包括另一元素半导体，例如硅及锗；化合物半导体，包括IV族-IV族化合物半导体，例如SiC及SiGe；III族-V族化合物半导体，例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP，或其组合。在本发明的一实施方式中，基板110为绝缘层上覆硅(SOI)基板。绝缘材料例如氧化硅(SiO2)亦可用于作为基板110。
在本发明的一实施方式中，标的层120为金属层或介电材料层。在本发明的一实施方式中，第一屏蔽层130为无定形碳层、硅层、氮化硅(SiN)层、氮化碳化硅(SiCN)层或氧化硅(SiO2)层，但不限于此。在本发明的一实施方式中，第二屏蔽层140包括氧化硅、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅或其类似物。在一些实施方式中，第一屏蔽层130及第二屏蔽层140由不同材料制成，意即第一屏蔽层130与第二屏蔽层140的蚀刻选择性可以是不相同的。
在一些实施方式中，第三屏蔽层150及第二屏蔽层140由不同材料制成，意即第三屏蔽层150与第二屏蔽层140的蚀刻选择性可以是不相同的。在本发明的一实施方式中，第三屏蔽层150包括聚酯(PET)、聚烯烃、树脂、或其他合适的有机材料。在一实施方式中，是以旋转涂布技术形成第三屏蔽层150。
参照图2A及图2B，在第三屏蔽层150上形成图案化光阻层160。图案化光阻层160具有多个开口160a，开口160a暴露出第一区域R1及第二区域R2中的第三屏蔽层150的一部分。应注意开口160a是沿着第一方向D1延伸，各个开口160a可具有彼此不相等的宽度。
接着，使用图案化光阻层160作为一蚀刻遮罩，对第三屏蔽层150进行蚀刻。如图3A及图3B所示，在图案化光阻层160下方形成图案化第三屏蔽层152。图案化第三屏蔽层152具有多个开口152a，而开口152a对应于图案化光阻层160的开口160a。开口152a暴露出第一区域R1及第二区域R2中的第二屏蔽层140的一部分。接着移除图案化光阻层160。在一实施方式中，使用各向异性蚀刻工艺对第三屏蔽层150进行蚀刻，例如本领域已知的干蚀刻工艺。
接下来，对第二屏蔽层140的暴露部分进行部分蚀刻，以形成图案化第二屏蔽层142，如图4A及图4B所示。图案化第二屏蔽层142具有多个凹槽142a及多个突起部分142b。每一个凹槽142a位于两相邻的突起部分142b之间。凹槽142a及突起部分142b是沿着第一方向D1延伸。如图4B所示，凹槽142a被暴露出来，而突起部分142b被图案化第三屏蔽层152所覆盖。应理解的是，凹槽142a对应于图案化第三屏蔽层152的开口152a。接着移除图案化第三屏蔽层152，因而图案化第二屏蔽层142的凹槽142a及突起部分142b皆暴露出来，如图5A及图5B所示。图案化第二屏蔽层142具有位于凹槽142a下的底部，而底部具有厚度T1。突起部分142b具有厚度T2，且厚度T2大于厚度T1。本领域技术人员可适当地调整厚度T1及厚度T2。
参照图6A及图6B，在图案化第二屏蔽层142上形成第四屏蔽层170。在凹槽142a中充填第四屏蔽层170，并覆盖突起部分142b。第四屏蔽层170及第三屏蔽层150的材料可以是相同的。在一实施方式中，可使用旋转涂布来形成第四屏蔽层170。
参照图7A及图7B，在第四屏蔽层170上形成图案化光阻层180。图案化光阻层180具有多个隙缝180a及多个条纹图案180b。每一个隙缝180a位于两相邻的条纹图案180b之间。隙缝180a及条纹图案180b沿着第一方向D1延伸。条纹图案180b对齐于第二屏蔽层142的凹槽142a。
接下来，使用图案化光阻层180作为遮罩，对第四屏蔽层170进行选择性蚀刻。如图8A及图8B所示，在选择性蚀刻后，形成了图案化第四屏蔽层172。图案化第二屏蔽层142的突起部分142b被暴露。接下来，如图9A及图9B所示，使用突起部分142b及图案化光阻层180作为遮罩，对图案化第二屏蔽层142及第一屏蔽层130进行选择性蚀刻，以分别形成双重图案化第二屏蔽层144及图案化第一屏蔽层132。图案化第一屏蔽层132被双重图案化第二屏蔽层144所覆盖，而标的层120的一部分被暴露出。在蚀刻工艺后，可移除图8A及图8B中所示的图案化光阻层180及图案化第四屏蔽层172。
应注意的是双重图案化第二屏蔽层144具有多个开口144a。同时，图案化第一屏蔽层132具有对应于开口144a的多个开口132a，如图9B所示。开口132a暴露标的层的一部分120。
接下来，如图10A及图10B所示，使用双重图案化第二屏蔽层144及图案化第一屏蔽层132作为遮罩，对标的层120的暴露部分进行蚀刻。因此，在基板110的第一区域R1及第二区域R2上方形成第一图案化标的层122。接着移除双重图案化第二屏蔽层144及图案化第一屏蔽层132，以暴露出第一图案化标的层122。第一图案化标的层122具有对应于图9B所示的开口132a的多个第一开口122a。应注意的是第一开口122a沿着第一方向D1延伸。
第一图案化标的层122具有位于第一区域R1及第二区域R2上并沿着第一方向D1延伸的多个第一条纹122b。每一个第一开口122a设置在两相邻的第一条纹122b之间，并暴露基板110的一部分。应注意，每一个第一开口122a具有的宽度W1小于每一个第一条纹122b的宽度W2。
参照图11A及图11B，依序形成下硬遮罩层230、中硬遮罩层240及第一硬遮罩层250并覆盖第一图案化标的层122。下硬遮罩层230充填于第一图案化标的层122的开口122a中。本领域技术人员可以适当地调整下硬遮罩层230、中硬遮罩层240及第一硬遮罩层250的厚度。
在本发明的一些实施方式中，下硬遮罩层230及中硬遮罩层240由不同材料制成，意即下硬遮罩层230及中硬遮罩层240可具有不同的蚀刻选择性。在本发明的一些实施方式中，下硬遮罩层230包括无定形碳、氧化硅、氮化硅、氮氧化硅、硅或多晶硅氧化物。在本发明的一些实施方式中，中硬遮罩层240包括氧化硅、氮化硅、氮氧化硅或硅。
在本发明的一些实施方式中，中硬遮罩层240为单层。在本发明的其他实施方式中，中硬遮罩层240包括两层或多于两层。
在本发明的一实施方式中，第一硬遮罩层250包括聚酯(PET)、聚烯烃、树脂或其他合适的有机材料。在一实施方式中，是以旋转涂布工艺形成第一硬遮罩层250。
参照图12A及图12B，图案化光阻层260形成于第一硬遮罩层250上。图案化光阻层260具有多个隙缝260a及多个条纹图案260b。每一个隙缝260a位于两相邻的条纹图案260b之间。隙缝260a及条纹图案260b沿着不同于第一方向D1的第二方向D2延伸，并且隙缝260a暴露出第一硬遮罩层250的一部分。
接着，使用图案化光阻层260作为遮罩，对第一硬遮罩层250进行图案化。接下来，移除图案化光阻层260。如图13A及图13B所示，在中硬遮罩层240上形成图案化第一硬遮罩层252。图案化第一硬遮罩层252具有多个沟槽252a，沟槽252a对应于图12B所示的图案化光阻层260的开口260a。沟槽252a沿第二方向D2延伸并暴露出位于第一区域R1中的中硬遮罩层240的暴露部分。沟槽252a具有侧壁252a’及底部252a”。
参照图14A及图14B，将间隔件层270共形地沉积在图案化第一硬遮罩层252上。如图14B所示，间隔件层270具有垂直部分270a及水平部分270b。垂直部分270a位于沟槽252a的侧壁252a’上，而水平部分270b位于沟槽252a的底部252a”及顶表面上。在一实施方式中，间隔件层270可包括硅、氮化硅(SiN)、氮化碳化硅(SiCN)或氧化硅(SiO2)。应理解的是间隔件层270及图案化第一硬遮罩层252由不同材料制成。
如图15A及图15B所示，移除间隔件层270的水平部分270b，以暴露出沟槽252a的底部252a”，而垂直部分270a被保留下来。被保留的垂直部分270a构成了间隔件272a。间隔件272a位于沟槽252a的侧壁252a’上，并沿着第二方向D2延伸。在一实施方式中，每一个间隔件272a具有的宽度W3小于沟槽252a的宽度W4。应注意的是中硬遮罩层240的一部分是暴露的。
参照图16A及图16B，第二硬遮罩层280形成并覆盖图案化第一硬遮罩层252及间隔件272a。第二硬遮罩层280亦充填图15B所示的沟槽252a的剩余空间。第二硬遮罩层280与图案化第一硬遮罩层252的材料可以是相同的。
随后，移除第二硬遮罩层280的上部分，以暴露出间隔件272a的顶表面，如图17A及图17B所示。在一实施方式中，可以通过化学机械研磨(CMP)工艺，回蚀刻工艺(etch back)或其类似工艺来移除第二硬遮罩层280的上部分。
接着移除间隔件272a，从而在中硬遮罩层240上形成图案化上硬遮罩层254，如图18A及图18B所示。图案化上硬遮罩层254具有多个第二开口254a及多个第二条纹254b。每一个第二开口254a位于两相邻的第二条纹254b之间。第二开口254a及第二条纹254b沿第二方向D2延伸。第二方向D2不同于第一方向D1。第二开口254a暴露中硬遮罩层240的一部分。
在本发明的一些实施方式中，图案化上硬遮罩层254及中硬遮罩层240由不同材料制成，意即图案化上硬遮罩层254与中硬遮罩层240可具有不同的蚀刻选择性。
使用图案化上硬遮罩层254作为遮罩，对中硬遮罩层240的暴露部分进行蚀刻，如图19A及图19B所示。因此，形成图案化中硬遮罩层242于图案化上硬遮罩层254下方。图案化中硬遮罩层242具有多个第三开口242a，而第三开口242a对应于图案化上硬遮罩层254的第二开口254a。第三开口242a沿第二方向D2延伸，并暴露下硬遮罩层230的一部分。
使用图案化上硬遮罩层254作为遮罩，对下硬遮罩层230的暴露部分及其下方的第一图案化标的层122进行蚀刻。在一些实施方式中，下硬遮罩层230的暴露部分完全被移除，但标的层122是部分地被蚀刻。接着移除图案化上硬遮罩层254、图案化中硬遮罩层242及下硬遮罩层230的残留部分。
如图20A及图20B所示，第二图案化标的层124因而形成于基板110上。第二图案化标的层124具有位于基板110的第一区域R1上的多个圆角化图案124’。同时，第二图案化标的层124具有位于基板110的第二区域R2上的多个条纹图案124”。条纹图案124”实质上与图10A所示的位于第二区域R2中的第一条纹122b是相同的。应注意的是对下硬遮罩层230的暴露部分及其下方的第一图案化标的层120所进行的蚀刻包括截断图10A所示的位于基板110的第一区域R1上方的第一条纹122b。
本发明提供了一种制造具有精细图案的半导体结构的方法。具体地说，此方法包括形成具有不同图案的多个精细图案，例如圆角化图案和条纹图案。可通过本发明所提供的较不复杂的方法来形成这些不同的图案，因而本发明的方法具有成本效益。
虽然本发明已以实施方式公开如上，但其他实施方式亦有可能。因此，所请求的权利要求的精神与范围并不限定于此处实施方式所含的叙述。
本领域的技术人员可明了，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包含以下操作：
在具有第一区域及第二区域的基板上形成第一图案化标的层，其中所述第一图案化标的层在所述第一区域及第二区域上具有多个第一条纹及多个第一开口，所述多个第一条纹及所述多个第一开口沿着第一方向延伸，各所述第一开口设置于两相邻的所述多个第一条纹之间，并暴露所述基板的一部分；
依序形成下硬遮罩层及中硬遮罩层覆盖于所述第一图案化标的层；
在所述中硬遮罩层上形成图案化上硬遮罩层，其中所述图案化上硬遮罩层具有多个第二条纹及多个第二开口，各所述第二开口位于两相邻的所述多个第二条纹之间，所述多个第二条纹及所述多个开口位于所述第一区域上并沿着与所述第一方向不同的第二方向延伸，且所述多个第二开口暴露所述中硬遮罩层的一部分；
蚀刻所述中硬遮罩层的所述暴露部分以形成多个第三开口，所述多个第三开口沿着所述第二方向延伸并暴露所述下硬遮罩层的一部分；以及
蚀刻所述下硬遮罩层的所述暴露部分以及其下方的所述第一图案化标的层以形成第二图案化标的层，其中所述第二图案化标的层具有位于所述基板的所述第一区域上的多个圆角化图案。
2.如权利要求1所述的制造方法，其特征在于，各所述第一开口具有的宽度小于各所述多个第一条纹的宽度。
3.如权利要求1所述的制造方法，其特征在于，在所述中硬遮罩层上形成所述图案化上硬遮罩层包含：
沉积第一硬遮罩层，所述第一硬遮罩层覆盖于所述中硬遮罩层上方；
图案化所述第一硬遮罩层，以形成沿着所述第二方向延伸的至少一个沟槽；
在所述沟槽的侧壁上形成多个间隔件，且所述多个间隔件沿着所述第二方向延伸；
形成第二硬遮罩层，所述第二硬遮罩层覆盖所述图案化第一硬遮罩层及所述多个间隔件，并充填所述沟槽的剩余空间；
移除所述第二硬遮罩层的一部分以暴露所述多个间隔件；以及
移除所述多个间隔件，从而形成具有所述多个第二条纹及所述多个第二开口的所述图案化上硬遮罩层。
4.如权利要求3所述的制造方法，其特征在于，在所述沟槽的所述多个侧壁上形成所述多个间隔件包含：
沉积间隔件层，所述间隔件层具有位于所述沟槽的所述多个侧壁上的垂直部分以及位于所述沟槽的底部上的水平部分；以及
移除所述水平部分，以暴露所述沟槽的所述底部，其中所述多个垂直部分被保留并形成所述多个间隔件。
5.如权利要求4所述的制造方法，其特征在于，各所述间隔件具有的宽度小于所述沟槽的宽度。
6.如权利要求1所述的制造方法，其特征在于，蚀刻所述下硬遮罩层的所述暴露部分以及其下方的所述第一图案化标的层包含截断所述基板的所述第一区域上方的所述多个第一条纹。
7.如权利要求1所述的制造方法，其特征在于，所述中硬遮罩层为单层。
8.如权利要求1所述的制造方法，其特征在于，所述中硬遮罩层包含两个层。
9.如权利要求1所述的制造方法，其特征在于，所述下硬遮罩层及所述中硬遮罩层由不同材料制成。
10.如权利要求1所述的制造方法，其特征在于，所述中硬遮罩层及所述图案化上硬遮罩层由不同材料制成。
11.如权利要求9所述的制造方法，其特征在于，所述下硬遮罩层包含无定形碳、氧化硅、氮化硅、氮氧化硅、硅或多晶硅氧化物。
12.如权利要求9所述的制造方法，其特征在于，所述中硬遮罩层包含氧化硅、氮化硅、氮氧化硅或硅。
13.如权利要求9所述的制造方法，其特征在于，所述图案化上硬遮罩层包含无定形碳、氧化硅、氮化硅、氮氧化硅、硅或多晶硅氧化物。
14.如权利要求1所述的制造方法，其特征在于，形成所述第一图案化标的层包含：
在所述基板上依序形成标的层、第一屏蔽层、第二屏蔽层以及第三屏蔽层；
图案化所述第三屏蔽层以形成一图案化第三屏蔽层，其中所述图案化第三屏蔽层具有多个开口，所述多个开口暴露出所述第二屏蔽层的一部分；
部分蚀刻所述第二屏蔽层的所述部分，以形成图案化第二屏蔽层，所述图案化第二屏蔽层具有多个突起部分及多个凹槽，各所述凹槽位于两相邻的所述多个突起部分之间，其中所述多个突起部分及所述多个凹槽沿着所述第一方向延伸；
移除所述图案化第三屏蔽层；
在所述图案化第二屏蔽层上形成第四屏蔽层；
在所述第四屏蔽层上形成图案化光阻层，其中所述图案化光阻层具有多个条纹图案及多个隙缝，各所述隙缝位于两相邻的所述多个条纹图案之间，所述多个条纹图案及所述多个隙缝沿着所述第一方向延伸，而所述多个条纹图案对齐于所述图案化第二屏蔽层的所述多个凹槽；
使用所述图案化光阻层作为遮罩，选择性地蚀刻所述第四屏蔽层，以暴露所述图案化第二屏蔽层的所述多个突起部分；
使用所述多个突起部分及所述图案化光阻层作为遮罩，选择性地蚀刻所述图案化第二屏蔽层及所述第一屏蔽层，以暴露所述标的层的一部分；以及
蚀刻所述标的层的所述暴露部分，以形成所述第一图案化标的层。
CN201811326518.9A 2018-05-13 2018-11-08 半导体装置的制造方法 Active CN110473776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/978,190 US10395976B1 (en) 2018-05-13 2018-05-13 Method of manufacturing semiconductor device
US15/978,190 2018-05-13

Publications (2)

Publication Number Publication Date
CN110473776A true CN110473776A (zh) 2019-11-19
CN110473776B CN110473776B (zh) 2021-09-21

Family

ID=67700647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811326518.9A Active CN110473776B (zh) 2018-05-13 2018-11-08 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10395976B1 (zh)
CN (1) CN110473776B (zh)
TW (1) TWI694519B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
US11373992B2 (en) * 2020-08-24 2022-06-28 Nanya Technology Corporation Semiconductor structure with strengthened patterns and method for fabricating the same
KR20220047469A (ko) * 2020-10-08 2022-04-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN113097142B (zh) * 2021-03-30 2022-05-10 长鑫存储技术有限公司 一种图案化方法及半导体结构
US11990345B2 (en) 2021-03-30 2024-05-21 Changxin Memory Technologies, Inc. Patterning method and semiconductor structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070077524A1 (en) * 2005-09-30 2007-04-05 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device
US20100086878A1 (en) * 2008-10-07 2010-04-08 Shin-Etsu Chemical Co., Ltd. Patterning process
CN102077346A (zh) * 2008-06-30 2011-05-25 桑迪士克3D公司 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法
US20160260632A1 (en) * 2015-03-02 2016-09-08 Dae-Yong Kang Methods of forming semiconductor devices including contact holes
CN105988292A (zh) * 2014-11-18 2016-10-05 华亚科技股份有限公司 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
JP2008277318A (ja) * 2007-04-25 2008-11-13 Elpida Memory Inc パターン形成方法
US9142421B2 (en) * 2011-12-29 2015-09-22 Intel Corporation Double patterning lithography techniques
US10861745B2 (en) * 2017-11-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10181401B1 (en) * 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070077524A1 (en) * 2005-09-30 2007-04-05 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device
CN102077346A (zh) * 2008-06-30 2011-05-25 桑迪士克3D公司 通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法
US20100086878A1 (en) * 2008-10-07 2010-04-08 Shin-Etsu Chemical Co., Ltd. Patterning process
CN105988292A (zh) * 2014-11-18 2016-10-05 华亚科技股份有限公司 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法
US20160260632A1 (en) * 2015-03-02 2016-09-08 Dae-Yong Kang Methods of forming semiconductor devices including contact holes

Also Published As

Publication number Publication date
TWI694519B (zh) 2020-05-21
CN110473776B (zh) 2021-09-21
TW201947661A (zh) 2019-12-16
US10395976B1 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
CN110473776A (zh) 半导体装置的制造方法
US8617996B1 (en) Fin removal method
CN108807277A (zh) 栅极环绕半导体器件及其制作方法
US10242881B2 (en) Self-aligned single dummy fin cut with tight pitch
US8697536B1 (en) Locally isolated protected bulk finfet semiconductor device
US10181401B1 (en) Method for manufacturing a semiconductor device
JP5959833B2 (ja) 側壁イメージ転写からパターンを作る改善された方法
US20190139830A1 (en) Self-aligned gate isolation
CN109427674A (zh) 鳍式场效晶体管装置结构的形成方法
US20160027684A1 (en) Semiconductor structure and manufacturing method thereof
CN112309869A (zh) 具有环状半导体鳍片的半导体元件结构的制备方法
US10056291B2 (en) Post spacer self-aligned cuts
CN104051274A (zh) 一种用于加工载体的方法
KR102269458B1 (ko) 동일한 핀에 기초하여 형성된 하이브리드 소스 드레인 영역들 및 그 형성 방법
CN111261593B (zh) 半导体器件及其形成方法
US9691854B1 (en) Semiconductor device including multiple fin heights
CN109950311A (zh) 半导体结构及其形成方法
CN111799157A (zh) 一种用于形成栅极掩模层的方法
US20080113515A1 (en) Methods of Forming Semiconductor Devices
EP3301703A1 (en) Semiconductor device and manufacturing method thereof
CN110797346A (zh) 三维存储器及其制作方法
CN105789208B (zh) 存储元件及其制造方法
US20230170300A1 (en) Interconnection Structure for a Semiconductor Device
US10978338B1 (en) Semiconductor device and manufacture method thereof
US20230162988A1 (en) Semiconductor Fin Structure Cut Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant