CN102054690A - 一种用于制造大功率器件的半导体衬底的制造方法 - Google Patents

一种用于制造大功率器件的半导体衬底的制造方法 Download PDF

Info

Publication number
CN102054690A
CN102054690A CN2010105526354A CN201010552635A CN102054690A CN 102054690 A CN102054690 A CN 102054690A CN 2010105526354 A CN2010105526354 A CN 2010105526354A CN 201010552635 A CN201010552635 A CN 201010552635A CN 102054690 A CN102054690 A CN 102054690A
Authority
CN
China
Prior art keywords
type
silicon chip
manufacture method
doping type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105526354A
Other languages
English (en)
Other versions
CN102054690B (zh
Inventor
王鹏飞
林曦
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010552635A priority Critical patent/CN102054690B/zh
Publication of CN102054690A publication Critical patent/CN102054690A/zh
Priority to PCT/CN2011/001926 priority patent/WO2012068777A1/zh
Priority to US13/498,144 priority patent/US8557678B2/en
Application granted granted Critical
Publication of CN102054690B publication Critical patent/CN102054690B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明属于高压大功率器件技术领域，具体为一种用于制造大功率器件的半导体衬底的制造方法。该方法先对区熔硅片的正面进行离子注入，然后采用耐高温金属作为中间媒介将倒扣后的区熔硅片和高掺杂直拉硅片进行键合形成半导体衬底。键合后，区熔硅片用于制备IGBT器件，高掺杂直拉硅片作为低阻的背部接触，可以减少区熔硅片的用量，降低生产成本。同时，键合后不再需要进行背部的金属化工序，简化了加工制程，提高了生产良率。

Description

一种用于制造大功率器件的半导体衬底的制造方法
技术领域
本发明属于高压大功率器件技术领域，具体涉及一种半导体衬底的制造方法，特别涉及一种用于制造大功率器件的半导体衬底的制造方法。
背景技术
功率半导体器件是不断发展的功率-电子系统的内在驱动力，尤其是在节约能源、动态控制、噪声减少等方面，有着不可替代的功效。功率半导体主要应用于对能源与负载之间能量传递的控制，拥有精度高、速度快和功耗低的特点。最近20年来，功率器件及其封装技术迅猛发展，尤其是功率MOS晶体管，以其输入阻抗高、关断时间短等优越的特性，在许多应用领域中取代了传统的双极型晶体管。如今的功率MOS晶体管主要有沟槽型MOS晶体管（UMOSFET）和绝缘栅双极型晶体管（IGBT）等类型。
IGBT是由BJT(双极型三极管)和MOS晶体管组成的复合全控型电压驱动式功率半导体器件。一种N沟道增强型IGBT器件的结构如图1所示，n型源区104a、104b分别形成在p型基区（亚沟道区）103a、103b之中，栅叠层区110包括栅介质层105和栅电极106，栅介质层105比如为二氧化硅，栅电极106比如为掺杂的多晶硅。器件工作时的沟道区域在紧靠栅叠层区110边界的衬底表面形成。n型漂移区102形成在n型漏区101之上，在漏区101另一侧的p+区100称为漏注入区，它是IGBT 特有的功能区，与漏区和亚沟道区一起形成PNP 双极晶体管，起发射极的作用，向漏区注入空穴，进行导电调制，以降低器件的通态电压。IGBT 的开关作用是通过加正向栅极电压形成沟道，给PNP晶体管提供基极电流，使IGBT 导通，反之，加反向栅极电压消除沟道，切断基极电流，使IGBT 关断。IGBT兼有MOSFET的高输入阻抗和GTR(Giant Transistor，电力晶体管) 的低导通压降两方面的优点,非常适合应用于直流电压为600V及以上的变流系统,如交流电机、变频器、开关电源、照明电路、牵引传动装置等。
目前，主流的IGBT器件需要以区熔硅材料作为衬底，而区熔硅衬底材料的价格昂贵。而且，在现有技术制造IGBT器件时，需要进行背面离子注入与低温退火工艺，容易对正面金属造成损伤，同时还需要对背面进行复杂的减薄工艺，容易损坏硅片。
发明内容
有鉴于此，本发明的目的在于提出一种新型的用于制造IGBT器件的半导体衬底制造方法，以避免在制造IGBT器件时进行的背面离子注入与低温退火工艺、以及背面的减薄工艺，简化IGBT器件的加工制程，提高生产良率。
本发明提出的用于制造大功率器件的半导体衬底制造方法，是采用区熔硅片与高掺杂直拉硅片进行键合形成半导体衬底的加工方法，具体步骤包括：
第一步：加工出所需要的区熔硅片，其工艺过程为：
提供一个具有第一种掺杂类型的区熔硅衬底；
进行氢离子（H+）注入并退火，形成H层；
进行离子注入，形成具有第一种掺杂类型的缓冲层；
进行离子注入，形成具有第二种掺杂类型的高浓度掺杂区；
形成第一层绝缘薄膜，
形成第一层光刻胶；
掩膜、曝光、刻蚀形成开口；
剥除第一层光刻胶；
形成一层扩散阻挡层。
进一步地，所述的第一层绝缘薄膜为氧化硅或者为氮化硅。所述的扩散阻挡层为TaN、TiN、Ta/TaN复合层或者为Ti/TiN复合层，其厚度范围为10-50纳米。所述的第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂；或者所述的第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。
第二步：加工出所需要的高掺杂直拉硅片，其工艺过程为：
提供一个具有第一种掺杂类型的高掺杂直拉硅衬底；
形成一层扩散阻挡层；
形成一层金属；
形成第一层光刻胶；
掩膜、曝光、刻蚀形成金属岛；
剥除第一层光刻胶。
进一步地，所述的第一种掺杂类型为p型掺杂或者为n型掺杂。所述的扩散阻挡层为TaN、TiN、Ta/TaN复合层或者为Ti/TiN复合层，其厚度范围为10-50纳米。所述的金属为W、Ti、Ta、TiN或TaN等耐高温金属材料。
第三步：将第一步中形成的区熔硅片倒扣后与第二步中形成的高掺杂直拉硅片进行键合，然后剥除区熔硅片中的H层以及H层以上的区熔硅片部分。
需要注意的是，高掺杂直拉硅片中的金属岛结构需与区熔硅片中形成的凹槽结构相匹配，以保证两种硅片键合后无缝隙。
本发明所提出的采用区熔硅片与高掺杂直拉硅片进行键合形成半导体衬底的优点是：
1、将区熔硅片和高掺杂直拉硅片进行键合，键合后的区熔硅片用于制备IGBT器件，高掺杂直拉硅片作为低阻的背部接触，这样所需要的区熔硅的量减少，一片区熔硅可以形成多片键合的复合硅片，降低了生产成本。
2、由于键合前的区熔硅片的正面在键合后成为IGBT器件的背部电极，因此在键合前对区熔硅片的正面进行离子注入，键合后不再需要进行背部的离子注入与低温退火工艺，简化了加工制程。
3、采用耐高温金属作为硅片键合时两片硅片中间的媒介，可以省去背部金属化的工艺，提高生产良率。
附图说明
图1为现有技术的一种N沟道增强型IGBT器件的剖面图。
图2a至图2d为本发明提供的一种制备区熔硅片的实施例工艺流程图。
图3a至图3c为本发明提供的一种制备高掺杂直拉硅片的实施例工艺流程图。
图4a至图4b为本发明提出的采用区熔硅片与高掺杂直拉硅片进行键合的工艺流程图。
图5a至图5b为采用本发明提供的半导体衬底制备IGBT器件的工艺流程图。
具体实施方式
下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语硅片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
区熔硅片的制备：
首先，提供一个轻掺杂n型的区熔硅衬底201，如图2a所示。接下来，通过氢离子（H+）注入在区熔硅衬底201内形成H层202，H层202将区熔硅衬底201分割为201a和201b上下两个部分，如图2b所示。
接下来，通过n型离子注入形成n型缓冲层203，接着通过p型离子注入形成p型掺杂区204，如图2c所示。
接下来，在区熔硅衬底201上淀积一层绝缘介质205，绝缘介质比如为氮化硅，然后刻蚀氮化硅层205形成开口，接着再淀积一层扩散阻挡层206，扩散阻挡层206可以为TaN、TaN、Ti/TaN复合层或者为Ti/TiN复合层。由于刻蚀氮化硅层205形成开口的缘故，淀积扩散阻挡层206后会在区熔硅衬底201上形成一个凹槽207，如图2d所示。这样用于制造本发明提出的半导体衬底所需要的区熔硅片结构200便形成了。
低阻硅片的制备：
首先，提供一个高掺杂p型的直拉硅衬底301，如图3a所示。接下来，在硅衬底301上淀积形成扩散阻挡层302，如图3b所示，扩散阻挡层302可以为TaN、TaN、Ti/TaN复合层或者为Ti/TiN复合层。
接下来，在扩散阻挡层302上淀积一层耐高温金属，比如为W、Ti、Ta、TaN或者为TaN，然后刻蚀所形成的金属层形成金属岛303，如图3c所示。这样用于制造本发明提出的半导体衬底所需要的低阻硅片结构300便形成了。
需要注意的是，低阻硅片300中形成的金属岛303需与区熔硅片200中形成的凹槽结构207相匹配。
用于制造大功率器件的半导体衬底的制备：
将所形成的区熔硅片200倒扣后与低阻硅片300键合，形成如图4a所示的结构，其中，低阻硅片300中的金属岛303恰好置于区熔硅片200中的凹槽207之中。
接下来，剥除区熔硅衬底201中的衬底201b部分和H层202，然后采用CMP工艺将其平坦化，如图4b所示。这样本发明提出的半导体衬底结构400就形成了。
本发明所提出的半导体衬底非常适用于IGBT等大功率器件的制造，以下所叙述的是采用本发明所提出的半导体衬底制备IGBT器件的工艺流程。
首先，在如图4b所示的半导体衬底400上氧化形成二氧化硅层401，然后依次淀积形成金属层402和一层光刻胶，接着掩膜、曝光、刻蚀形成IGBT器件的栅极结构，剥除光刻胶后如图5a所示，其中，金属层402比如为掺杂的多经硅。
接下来，通过离子注入工艺，形成IGBT器件的p型基区403a、403b，然后继续通过离子注入工艺在p型基区403a、403b中形成IGBT器件的源区404a、404b，如图5b所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (8)

1.一种用于制造大功率器件的半导体衬底制造方法，其特征在于是采用区熔硅片与高掺杂直拉硅片进行键合形成半导体衬底，具体步骤为：
第一步：加工出所需要的区熔硅片，其过程为：
提供一个具有第一种掺杂类型的区熔硅衬底；
进行氢离子（H+）注入并退火，形成H层；
进行离子注入，形成具有第一种掺杂类型的缓冲层；
进行离子注入，形成具有第二种掺杂类型的高浓度掺杂区；
形成第一层绝缘薄膜，
形成第一层光刻胶；
掩膜、曝光、刻蚀形成开口；
剥除第一层光刻胶；
形成一层扩散阻挡层；
第二步：加工出所需要的高掺杂直拉硅片，其过程为：
提供一个具有第一种掺杂类型的高掺杂直拉硅衬底；
形成一层扩散阻挡层；
形成一层金属；
形成第一层光刻胶；
掩膜、曝光、刻蚀形成金属岛；
剥除第一层光刻胶；
第三步：将第一步中形成的区熔硅片倒扣后与第二步中形成的高掺杂直拉硅片进行键合，然后剥除区熔硅片中的H层以及H层以上的区熔硅片部分。
2.根据权利要求1所述的制造方法，其特征在于，第一步中所述的第一层绝缘薄膜为氧化硅或者为氮化硅。
3.根据权利要求1或2所述的制造方法，其特征在于，第一步中所述的扩散阻挡层为TaN、TiN、Ta/TaN复合层或者为Ti/TiN复合层，其厚度范围为10-50纳米。
4.根据权利要求1或2所述的制造方法，其特征在于，第一步中所述的第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。
5.根据权利要求1所述的制造方法，其特征在于，第二步中所述的第一种掺杂类型为p型掺杂或者为n型掺杂。
6.根据权利要求1所述的制造方法，其特征在于，第二步中所述的扩散阻挡层为TaN、TiN、Ta/TaN复合层或者为Ti/TiN复合层，其厚度范围为10-50纳米。
7.根据权利要求1所述的制造方法，其特征在于，第二步中所述的金属为W、Ti、Ta、TiN或TaN。
8.根据权利要求1所述的制造方法，其特征在于，所述低阻硅片中的金属岛结构与所述区熔硅片中形成的凹槽结构相匹配，键合后无缝隙。
CN201010552635A 2010-11-22 2010-11-22 一种用于制造大功率器件的半导体衬底的制造方法 Expired - Fee Related CN102054690B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010552635A CN102054690B (zh) 2010-11-22 2010-11-22 一种用于制造大功率器件的半导体衬底的制造方法
PCT/CN2011/001926 WO2012068777A1 (zh) 2010-11-22 2011-11-18 一种用于制造大功率器件的半导体衬底的制造方法
US13/498,144 US8557678B2 (en) 2010-11-22 2011-11-18 Method for manufacturing semiconductor substrate of large-power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010552635A CN102054690B (zh) 2010-11-22 2010-11-22 一种用于制造大功率器件的半导体衬底的制造方法

Publications (2)

Publication Number Publication Date
CN102054690A true CN102054690A (zh) 2011-05-11
CN102054690B CN102054690B (zh) 2012-10-17

Family

ID=43958885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010552635A Expired - Fee Related CN102054690B (zh) 2010-11-22 2010-11-22 一种用于制造大功率器件的半导体衬底的制造方法

Country Status (3)

Country Link
US (1) US8557678B2 (zh)
CN (1) CN102054690B (zh)
WO (1) WO2012068777A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012068777A1 (zh) * 2010-11-22 2012-05-31 复旦大学 一种用于制造大功率器件的半导体衬底的制造方法
CN103137474A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 以贴片方式制造场终止型igbt器件的方法
CN104112663A (zh) * 2013-04-18 2014-10-22 比亚迪股份有限公司 一种半导体结构及其形成方法
CN106033771A (zh) * 2015-03-19 2016-10-19 江苏物联网研究发展中心 Igbt器件及其制作方法
CN112259599A (zh) * 2020-10-21 2021-01-22 清华大学 一种硅片键合式igbt器件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928321B (zh) * 2014-04-21 2016-10-12 西安电子科技大学 碳化硅绝缘栅双极型晶体管的制备方法
TWI708395B (zh) * 2019-05-15 2020-10-21 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之半導體裝置、及背晶薄膜結構的製造方法
US11573957B2 (en) 2019-12-09 2023-02-07 Salesforce.Com, Inc. Natural language processing engine for translating questions into executable database queries

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286163A (ja) * 1991-03-14 1992-10-12 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH06151864A (ja) * 1992-10-29 1994-05-31 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
EP0702401A2 (en) * 1994-08-31 1996-03-20 Shin-Etsu Handotai Company Limited Method for producing a semiconductor substrate suitable for IGBTs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285885A (ja) * 2004-03-29 2005-10-13 Toshiba Corp 半導体装置
CN100487927C (zh) * 2004-10-26 2009-05-13 金芃 导电和绝缘复合氮化镓基生长衬底及其生产技术和工艺
US20130000715A1 (en) * 2011-03-28 2013-01-03 Solexel, Inc. Active backplane for thin silicon solar cells
CN102986011B (zh) * 2010-08-12 2016-05-11 富士电机株式会社 半导体器件的制造方法
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
CN102054690B (zh) * 2010-11-22 2012-10-17 复旦大学 一种用于制造大功率器件的半导体衬底的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286163A (ja) * 1991-03-14 1992-10-12 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH06151864A (ja) * 1992-10-29 1994-05-31 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
EP0702401A2 (en) * 1994-08-31 1996-03-20 Shin-Etsu Handotai Company Limited Method for producing a semiconductor substrate suitable for IGBTs

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012068777A1 (zh) * 2010-11-22 2012-05-31 复旦大学 一种用于制造大功率器件的半导体衬底的制造方法
CN103137474A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 以贴片方式制造场终止型igbt器件的方法
CN104112663A (zh) * 2013-04-18 2014-10-22 比亚迪股份有限公司 一种半导体结构及其形成方法
CN106033771A (zh) * 2015-03-19 2016-10-19 江苏物联网研究发展中心 Igbt器件及其制作方法
CN112259599A (zh) * 2020-10-21 2021-01-22 清华大学 一种硅片键合式igbt器件及其制作方法
CN112259599B (zh) * 2020-10-21 2021-10-12 清华大学 一种硅片键合式igbt器件及其制作方法

Also Published As

Publication number Publication date
US20130065365A1 (en) 2013-03-14
WO2012068777A1 (zh) 2012-05-31
US8557678B2 (en) 2013-10-15
CN102054690B (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN102054690B (zh) 一种用于制造大功率器件的半导体衬底的制造方法
CN105448998B (zh) 集成电路芯片和垂直功率器件
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
TWI388011B (zh) 半導體裝置及其形成方法
CN102842610A (zh) Igbt芯片及其制作方法
JP2008186921A (ja) 半導体装置
KR100248644B1 (ko) 반도체 장치 및 그 제조 방법
CN104701162A (zh) 半导体器件、pin二极管和igbt的制作方法
CN106098762A (zh) 一种rc‑igbt器件及其制备方法
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN101752415A (zh) 一种绝缘栅双极晶体管及其制造方法
CN102916042A (zh) 逆导igbt器件结构及制造方法
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
KR20070012882A (ko) 고전압 ｍｏｓｆｅｔ의 리서프 확산을 위한 공정개선
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
CN102856192B (zh) Igbt器件及其制作方法
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
CN102187465B (zh) 功率器件
US20100163991A1 (en) Laterally double-diffused metal oxide semiconductor, and method for fabricating the same
TW201618299A (zh) 功率半導體元件及其製造方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN103811545B (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN101901837A (zh) 一种栅控pn场效应晶体管及其控制方法
CN100431167C (zh) 双极结型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121017

Termination date: 20161122