CN102044539A - 半导体芯片、封环结构及其制造方法 - Google Patents

半导体芯片、封环结构及其制造方法 Download PDF

Info

Publication number
CN102044539A
CN102044539A CN200910204383.3A CN200910204383A CN102044539A CN 102044539 A CN102044539 A CN 102044539A CN 200910204383 A CN200910204383 A CN 200910204383A CN 102044539 A CN102044539 A CN 102044539A
Authority
CN
China
Prior art keywords
layer
seal ring
lower metal
dielectric layer
ring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910204383.3A
Other languages
English (en)
Inventor
陈国强
陈宴毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fortune Semiconductor Corp
Original Assignee
Fortune Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW098133967A priority Critical patent/TW201113974A/zh
Application filed by Fortune Semiconductor Corp filed Critical Fortune Semiconductor Corp
Priority to CN200910204383.3A priority patent/CN102044539A/zh
Priority to US12/749,497 priority patent/US20110233632A1/en
Publication of CN102044539A publication Critical patent/CN102044539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封环结构包括一基板、一源/汲极层、一第一介电层、一第一下层金属层、一闸极层及一第二下层金属层，其中，源/汲极层位于基板之中，第一介电层位于基板之上；第一下层金属层位于第一介电层之上，并且通过第一介电层中的第一接触层电连接于源/汲极层；闸极层设置在第一介电层之中；第二下层金属层位于第一介电层之上，并且通过第一介电层中的一第二接触层电连接于闸极层；本发明亦揭示一种具有前述封环的半导体芯片以及前述封环结构的制造方法。设置有本发明实施例的半导体芯片将可以直接连接电压源，而不需再外接一稳压电容即能达到稳压效果。

Description

半导体芯片、封环结构及其制造方法
技术领域
本发明涉及一种半导体芯片、封环结构及其制造方法，尤指一种设置在半导体芯片中，且具有电容效应的封环结构及其制造方法。
背景技术
参考图1，为传统半导体芯片的俯视图。传统的半导体芯片1包含有一集成电路区10与布局在半导体芯片1外围的一封环12(seal-ring)。其中，集成电路区10可包含各种电子装置，例如形成于一基底的被动元件与主动元件。而布局在半导体芯片1外围的封环12具有防止静电对集成电路区10的影响，并且可以避免机械切刀伤害到集成电路区10，以及防止水气、或其他污染性、腐蚀性的因子进入集成电路区10等功能。
参照图2，图2为传统半导体芯片的电路架构示意图。一般来说，传统的半导体芯片1在应用时，其电压输入端Vdd必须连接到外部一电压源Vcc，并且需要额外连接一稳压电容C1来稳定输入的电压。因此，传统的半导体芯片1在应用上需要额外连接稳压电容C1，此点将造成额外的成本，同时也增加了半导体芯片1外部线路上的复杂度。
发明内容
有鉴于此，本发明提供一种半导体芯片、封环结构及其制造方法。借助于半导体芯片中封环结构的改良，使其形成一电容在半导体芯片中，进而取代外接的稳压电容。
本发明实施例的封环结构，其结构至少包括一基板、一源/汲极层、一第一介电层、一第一下层金属层、一闸极层及一第二下层金属层。其中，源/汲极层位于基板之中，第一介电层位于基板之上。第一下层金属层位于第一介电层之上，并且通过第一介电层中的第一接触层电连接于源/汲极层。闸极层设置在第一介电层之中。第二下层金属层位于第一介电层之上，并且通过第一介电层中的一第二接触层电连接于闸极层。
本发明实施例的封环结构制造方法，其步骤包括：首先，提供一基板；接着，形成一源/汲极层于基板中；接下来，形成一第一介电层于基板之上；然后，形成一闸极层于第一介电层之中；最后，分别形成一第一下层金属层与一第二下层金属层于第一介电层之上，并且，第一下层金属层与第二下层金属层分别经由第一接触层与第二接触层电连接于源/汲极层与闸极层。
本发明实施例的半导体芯片，包括：一集成电路区；及一封环，设置在该集成电路区的外侧，该封环围绕该集成电路区，其中，该封环包括：一基板；一源/汲极层，位于该基板之中；一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层；一第一下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触层电连接于该源/汲极层；一闸极层，设置在该第一介电层之中；及一第二下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第二接触层电连接于该闸极层。
综上所述，本发明实施例的封环结构中，第一下层金属层与第二下层金属层之间连同该第一接触层与该第二接触层之间将会形成一电容，同时，闸极层与源/汲极层分别成为稳压电容两端的电极。如此，设置有本发明实施例的半导体芯片将可以直接连接电压源，而不需再外接一稳压电容即能达到稳压效果。
为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为传统半导体芯片的俯视图；
图2为传统半导体芯片的电路架构示意图；
图3为设置有本发明实施例的半导体芯片的俯视图；
图4为设置有本发明实施例的半导体芯片的电路架构示意图；
图5为本发明实施例的封环的局部放大示意图；
图6为图5的剖面图；及
图7为本发明的实施例的封环制造方法示意图。
【附图标记说明】
现有：
传统的半导体芯片1
集成电路区10
封环12
电压输入端Vdd
电压源Vcc
稳压电容C1
本发明：
半导体芯片2
集成电路区20
封环22
基板220
源/汲极层221、222
闸极层223
第一接触层224、225
第二接触层226
第三接触层227
第一介电层228
第二介电层229
保护层230
稳压电容Cs
电压输入端Vdd
电压源Vcc
接地端Gnd
系统低电压Vss
第一下层金属层M1
第二下层金属层M1’
上层金属层M2
具体实施方式
参考图3，图3为设置有本发明实施例的半导体芯片的俯视图。本实施例的封环22被布局在半导体芯片2的外围并且具有一般传统封环的功能，例如防止静电对半导体芯片2上一集成电路区20的影响，并且可以避免机械切刀伤害到集成电路区20，以及防止水气、或其他污染性、腐蚀性的因子进入集成电路区20。本实施例的封环22不但提供了传统封环所具有的功能，更借着结构上的改良进而形成一稳压电容Cs。
配合图3，请参考图4。图4为设置有本发明实施例的半导体芯片的电路架构示意图。如图4所示，半导体芯片2在应用时，半导体芯片2的一接地端Gnd可连接一系统低电压Vss，半导体芯片2的一电压输入端Vdd可以直接连接一电压源Vcc，而不需要额外连接如图2所示的稳压电容C1也能够达到稳定输入电压的效果，电压源Vcc为一系统高电压。
请参考图5。图5为本发明实施例的封环的局部放大示意图。本实施例的封环22设置有一第一下层金属层M1、一第二下层金属层M1’及一上层金属层M2，其中，第一下层金属层M1与第二下层金属层M1’被设置在同一平面，而上层金属层M2被设置在第一下层金属层M1与第二下层金属层M1’之上。另外，第一下层金属层M1与第二下层金属层M1’之间形成稳压电容Cs。
再次参考图5。本实施例的封环22在应用上，第一下层金属层M1与上层金属层M2电性连接于系统低电压Vss，同时，第二下层金属层M1’则是电性连接于系统高电压Vdd。
为了说明封环22的结构，请参照图6，图6为图5的剖面图。如图6所示，本实施例的封环22包括了一基板220、源/汲极层(221、222)、一第一介电层228、一第一下层金属层M1、一闸极层223及一第二下层金属层M1’。其中，基板220为一P型基板。同时，源/汲极层221、222分别位于基板220之中，且为一掺杂层，包含N+掺杂或P+掺杂。另外，第一介电层228位于基板220之上，其材料可以包含但不限于氧化硅、氮化硅、氮氧化硅、旋涂玻璃(SOG)、及/或低介电常数材料。
再次参考图6。第一下层金属层M1位于第一介电层228之上，并且通过第一介电层228中的第一接触层224、225电连接于源/汲极层221、222。同时，闸极层223设置在第一介电层228之中。第二下层金属层M1’位于第一介电层228之上，并且通过第一介电层228中的第二接触层226电连接于闸极层223。前述的闸极层223为一复晶矽层。
再次参考图6。在本实施例的封环22中，第一下层金属层M1与第二下层金属层M1’之间连同第一接触层224、225与第二接触层226之间形成了该稳压电容Cs的效应。另外，封环22中的源/汲极层221、222为稳压电容Cs的一第一电极端，而封环22中的闸极层223则成为稳压电容Cs的一第二电极端。又，稳压电容Cs的第一电极端用来连接系统低电压Vss，同时，稳压电容Cs的第二电极端用来连接系统高电压Vdd。
如此，本实施例的封环22不但提供了传统封环所具有的功能，更借着结构上的改良进而提供了稳压电容Cs的功能。是故，设置有本发明实施例的半导体芯片将可以直接连接电压源，而不需再外接稳压电容即能达到稳压效果。
再次参考图6。本实施例的封环22更包括一第二介电层229、一上层金属层M2及一保护层230。其中，第二介电层229位于第一下层金属层M1与第二下层金属层M1’之上，其材料可以包含但不限于氧化矽、氮化矽、氮氧化矽、旋涂玻璃(SOG)、及/或低介电常数材料。上层金属层M2则是位于第二介电层290之上，并且通过第二介电层290中的一第三接触层227电连接于第一下层金属层M1。保护层230则是位于上层金属层M2之上。保护层230位于本实施例的封环22的最顶层，用来保护本实施例的封环22的表面免于损坏或污染。
配合图6与图7，参照图7。图7为本发明的实施例的封环制造方法示意图。本发明实施例的封环制造方法包括下列步骤：首先，于步骤S100，提供一基板220，基板220为一P型基板。接着于步骤S102，形成源/汲极层221、222于基板220中，前述的源/汲极层221、222为掺杂层，包含N+掺杂或P+掺杂。接着于步骤S104，形成一第一介电层228于基板220之上。接着于步骤S106，形成一闸极层223于第一介电层228之中，前述的闸极层223为一复晶矽层。最后于步骤S108，分别形成一第一下层金属层M1与一第二下层金属层M1’于第一介电层228之上，并且第一下层金属层M1与第二下层金属层M1’分别经由一第一接触层224、225与一第二接触层226电连接于源/汲极层221、222与闸极层223。
再次参考图7。本发明实施例的封环制造方法更包括下列步骤：接着于步骤S110，形成一第二介电层229于第一下层金属层M1与第二下层金属层M1’之上。接着于步骤S112，形成一上层金属层M2于第二介电层229之上，并且上层金属层M2经由一第三接触层227电连接于第一下层金属层M1。最后于步骤S114，形成一保护层230于上层金属层M2之上。前述中的第一介电层228与第二介电层229，其材料可以包含但不限于氧化矽、氮化矽、氮氧化矽、旋涂玻璃(SOG)、及/或低介电常数材料。同时，保护层230位于封环22的最顶层，其用来保护封环22的表面免于损坏或污染。
在上述制造方法中，接触层224、225、226及227的形成方法可为：借助于在介电层228、229中形成孔洞，然后利用物理气相沉积法(Physical Vapor Depositing；PVD)或化学气相沉积法(Chemical VaporDepositing；CVD)沉积金属材料(例如钛、钨、铝、银、铜或其他合金等)于介电层228、229中并填入孔洞内，在利用回蚀刻法，蚀去部分金属材料，而仅留下孔洞中的金属材料以作为接触层224、225、226及227。由于上述制造方法的技术或条件皆为传统技术，故在此不加以描述。
综合上述，利用本实施例的制造方法所产生的封环22，其在同一平面上的第一下层金属层M1与第二下层金属层M1’之间连同第一接触层224、225与第二接触层226之间形成了一个稳压电容Cs的效应。同时，封环22中的源/汲极层221、222成为稳压电容Cs的第一电极端，而闸极层223成为稳压电容Cs的一第二电极端。又，稳压电容Cs的第一电极端用来连接系统低电压Vss，同时，稳压电容Cs的第二电极端用来连接系统高电压Vdd。
如此，利用本实施例的制造方法所产生的封环22不但提供了传统封环所具有的功能，更借着结构上的改良进而提供了稳压电容Cs的功能。是故，设置有本发明实施例的半导体芯片将可以直接连接电压源，而不需再外接稳压电容即能达到稳压效果。
以上所述，仅为本发明最佳的具体实施例，但是，本发明的特征并不局限于此，任何本领域普通技术人员在本发明的领域内，可轻易思及的变化或修改，皆可涵盖在本发明权利要求保护范围内。

Claims (15)

1.一种封环结构，其特征在于，包括：
一基板；
一源/汲极层，位于该基板之中；
一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层；
一第一下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触层电连接于该源/汲极层；
一闸极层，设置在该第一介电层之中；及
一第二下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第二接触层电连接于该闸极层。
2.如权利要求1所述的封环结构，其特征在于，该第一下层金属层与该第二下层金属层之间连同该第一接触层与该第二接触层之间形成一电容。
3.如权利要求2所述的封环结构，其特征在于，该源/汲极层为该稳压电容的一第一电极端。
4.如权利要求3所述的封环结构，其特征在于，该源/汲极层为一掺杂层。
5.如权利要求4所述的封环结构，其特征在于，该掺杂层为N+掺杂或P+掺杂。
6.如权利要求3所述的封环结构，其特征在于，该第一电极端连接一系统低电压。
7.如权利要求2所述的封环结构，其特征在于，该闸极层为该电容之一第二电极端。
8.如权利要求7项所述的封环结构，其特征在于，该闸极层为一复晶矽层。
9.如权利要求7项所述的封环结构，其特征在于，该第二电极端连接一系统高电压。
10.如权利要求1项所述的封环结构，其特征在于，更包括：
一第二介电层，位于该第一下层金属层与该第二下层金属层之上；
一上层金属层，位于该第二介电层之上，并且通过该第二介电层中的一第三接触层电连接于该第一下层金属层；及
一保护层，位于该上层金属层之上。
11.一种封环结构制造方法，其特征在于，包括：
提供一基板；
形成一源/汲极层于该基板中；
形成一第一介电层于该基板之上；
形成一闸极层于该第一介电层之中；
形成一第一下层金属层于该第一介电层之上，并且该第一下层金属层经由一第一接触层电连接于该源/汲极层；及
形成一第二下层金属层于该第一介电层之上，并且该第二下层金属层经由一第二接触层电连接于该闸极层。
12.如权利要求11所述的封环结构制造方法，其特征在于，更包括：
形成一第二介电层于该第一下层金属层与该第二下层金属层之上；及
形成一上层金属层于该第二介电层之上，并且该上层金属层经由一第三接触层电连接于该第一下层金属层。
13.如权利要求12所述的封环结构制造方法，其特征在于，更包括：
形成一保护层于该上层金属层之上。
14.一种半导体芯片，其特征在于，包括：
一集成电路区；及
一封环，设置在该集成电路区的外侧，该封环围绕该集成电路区，其中，该封环包括：
一基板；
一源/汲极层，位于该基板之中；
一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层；
一第一下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触层电连接于该源/汲极层；
一闸极层，设置在该第一介电层之中；及
一第二下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第二接触层电连接于该闸极层。
15.如权利要求14所述的半导体芯片，其特征在于，该封环更包括：
一第二介电层，位于该第一下层金属层与该第二下层金属层之上；
一上层金属层，位于该第二介电层之上，并且通过该第二介电层中的一第三接触层电连接于该第一下层金属层；及
一保护层，位于该上层金属层之上。
CN200910204383.3A 2009-10-07 2009-10-22 半导体芯片、封环结构及其制造方法 Pending CN102044539A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098133967A TW201113974A (en) 2009-10-07 2009-10-07 Semiconductor chip, seal-ring structure and the manufacturing process thereof
CN200910204383.3A CN102044539A (zh) 2009-10-07 2009-10-22 半导体芯片、封环结构及其制造方法
US12/749,497 US20110233632A1 (en) 2009-10-07 2010-03-29 Semiconductor seal-ring structure and the manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW098133967A TW201113974A (en) 2009-10-07 2009-10-07 Semiconductor chip, seal-ring structure and the manufacturing process thereof
CN200910204383.3A CN102044539A (zh) 2009-10-07 2009-10-22 半导体芯片、封环结构及其制造方法
US12/749,497 US20110233632A1 (en) 2009-10-07 2010-03-29 Semiconductor seal-ring structure and the manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN102044539A true CN102044539A (zh) 2011-05-04

Family

ID=49551998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910204383.3A Pending CN102044539A (zh) 2009-10-07 2009-10-22 半导体芯片、封环结构及其制造方法

Country Status (3)

Country Link
US (1) US20110233632A1 (zh)
CN (1) CN102044539A (zh)
TW (1) TW201113974A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469663A (zh) * 2016-03-07 2017-03-01 陈军建 铝栅cmos双层金属布线的制作工艺及其版图结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293606B2 (en) * 2011-11-15 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with seal ring with embedded decoupling capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
US7767511B2 (en) * 2007-06-21 2010-08-03 Texas Instruments Incorporated Semiconductor device manufactured using a method to improve gate doping while maintaining good gate profile
TW201113977A (en) * 2009-10-02 2011-04-16 Fortune Semiconductor Corp Semiconductor chip, seal-ring structure and the manufacturing process thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469663A (zh) * 2016-03-07 2017-03-01 陈军建 铝栅cmos双层金属布线的制作工艺及其版图结构

Also Published As

Publication number Publication date
US20110233632A1 (en) 2011-09-29
TW201113974A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
JP6562973B2 (ja) 測定装置
US7354843B2 (en) Method of forming a capacitor that includes forming a bottom electrode in a strained silicon layer
US20050017286A1 (en) Capacitor with improved capacitance density and method of manufacture
CN101221939B (zh) 光电装置封装结构及其制造方法
US9510454B2 (en) Integrated interposer with embedded active devices
US8274133B2 (en) Semiconductor package and method for making the same
CN103839917A (zh) Mim电容及其形成方法
US20090140311A1 (en) Method of fabricating semiconductor device having storage capacitor and higher voltage resistance capacitor and semiconductor device fabricated using the same
CN101221948A (zh) 光电装置的接垫结构及其制造方法
US20020177326A1 (en) Electronic device
CN105514092A (zh) 金属-绝缘体-金属电容及其形成方法
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
CN104733430A (zh) 形成金属-绝缘体-金属(mim)电容器结构的机理
CN102044539A (zh) 半导体芯片、封环结构及其制造方法
CN108123039B (zh) Mim电容器及其制作方法
CN102709270A (zh) Mim电容器及其形成方法
CN101958235A (zh) 金属-绝缘体-金属电容器的制造方法
US20180350897A1 (en) Method for manufacturing semiconductor device
US8729660B2 (en) MEMS integrated chip with cross-area interconnection
CN101276816A (zh) 半导体装置及其制造方法
CN110047813B (zh) 半导体元件
US9825019B1 (en) Semiconductor device
CN107527907B (zh) 瞬态电压抑制器及其制造方法
US20120098099A1 (en) Semiconductor device and method of manufacturing the same
US11349017B2 (en) Bidirectional electrostatic discharge (ESD) protection device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110504