CN102044432B - 防止晶圆表面不平及曝光中失焦的方法 - Google Patents
防止晶圆表面不平及曝光中失焦的方法 Download PDFInfo
- Publication number
- CN102044432B CN102044432B CN 200910197081 CN200910197081A CN102044432B CN 102044432 B CN102044432 B CN 102044432B CN 200910197081 CN200910197081 CN 200910197081 CN 200910197081 A CN200910197081 A CN 200910197081A CN 102044432 B CN102044432 B CN 102044432B
- Authority
- CN
- China
- Prior art keywords
- substrate
- protective layer
- layer
- preventing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
一种防止晶圆表面不平的方法，包括：提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；在所述基底的第二面形成保护层。一种防止曝光中失焦的方法，包括：提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；在所述基底的第二面形成保护层；在所述半导体器件层上形成光刻胶层；对所述光刻胶层进行曝光。本发明避免了清洗过程造成的晶圆厚度不均匀现象，防止了光刻曝光中的失焦问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种防止晶圆表面不平及曝光中失焦的方法。
背景技术
半导体制造工艺中，光刻和刻蚀工艺得到广泛的应用，光刻的过程主要包括形成光刻胶层；使用光刻机对光刻胶层进行图案化；以所述图案化之后的光刻胶层为掩膜进行刻蚀；刻蚀之后将剩余的光刻胶去除。随着工艺水平的不断提高，器件的特征尺寸(CD，critical dimension)在不断减小，特别是进入90nm工艺以后，光刻胶层图案化过程中的聚焦问题越来越重要，聚焦不准或者失焦(defocus)现象将会严重降低制造过程的良率(yield)。
在专利号为5780204的美国专利中公开了一种改善光刻工艺的方法，用来避免光刻工艺中的失焦问题，该方法在光刻前对晶圆背面进行清洗抛光，提高晶圆背面的平整性，消除先前工艺在晶圆背面形成的缺陷，诸如划伤(scratch)或是残留的微粒(particle)等，防止了光刻过程中的失焦问题。
现有技术还公开了一种防止曝光中失焦的方法，具体为：在光刻工艺前，使用酸性清洗液对晶圆背面进行清洗，所述清洗液为氢氟酸(HF)与硝酸(HNO3)的混合溶液，比例为50∶1，以此来消除光刻之前的工艺步骤对晶圆背面造成的污染和缺陷，恢复晶圆背面的平整性，这些污染和缺陷包括划伤或是残留的微粒等。
现有技术对晶圆背面清洗过程中，清洗液会对晶圆背面的硅材料形成侵蚀，使得晶圆的厚度略微减小。发明人发现，晶圆周边区域受侵蚀的程度要高于晶圆中心区域。由于半导体制造过程中涉及到多次光刻工艺，在经过多次清洗抛光之后，会造成晶圆中心区域的厚度大于周边区域的厚度，如图1所示，晶圆100中心区域的厚度明显大于周边区域的厚度。晶圆厚度不一致会导致光刻过程中晶圆发生轻微的晃动，造成光刻工艺中的聚焦不准和失焦问题。特别是在65nm或者更高工艺水平下，由于通孔的直径非常小，进行光刻工艺中的曝光时，失焦现象尤其严重，严重影响了产品的良率。
发明内容
本发明解决的问题是提供一种防止晶圆表面不平及曝光中失焦的方法，避免清洗过程造成的晶圆厚度不均匀现象，防止由晶圆厚度不均匀造成的曝光过程中的失焦问题。
本发明提供了一种防止晶圆表面不平的方法，包括如下步骤：
提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；
在所述基底的第二面形成保护层。
可选的，所述保护层的材料为抗酸性溶液侵蚀的材料。
可选的，所述保护层的材料为NDC(silicon carbon nitride，掺氮碳化硅)。
可选的，所述保护层的厚度为500埃至1500埃。
可选的，所述保护层的形成方法为等离子增强化学气相沉积(PECVD)。
本发明还提供了一种防止曝光中失焦的方法，包括如下步骤：
提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；
在所述基底的第二面形成保护层；
在所述半导体器件层上形成光刻胶层；
对所述光刻胶层进行曝光。
可选的，所述保护层的材料为抗酸性溶液侵蚀的材料。
可选的，所述保护层材料为NDC(silicon carbon nitride，掺氮碳化硅)。
可选的，所述保护层的厚度为500埃至1500埃。
可选的，所述保护层的形成方法为等离子增强化学气相沉积(PECVD)。
与现有技术相比，上述公开的技术方案有如下优点：
上述公开的防止晶圆表面不平的方法中，在晶圆背面形成一层抗酸性溶液侵蚀的保护层，避免了清洗过程造成的晶圆厚度不均匀现象。
上述公开的防止曝光中失焦的方法，在晶圆的背面形成一层抗酸性溶液侵蚀的保护层，防止了由于晶圆被酸性溶液侵蚀导致表面不平以及由此造成的曝光过程中的失焦问题。
附图说明
图1是现有技术下经过多次清洗后的晶圆剖面结构示意图；
图2是本发明的第一实施例的流程示意图；
图3至图7是本发明的第一实施例的剖面结构示意图；
图8至图11是本发明的第二实施例的剖面结构示意图。
具体实施方式
本发明提供了一种防止晶圆表面不平及曝光中失焦的方法，在晶圆背面形成一层保护层，避免了清洗抛光过程造成的晶圆厚度不均匀现象，防止了光刻曝光过程中的失焦问题。
为使本发明的方法、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供了一种防止晶圆表面不平的方法，包括：提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；在所述基底的第二面形成保护层。下面以刻蚀晶圆表面的介质层为例，对上述方案的具体实施方式进行详细说明。
图2给出了本发明的第一实施例的流程示意图。如图2所示，执行步骤S1，提供基底，具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；执行步骤S2，在所述基底的第二面形成保护层；执行步骤S3，在所述基底的第一面形成介质层；执行步骤S4，在所述介质层上旋涂光刻胶，形成光刻胶层；执行步骤S5，对所述基底的第二面进行清洗；执行步骤S6，对所述光刻胶层进行图案化，以所述光刻胶层为掩膜进行刻蚀，对所述介质层进行图案化。
图3至图7给出了本发明的第一实施例的剖面结构示意图。
如图3所示，提供基底200，所述基底200具有第一面200a和第二面200b，所述第一面200a与第二面200b相对，在所述基底200的第一面200a上形成有半导体器件。
所述基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述基底200的材质也可以是锗硅化合物，所述基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或者硅上外延层结构。在所述基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体场效应晶体管等。
如图4所示，在所述基底200的第二面200b上形成保护层201。
所述保护层201的材料为抗酸性溶液侵蚀的材料，本实施例中优选为NDC(silicon carbon nitride，掺氮碳化硅)。选用NDC作保护层有两方面作用，一方面是NDC和所述基底200背面的硅材料相比，对所用的清洗液(HF∶HNO3＝50∶1)有较高的选择比，在清洗过程中受到的侵蚀较小，从而避免了侵蚀造成的所述基底200厚度不均匀的问题；另一方面，NDC与硅材料之间有着良好的粘附性，较容易在所述基底200的第二面表面覆盖形成保护层。
所述保护层201的厚度是500埃至1500埃，本实施例中优选的厚度为1000埃。
所述保护层203的形成方法是等离子增强化学气相沉积(PECVD)，将所述晶圆放入等离子增强化学气相沉积反应腔中，通入反应物气体，主要是四甲基硅烷和氨气，反应后形成掺氮碳化硅，沉积在所述基底200背面，形成保护层201。
所述等离子增强化学气相沉积的反应气氛为氦气(He)；所述等离子增强化学气相沉积的压强为3mtorr至4mtorr，本实施例中优选的压强为3.5mtorr；所述等离子增强化学气相沉积的功率为600瓦至900瓦，本实施例中优选的功率为800瓦；所述等离子增强化学气相沉积的反应时间为20秒至24秒，本实施例中优选的反应时间为22秒；所述等离子增强化学气相沉积中四甲基硅烷(TMS)的流量为300sccm至400sccm，本实施例中优选的四甲基硅烷的流量为350sccm；所述等离子增强化学气相沉积中所述反应物氨气的流量为1100sccm至1300sccm，本实施例中优选的氨气的流量为1200sccm；所述等离子增强化学气相沉积中所述氦气的流量为1100sccm至1300sccm，本实施例中优选的氦气的流量为1200sccm。
如图5所示，在所述基底200的第一面200a上形成介质层202。
所述介质层201可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等中的一种，介质层的形成方法可以是化学气相沉积(CVD)。本实施例中优选的介质层材料为氧化硅。
如图6所示，在所述介质层202上旋涂光刻胶，形成光刻胶层203。
在形成光刻胶层203之前，为了保证所述基底200的第二面的清洁和平整，对所述基底200的第二面200b进行清洗，本实施例中选用的清洗液为氢氟酸与硝酸的混合溶液，比例为50∶1。
如图7所示，对所述光刻胶层203进行图案化，以所述光刻胶层203为掩膜进行刻蚀，对所述介质层202进行图案化。
由于之前已经形成了保护层201，避免了清洗过程对所述基底200造成侵蚀导致所述第二面200b平整度降低，在对所述光刻胶203曝光图案化的过程中不会出现失焦现象。
本发明还提供了一种防止曝光中失焦的方法，包括：提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；在所述基底的第二面形成保护层；在所述半导体器件层上形成光刻胶层；对所述光刻胶层进行曝光。下面以刻蚀晶圆表面的金属层为例，对上述方案的具体实施方式进行详细说明。
图8至图11给出了本发明的第二实施例的剖面结构示意图。
如图8所示，提供基底300，所述基底300具有第一面300a和第二面300b，所述第一面300a和第二面300b相对，所述基底300的第一面300a形成有介质层301和金属层302。
所述基底300的材料及其形成方法参照第一实施例。
所述介质层301的材料参照第一实施例中介质层201的材料。所述介质层301中具有接触孔和栓塞(plug)(未示出)，栓塞的材料为金属钨。
所述金属层302可以是铝或者铜，本实施例中为铜。铜的形成方法为化学电镀，首先在所述介质层301上沉积形成阻挡层和铜籽晶层(seed layer)(未示出)，然后使用化学电镀，形成金属层302，本实施例中所述金属层302为第一层金属互连层。
如图9所示，在所述基底300的第二面300b上形成保护层303。
所述保护层303的材料参照第一实施例。
如图10所示，在所述金属层302上形成光刻胶层304。
在所述金属层302上形成光刻胶层304之前，还包括对所述金属层302进行化学机械抛光以保证其平整度。由于形成了保护层303，使得所述基底300的厚度比较均匀，在化学机械抛光的过程中不会发生轻微的晃动，提高了化学机械抛光的抛光质量。在化学机械抛光之后形成光刻胶层304之前，还包括对所述基底300的第二面300b进行清洗，以保证其清洁和平整。
如图11所示，经过光刻和刻蚀工艺，对所述金属层302进行图案化。
由于形成了保护层303，清洗过程不会对所述基底300的第二面300b造成侵蚀，防止了基底300厚度不一致造成的曝光失焦问题。
实际上，所述保护层的形成次序可以调整，比如在对第一层金属层进行刻蚀之前或之后，甚至可以在所述基底300的第二面300b仍然平整的情况下，即清洗过程尚未造成基底表面不平之前形成保护层303，以防止之后的清洗过程对基底300造成侵蚀，避免由此造成的光刻曝光过程中的失焦问题，本技术领域人员可以根据实际情况进行调整，在此不应过分限制本发明的保护范围。另外，本发明的保护层一般不用多次形成，在半导体基底的第二面形成保护层后，由于保护层不受清洗液的侵蚀，在清洗过程中消耗不大，因此无需在每次曝光之前进行形成保护层的步骤。同时，由于形成保护层的步骤一般仅需一次，对于半导体工艺的复杂度影响不大。
作为对比，发明人进行了相关实验，取晶圆A和晶圆B，晶圆A背面没有形成保护层，而晶圆B的背面则形成保护层，对晶圆A和晶圆B的背面各进行30次清洗过程，清洗液为氢氟酸和硝酸的混合液，比例为50∶1。所述晶圆A在30次清洗过程中共损失的厚度约为1500埃，这里厚度的定义是指晶圆外围边缘区域的厚度。而增加了NDC保护层的晶圆B，在经过30次清洗之后，NDC保护层受侵蚀损失的厚度总计为5埃。因此，保护层有效的保护了晶圆，可以防止由清洗过程造成的厚度不均匀现象，从而避免由此造成的光刻曝光过程中的失焦问题。
综上，本发明提供了一种防止晶圆表面不平及曝光中失焦的方法。与现有技术相比，本发明在晶圆的背面形成了一层保护层，避免了在清洗过程造成的晶圆厚度不均匀现象，防止了光刻曝光过程中的失焦问题。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种防止晶圆表面不平的方法，其特征在于，包括：
提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；
在所述基底的第二面形成保护层；
在形成保护层后，对所述基底的第二面进行清洗，所述保护层的材料对清洗液的选择比高于所述基底的材料对清洗液的选择比。
2.根据权利要求1所述的防止晶圆表面不平的方法，其特征在于：所述保护层的材料为抗酸性溶液侵蚀的材料。
3.根据权利要求2所述的防止晶圆表面不平的方法，其特征在于：所述保护层的材料为掺氮碳化硅。
4.根据权利要求1所述的防止晶圆表面不平的方法，其特征在于：所述保护层的厚度为500埃至1500埃。
5.根据权利要求1所述的防止晶圆表面不平的方法，其特征在于：所述保护层的形成方法是等离子增强化学气相沉积。
6.根据权利要求1所述的防止晶圆表面不平的方法，其特征在于：所述保护层的形成步骤在第一层金属互连层形成之后。
7.一种防止曝光中失焦的方法，其特征在于，包括：
提供基底，所述基底具有第一面和第二面，所述第一面与第二面相对，所述第一面上形成有半导体器件层；
在所述基底的第二面形成保护层；
在形成保护层后，对所述基底的第二面进行清洗，所述保护层的材料对清洗液的选择比高于所述基底的材料对清洗液的选择比；
在所述半导体器件层上形成光刻胶层；
对所述光刻胶层进行曝光。
8.根据权利要求7所述的防止曝光中失焦的方法，其特征在于：所述保护层的材料为掺氮碳化硅。
9.根据权利要求7所述的防止曝光中失焦的方法，其特征在于：所述保护层的厚度为500埃至1500埃。
10.根据权利要求7所述的防止曝光中失焦的方法，其特征在于：所述保护层的形成步骤在所述基底的第一面上形成第一层金属互连层形成之后。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197081 CN102044432B (zh) | 2009-10-13 | 2009-10-13 | 防止晶圆表面不平及曝光中失焦的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197081 CN102044432B (zh) | 2009-10-13 | 2009-10-13 | 防止晶圆表面不平及曝光中失焦的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102044432A CN102044432A (zh) | 2011-05-04 |
| CN102044432B true CN102044432B (zh) | 2012-12-05 |
Family
ID=43910453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910197081 Expired - Fee Related CN102044432B (zh) | 2009-10-13 | 2009-10-13 | 防止晶圆表面不平及曝光中失焦的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102044432B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108615669A (zh) * | 2016-12-12 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107910248A (zh) * | 2017-11-14 | 2018-04-13 | 武汉新芯集成电路制造有限公司 | 一种改善键合晶圆晶背缺陷的方法 |
| CN109671619B (zh) * | 2018-12-26 | 2020-12-25 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
| CN110473798B (zh) | 2019-08-19 | 2021-10-19 | 上海华力微电子有限公司 | 一种晶圆表面超小尺寸缺陷检测方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424224A (en) * | 1993-01-19 | 1995-06-13 | Texas Instruments Incorporated | Method of surface protection of a semiconductor wafer during polishing |
-
2009
- 2009-10-13 CN CN 200910197081 patent/CN102044432B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424224A (en) * | 1993-01-19 | 1995-06-13 | Texas Instruments Incorporated | Method of surface protection of a semiconductor wafer during polishing |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102044432A (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294294A (en) | Method of dry etching in semiconductor device processing | |
| TWI427684B (zh) | 用於現場基底處理之方法及裝置 | |
| US7915170B2 (en) | Reducing contamination of semiconductor substrates during beol processing by providing a protection layer at the substrate edge | |
| CN102044432B (zh) | 防止晶圆表面不平及曝光中失焦的方法 | |
| KR100720481B1 (ko) | 반도체 소자의 제조 방법 | |
| US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
| JP2000277500A (ja) | 無機および金属フィルムの高分解能インサイチュプラズマエッチングのための方法および装置 | |
| CN104241131B (zh) | 金属栅极晶体管的形成方法 | |
| JP3018517B2 (ja) | ドライエッチング方法 | |
| US6878640B2 (en) | Method for fabricating silicon targets | |
| CN1326232C (zh) | 形成半导体器件接触塞的方法 | |
| KR100593826B1 (ko) | 드라이 에칭 방법 | |
| JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
| US6808645B2 (en) | Susceptor and surface processing method | |
| JP5470746B2 (ja) | 半導体装置の製造方法 | |
| US6790734B2 (en) | Manufacturing method of semiconductor device | |
| TWI686842B (zh) | 電漿處理方法及電漿處理裝置 | |
| US20060266383A1 (en) | Systems and methods for removing wafer edge residue and debris using a wafer clean solution | |
| JP2009267192A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH10116822A (ja) | ドライエッチング装置およびドライエッチング方法 | |
| Jekauc et al. | Necessity of chemical edge bead removal in modern day lithographic processing | |
| US20220093370A1 (en) | Textured silicon semiconductor processing chamber components | |
| JP3453032B2 (ja) | 異種成分基板表面に均質な層を塗布するための方法 | |
| US20020094687A1 (en) | Method of fabricating semiconductor device for preventing contaminating particle generation | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121031 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121031 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20191013 |