CN107910248A - 一种改善键合晶圆晶背缺陷的方法 - Google Patents

一种改善键合晶圆晶背缺陷的方法 Download PDF

Info

Publication number
CN107910248A
CN107910248A CN201711123939.7A CN201711123939A CN107910248A CN 107910248 A CN107910248 A CN 107910248A CN 201711123939 A CN201711123939 A CN 201711123939A CN 107910248 A CN107910248 A CN 107910248A
Authority
CN
China
Prior art keywords
wafer
bonding
improving
brilliant back
body defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711123939.7A
Other languages
English (en)
Inventor
邹文
胡胜
刘淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201711123939.7A priority Critical patent/CN107910248A/zh
Publication of CN107910248A publication Critical patent/CN107910248A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种改善键合晶圆晶背缺陷的方法,属于半导体制造技术领域,在前制程完成后和晶圆键合前,对待键合的载体晶圆进行处理,所述方法包括以下步骤:步骤S1、于所述载体晶圆的外表面沉积一保护层;步骤S2、使用酸液去除所述载体晶圆的键合面上的所述保护层。上述技术方案的有益效果是:在待键合的载体晶圆的背面形成保护层,在晶圆键合后的后续工艺中不与清洗液反应,可以有效保护晶背,防止晶背缺陷产生或扩大,从而能够提升产品性能。

Description

一种改善键合晶圆晶背缺陷的方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种改善键合晶圆晶背缺陷的方法。
背景技术
在集成电路工艺中,三维集成是一种在保持现有技术节点的同时提高芯片性能的解决方案。通过将两个或多个功能相同或不同的芯片进行三维集成可提高芯片的性能,同时也可以大幅度缩短功能芯片之间的金属互联,减小发热、功耗和延迟。
在三维集成工艺中,在晶圆键合后的后续工艺中,经常需要使用清洗液对晶背进行清洗以避免晶背的沾污或金属污染,清洗液会与晶背的硅基底或氧化层反应。由于清洗液的均匀性不一致或不同区域损伤不同,在反应过后晶背会产生不均匀的缺陷,宏观上表现为色差缺陷,对下游的工艺会产生影响,进而影响产品性能。以背照式CMOS影像传感器为例,键合晶圆的晶背产生缺陷后,正面的器件会在后续工艺中产生失焦缺陷(defocus)或对准精度(overlay)降低等问题,影响产品光学性能。
发明内容
根据现有技术中存在的上述问题,现提供改善键合晶圆晶背缺陷的方法,旨在解决现有技术中,键合晶圆的晶背在后续工艺中产生缺陷从而影响产品性能的问题。本发明采用如下技术方案:
一种改善键合晶圆晶背缺陷的方法,在前制程完成后和晶圆键合前对待键合的载体晶圆进行处理,所述方法包括以下步骤:
步骤S1、于所述载体晶圆的外表面沉积一保护层;
步骤S2、使用酸液去除所述载体晶圆的键合面上的所述保护层。
较佳的,上述改善键合晶圆晶背缺陷的方法中,还包括:
步骤S3、使用清洗液清洗所述键合面。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述外表面包括所述载体晶圆的正面、背面以及侧面;
所述正面为所述键合面。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述保护层的材料为氮化硅。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述步骤S1中通过化学气相沉积的方式沉积所述保护层。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述保护层的厚度为20A~2000A。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述步骤2中通过湿法刻蚀工艺去除所述键合面上的所述保护层。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述湿法刻蚀工艺在温度范围为120℃~200℃的条件下完成。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述酸液为磷酸、氢氟酸、硝酸中的一种或多种与去离子水形成的混合溶液。
较佳的,上述改善键合晶圆晶背缺陷的方法中,所述清洗液为氨水、双氧水、去离子水中的一种或多种。
上述技术方案的有益效果是:在待键合的载体晶圆的背面形成氮化硅层,在晶圆键合后的后续工艺中不与清洗液反应,可以有效保护晶背,防止晶背缺陷产生或扩大,减少对下游工艺的影响,从而能够提升产品性能。
附图说明
图1是本发明的较佳的实施例中,一种改善键合晶圆晶背缺陷的方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
在集成电路工艺中,三维集成是一种在保持现有技术节点的同时提高芯片性能的解决方案。通过晶圆键合,将两个或多个功能相同或不同的芯片进行三维集成可提高芯片的性能,同时也可以大幅度缩短功能芯片之间的金属互联,减小发热、功耗和延迟。
在部分半导体工艺中,在晶圆键合工艺后的后续工艺中,需在键合后的晶圆上形成相应的结构(如背照式CMOS图像传感器,器件晶圆的一个表面具有金属连接层,在金属连接层的表面相对的一面(即器件晶圆的晶背)在键合后会依次形成保护层、滤光片及微透镜)。因此,需要使用清洗液对键合后的晶圆的晶背进行清洗,以避免晶背的沾污或金属污染。在清洗过程中,清洗液会与晶背的硅基底或氧化层反应(清洗液一般为双氧水、氨水、去离子水中的一种或多种的混合液,双氧水会与硅基底或氧化层反应),由于清洗液的均匀性不一致或不同区域损伤不同,在反应过后晶背会产生不均匀的缺陷,宏观上表现为色差缺陷。晶背上的缺陷会对下游工艺产生影响,进而影响产品的性能,因此需要控制并改良键合后的晶圆的晶背缺陷,以有效提高产品性能。
本发明的较佳的实施例中,如图1所示,提供一种改善键合晶圆晶背缺陷的方法,在前制程完成后和晶圆键合前对待键合的载体晶圆进行处理,方法包括以下步骤:
步骤S1、于载体晶圆的外表面沉积一保护层;
步骤S2、使用酸液去除载体晶圆的键合面上的保护层。
本实施例中,键合工艺中用于将器件晶圆和载体晶圆键合,载体晶圆上与载体晶圆的键合面相对的一面为键合后的晶圆(即键合晶圆)的晶背。在前制程完成后和晶圆键合之前,对待键合的载体晶圆进行处理,在晶圆键合前在载体晶圆的外表面(包括载体晶圆的键合面、侧面以及背面)沉积一保护层,进一步地,保护层的材料为氮化硅,再使用酸液去除载体晶圆的键合面上的氮化硅层。通过上述方法处理后,载体晶圆的键合面上不会产生变化,而载体晶圆的晶背(与键合面相对的一面)上以及侧面上覆盖有一层氮化硅。氮化硅不与用于清洗晶圆的清洗液反应,因此,经过上述方法处理后的载体晶圆在晶圆键合工艺后的后续工艺中不会出现晶背缺陷,从而避免对下游工艺产生影响,以提高产品性能。
进一步地,本实施例中,依据前制程或工艺需求的不同,可以选择性的进行步骤S2氮化硅的去除,例如,根据工艺需求,器件晶圆的键合面的材料可能是硅、氧化硅、氮化硅,其中,当工艺需要器件晶圆键合面氮化硅材质时可以不用去除载体晶圆的键合面上的氮化硅层。
本发明的较佳的实施例中,还包括:
步骤S3、使用清洗液清洗键合面。
本实施例中,通过清洗液清洗载体晶圆的键合面,以去除步骤S2中在载体晶圆上残留的酸液,以及反应的副产物,清洗液为氨水、双氧水、去离子水中的一种或多种的混合液,其具体成分可根据制程需要配制。
本发明的较佳的实施例中,步骤S1中通过化学气相沉积的方式沉积氮化硅层,进一步地,化学气相沉积工艺在温度范围为500℃~1000℃的条件下完成,沉积时长为0.5h~8h。
本发明的较佳的实施例中,氮化硅层的厚度为20A~2000A。
本发明的较佳的实施例中,步骤2中通过湿法刻蚀工艺去除键合面上的氮化硅层,进一步地,湿法刻蚀工艺在温度范围为120℃~200℃的条件下完成,刻蚀时长为30s~1200s。
本发明的较佳的实施例中,酸液为磷酸、氢氟酸、硝酸中的一种或多种与去离子水形成的混合溶液。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (10)

1.一种改善键合晶圆晶背缺陷的方法,其特征在于,在前制程完成后和晶圆键合前对待键合的载体晶圆进行处理,所述方法包括以下步骤:
步骤S1、于所述载体晶圆的外表面沉积一保护层;
步骤S2、使用酸液去除所述载体晶圆的键合面上的所述保护层。
2.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,还包括:
步骤S3、使用清洗液清洗所述键合面。
3.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述外表面包括所述载体晶圆的正面、背面以及侧面;
所述正面为所述键合面。
4.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述保护层的材料为氮化硅。
5.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述步骤S1中通过化学气相沉积的方式沉积所述保护层。
6.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述保护层的厚度为20A~2000A。
7.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述步骤2中通过湿法刻蚀工艺去除所述键合面上的所述保护层。
8.如权利要求7所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述湿法刻蚀工艺在温度范围为120℃~200℃的条件下完成。
9.如权利要求1所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述酸液为磷酸、氢氟酸、硝酸中的一种或多种与去离子水形成的混合溶液。
10.如权利要求2所述的改善键合晶圆晶背缺陷的方法,其特征在于,所述清洗液为氨水、双氧水、去离子水中的一种或多种。
CN201711123939.7A 2017-11-14 2017-11-14 一种改善键合晶圆晶背缺陷的方法 Pending CN107910248A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711123939.7A CN107910248A (zh) 2017-11-14 2017-11-14 一种改善键合晶圆晶背缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711123939.7A CN107910248A (zh) 2017-11-14 2017-11-14 一种改善键合晶圆晶背缺陷的方法

Publications (1)

Publication Number Publication Date
CN107910248A true CN107910248A (zh) 2018-04-13

Family

ID=61845446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711123939.7A Pending CN107910248A (zh) 2017-11-14 2017-11-14 一种改善键合晶圆晶背缺陷的方法

Country Status (1)

Country Link
CN (1) CN107910248A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735964A (zh) * 2020-12-23 2021-04-30 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
WO2022057013A1 (zh) * 2020-09-16 2022-03-24 武汉新芯集成电路制造有限公司 晶圆键合方法
CN114622174A (zh) * 2022-03-16 2022-06-14 杭州乾晶半导体有限公司 一种保护碳化硅籽晶背封层的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044432A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止晶圆表面不平及曝光中失焦的方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
JP2013157629A (ja) * 2013-04-12 2013-08-15 Sumco Corp 貼合せsoiウェーハの製造方法および貼合せsoiウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044432A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止晶圆表面不平及曝光中失焦的方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
JP2013157629A (ja) * 2013-04-12 2013-08-15 Sumco Corp 貼合せsoiウェーハの製造方法および貼合せsoiウェーハ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057013A1 (zh) * 2020-09-16 2022-03-24 武汉新芯集成电路制造有限公司 晶圆键合方法
CN112735964A (zh) * 2020-12-23 2021-04-30 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
CN114622174A (zh) * 2022-03-16 2022-06-14 杭州乾晶半导体有限公司 一种保护碳化硅籽晶背封层的方法
CN114622174B (zh) * 2022-03-16 2023-12-22 杭州乾晶半导体有限公司 一种保护碳化硅籽晶背封层的方法

Similar Documents

Publication Publication Date Title
JP3319397B2 (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
CN107910248A (zh) 一种改善键合晶圆晶背缺陷的方法
KR100753740B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JPH1092777A (ja) 半導体ウェハの製造方法
JP6275090B2 (ja) 工程分離型基板処理装置及び処理方法
CN109904058B (zh) 一种降低硅抛光片正面边缘损伤的方法
CN103972082B (zh) 一种防止图案缺失的方法及其晶圆制造方法
CN109473330A (zh) 半导体设备清洗方法及其半导体工艺方法
CN108493099A (zh) 一种晶圆键合方法
CN107799396A (zh) 铝衬垫的刻蚀方法
CN108447779B (zh) 一种晶圆键合方法
CN109904070B (zh) 一种大直径晶圆的衬底边缘处理方法
JP3210800B2 (ja) 半導体基板の洗浄方法
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
CN109557774A (zh) 光刻胶去除方法及铝制程工艺方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
CN108346560A (zh) 一种晶圆键合前的预清洗方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JPH0298133A (ja) 半導体基板の洗浄方法
CN110473775A (zh) 改善薄膜剥离的方法
KR20210020355A (ko) 웨이퍼용 서셉터의 제작 방법
CN109300781A (zh) Ono膜层的制造方法
TWI845160B (zh) 矽片處理方法
CN112992670B (zh) 一种用于降低硅基背封抛光片应力的方法
CN103594354A (zh) 一种电介质层的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180413