CN102044300B - 一种操作具有可区别资料区域的存储器的方法 - Google Patents

一种操作具有可区别资料区域的存储器的方法 Download PDF

Info

Publication number
CN102044300B
CN102044300B CN201010144766.9A CN201010144766A CN102044300B CN 102044300 B CN102044300 B CN 102044300B CN 201010144766 A CN201010144766 A CN 201010144766A CN 102044300 B CN102044300 B CN 102044300B
Authority
CN
China
Prior art keywords
data zone
level
critical voltage
data
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010144766.9A
Other languages
English (en)
Other versions
CN102044300A (zh
Inventor
周聪乙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102044300A publication Critical patent/CN102044300A/zh
Application granted granted Critical
Publication of CN102044300B publication Critical patent/CN102044300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种操作具有可区别资料区域的存储器的方法，其是在编程与读取具有左与右资料区域的电荷补捉存储单元时，用来补偿第二位效应的方法。当左与右资料区域中只有一个是待编程时，二步骤编程流程在待编程的资料区域上被执行。当存储单元被读取时，代表左与右资料区域的临界电压随着联合决定被感测。联合决定相关于是否达到左与右资料位值则取决于前述两个被感测的临界电压。

Description

一种操作具有可区别资料区域的存储器的方法
技术领域
本发明是有关于一种半导体存储器，且特别是一种操作具有可区别资料区域的存储器的方法。
背景技术
非挥发性存储器装置，是设计成即使不供应电源仍可保存所编程的信息。今日非挥发性存储器一般的用途包括：只读存储器(read-onlymemories，ROMs)，其通常在制造时即被编程至储存一固定位型态，且之后不可再被编程。可编程只读存储器(programmable read-only memories，PROMs)是一种场域可程序存储器的形式，其可由PROM编程器再被编程一次。可擦除可编程只读存储器(erasable programmable ready-onlymemories，EPROM)可像PROMs般被编程，但也可被擦除，例如是由紫外光曝光而将存储器中所有位编程至已知状态(例如是逻辑1)。电子式可擦除可编程只读存储器(electrically erasable programmable ready-onlymemories，EEPROM)的操作类似EPROMs，除了各别已储存位可被电性擦除的特征。EEPROMs的一特别形式，称为闪存(flash memory)，通常以组为单位被擦除，虽然快闪存储单元是可被分别地编程。
非挥发性存储器技术中，电荷捕捉存储器装置是较近期发展的代表。电荷捕捉存储单元一般由提供编程电压至装置的终端来编程，其注入电荷至存储单元的电荷捕捉层且修改存储单元的临界电压(thresholdvoltage，Vt)。可由提供读取电压至装置的终端，与于漏极电路中侦测电流大小，从而推断存储单元的Vt数值来读取存储单元。当Vt是可编程至二可区别区域的数值之一时，则存储单元可储存一位信息于一单晶体管。通常存储单元可假定为二状态其一：已编程或未编程。举例而言，一未编程存储单元可具有近似2V的Vt，同时已编程存储单元的Vt的范围可从约3V至约5V。支持二可区别准位的Vt的存储单元被称为单阶存储单元(single-level cell，SLC)。
SLC的一些类型，于每一个电荷捕捉层的二局部区域(例如是左和右)储存一位，使得Vt于代表每个晶体管总体的二位(例如是左和右)的每一个二局部区域被个别地修改。编程和读取SLC的已知方法是描述于，例如是U.S.Pat.No.6,011,725，在此参考其整体。
不幸地，耦合的程度(其被称为第二位效应)几乎不可避免的存在于电荷捕捉SLC中左与右的局部区域。此耦合动作当同一存储单元的其它区域被编程时，将增加未编程区域的Vt，而此耦合动作将减少与此存储单元相关的编程范围。也就是说，耦合效应需要已编程区域的Vt增加以补偿此耦合动作。较高的所需Vt将导致一个或多个较高供应电压、较大的第二位效应与其它减少存储单元操作效率的非预期状况。先前的技术方法，由从右位的电荷分布反耦合左位的电荷分布来改善第二位效应，是目前仅有的有限制的操作方式。
因此于先前技术中存在用来减缓不合乎需要的第二位效应的操作电荷捕捉存储单元的方法的需求。
发明内容
本发明由提供操作单阶存储单元的方法来满足这些需求。在此揭露方法的实施例包括提供(例如是接收)资料的第一与第二位(待编程至存储单元)，其中每一位具有第一与第二数值中其一数值，根据第一位的数值来编程存储单元的第一资料区域，且根据第二位的数值来编程存储单元的第二资料区域。
当第一与第二位(待编程)具有第一数值时，第一与第二资料区域可由改变它们的临界电压至第二准位来被编程。
当第一与第二位(待编程)各别的具有第一数值与第二数值时，第一资料区域可由改变它的临界电压至第一准位来被编程。其后第二资料区域的临界电压可被感测。当第二资料区域的感测临界电压是大于第一准位，则第一区域的临界电压可使用轻编程的方法来改变至第二准位。
本发明还包括提供读取具有第一与第二资料区域的存储器的方法。此方法的实施例包括感测第一资料区域的临界电压且比较感测临界电压与第一和第二临界准位。当感测临界电压是大于第二临界准位，则做出第一资料区域是已编程的决定。当感测临界电压是小于第一临界准位，则做出第一资料区域未编程的决定。此方法的另一实施例还包括当第一资料区域的临界电压是不小于第一临界准位且不大于第二临界准位时，感测第二资料区域的临界电压。当第二资料区域的临界电压是小于第一临界准位，做出第一资料区域已编程的决定。当第二资料区域的临界电压是大于第二临界准位，则做出第一资料区域是未编程的决定。
从上下文、说明书中所载明的、和所属技术领域中具有通常知识者的知识来看，如果于任何特征的组合中，其特征不会相互不一致的话，则所叙述的任一特征或特征的组合是包含于本发明的范围之内。另外，任一特征或特征组合可被特别地从本发明的任一实施例中排除。为了总结本发明的目的，本发明中一些方面，优点和新颖特征将被叙述。当然，可明了的是，将所有的方面，优点和特征实施于本发明任一特别实施方式中不是必需的。本发明中其它的优点和方面将清楚地描述于下文的实施方式与权利要求范围中。
附图说明
为了详细说明本发明的结构、特征及功效所在，以下列举较佳实施例并配合下列附图说明如后，其中：
图1是编程具有左与右资料区域的电荷捕捉单阶存储单元(single-level cell SLC)方法的实施例的流程图；
图2A与图2B是说明未编程电荷捕捉SLC的左与右资料区域各自的临界电压分布的图标。
图3A与图3B是绘示具有两个已编程资料区域的电荷捕捉SLC的左与右资料区域的各自临界电压分布的图标。
图4A-图4F是在表为只编程电荷捕捉SLC的左资料区域的流程的步骤之后，描述代表左与右资料区域的临界电压的分布。
图5A-图5F是在表为只编程电荷捕捉SLC的左资料区域的流程的步骤之后，说明电荷捕捉SLC的代表左与右资料区域的临界电压的分布。
图6A是读取电荷捕捉SLC的左资料区域的方法的实施例的流程图。
图6B是读取电荷捕捉SLC的右资料区域的方法的实施例的流程图。
图7是读取电荷捕捉SLC的左与右资料区域的方法的实施例的流程图。
图8是读取电荷捕捉SLC的一资料区域的方法的实施例的流程图。
图9A是其可执行功能，例如是读取图8实施例中电荷捕捉SLC的资料区域，的电路的第一部分的概要图。
图9B是其可执行图8的实施例的功能的电路的第二部分的概要图。
图10A-图10D是根据本发明的一方面的时序图。
具体实施方式
以下将详细提出本发明的较佳实施例，并伴随附图说明其范例。于附图及说明中尽可能利用相同或类似的标号来提及相同或类似的部件。应注意的是，附图是以简化形式出现，并非自动假设为作为所有实施例中的精确比例。这表示他们为本发明中不同方面的实现方式的范例，且根据一些但不是全部的实施例，预设为按比例。根据一些实现方式，当依比例解释描述这些附图中的架构，而在其它实现方式中则不用依比例解释这些相同的架构。于本发明中一些方面，于附图中及以下的说明中使用相同标号是为了提及相似或模拟(但不必相同)的成分及元件。根据其它方面，于附图中及以下的说明中使用相同标号是为了提及相同或实质上相同(或功能上相同)的成分及元件。针对伴随的附图，揭露的内容中采用了指向性词语，例如是顶、底、左、右、上、下、在上面、在上方、下、在下面、后面、以及前面，采用这些词语的目的只为了方便和清楚说明而已。这些指向性词语不应以任何方式用来作为限制本发明的区域。
虽然于此揭露的内容提及一些实施例，应明了的是：这些实施例是以范例方式而存在，而不是以限制方式而存在。此揭露的内容伴随的含义是指要由以下的详细说明来讨论示范实施例，详细说明得以解释为涵盖所有这些实施例的所有改变、置换例子及等效的，皆可视为落入权利要求范围所定义的发明的精神和范围内。该明了与体会的是：于此描述的操作步骤和架构不包含此揭露的架构的一完整操作流程。可耦合此领域的已知的各种集成电路技术来实作本发明，而且于此只包括了一些为了理解本明所需而实作上常用的步骤。一般来说，本发明能提供于半导体装置和方法的领域。然而为了说明目的，以下的说明是针对一存储器装置和其相关方法。
更详细的参照图标图2A和图2B，其是说明未编程存储单元的左及右资料区域的临界电压分布的图，而此未编程存储单元可为电荷捕捉单阶存储单元(single level memory，SLC)。一般实现上将电荷捕捉SLC的每一资料区域视为二状态之一：已编程状态或未编程状态(例如是擦除状态)。未编程资料区域可认为是具有数值“1”储存其中的资料位，而已编程资料区域可认为是具有数值“0”的资料位储存其中。未编程资料区域可拥有与其相关的临界电压(Vt)的分布150，此Vt实质上围绕着未编程临界电压准位而分布，此临界电压准位VU在图2A中是说明为左资料区域，其中用于左资料区域的临界电压是以Vt-L表示。对一般NMOS SLC而言，VU可为约2V。图2B中说明，当右资料区域是未编程时，用于右资料区域的相似临界电压分布155是以Vt-R表的。具有描述左Vt分布150和右Vt分布155的电荷捕捉SLC被认为是拥有2位型样(2-bit pattern)“11”储存其中。既然编程一已擦除电荷捕捉SLC至“11”的数值是不需要任何动作，所以下述说明主要是关于编程此类存储单元至“00”、“01”和“10”的数值。
图1的流程图是绘示方法的实施例，此方法可从步骤60开始且于步骤65来提供，例如是接收，一组具体指定待编程至存储单元的左与右资料区域的数值的位(LR)。存储单元可包括，例如是电荷捕捉SLC。LR的数值可为，例如是“00”、“01”和“10”数值中其一。本文中所使用的此对位以LR表的，其中L代表二位型态的左位，而R代表二位型态的右位。在步骤70中，根据LR的数值，三个编程选项中一个选项可被选择。
当在步骤70中的LR是“00”，则左位在步骤75中被编程至PV2的准位，而右位在步骤80中同样的被编程至PV2准位。编程至PV2准位的一解释于图3A和图3B中各别的以左与右资料区域说明。图3A中，代表左资料区域Vt的分布160(以Vt-L表示)是具有约全部、或一预先定义数量大于编程准位PV2的绘示。如左资料区域的例子，右资料区域是同样的编程至图3B中表为Vt-R的分布165所说明的PV2准位。选择表为PV2准位的一方法是设定PV2为高于连结所有“1”资料(包括第二位“1”资料)临界准位的较高准位。
当LR在步骤70中是“01”时，编程左资料区域是一附加条件的动作。在步骤85中，左资料区域是先被编程至PV1的准位。此第一编程步骤(步骤85)的一可能结果于图4A中阐明，此图4A说明具有约全部、或一预先定义数量大于编程准位PV1的Vt-L的分布170。参考非理想情况的图4B，包括大于VU准位数值的Vt-R的分布175也可被产生。Vt-R数值的非理想分布175，是因编程左资料区域和其期间所产生，且其可被归因为第二位效应，可包括也可不包括大于PV1的Vt-R的数值。图4B是说明包括大于PV1的Vt-R的数值的一分布175的范例。不包括大于PV1的Vt-R的数值的分布175的范例是以下述图4E和图4F来说明。
步骤85编程左资料区域至PV1的准位之后，在步骤82执行一测试以量测(例如是检测)右资料区域的Vt-R临界电压。若Vt-R是大于PV1(例如是图4B)，编程左资料区域的流程在步骤90中继续执行轻编程左资料区域至大于PV2 Vt-L的准位的动作。
本文所称的“轻编程”，是描述一编程流程其较所称“正常编程”为缓慢且较为准确。例如于轻编程中，临界电压可由使用相对多数目的微小编程增量来增加，每一微小增量跟随在测试临界电压动作之后以决定是否需使用另一微小编程增量。相对之下，正常编程可使用跟随在临界电压测试动作后的相对少数目的较大编程增量。正常编程可被使用于，例如是编程一SLC至“00”，因第二位效应不会扰乱两者皆大于PV2的Vt-R和Vt-L的分布。另一方面，当待编程至SLC的资料是“01”或“10”时，轻编程可提供较高精确度以抵销第二位效应。
在轻编程步骤(步骤90)之后，函数Vt分布可于图4C与图4D说明各别代表左与右资料区域中所获得。Vt-L分布180可具有约全部、或一预先定义的Vt数值大于PV2，其是符合储存在左资料区域的“0”的资料数值。因为第二位效应，编程左资料区域将产生Vt-R分布，例如是分布185、分布186或分布187，的范围之一，包括小于PV2的数值且其可大于或小于PV1。
若在步骤82中，Vt-R是小于PV1，则编程左资料区域可被暂停，且实施例将因Vt-L和Vt-R分布而中止在步骤105，上述范例于图4E和图4F中说明。注意图4E和图4F，当Vt-R的分布数值是小于PV1时，Vt-L的分布170数值是大于PV1。
根据本发明的特征，受第二位效应影响的电荷分布(例如是图4B的分布175)可被承受(例如是允许发生)，而不是与先前技术般抑止其发生。根据本发明，第二位效应在影响电荷分布之后，当写入资料至或读取资料从存储单元(例如是电荷捕捉SLC)时来补偿电荷分布。
当LR在步骤70是“10”时，同样但不是互补的编程流程仿效相对LR＝“01”的情况。也就是说，在步骤95中，右资料区域是编程至PV1的准位，导致Vt-R数值的分布205(图5B)约全部、或一预先定义数量大于PV1。此时身为副产品的Vt-L的分布200(图5A)，由于第二位效应可产生从未编程位置改变的结果。在步骤97中执行Vt-L的测试。若Vt-L是大于PV1，则右资料区域被轻编程至PV2的准位，其可产生代表Vt-R的分布215(图5D)，此Vt-R具有约全部、或一预先定义数值大于PV2。例如，代表Vt-L的分布210、分布211或分布212(图5C)的范围其一，可包含小于PV2的数值且此数值可大于或不大于PV1。此代表Vt-L的分布是当右资料区域被编程至PV2的准位时，发生二位效应的结果。若在步骤97中，Vt-L是小于PV1，则编程右资料区域的动作可被中止，而产出绘示在图5E和图5F中所说明代表Vt-L和Vt-R的分布。实施例在步骤80、步骤82、步骤90、步骤97或步骤100中任一步骤之后，可中止在步骤105。
注意的是，图2A至图5F和描述于此的方法适合操作，例如是NMOS存储器装置。修改上述描述以适合操作使用，例如是PMOS技术的存储器装置，对于该领域中具有通常知识者鉴于此揭露内容后是显而易见的。尤其是VU、PV1和PV2对于PMOS装置而言可为PV2＜PV1＜VU的相对关系。
从电荷捕捉SLC中读取资料一般是由已知方法来执行，此已知方法需要检测电荷捕捉SLC的左与右资料区域中代表每一个的Vt准位。然而，一般方法根据上述描述实施例与参考图1，可不必被提供至电荷捕捉SLC编程过程，因为实施例不会企图阻止第二位效应。更确切的说，当欲读取电荷捕捉SLC时，可提供图6A、图6B和图7的流程图中概要方法的实施例。
根据上述描述实施例与参考图1，描述应用至读取已被编程的电荷补捉SLC的步骤。详细的说，图6A描述读取左位的方法的实施例，图6B适合读取右位，而图7耦合图6A和图6B的实施例以读取电荷捕捉SLC的左位和右位两者。
总结图6A的实施例，开始于步骤300，且在步骤305中检测存储单元左资料区域的临界电压Vt-L的数值，此资料格例如是电荷捕捉SLC，但不限于电荷捕捉SLC。在步骤310中所检测的结果被测试。测试相对左资料区域的动作的解释，请参照图2A、图3A、图4C、图4E、图5C、图5E以较佳的了解。在步骤310中，若Vt-L＞PV2，则实施例在步骤315中设定左位至“0”。参照图3A和图4C，确认当Vt-L＞PV2时，存储单元的左资料区域确实被编程(例如是左位＝“0”)。相反地，在步骤310中，当Vt-L＜PV1，实施例在左位被设为“1”的步骤320中继续。参考图2A和图5E，证实代表未编程左资料区域的Vt-L确实小于PV1，所以这个决定是合理的。此外，当左位是“1”时，分布210与分布211的所有或部分于图5C中具有小于PV1准位的数值，其符合步骤320中L＝“1”的决定。
再次回到步骤310，若PV1＜Vt-L＜PV2，则对Vt-L的认识没有提供足够信息以做出关于左位状态的判断。也就是说，PV1＜Vt-L＜PV2可描述于L＝“0”的图4E或L＝“1”的图5C中所说明的情况。因此，Vt-R的临界准位在步骤325中检测，且检测临界准位的测试在步骤330中执行。若在步骤330中Vt-R＞PV2，则在步骤320中做出L＝“1”的决定。此决定符合，例如是图5C和图5D中右资料区域被编程至PV2的准位(Vt-R分布215)，且Vt-L分布211和分布212虽然受第二位效应影响却仍包含小于PV2的数值。
关于左位的决定在步骤315或步骤320中完成后，方法的实施例可在步骤335中止。
图6B是根据本发明说明读取存储单元(例如但不为限制，是一电荷捕捉SLC)的右资料区域的方法的实施例的流程图。注意的是，描述于图6B的实施例是以左与右资料区域的颠倒角色互补描述于图6A的实施例。实施例开始于步骤400，接着一临界电压Vt-R在步骤405被检测。在步骤410中依据Vt-R做成三方法决定，若Vt-R大于PV2则在步骤415将右位R设成“1”。若在步骤410中，PV1＜Vt-R＜PV2，则Vt-L在步骤425被检测，且在步骤430中再做检测临界电压的测试。若在步骤430中，Vt-L是小于PV1，则R在步骤415中设为“0”，而在步骤430中若Vt-L大于PV2，则R在步骤420设为“1”。无论哪个例子，方法都将在步骤435中止。
根据本发明用以读取存储单元(例如是电荷捕捉SLC)的方法的另一实施例是总结于图7的流程图。根据此实施例，其在步骤500开始，两个Vt-L与Vt-R被各别检测，在步骤505和步骤510中产出检测Vt-L与Vt-R的数值。在步骤515中，三方法测试根据Vt-L的检测数值被执行。若Vt-L是小于PV1，则两方法测试依据Vt-R的检测数值在步骤520中执行。若Vt-R是小于PV1，则在步骤525中做出左位L与右位R皆等于“1”的决定。在步骤525的决定是符合用来编程存储单元的流程，此流程由回顾图2A、图2B、图3A、图3B、图4C、图4D、图4E、图4F、图5C、图5D、图5E与图5F的绘示可理解。Vt-L与Vt-R两者皆小于PV1的唯一图标是图2A与图2B，其指出L＝“1”与R＝“1”。
若Vt-R在步骤520中是大于PV1，则在步骤530宣告L＝“1”与R＝“0”。这个决定符合图5E与图5F中，当Vt-L小于PV1与Vt-R大于PV1时，L＝“1”与R＝“0”的特征。这个决定同时也符合图5C与图5D中，当编程存储单元所产生的第二位效应，例如是Vt-L的分布210。无论是哪个例子，看起来当顺应图7的实施例所做的决定皆是正确的一方。
回到步骤515，若Vt-L是大于PV2，则检测Vt-R的数值的二方法测试在步骤550中被执行。若Vt-R是大于PV2，则L与R两者符合图3A与图3B，而在步骤560宣告为“0”。若Vt-R在步骤550中是小于PV2，则在步骤555所做的L＝“0”与R＝“1”的决定符合图4C与图4D。再次回到步骤515，若PV1是小于Vt-L且Vt-L是小于PV2，则检测Vt-R数值的测试在步骤535中执行。若Vt-R是小于PV1，则符合图4E与图4F，而在步骤540中宣告L为“0”与R为“1”。否则，若Vt-R是大于PV2，则符合图5C与图5D，而在步骤545做出L＝“1”与R＝“0”的决定。在任一例子中，方法的实施例可在步骤565中止。
描述于图6A与图6B中其一用于读取电荷SLC资料区域的实施例于图8中说明。所说明的实施例，其可提供读取左或右资料区域其一，此实施例在步骤600开始，且可在步骤605中提出电荷捕捉SLC的第一资料区域，且检测与此提出资料区域相关的Vt。所检测Vt可在步骤610中与PV1与PV2比较。若Vt是大于PV2，则与此提出资料区域相关的资料的数值可在步骤615宣告为“0”，且实施例可在步骤635中止。若Vt是小于PV1，则与第一资料区域相关资料的数值可在步骤620中宣告为“1”，而实施例在步骤635中止。若Vt是介于PV1与PV2之间，则电荷捕捉SLC的第二资料区域可在步骤625中提出，且与第二资料区域相关的Vt可被检测。在步骤630中，若与第二资料区域相关的Vt是大于PV2，则实施例可在步骤620中继续，宣告与第一资料区域相关的资料为“1”。否则，与第一资料区域相关的资料可被宣当为“0”。无论哪个例子，实施例可在步骤635中止。
可执行图8实施例所述功能的电路的实施例，其一范例在图9A与图9B中说明。实施例的第一部分700是于图9A中说明，且其包括第一多任务器(multiplexer，MUX1)705，第二多任务器(MUX2)740，第三多任务器(MUX3)770以及比较器730。MUX1 705的输出利用非反向输入720以提供至比较器730的非反向输入端，此比较器730的输出利用连接器735耦接至MUX2 740的输入。MUX2 740的第一输出连接至MUX37 70的第一输入，实际上在MUX2 740与MUX3 770间构成非反向路径755。MUX2 740的反向第二输出连接至MUX3 770的第二输入，实际上在MUX2 740与MUX3 770间构成反向路径765。
MUX1 705在各别输入端706与输入端710上接收到编程准位输入PV1与PV2，二者其一根据控制端715上的选择信号ENPV1来被选为MUX1的输出。也就是说，当ENPV1为高电位时，MUX1的输出为PV1；当ENPV1为低电位时，MUX1的输出为PV2。比较器730在反向输入725上接收存储单元的Vt，且比较器730的输出由一对多任务器MUX2 740与MUX3 770耦接至输出端780以输出资料。此资料信号是比较器730的反相或非反相，根据提供至第二控制输入745与第三控制输入775的选择信号SEL 2ND的情况，来输出在连接器735上。也就是说，若SEL 2ND位是低电位，则来自比较器730的输出信号由非反向路径755的方法与在MUX3输出780上的资料信号来耦接输出780，此输出780是比较器730输出信号的非反向输出信号。相反的，若SEL 2ND位是高电位，则比较器730经过反相路径765输出，且资料信号是比较器730的输出信号的反相复制。
实施例的第二部分800是绘示于图9B，且其包括具有一输入端805的反相器810。反相器810的输出连接至第一与门(AND gate)825的第一输出815。第一与门825的输出供给至第一锁存器(latch)830，此锁存器830由第一控制端835上的第一控制信号L1来控制。第一锁存器830的输出连接至与非门(NAND gate)850的第一输入端840，其供给至第二锁存器855的输出，且由第二控制端860上的第二控制信号L2来控制。第一锁存器830的输出也连结至第二与门851的第一输入端841。控制信号ENPV1出现在第二与门851的输出且是回馈至反相器810的输入端805，并连接至MUX1(图9A)的控制端715。
图9A与图9B的电路可由控制器(没有绘示)来操作，此控制器可用以执行此类提出存储单元、连结存储单元临界电压、编程确认准位和资料准位至各种输入、控制第一锁存器830与第二锁存器855、以适当感测数取样资料信号…等诸如此类的功能。根据一示范实施例，控制器根据绘示于图10A、图10B、图10C、图10D的时序图与绘示于图6A与图6B的流程图来执行其功能。
在基本的操作循环中，与电荷补捉SLC的第一和第二区域(第一和第二区域二者任一个可各别地，左与右或右与左，且值得注意的是1st位的地址可大于或小于2nd位的地址)相关联的临界电压(例如是存储单元Vt)，可存在于比较器730的反向输入725上，且编程确认准位PV1与PV2可存在于MUX1 705的各自输入端706与输入端710。存储单元Vt根据选择信号ENPV1可与提供至比较器730的非反相输入720的PV1或PV2比较。比较器730的输出出现在连接器735，此连接器735被输入至MUX2 740，且根据提供至第二与第三多任务器740与770的选择端745与选择端775的选择2ND位信号，经由非反相路径输入755或反相路径765其一被引导至MUX3 770的输出端。也就是说，此选择2ND位信号被建立(例如是设置成高逻辑准位)以使反相输入725上的存储单元Vt从SLC中的第二资料区域(例如是2nd位)被读取，除此之外不被建立(例如是设置成低逻辑准位)。
如第一范例，参照图9A、图9B与图10A，从第一资料区域中(例如是1st位)大于PV2的存储单元Vt可被提供至反相输入725。锁存器830与855(图9B)的输出可初始化为0，此动作实际上使ENPV1与选择2ND位控制信号为低逻辑准位。在此情况下，MUX1的输出是PV2、比较器730的输出是低逻辑准位，因为存储单元Vt是大于PV2。因为选择2ND位是低逻辑准位，则在输出端780上的资料信号也是低逻辑准位。资料信号的数值根据图10A的时序图可在第一感测时间t1中被观测到。注意当资料信号在第一感测时间t1为低逻辑准位时，控制器可不经由更深入的判断而决定资料＝“0”。符合图6A实施例的步骤315与图6B实施例的步骤415的预测，数据数值在本范例是“0”或低逻辑准位。
根据第二范例，第一资料区域的临界电压是介于PV1与PV2间，且第二资料区域的临界电压是大于PV2。在这个例子中，图9A与图9B的电路的操作可根据如下所述图10C的时序图来操作。随着锁存器830与855的初始状态为0，ENPV1与选择2ND位控制信号的初始数值再次为低逻辑准位。输入至比较器730的非反相输入的信号是PV2，且比较器730的输出是高逻辑准位，因为在反相输入725上的存储单元Vt信号是小于PV2。由选择2NT位选择信号经由非反相路径755所引导的高逻辑准位结果，使得在MUX3770的输出780上的资料信号是为高逻辑准位。资料信号的高逻辑准位数值可在第一感测时间t1被取样，且资料信号可以信号型态出现在在第一与门825的第二输入820。第一与门825的输出变为高逻辑准位，且在t1时间后的瞬间高逻辑准位结果被锁存在第一锁存器830中，使得第二与门851的输出ENPV1变为高逻辑准位。ENPV1则选择在MUX1 705上的PV1输入信号，且比较器730的输出变为低逻辑准位，因为第一信息区域的存储单元Vt是大于PV1。选择2NT位信号是低逻辑准位，在MUX2的输入735上的此(低逻辑准位)信号经由介于MUX2 740与MUX3 770间的非反相路径755引导，使得在MUX3 770输出780上的资料信号当在第二感测时间t2取样时变为低逻辑准位。此(低逻辑准位)资料信号被提供至与非门850的第二输入845，此与非门845的输出变为高逻辑准位，在第二感测时间t2后的瞬间，此高逻辑准位数值被锁存至第二锁存器855。此锁存动作使得选择2ND位信号变为高逻辑准位，而此行为将(1)使得比较器730的反相输入725的存储单元Vt从第二资料区域被读取，且(2)使得ENPV1信号由于选择2ND位信号(高逻辑准位)的回馈而在第二与门851的第二输入(反相)变成低逻辑准位，此第二与门851的输出是ENPV1。此ENPV1的低逻辑准位数值导致MUX1去选择PV2输入，以作为与第二资料区域的存储单元Vt的比较基准。比较器730输出735的信号变为低逻辑准位，因为第二位Vt是大于PV2，且比较器730的输出735(低逻辑准位)由选择2ND位选择信号(高逻辑准位)经由介于MUX2 740与MUX3 770间连接的反相路径765所引导，使得在输出780上的资料信号在第三感测时间t3时变为高逻辑准位，此结果符合的前所述(图6A的)步骤320与(图6B的)步骤420。
在第三个例子中，当第一资料区域的临界电压是介于PV1与PV2间，且第二资料区域的存储单元Vt是小于PV2，图9A与图9B的电路的操作可依照图10D的时序图来做如下操作。(图9B的)锁存器830与锁存器855可初始为0，实际上导致ENPV1与选择2ND位控制信号变为如前所述的低逻辑准位。在这个例子中，PV2由MUX1 705被选择。当第一资料区域的存储单元Vt被提供至比较器730的反相输入端725，比较器730的输出735因为存储单元Vt小于PV2而变成高逻辑准位。低逻辑准位的选择2ND位选择信号引导高逻辑准位的结果至MUX3 770的输出780，其中它可被解释为在第一感测时间t1的高逻辑准位资料信号。此高逻辑准位结果被提供为输入至图9B的资料，且特别是第一与门825的第二输入820。控制器在第一感测时间t1后的瞬间由确立第一控制信号L1来锁存高逻辑准位结果至第一锁存器830，且第一锁存器830的(高逻辑准位)输出被供应至第二与门851的第一输入841，使得第二与门851的输出变为高逻辑准位。ENPV1的高逻辑准位数值导致MUX1 705去选择PV1输入。此比较器730的输出因为存储单元Vt是大于PV1而变成低逻辑准位。比较器730的(低逻辑准位)输出是由选择2NT位选择信号经由非反相路径755所引导，导致当在第二感测时间t2取样时在输出780上的资料信号为低逻辑准位数值。(低逻辑准位)资料信号可被提供至与非门850的第二输入845，使得与非门850的输出变为高逻辑准位。高逻辑准位结果由第二控制信号L2在第二感测时间t2后的瞬间可被锁存在第二锁存器855，第二锁存器855的输出变为一用于选择2ND位选择信号的新(高逻辑准位)数值。此(高逻辑准位)选择2ND位信号被回馈至第二与门851的第二(反相)输入842，导致第二与门851的输出ENPV1变为一低逻辑准位数值，因此选择MUX1 705的PV2输入，且导致在比较器730中非反相输入720上的信号变为PV2。选择2ND位选择信号(现为高逻辑准位)使得第二资料区域的存储单元Vt被提供至比较器730的反相输入725，比较器730的输出因为第二存储单元Vt是小于PV2而变为高逻辑准位。此选择2ND位选择信号也被提供至MUX2 740与MUX3 770的各别选择端745与755，实际上经由反相路径765引导比较器输出连接735上的(高逻辑准位)信号，使得输出780上的资料信号于第三感测时间t3变为低逻辑准位。资料信号在感测时间t3的低逻辑准位数值对应到符合图6A与图6B中各自的步骤315与步骤415的“0”的逻辑准位。
对应到，例如是图10B的时序图的附加范例，与先前描述概念的转用，可被该领域中具有通常知识者在读完此篇发明后而了解。
鉴于前述例子，可被该领域中具有通常知识者所明了的是，本发明的方法可处理编程与读取单阶电荷补捉存储器装置，且特别是具有双位架构的单阶电荷补捉存储器装置，且在集成电路上显现第二位效应。在此类装置的操作范围中的收益可能存在。描述于此方法的实施例可被立即地用以按比例缩小，且编程速度可被改善。上述实施例是由范例的方式所提供，且本发明并不局限于这些范例。对于该领域中具有通常知识者鉴于前述描述，可转用和修改所描述的范例至非互斥的领域。除此之外，该领域中具有通常知识者鉴于本发明所揭露的内容，其它组合、省略、置换与改变是显而易见的。因此，本发明不预期受所描述的范例而限制，而是由参考附加权利请求项所定义。

Claims (8)

1.一种操作具有可区别资料区域的存储器的方法，其是操作具有一第一资料区域与一第二资料区域的存储器的方法，包括：
提供具有对应至二可区别临界电压数值的待编程至第一资料区域与第二资料区域的资料的一第一位与一第二位；
当该第一位与该第二位具有一第一数值时，改变该第一资料区域的一第一临界电压与该第二资料区域的一第二临界电压至一第二准位；
当该第一位与该第二位分别具有该第一数值与一第二数值时，改变该第一资料区域的该第一临界电压至一第一准位；
在改变该第一资料区域的该第一临界电压至该第一准位后，感测该第二资料区域的该第二临界电压；以及
当所感测的该第二资料区域的该第二临界电压是大于该第一准位，则由轻编程动作来改变该第一资料区域的该第一临界电压至该第二准位。
2.如权利要求1所述的一种操作具有可区别资料区域的存储器的方法，其中该第一准位大于一未编程存储单元的一临界电压，且该第二准位大于该第一准位。
3.如权利要求1所述的一种操作具有可区别资料区域的存储器的方法，其中该第一准位小于一未编程存储单元的一临界电压，且该第二准位小于该第一准位。
4.一种读取具有一第一资料区域与一第二资料区域的存储器的方法，包括：
感测该第一资料区域的一第一临界电压；
比较所感测的该第一临界电压与一第一临界准位与一第二临界准位；
当所感测的该第一临界电压是大于该第二临界准位，决定该第一资料区域是已编程；
当该第一资料区域的该第一临界电压大于该第一临界准位且小于该第二临界准位，则感测该第二资料区域的一第二临界电压；以及
当该第二资料区域的该第二临界电压小于该第一临界准位，决定该第一资料区域是已编程。
5.如权利要求4所述的读取具有一第一资料区域与一第二资料区域的存储器的方法，还包括当所感测的该第一资料区域的该第一临界电压小于该第一临界准位，决定该第一资料区域是未编程。
6.如权利要求4所述的方法，还包括当该第二资料区的该第二临界电压是大于该第二临界准位，决定该第一资料区域是未编程。
7.一种读取具有一第一资料区域与一第二资料区域的电荷捕捉存储器的方法，包括：
感测该第一资料区域的一第一临界电压；
感测该第二资料区域的一第二临界电压；
当所感测的该第一资料区域的该第一临界电压与所感测的该第二资料区域的该第二临界电压小于一第一准位，决定该第一资料区域与该第二资料区域是未编程；
当所感测的该第一资料区域的该第一临界电压与所感测的该第二资料区域的该第二临界电压大于一第二准位，决定该第一资料区域与该第二资料区域是已编程；以及
当所感测的该第一资料区域的该第一临界电压不小于该第一准位且不大于该第二准位以及当所感测的该第二资料区域的该第二临界电压是小于该第一准位，决定该第一资料区域是已编程且该第二资料区域是未编程。
8.如权利要求7所述的读取具有一第一资料区域与一第二资料区域的电荷捕捉存储器的方法，还包括当所感测的该第一资料区域的该第一临界电压大于该第二准位且所感测的该第二资料区域的该第二临界电压是小于该第二准位，决定该第一资料区域是已编程且该第二资料区域是未编程。
CN201010144766.9A 2009-10-12 2010-03-22 一种操作具有可区别资料区域的存储器的方法 Expired - Fee Related CN102044300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/577,687 US8238166B2 (en) 2009-10-12 2009-10-12 Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
US12/577,687 2009-10-12

Publications (2)

Publication Number Publication Date
CN102044300A CN102044300A (zh) 2011-05-04
CN102044300B true CN102044300B (zh) 2014-01-08

Family

ID=43854736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010144766.9A Expired - Fee Related CN102044300B (zh) 2009-10-12 2010-03-22 一种操作具有可区别资料区域的存储器的方法

Country Status (3)

Country Link
US (1) US8238166B2 (zh)
CN (1) CN102044300B (zh)
TW (1) TWI436366B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171934A1 (ja) * 2012-05-14 2013-11-21 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 表示装置、表示制御方法、および非一時的なコンピュータ可読媒体
TWI693604B (zh) * 2018-03-06 2020-05-11 深圳衡宇芯片科技有限公司 用於決定非揮發性記憶體中位元值的方法與系統
KR20210075175A (ko) * 2018-12-07 2021-06-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 시스템 프로그래밍 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159105B2 (ja) 1997-02-21 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及びその書込方法
JP2001093288A (ja) 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6912160B2 (en) * 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
KR100669351B1 (ko) 2005-07-29 2007-01-16 삼성전자주식회사 멀티 레벨 셀 플래시 메모리의 프로그램 방법 및 장치
US7385848B2 (en) * 2005-09-09 2008-06-10 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment
US7400532B2 (en) * 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
TWI355664B (en) 2006-09-29 2012-01-01 Macronix Int Co Ltd Method of reading a dual bit memory cell
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
KR101468026B1 (ko) * 2007-05-14 2014-12-02 삼성전자주식회사 메모리 셀 프로그래밍 방법 및 반도체 장치
US7914398B2 (en) * 2008-03-10 2011-03-29 Vaughan Tuck Golf training aid

Also Published As

Publication number Publication date
TW201113891A (en) 2011-04-16
US8238166B2 (en) 2012-08-07
CN102044300A (zh) 2011-05-04
US20110085386A1 (en) 2011-04-14
TWI436366B (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
US8526239B2 (en) Semiconductor memory device and method of operating the same
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
US8773911B2 (en) Semiconductor device and erase methods thereof
CN101937714B (zh) 操作非易失存储器器件的方法
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
CN101587751B (zh) 擦除非易失性存储器件的方法
US20080123429A1 (en) Program method of flash memory device
US9036424B2 (en) Memory device and method for verifying the same
CN105659328B (zh) 在多轮回编程中用于抑制读取噪声的双重验证方法
KR102007007B1 (ko) 반도체 장치 및 이의 동작 방법
US8830763B2 (en) Semiconductor device and operating method thereof
CN102044300B (zh) 一种操作具有可区别资料区域的存储器的方法
CN106560897B (zh) 用于非易失性存储装置的感测电路以及非易失性存储装置
KR20110078747A (ko) 반도체 메모리 장치의 동작 방법
CN110070901A (zh) 半导体存储装置、其动作方法及分析系统
KR20110001100A (ko) 불휘발성 메모리 장치의 동작 방법
US9406395B1 (en) Nonvolatile semiconductor memory device
CN100520971C (zh) 非易失性半导体存储器件及其操作控制方法和测试方法
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US9349481B2 (en) Semiconductor memory device and method of operating the same
US20100054044A1 (en) Method of operating nonvolatile memory device
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
KR20080103362A (ko) 낸드 플래시 메모리소자의 구동방법
KR20120033523A (ko) 플래시 메모리 장치 및 이를 위한 프로그램 디스터번스 방지 회로
JP2013127827A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140108