CN102013269A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN102013269A
CN102013269A CN2010102791428A CN201010279142A CN102013269A CN 102013269 A CN102013269 A CN 102013269A CN 2010102791428 A CN2010102791428 A CN 2010102791428A CN 201010279142 A CN201010279142 A CN 201010279142A CN 102013269 A CN102013269 A CN 102013269A
Authority
CN
China
Prior art keywords
data
circuit
output
described data
send
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102791428A
Other languages
English (en)
Other versions
CN102013269B (zh
Inventor
光明雅泰
饭塚洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201410398881.7A priority Critical patent/CN104252875B/zh
Publication of CN102013269A publication Critical patent/CN102013269A/zh
Application granted granted Critical
Publication of CN102013269B publication Critical patent/CN102013269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种根据本发明的示例性方面的半导体集成电路，包括：数据发送电路和数据接收电路，该数据接收电路接收从数据发送电路发送的数据。数据发送电路包括：数据输出电路，该数据输出电路输出数据，或者将输出设定成高阻抗状态；以及控制电路，该控制电路向数据输出电路输出控制信号，使得当数据发送电路发送数据时，数据输出电路输出数据，并且当数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，数据输出电路保持输出在先前的数据发送中最后输出的数据。

Description

半导体集成电路
引用合并
本申请基于并且要求2009年9月8日提交的日本专利申请No.2009-206880的优选权的权益，其公开的全部内容通过引用合并于此。
技术领域
本发明涉及半导体集成电路，并且更具体地，涉及适用于电源噪声降低的半导体集成电路。
背景技术
在半导体集成电路中，存在下述问题：当在用于数据发送电路和数据接收电路之间的数据传输的信号线上出现电源噪声时，不能准确地执行在数据发送电路和数据接收电路之间的数据传输。
因此，已经提供了例如ODT(片上终端)技术的对策来降低用于数据接收电路的数据接收的信号线上的电源噪声(JEDEC标准，DDR2SDRAM规范JESD79-2E(JESD79-2D版本)，2008年4月，JEDEC固态技术协会)。
发明内容
在现有技术中，已经提供了诸如ODT功能的对策来降低影响数据接收电路的电源噪声。然而，现有技术没有提供用于降低影响数据发送电路的电源噪声的对策。通常，数据发送电路包括诸如用于发送数据的三态缓冲器之类的数据输出电路。数据发送电路基于控制信号来控制数据输出电路是否输出数据。换言之，数据发送电路控制数据输出电路来输出数据，或者将数据输出电路的输出切换成高阻抗状态(HiZ)。
然而，在现有技术中，当数据发送电路控制数据输出电路的输出被设定为HiZ时，出现电源噪声，因为对信号线的电源电压的供应(电源电压已经被持续供应到信号线)被突然中断。当在电源噪声收敛之前数据发送电路将数据输出电路的输出从HiZ切换到数据发送状态以便于输出另一数据时，另一数据受到电源噪声的影响。本发明人已经发现了现有技术中的问题，如上所述，数据发送电路不能够准确地发送数据。
本发明的示例性方面是半导体集成电路，包括：
数据发送电路；以及
数据接收电路，该数据接收电路接收从数据发送电路发送的数据，其中
数据发送电路包括：
数据输出电路，该数据输出电路输出数据，或者将输出设定成高阻抗状态；以及
控制电路，该控制电路向数据输出电路输出控制信号，使得当数据发送电路发送数据时，数据输出电路输出数据，并且，当数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，数据输出电路保持输出在先前的数据发送中最后输出的数据。
通过如上所述的电路结构，能够通过降低电源噪声来准确地发送数据。
根据本发明的示例性方面，能够提供能够准确地发送数据的半导体集成电路。
附图说明
结合附图从特定示例性实施例的以下描述中，以上和其它示例性方面、优点和特征将更加明显，在附图中：
图1图示了根据本发明的第一示例性实施例的半导体集成电路；
图2图示了根据本发明的第一示例性实施例的半导体集成电路；以及
图3是描绘根据本发明的第一示例性实施例的半导体集成电路的操作的时序图。
具体实施方式
以下参考附图来详细地描述本发明的具体示例性实施例。由附图中的相同的附图标记来表示相同的组件，并且为了解释的简明，适当地省略重复的解释。
[第一示例性实施例]
参考附图，将描述根据本发明的第一示例性实施例的半导体集成电路。本发明能够应用于下述电路，该电路包括数据发送电路和数据接收电路，该数据接收电路接收从数据发送电路发送的数据，并且该电路基于控制信号来控制数据发送电路的输出。在该示例性实施例中，在下文中解释下述情况，其中，图1中所示的电路包括SoC(片上系统)电路和SDRAM(同步动态随机存取存储器)电路，并且通过用于在这些电路之间双向地发送数据的信号线(下文中，简称为“双向信号线”)来在SoC电路和SDRAM电路之间执行数据传输。
图1图示了根据本发明的第一示例性实施例的半导体集成电路。图1中示出的电路包括SoC电路(数据发送电路)100和SDRAM电路(数据接收电路)101。以DDR(双数据率)模式在SoC电路100和SDRAM电路101之间执行数据传输。
首先，将描述根据本发明的第一示例性实施例的半导体集成电路的电路结构。SoC电路100向SDRAM电路101输出2比特的时钟信号CK和作为时钟信号CK的差分信号的2比特的时钟信号CKB。SoC电路100进一步向SDRAM电路101输出包括用于SDRAM电路101的每个地址的命令的16比特的控制信号CMD。注意，SDRAM电路101接收与时钟信号CK和CKB同步的控制信号CMD。
在SoC电路100和SDRAM电路101之间双向地发送和接收32比特的数据DQ、4比特的选通信号DQS以及作为选通信号DQS的差分信号的4比特的选通信号DQSB中的每一个。作为SoC电路100和SDRAM电路101中的一个的接收电路接收与选通信号DQS和DQSB同步的数据DQ。注意，上述信号名称还表示相应的信号线名称。
图2中示出的电路示出了作为选通信号线DQS[3:0]和DQSB[3:0]以及数据信号线DQ[31:0]中的一个的1比特双向信号线以及图1中示出的电路的相应的外围电路。在该示例性实施例中，在下文中解释了其中1比特双向信号线是数据信号线DQ[0]的情况。如上所述，数据信号线DQ[0]被连接在SoC电路100和SDRAM 101之间。
SoC电路100包括外部端子201；缓冲器202；输出数据的数据输出电路203；具有ODT功能的终端电路204；控制电路205和反相器206，该控制电路205将控制信号输出到数据输出电路203和终端电路204中的每一个。终端电路204包括电阻器207、电阻器208、开关209以及开关210。数据输出电路203包括NAND(与非)电路251、NOR(或非)电路252、晶体管253以及晶体管254。在该示例性实施例中，解释了其中开关209和晶体管253是P沟道MOS晶体管并且开关210和晶体管254是N沟道MOS晶体管的情况。
在SoC电路100中，数据信号线DQ[0]通过外部端子201被连接到缓冲器202的输入端子和数据输出电路203的输出端子。
终端电路204被设置在外部端子201和缓冲器202之间。在终端电路204中，将开关209和电阻器207串联地连接在高电势侧电源端子VDD与位于连接外部端子201和缓冲器202的信号线上的结点N1之间。将开关210和电阻器208串联地连接在低电势侧电源端子VSS和结点N1之间。换言之，将开关209的源极端子连接到高电势侧电源端子VDD。将开关209的漏极端子连接到电阻器207的一个端子。将电阻器207的另一端子连接到电阻器208的一个端子。将电阻器208的另一端子连接到开关210的漏极端子。将开关210的源极端子连接到低电势侧电源端子VSS。将电阻器207的另一端子和电阻器208的一个端子共同地连接到结点N1。注意，可以互换(switch around)在高电势侧电源端子VDD和结点N1之间串联连接的开关209和电阻器207。类似地，可以互换在低电势侧电源端子VSS和结点N1之间串联连接的开关210和电阻器208。
将缓冲器202的输出端子连接到控制电路205的用于输入数据的输入端子IN。将控制电路205的输出端子C1连接到开关209的栅极端子，并且通过反相器206将控制电路205的输出端子C1连接到开关210的栅极端子。在其它的双向信号线中也采用这样的外围电路构造。注意，对这些双向信号线共同地设置控制电路205。
将控制电路205的用于输出数据的输出端子OUT连接到数据输出电路203中的NOR电路252的一个输入端子和NAND电路251的一个输入端子。将控制电路205的用于输出控制信号230的输出端子E1连接到NAND电路251的另一输入端子，并且通过数据输出电路203中的反相器255将输出端子E1连接到NOR电路252的另一输入端子。将NAND电路251的输出端子连接到晶体管253的栅极端子。将NOR电路252的输出端子连接到晶体管254的栅极端子。将晶体管253和254串联地连接在高电势侧电源端子VDD和低电势侧电源端子VSS之间。换言之，晶体管253和254组成反相器。将晶体管253的漏极端子和晶体管254的漏极端子共同地连接到位于连接缓冲器202和外部端子201的信号线上的结点。在其它的双向信号线中也采用这样的外围电路构造。
接下来，将描述根据本发明的第一示例性实施例的半导体集成电路的操作。在下文中解释其中SoC电路100接收(读取)从SDRAM 101发送的诸如数据DQ的数据。首先，SoC电路100向SDRAM电路101输出控制信号CMD。此后，例如，SDRAM电路101将存储在由控制信号CMD指定的地址的存储器区域中的数据DQ以及选通信号DQS和DQSB发送到SoC电路100。在该情况下，从SDRAM电路101发送的数据DQ具有预定的突发长度。
SoC电路100通过相应的信号线、外部端子201以及缓冲器202接收从SDRAM电路101输出的每个信号。注意，SoC电路100接收与选通信号DQS和DQSB同步的数据DQ。将由SoC电路100接收到的数据DQ输入到控制电路205和其它的外围电路(未示出)。在SoC电路100开始发送控制信号CMD时的时间与SoC电路100开始接收相应的数据DQ时的时间之间的时段被称为读取时延(RL)。
当接收从SDRAM电路101发送的数据时，SoC电路100控制相应的终端电路204的ODT功能被接通以降低在数据信号线DQ和选通信号线DQS和DQSB上出现的电源噪声。具体地，SoC电路100基于来自控制电路205的控制信号200来控制设置在相应的终端电路204中的开关209和210被接通，并且将相应的信号线上的结点设定成预定电势(例如，高电势侧电源电压VDD的一半)。这使得SoC电路100能够通过降低包括在接收到的数据中的电源噪声来准确地接收数据。
此外，SoC电路100基于来自控制电路205的控制信号230来控制数据输出电路203不向SDARM电路101输出数据。换言之，SoC电路100基于L电平的控制信号230来控制数据输出电路203的输出被设定成高阻抗状态(HiZ)。当控制信号230是L电平时，因为晶体管253和254都被控制成截止，所以数据输出电路230的输出指示HiZ。这使得SoC电路100能够在不受从数据输出电路203输出的其它数据影响的情况下准确地接收从SDRAM电路101发送的数据。
在下文中解释其中SoC电路100向SDRAM电路101发送(写入)数据的情况。首先，SoC电路100向SDRAM电路101输出控制信号CMD。此后，SoC电路100向SDRAM电路101发送数据DQ以及选通信号DQS和DQSB。在该情况下，从SoC电路100发送的数据DQ具有预定的突发长度。
然后，SDRAM电路101接收与选通信号DQS和DQSB同步的数据DQ。例如，将数据DQ写入到由控制信号CMD指定的地址的存储器区域。在SoC电路100开始发送控制信号CMD时的时间与SoC电路100开始发送相应的数据DQ时的时间之间的时段被称为写入时延(WL)。
当向SDRAM电路101发送数据时，SoC电路100控制相应的终端电路204的ODT功能被断开。具体地，SoC电路100基于来自控制电路205的控制信号200来控制设置在相应的终端电路204中的开关209和210被断开，从而防止通过数据输出电路203和外部端子201向SDRAM电路101发送的数据的电势衰减。这使得SoC电路100能够准确地发送数据。
SoC电路100基于来自控制电路205的控制信号230来控制数据输出电路203向SDRAM电路101输出数据。换言之，SoC电路100基于H电平的控制信号230来控制数据输出电路203向SDRAM电路101输出数据。当控制信号230是H电平时，根据从控制电路205输出的数据，晶体管253和254被控制为导通和截止。因此，SoC电路100向SDRAM电路101发送数据。
以该方式，SoC电路100基于控制信号CMD来在其中SoC电路100接收从SDRAM电路101发送的数据的读取模式和其中SoC电路100向SDRAM电路101发送数据的写入模式之间进行切换。注意，SoC电路100以预定的时间间隔输出具有与时钟信号CK的一个周期相对应的数据长度的控制信号CMD。
例如，SoC电路100在读取模式下接收诸如数据DQ的数据或者在写入模式下发送数据，并且在预定的时间间隔之后，在相同的模式下接收或发送另一数据。替代地，SoC电路100在读取模式下接收诸如数据DQ的数据或者在写入模式下发送数据，并且在预定的时间间隔之后，在不同的模式下接收或者发送另一数据。重复如上所述的数据发送和接收。
根据该示例性实施例的SoC电路100展示当SoC电路100以写入模式发送诸如数据DQ的数据时，并且在预定的时间间隔之后，以写入模式再次发送另一数据时的特性。参考图3来描述在该情况下的SoC电路100的操作。
首先，SoC电路100向SDRAM电路101输出控制信号CMD(由图3中所示的“A”指示并且在下文中被称为“写入命令A”)。然后，在写入时延WL的时段(图3中所示的“C”)之后，SoC电路100向SDRAM电路101发送具有预定突发长度的数据DQ(图3中所示的“D”)和相应的选通信号DQS和DQSB。
在该情况下，当发送数据时，SoC电路100控制相应的数据输出电路203来输出数据。
在输出写入命令A之后，在预定的时间间隔的时段(图3中所示的“B”)之后，SoC电路100输出写入命令E(图3中所示的“E”)。然后，在写入时延WL的时段(图3中所示的“F”)之后，SoC电路100向SDRAM电路101发送具有预定突发长度的数据DQ(图3中所示的“G”)和相应的选通信号DQS和DQSB。
在该情况下，控制电路205基于写入命令(A、E)的间隔(B)、写入时延WL(C、F)以及数据DQ的突发长度(D、G)来计算其中没有发送数据DQ的时段(H)。基于由此获得的时段，控制电路205确定在其中没有发送数据DQ的时段(H)期间数据输出电路203是否输出数据。然后，控制电路205基于该确定的结果来将控制信号230输出到数据输出电路203。
当时段(H)小于或者等于预定阈值时，数据输出电路203在时段(H)期间保持输出数据DQ(D)的最后数据(图3中示出的数据“03”)。当时段(H)超过预定阈值时，数据输出电路203在时段(H)期间将输出切换成HiZ。
在重复写入模式的情况下，当数据输出电路203在其中没有执行数据传输的时段(例如，图3中所示的“H”)期间保持输出最后的数据时，由于数据输出电路203将输出切换成HiZ而导致可能出现的电源噪声不会出现在数据输出电路203的输出侧处的信号线上。因此，SoC电路100能够通过降低在现有技术中已经成为问题的电源噪声来准确地发送数据。
在重复写入模式的情况下，当其中没有执行数据传输的时段(例如，图3中所示的“H”)超过阈值时，在其中没有执行数据传输的时段期间数据输出电路203将输出切换成HiZ。在该情况下，因为其中没有执行数据传输的时段足够长，所以由切换数据输出电路203的输出状态所引起的相应的信号线上的电源噪声收敛。换言之，在不受电源噪声影响的情况下，SoC电路100能够发送从数据输出电路203输出的另一数据。这使得SoC电路100能够通过降低电源噪声的效应来准确地发送数据。注意，只要在下一次数据传输开始时的时间之前收敛电源噪声，就可以任意地确定将数据输出电路203的输出切换成HiZ的时序。
如上所述，在数据发送电路(例如，SoC电路100)持续地发送数据的情况下，根据该示例性实施例的半导体集成电路基于数据发送间隔来控制包括在数据发送电路中的数据输出电路(例如，数据输出电路203)的输出。换言之，根据该示例性实施例的半导体集成电路持续控制数据输出电路来输出数据或者将输出切换成HiZ。这使得根据该示例性实施例的半导体集成电路能够通过降低电源噪声的效应来准确地发送数据。
注意，本发明不限于上述示例性实施例，但是在本发明的范围内能够适当地进行修改。例如，尽管上述的示例性实施例已经描述了其中SoC电路100向SDRAM电路101发送数据的示例，但是本发明不限于此。本发明还适用于其中SDRAM电路101向SoC电路100发送数据的电路构造。在该情况下，与包括在SoC电路100中的数据输出电路203的情况一样，必须控制包括在SDRAM电路101中的数据输出电路。
尽管上述示例性实施例已经描述下述示例，其中，当数据发送电路(例如，SoC电路100)持续发送数据时，控制电路205基于诸如写入命令的地址命令的间隔、写入时延WL以及数据DQ的突发长度来输出控制信号(例如，控制信号230)，但是本发明不限于此。本发明还适用于下述电路构造，该电路构造用于如果能够基于数据发送间隔来控制数据输出电路203的输出，则基于上述的信息中的至少一条(例如，地址命令的间隔)来输出控制信号(例如，控制信号230)。
尽管上述示例性实施例已经描述了用于数据输出电路203的输出的信号线是双向信号线的情况，但是本发明不限于此。本发明还适用于其中用于数据输出电路203的输出的信号线是专用于发送数据的信号线的电路构造。
终端电路不限于在上述示例性实施例中说明的电路。本发明还适用于包括串联地连接在具有预定的电势(例如，高电势侧电源电压VDD的一半)的电源端子和相应的信号线上的结点之间的电阻器和开关的电路构造。此外，尽管上述的示例性实施例已经描述了包括终端电路的情况，但是本发明不限于此。本发明还适用于其中不包括终端电路的电路构造。
尽管上述示例性实施例已经描述了其中半导体集成电路包括单个SDRAM电路的示例，但是本发明不限于此。根据本发明的半导体集成电路还适用于包括多个SDRAM电路的电路构造。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将认识到，可以在所附的权利要求的精神和范围内通过各种修改来实践本发明，并且本发明并不限于上述示例。
此外，权利要求的范围不受上述的示例性实施例的限制。
此外，应当注意，本申请人希望即使在后期的审查过程中对权利要求进行过修改也涵盖所有权利要求要素的等同形式。

Claims (7)

1.一种半导体集成电路，包括：
数据发送电路；以及
数据接收电路，所述数据接收电路接收从所述数据发送电路发送的数据，其中
所述数据发送电路包括：
数据输出电路，所述数据输出电路输出数据，或者将输出设定成高阻抗状态；以及
控制电路，所述控制电路向所述数据输出电路输出控制信号，使得当所述数据发送电路发送数据时，所述数据输出电路输出所述数据，并且，当所述数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，所述数据输出电路保持输出在所述先前的数据发送中最后输出的数据。
2.根据权利要求1所述的半导体集成电路，其中，所述预定时段是基于所述数据发送电路的数据发送间隔而决定的。
3.根据权利要求2所述的半导体集成电路，其中，所述数据发送间隔是基于在所述数据发送电路向所述数据接收电路输出用于发送数据的命令时的时间与所述数据发送电路进一步向所述数据接收电路输出用于发送另一数据的命令时的时间之间的时段而决定的。
4.根据权利要求2所述的半导体集成电路，其中，所述数据发送间隔是基于在所述数据发送电路向所述数据接收电路输出用于发送数据的命令时的时间与所述数据发送电路开始发送数据时的时间之间的时延而决定的。
5.根据权利要求2所述的半导体集成电路，其中，所述数据发送间隔是基于所述数据的突发长度而决定的。
6.根据权利要求2所述的半导体集成电路，其中，所述控制电路输出所述控制信号，使得当所述数据发送电路在发送数据之后进一步发送另一数据时并且当所述数据发送间隔超过预定阈值时，所述数据输出电路的输出被设定成所述高阻抗状态，而不是保持输出在所述先前的数据发送中最后输出的数据。
7.根据权利要求1所述的半导体集成电路，其中
所述数据输出电路包括反相器，所述反相器包括P沟道MOS晶体管和N沟道MOS晶体管，并且
当所述数据输出电路的输出被设定成所述高阻抗状态时，所述P沟道MOS晶体管和所述N沟道MOS晶体管被截止，并且当所述数据输出电路输出数据时，基于所述数据来导通所述P沟道MOS晶体管和所述N沟道MOS晶体管中的一个并且截止另一个。
CN201010279142.8A 2009-09-08 2010-09-08 半导体集成电路 Active CN102013269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410398881.7A CN104252875B (zh) 2009-09-08 2010-09-08 半导体集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-206880 2009-09-08
JP2009206880A JP5390310B2 (ja) 2009-09-08 2009-09-08 半導体集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410398881.7A Division CN104252875B (zh) 2009-09-08 2010-09-08 半导体集成电路

Publications (2)

Publication Number Publication Date
CN102013269A true CN102013269A (zh) 2011-04-13
CN102013269B CN102013269B (zh) 2014-09-10

Family

ID=43647259

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010279142.8A Active CN102013269B (zh) 2009-09-08 2010-09-08 半导体集成电路
CN201410398881.7A Active CN104252875B (zh) 2009-09-08 2010-09-08 半导体集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410398881.7A Active CN104252875B (zh) 2009-09-08 2010-09-08 半导体集成电路

Country Status (3)

Country Link
US (4) US8253436B2 (zh)
JP (1) JP5390310B2 (zh)
CN (2) CN102013269B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231101A (zh) * 2016-12-14 2018-06-29 瑞昱半导体股份有限公司 存储器控制装置与存储器控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390310B2 (ja) * 2009-09-08 2014-01-15 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5346259B2 (ja) 2009-09-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5363252B2 (ja) 2009-09-09 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路
CN103092809B (zh) * 2011-11-02 2015-09-09 宏达国际电子股份有限公司 电子装置与其处理器内部功能方块的线性区操作方法
KR20210143077A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 전자시스템 및 반도체시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US6489808B2 (en) * 1999-04-08 2002-12-03 Nec Corporation Buffer circuit capable of carrying out interface with a high speed
CN1692343A (zh) * 2002-07-22 2005-11-02 株式会社瑞萨科技 半导体集成电路器件、数据处理系统及存储系统

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485791A (ja) * 1990-07-27 1992-03-18 Hitachi Ltd 半導体記憶装置
JPH09152923A (ja) 1995-11-29 1997-06-10 Fujitsu Ltd 信号電極の駆動方法、電子装置、および半導体装置
JPH11353228A (ja) 1998-06-10 1999-12-24 Mitsubishi Electric Corp メモリモジュールシステム
US6356106B1 (en) 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
US6380758B1 (en) 2000-09-29 2002-04-30 Intel Corporation Impedance control for wide range loaded signals using distributed methodology
JP2002222921A (ja) 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体集積回路
US6904552B2 (en) * 2001-03-15 2005-06-07 Micron Technolgy, Inc. Circuit and method for test and repair
JP3799251B2 (ja) 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
JP3821678B2 (ja) 2001-09-06 2006-09-13 エルピーダメモリ株式会社 メモリ装置
JP3721117B2 (ja) * 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
JP2004153690A (ja) 2002-10-31 2004-05-27 Nec Corp トライステートバッファ回路
CN100565490C (zh) * 2002-11-20 2009-12-02 微米技术有限公司 通过模块上寄存器的主动终止控制
US7142461B2 (en) 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
JP2004280926A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体記憶装置
KR100626375B1 (ko) 2003-07-21 2006-09-20 삼성전자주식회사 고주파로 동작하는 반도체 메모리 장치 및 모듈
US6901135B2 (en) 2003-08-28 2005-05-31 Bio-Imaging Research, Inc. System for extending the dynamic gain of an X-ray detector
JP4615896B2 (ja) 2004-05-25 2011-01-19 富士通セミコンダクター株式会社 半導体記憶装置および該半導体記憶装置の制御方法
JP2006040318A (ja) * 2004-07-22 2006-02-09 Canon Inc メモリデバイス制御回路
KR100574989B1 (ko) 2004-11-04 2006-05-02 삼성전자주식회사 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법
JP2007193431A (ja) * 2006-01-17 2007-08-02 Sharp Corp バス制御装置
JP5125028B2 (ja) * 2006-08-18 2013-01-23 富士通セミコンダクター株式会社 集積回路
JP5019573B2 (ja) 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
JP4384207B2 (ja) 2007-06-29 2009-12-16 株式会社東芝 半導体集積回路
KR100884604B1 (ko) * 2007-09-04 2009-02-19 주식회사 하이닉스반도체 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법
JP5191218B2 (ja) * 2007-11-27 2013-05-08 アルパイン株式会社 メモリ制御回路
JP2009171562A (ja) 2007-12-17 2009-07-30 Seiko Epson Corp 演算比較器、差動出力回路、および半導体集積回路
JP5731730B2 (ja) * 2008-01-11 2015-06-10 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム
KR20110001396A (ko) * 2009-06-30 2011-01-06 삼성전자주식회사 전력 소모를 줄일 수 있는 반도체 메모리 장치
JP5346259B2 (ja) 2009-09-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5390310B2 (ja) * 2009-09-08 2014-01-15 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5363252B2 (ja) * 2009-09-09 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路
KR101093000B1 (ko) * 2010-05-28 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
CN102662782B (zh) * 2012-04-17 2014-09-03 华为技术有限公司 一种监控系统总线的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US6489808B2 (en) * 1999-04-08 2002-12-03 Nec Corporation Buffer circuit capable of carrying out interface with a high speed
CN1692343A (zh) * 2002-07-22 2005-11-02 株式会社瑞萨科技 半导体集成电路器件、数据处理系统及存储系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231101A (zh) * 2016-12-14 2018-06-29 瑞昱半导体股份有限公司 存储器控制装置与存储器控制方法

Also Published As

Publication number Publication date
CN104252875B (zh) 2019-01-04
US20130343144A1 (en) 2013-12-26
US20110057721A1 (en) 2011-03-10
JP2011059852A (ja) 2011-03-24
US9673818B2 (en) 2017-06-06
JP5390310B2 (ja) 2014-01-15
US8253436B2 (en) 2012-08-28
CN102013269B (zh) 2014-09-10
US8552758B2 (en) 2013-10-08
CN104252875A (zh) 2014-12-31
US9208877B2 (en) 2015-12-08
US20160043721A1 (en) 2016-02-11
US20120223769A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
CN102012875B (zh) 半导体集成电路
CN102024493B (zh) 半导体集成电路
CN102013269B (zh) 半导体集成电路
US7804734B2 (en) Data strobe buffer and memory system including the same
US7830733B2 (en) Devices, systems, and methods for independent output drive strengths
US6442077B2 (en) Controlling reading from and writing to a semiconductor memory device
US20200219546A1 (en) Semiconductor systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation