JPH09152923A - 信号電極の駆動方法、電子装置、および半導体装置 - Google Patents

信号電極の駆動方法、電子装置、および半導体装置

Info

Publication number
JPH09152923A
JPH09152923A JP7310898A JP31089895A JPH09152923A JP H09152923 A JPH09152923 A JP H09152923A JP 7310898 A JP7310898 A JP 7310898A JP 31089895 A JP31089895 A JP 31089895A JP H09152923 A JPH09152923 A JP H09152923A
Authority
JP
Japan
Prior art keywords
signal
voltage
signal electrode
noise
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7310898A
Other languages
English (en)
Inventor
Tomoshige Kinoshita
智盛 木下
Toshimitsu Kinugasa
利光 衣笠
Tatsuya Fujisaki
達也 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Peripherals Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Peripherals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Peripherals Ltd filed Critical Fujitsu Ltd
Priority to JP7310898A priority Critical patent/JPH09152923A/ja
Publication of JPH09152923A publication Critical patent/JPH09152923A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プリント基板や半導体装置等で近接して配設
された信号電極群において、他の信号電極からのクロス
トークや同時スイッチング等によるノイズの影響を低減
する。電子装置の面積を増加させることなく、しかも動
作速度を低下させることもなく、ノイズ対策を行う。 【解決手段】 隣接するように配設された複数の信号電
極を駆動するに際し、各信号電極に印加した所定の信号
が所定の電圧レベルに達するように変化する時点の近傍
で、他の信号電極の印加信号により当該信号電極が受け
るノイズが小さくなるような電圧レベル H , L を、各
信号電極に所定の信号を印加する前に予備設定すること
を特徴とする信号電極の駆動方法、このような電圧レベ
ル予備設定手段が接続された電子装置、およびその電圧
レベル予備設定手段を有する半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、部品実装されたプ
リント基板や半導体装置等の電子装置、あるいはそれら
を備えた電子装置において、その電子装置の構成、およ
びその中に配設された信号電極の駆動方法に係り、特
に、プリント基板や半導体装置等に近接して配設された
信号電極群において、隣接および近接した信号電極から
のクロストークや同時スイッチング等によるノイズの影
響を低減する方法に関する。
【0002】
【従来の技術】従来、プリント基板や半導体装置等の電
子装置の信号電極の配線においては、例えば、データバ
スやアドレスバス等は、一塊に近接した電極群として配
線されている。
【0003】近年、これらの電子装置の高密度化によ
り、その中に配設された信号電極(データバスやアドレ
スバス等)の間隔は非常に狭くなっている。また、動作
速度の高速化により信号電極に流れる電流が多くなる傾
向がある。
【0004】従って、信号電極群の多くが同時に同じ方
向に電圧レベルが変化したとき、信号電極群で逆方向に
変化するものや変化しない信号電極は大きな影響を受
け、電圧レベルが確定状態になるまで電圧波形は波打
ち、安定するのに時間がかかることとなる。
【0005】そこで、一つの対策として、MPUやメモ
リ等は、信号電極の状態が安定した所で内容を取り込む
ように動作させていた。しかし、この方法では信号電極
の状態が安定するまで待たなければならないため、高速
化を阻害するという問題があった。
【0006】また、他の対策として、隣接の信号電極と
の間隔を広げたり、あるいは、各信号電極間にグランド
電極を挿入してシールドするように構成していた。しか
し、これらの対策は信号電極部分の面積を大きく取り、
プリント基板や半導体装置等の電子装置の大型化につな
がるという問題があった。
【0007】
【発明が解決しようとする課題】本発明は、上記した二
つの問題を解決することを課題とする。第1に、信号電
極間の間隔を広げたり、信号電極間にグランド電極等の
電極を追加したりすることなく、即ちプリント基板や半
導体装置等の電子装置の面積を増すことなく、ノイズ対
策を行うことである。
【0008】このように電子装置を構成した場合、従来
は信号電極の状態が安定するまで待つ必要があり低速化
の問題があった。そこで第2の課題は、短時間で確実に
ノイズ対策を行うようにすることである。
【0009】このように、本発明は、電子装置の面積を
増加させることなく、しかも動作速度を低下させること
もなく、ノイズ対策を行う信号電極の駆動方法と電子装
置の実現を目的とするものである。
【0010】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、隣接するように配設された複数の信号
電極を駆動するに際し、各信号電極に印加した所定の信
号が所定の電圧レベルに達するように変化する時点の近
傍で、他の信号電極の印加信号により当該信号電極が受
けるノイズが小さくなるような電圧レベルを、各信号電
極に所定の信号を印加する前に予備設定することを特徴
とする信号電極の駆動方法、このような駆動を行う電圧
レベル予備設定手段が接続された電子装置、およびその
電圧レベル予備設定手段を有する半導体装置を提供する
ものである。
【0011】ここで言う「信号電極」とは、種々の信号
を伝達する電極を示し、例えば、アドレスバスやデータ
バス等の電極であり、「電子装置」とは、部品実装され
たプリント基板や半導体装置(IC,LSI等)等の電
子装置、あるいはそれらを備えた電子装置を示すもので
ある。
【0012】本発明によれば、他の信号電極の印加信号
により当該信号電極が受けるノイズが小さくなるような
電圧レベルを、各信号電極に所定の信号を印加する前
に、各信号電極に予備設定することができる。その結
果、その後で印加される所定の信号が立ち上がる(また
は立ち下がる、または前の状態を維持する)時点でのノ
イズを大幅に低減することができる。
【0013】しかも、この予備設定は、その信号電極に
印加する信号の無効時に行うことが可能であり、この無
効時に対応する期間は、所定の信号間に無効期間として
元々存在するものを活用できるため、この予備設定のた
めの余分な時間を必要としない。即ち、本来の動作を低
速化することなく処理を行うことができる。
【0014】また、このように動作が安定化することに
より、クロック周波数を上げることも可能となり、その
結果、電子装置の動作を高速化することもできる。さら
に、この駆動方法を用いてノイズ対策を行うことによ
り、信号電極間の間隔を広げたり、あるいは、信号電極
間にシールドのためのグランド電極等を追加したりする
必要がないため、電子装置の面積を増加させることがな
い。
【0015】また、本発明を実施するための電圧レベル
予備設定手段(即ち、駆動回路等)はLSIの中に取り
込むことができるため、従来よりも部品点数や実装面積
が増加することはない。
【0016】なお、この電圧レベル予備設定手段は、当
該電子装置内に搭載されるものの他に、その外部に接続
されるものもある。
【0017】
【発明の実施の形態】以下、本発明の実施例を説明す
る。 〔第1実施例〕図1は、本発明の第1実施例を、従来例
と比較して、説明する図である。同図(a)に従来例、
(b),(c)に本発明の実施例を示している。
【0018】図中、横軸は時間、縦軸は電圧を示し、C
LOCKは立上がり有効のクロック信号、D1〜D6は
信号電極(例えば、データバス電極)に印加された信号
により、信号電極に発生する信号電圧である。D1〜D
6は、その高電圧レベルHおよび低電圧レベルLが、そ
れぞれのスレッショルド電圧以上かそれ以下かにより、
HおよびLの確定電圧となる。Hとして5Vの信号を用
いる場合には、通常、2.0V以上がH、0.8V以下
がLの確定値となる。図中、DSは信号(即ち、デー
タ)の有効と無効を判別するストローブ信号で、ここで
はHで有効、Lで無効を示すものとする。
【0019】ここで、図1(a)〜(c)は、いずれ
も、信号有効時に(DSがHの時に)D1〜D3とD5
〜D6をHに、D4をLに確定させる場合を示す。そし
て、所定の信号を印加する前の(ここでは、DSがLで
ある信号無効時の)電圧レベルが、(a)〜(c)の間
で次のように異なる場合を示している。
【0020】(a)は、従来の技術であり、信号無効時
の電圧を予備設定していないので不定であり、(a)に
示したように全てLの場合も有り得る。次に、(b)
は、本発明の一つの実施例であり、信号無効時にそれぞ
れの電極の予備設定の電圧として、HLHLHL・・・
と交互に繰り返すように設定した場合であり、(c)
は、本発明の他の実施例であり、上記の予備設定の電圧
として、HHLLHHLL・・・と二つづつ交互に繰り
返すように設定した場合を示している。なお、図中の
〔H〕および〔L〕は、信号電圧をそれぞれHおよびL
に予備設定することを示すものである。
【0021】さて、互いに近接し、一塊に配線された複
数の信号電極は、それらの間にシールド電極等を備えて
いないため、相互に電気的結合を生ずる状態にある。通
常は、隣接する信号電極間では容量結合が大きく、ま
た、離れた電極間においても、程度は小さくなるがやは
り容量結合を生ずるものと推測されている。従って、他
の信号電極の電圧レベルの変化の影響を受けて、当該信
号電極の信号電圧(ここでは、D4)にノイズが発生す
ることになる。このようにして発生するノイズのレベル
は、これら(a)〜(c)においては、それぞれ次のよ
うになる。
【0022】まず、(a)においては、D4の両側に隣
接する信号電圧D3,D5がLからHに変化し、さら
に、他の信号電圧D1,D2,D6もLからHに変化す
るため、それらの電圧変化の影響を強く受けて、Lとな
るべきD4には、図示したように大きなノイズ電圧が発
生する。そこで、破線で示した時間t2 において、当該
信号電圧D4のレベルを、矢印で示したLレベルに確定
できない状態になり問題である。
【0023】一方、(b)においては、図示したように
信号電圧が予備設定されている。その結果、D4の両側
に隣接する信号電圧D3,D5はHのままで変化しない
ため、D4にはほとんどノイズが発生しないことにな
る。他にD2,D6がLからHに変化しているが、これ
らは隣接するD1,D3,D5にわずかな影響を与える
のみで、当該信号電圧D4に対する影響は無視できる程
度である。従って、D4のノイズはほぼ0となり、破線
で示した時間t2 において、信号電圧D4のレベルを、
確実にLに決定することができる。
【0024】さらに、(c)においては、図示したよう
なレベルに電圧が予備設定されている。その結果、D4
の両側に隣接する信号電圧D3,D5においては、D3
のみがLからHに変化し、D5はHのままで変化しな
い。そこで、当該信号電圧D4は、片方に隣接するD3
の影響のみを受けるに留まるため、両側に隣接するD
3,D5の影響を受けると共にD1,D2,D6の影響
も受ける従来例(a)に比べて、小さな影響ですむこと
になる。従って、この場合も、破線で示した時間t 2
おいて、信号電圧D4のレベルを、Lに確定することが
できる。
【0025】このように、信号無効時に、当該信号に先
んじて、信号電極の電圧を所定の電圧に予備設定するこ
とにより、当該電極に発生するノイズを大幅に削減する
ことができる。その結果、信号電圧のLまたはHを、速
やかにしかも確実に決定することができる。
【0026】ここで、上述したようにノイズレベルは予
備設定の電圧パターンに依存するため、その電圧パター
ンの選定が結果を左右する。図1(b),(c)では、
二つの設定パターンの例を示したが、これらの電圧パタ
ーンは、種々の場合のノイズ低減に良好であることが経
験的に確認されている。
【0027】一方、所定のセットアップ時間内に、信号
電圧のレベルを確定するための要因としては、上記した
ノイズの他に、信号電圧の遅延の影響がある。図1に示
したtd がその遅延時間を示している。本来は時間t1
において立ち上がるべき信号電圧は、負荷やドライブ能
力等の影響を受けてtd だけ遅れて立ち上がっている。
この遅延は、(a)〜(c)に共通のものである。この
遅延が大きい程、セットアップ時間内に、信号電圧のレ
ベルを確定することが困難になる。換言すれば、遅延が
大きい程、信号電圧を確定すべきタイミングt2 でノイ
ズの影響を受けやすくなり、信号電圧のレベルの確定に
問題を生ずることになる。
【0028】信号電極の電圧を予備設定する本実施例
は、この遅延の問題そのものを解決することはできない
が、発生するノイズ自体を小さくすることにより、信号
電圧の確定に対する悪影響を減らすことができ、その結
果、発生した遅延の影響が出ないように対策することが
できる。
【0029】このように従来は、動作周波数の高い場合
や、信号電圧の出力元のディレイが大きい場合には、ノ
イズによりセットアップ時間までに信号電圧が確定しな
いといった問題が生じていたが、本実施例のように信号
電極の電圧を予備設定することによりノイズを少なくし
て信号電圧の決定を確実化すると共に、セットアップ時
間を短縮することも可能になる。
【0030】なお、信号電極群は、通常は平行に隣接す
るように配線されているが、平行に配設されたものに限
るものではない。本実施例は、互いに隣接するように配
設された信号電極群を対象とするものである。
【0031】〔第2実施例〕図2は、本発明の第2実施
例であり、マルチプレクサを用いて電圧の予備設定を行
う場合を示している。
【0032】図中1は、マルチプレクサMPXであり、
信号電圧D1〜D4と予備設定電圧(HまたはL)とが
入力されている。MPX1は、DSがH(有効)の時に
信号電圧D1〜D4を選択して出力し、DSがL(無
効)の時に予備設定電圧(HまたはL)を選択して出力
するものである。このように構成することにより、信号
電圧D1〜D4の無効時に、所定の信号電圧D1〜D4
に先立って予備設定電圧(HまたはL)を印加すること
ができる。なお、本実施例は、各信号電極群に印加する
予備設定電圧が、HLHL・・・となるように設定する
場合を示したものである。
【0033】〔第3実施例〕図3は、本発明の第3実施
例であり、フリップフロップを用いて電圧の予備設定を
行う場合を示している。
【0034】図中2はプリセット付きフリップフロッ
プ、3はリセット付きフリップフロップであり、それぞ
れDSがL(無効)の時に、出力Qがプリセット(即
ち、Hレベルに設定)またはリセット(即ち、Lレベル
に設定)され、信号電極群に出力される。その結果、信
号電極群には、それらの電圧が予備設定されることにな
る。なお、本実施例も第2実施例と同様に、各信号電極
群に印加する予備設定電圧が、HLHL・・・となるよ
うに設定する場合を示したものである。
【0035】そして、これらのフリップフロップ2,3
は、DSがH(有効)の時に、出力Qが信号電圧D1〜
D4に応じて設定され、信号電極に出力される。このよ
うにして、信号電圧D1〜D4を印加する前に、前記の
電圧パターンを予備設定することができる。
【0036】〔第4実施例〕図4は、本発明の第4実施
例であり、抵抗4(R)によるプルアップまたはプルダ
ウンを用いて電圧の予備設定を行う場合を示している。
【0037】信号電極群は、信号無効時に高インピーダ
ンス状態(以下、Hi−Zと称する)となる場合で、し
かもドライブ元がない(即ち、駆動されないでフローテ
ィング状態にある)場合に、この構成が有効である。こ
れは、抵抗のみを用いてそれを+5VまたはグランドG
NDに接続するだけでよいため、簡単でしかも安価に構
成できるという特長を有する。
【0038】なお、本実施例も第2〜3実施例と同様
に、各信号電極群に印加する予備設定電圧が、HLHL
・・・となるように設定する場合を示したものである。
抵抗Rの値としては、例えば、プルアップ用には10k
Ω程度、プルダウン用には100〜200Ω程度のもの
を用いる。
【0039】〔第5実施例〕図5は、本発明の第5実施
例であり、予備設定用の電圧レベルを格納する記憶手段
を用いて電圧レベルを予備設定する場合を示している。
本実施例では、その記憶手段として、イネーブル付きフ
リップフロップからなるレジスタを用いている。
【0040】図中5は、イネーブル付きフリップフロッ
プであり、チップイネーブルCEの有効時(Hの時)
に、その時点での信号電圧D1〜D4の内容を書込むこ
とができる。そして、その出力Qと信号電圧D1〜D4
とが、マルチプレクサMPX1に入力され、第2実施例
と同様にして、DSのレベル(LまたはH)によりそれ
らの一方が選択されて信号電極群に出力される。
【0041】この動作に関するタイムチャートを図6に
示した。同図(a)および(b)は、それぞれLレベル
およびHレベルを予備設定する場合に対応するものであ
る。図中の信号電圧Di(i=1〜4)は、所定のデー
タA,B・・・の他に、レジスタ設定期間における予備
設定電圧(LレベルまたはHレベル)と、信号無効期間
(即ち、図中の予備設定期間)における高インピーダン
ス状態(Hi−Z)とから構成されている。なお、この
信号電圧Diは、i=1〜4の全ての信号電圧Diを意
味するものではなく、i=1〜4の信号電圧Diの内、
予備設定電圧がLレベルに対応するものを(a)、Hレ
ベルに対応するものを(b)として示したものである。
【0042】チップイネーブルCEとDS信号とがHレ
ベルとなるレジスタ設定期間において、信号電圧Diか
ら供給される予備設定電圧(LレベルまたはHレベル)
に対応して、レジスタの出力Qの値が設定される。マル
チプレクサMPXの出力は、このQと信号電圧Diとを
入力信号とし、DS信号がHレベルの時には信号電圧D
i(ここでは、データA,B、またはデータC,D)
を、DS信号がLレベルの時には前記Qの値を出力す
る。その結果、信号電圧DiがHi−Zとなる信号無効
期間(即ち、予備設定期間)に、マルチプレクサMPX
の出力は常に上記Qの値に設定され、所望の予備設定が
行われることになる。従って、この予備設定期間に続く
信号有効期間(即ち、リード/ライト期間R/W)にお
いて、データA,B(またはデータC,D)がノイズの
影響を受けることなくリードまたはライトされる。
【0043】以上説明したように、この構成を用いるこ
とにより、個々のレジスタ出力Qとしては、チップイネ
ーブルCEの有効時において、その時点の信号電圧D1
〜D4の内容を設定することができ、しかもこのQの値
を信号無効時の予備設定電圧として、マルチプレクサM
PXから出力することができる。そして、このQの値は
必要に応じて自由に変更することができるため、例えば
図7(a)に示すように、信号電極群に種々のデバイス
が接続された構成の電子装置において、各デバイスに対
応して予備設定電圧のパターンを適切に変更するという
応用が可能となる。この応用例について、図7(a)を
参照して説明する。
【0044】図7(a)は、MPUのデータバスおよび
アドレスバスに、電圧レベル予備設定手段が直列に接続
され、他方、制御部,RAM,ROM,I/O等の種々
のデバイスが並列に接続された構成を示している。これ
らのデータバスおよびアドレスバスは、いずれも複数の
信号電極群からなるものであるが、同図では簡便化のた
めにそれぞれ1本の線で表記してある。
【0045】ここで、MPUとバス電極群との間には、
例えば、上記した図5の構成を有する電圧レベル予備設
定手段が設けられている。MPUからこれらのデバイス
にアクセスする場合、ノイズ対策としての予備設定電圧
の最適パターンは、必ずしも同一ではない。その最適パ
ターンは、例えば、第1実施例に示したHLHL・・
・、HHLL・・・のいずれかであったり、あるいはさ
らに別のパターンである場合もある。例えば、あるデバ
イスが特定の信号パターンに限定して用いられる場合に
は、その信号パターンに近いものが予備設定電圧のパタ
ーンとして適している。
【0046】このように、接続されたデバイスにより最
適パターンが異なる場合には、異なるデバイスにアクセ
スする直前に、本実施例の電圧レベル予備設定手段を用
いて、このレジスタの設定をそのデバイスに対する最適
パターンに設定し直すことができる。その結果、各デバ
イス毎に、最適のノイズ対策を施すことが可能になるも
のである。
【0047】なお、本実施例では、記憶手段として、イ
ネーブル付きフリップフロップからなるレジスタを用い
た例を示したが、これに限るものではなく、一般的なメ
モリを利用することもできる。
【0048】〔第6実施例〕図8は、本発明の第6実施
例であり、ダミーアクセス(ダミー駆動)を行うことに
より、信号電極群の電圧の予備設定を行う方法を示して
いる。図8は、図7(a)のような電圧レベル予備設定
手段が無い場合(即ち、図7(b)の構成)の電子装置
に対するノイズ対策を示した実施例である。
【0049】電圧レベル予備設定手段を持たない図7
(b)の構成で、MPUが、個々のデバイスをリード/
ライトする場合を例にとり、図8のタイムチャートを参
照して説明する。図8の(a)および(b)は、それぞ
れダミーリードおよびダミーライトの場合の実施例を示
している。図中RD/*WTは、リード/ライト信号で
あり、DS信号がHの期間において、RD/*WTがH
の場合にリード、Lの場合にライトの動作を行うことを
示している。
【0050】本実施例では、アクセス(リードまたはラ
イト)するデバイス領域と同じ領域をダミーアクセス
(ダミー駆動)する。このダミーアクセスとは、所定の
アクセスに先立って所定のデバイス領域をアクセスし、
その内容を無効とする動作のことである。
【0051】このダミーアクセス(ダミー駆動)によ
り、その直後に来る有効アクセスと同一の信号を、前も
って信号電極に印加することができるため、所定の信号
と全く同一のパターンを信号電極群にセットできること
になる。その結果、ダミーアクセス(ダミー駆動)の直
後に行う有効アクセスにおいては、信号電極群の状態が
変化しないため、ノイズの影響を無くすことができる。
【0052】本実施例は、信号電極群に予備設定する電
圧パターンを、所定の信号電圧のパターンと全く同一の
ものにすることができる点が特長であるが、他方、ダミ
ーアクセス(ダミー駆動)のために余分な時間を要し、
しかもその処理をソフトウェアで行うため処理速度が低
下するという欠点がある。余分な時間を要する原因は、
図8に示したように、所定の信号が本来有効であった期
間(DS信号がHの期間)の内、有効アクセスの直前に
ある部分をMPUからの命令によりダミーリードのため
の期間に転用して、その期間にダミーリードを行う必要
があるためである。(これに対して、上記した第2〜5
実施例においては、電圧レベル予備設定手段を用いて、
所定の信号の本来の無効期間に、電圧の予備設定を行っ
ているため、余分な時間を必要とせず、低速化の問題は
無い。) 従って、本実施例は、電圧レベル予備設定手段を持たな
い電子装置において、ソフトウェアにより信号電極の電
圧を予備設定できるようにすることを特長とするもので
ある。
【0053】また、信号電極を抵抗でプルアップしてい
る場合でも、信号無効時(即ち、Hi−Zの期間)にお
いて、例えば図8に示したLレベルは徐々にHレベルに
上昇するに止まるため、電圧の予備設定を乱す影響はほ
とんどない。
【0054】なお、データバスに対するダミーリード、
ダミーライトは容易に実施できるが、アドレスバスのダ
ミーライトは、その内容に確率的なミスを生じた場合に
誤動作となり得るため行わない。勿論そのダミーリード
は問題なく実施できる。
【0055】〔第7実施例〕第2〜5実施例は、電子装
置の中に、ノイズの結合が大きい信号電極群と、その信
号電極群に接続された電圧レベル予備設定手段(半導体
回路、等)とを備えてノイズを低減する実施例を示し
た。これらの実施例においては、電圧レベル予備設定手
段が電子装置の外部に接続されたものも含むものであ
る。
【0056】一方、これらとは異なる第7実施例とし
て、電圧レベル予備設定手段を内蔵してノイズ対策を兼
用する半導体装置(IC等)がある。これは、上記電子
装置とは独立に製作されるものであり、例えば、電圧レ
ベル予備設定手段としての回路を内蔵したゲートアレイ
がある。このような半導体装置を、所望の電子装置の内
部または外部に接続することにより、その電子装置内の
信号電極群のノイズ対策を行うことが可能となる。
【0057】なお、このような半導体装置(例えば、ゲ
ートアレイ)は、この電圧レベル予備設定手段以外に多
くの機能を内蔵するように構成して多機能化や低コスト
化を実現することができると共に、電圧レベル予備設定
手段の追加に伴う電子装置の面積増加を防ぐことができ
る。
【0058】
【発明の効果】以上説明したように、請求項1、および
請求項3〜4の発明によれば、それぞれが隣接するよう
に配設された信号電極群を有する電子装置において、信
号電極群のノイズを低減し、電圧レベルを速やかに確定
し、動作を安定化することができる。従って、駆動周波
数が高くセットアップ時間が短い場合でも、信号電極群
の信号電圧を正確に決定し、動作を安定化することがで
きる。
【0059】請求項2の発明によれば、電圧レベルを予
備設定する駆動回路を持たない電子装置においても、所
定の信号の印加に先立って電圧を予備設定することが可
能となり、ノイズを低減して動作の安定化を図ることが
できる。
【図面の簡単な説明】
【図1】 第1実施例を示す図
【図2】 第2実施例を示す図
【図3】 第3実施例を示す図
【図4】 第4実施例を示す図
【図5】 第5実施例を示す図
【図6】 第5実施例の動作を示すタイムチャート
【図7】 MPUと種々のデバイスの接続を示す図
【図8】 第6実施例を示す図
【符号の説明】
1,MPX マルチプレクサ 2 プリセット付きフリップフロップ 3 リセット付きフリップフロップ 4,R 抵抗 5 イネーブル付きフリップフロップ D1〜D6 信号電圧 DS 信号の有効・無効を判定する信号
フロントページの続き (72)発明者 衣笠 利光 兵庫県加東郡社町佐保35番(番地なし) 富士通周辺機株式会社内 (72)発明者 藤崎 達也 兵庫県加東郡社町佐保35番(番地なし) 富士通周辺機株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】隣接するように配設された複数の信号電極
    を駆動するに際し、 各信号電極に印加した所定の信号が所定の電圧レベルに
    達するように変化する時点の近傍で、他の信号電極の印
    加信号により当該信号電極が受けるノイズが小さくなる
    ような電圧レベルを、各信号電極に所定の信号を印加す
    る前に予備設定することを特徴とする信号電極の駆動方
    法。
  2. 【請求項2】隣接するように配設された複数の信号電極
    を駆動するに際し、 各信号電極に所定の信号を印加する前に、該信号と同一
    内容の信号を印加するダミー駆動を行うことを特徴とす
    る信号電極の駆動方法。
  3. 【請求項3】隣接するように配設された複数の信号電極
    を備えた電子装置であって、 各信号電極に印加した所定の信号が所定の電圧レベルに
    達するように変化する時点の近傍で、他の信号電極の印
    加信号により当該信号電極が受けるノイズが小さくなる
    ような電圧レベルを、各信号電極に所定の信号を印加す
    る前に予備設定する電圧レベル予備設定手段が接続され
    ていることを特徴とする電子装置。
  4. 【請求項4】隣接するように配設された複数の信号電極
    に接続される半導体装置であって、 各信号電極に印加した所定の信号が所定の電圧レベルに
    達するように変化する時点の近傍で、他の信号電極の印
    加信号により当該信号電極が受けるノイズが小さくなる
    ような電圧レベルを、各信号電極に所定の信号を印加す
    る前に予備設定する電圧レベル予備設定手段を有するこ
    とを特徴とする半導体装置。
JP7310898A 1995-11-29 1995-11-29 信号電極の駆動方法、電子装置、および半導体装置 Pending JPH09152923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7310898A JPH09152923A (ja) 1995-11-29 1995-11-29 信号電極の駆動方法、電子装置、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7310898A JPH09152923A (ja) 1995-11-29 1995-11-29 信号電極の駆動方法、電子装置、および半導体装置

Publications (1)

Publication Number Publication Date
JPH09152923A true JPH09152923A (ja) 1997-06-10

Family

ID=18010719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7310898A Pending JPH09152923A (ja) 1995-11-29 1995-11-29 信号電極の駆動方法、電子装置、および半導体装置

Country Status (1)

Country Link
JP (1) JPH09152923A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061393A (ja) * 2009-09-09 2011-03-24 Renesas Electronics Corp 半導体集積回路
JP2011139146A (ja) * 2009-12-25 2011-07-14 Aisin Aw Co Ltd 電気回路
US8552758B2 (en) 2009-09-08 2013-10-08 Renesas Electronics Corporation Semiconductor integrated circuit with data transmitting and receiving circuits
US8558572B2 (en) 2009-09-08 2013-10-15 Renesas Electronics Corporation Memory with termination circuit
JP2014014152A (ja) * 2013-09-05 2014-01-23 Renesas Electronics Corp 半導体集積回路
JP2014220838A (ja) * 2014-07-24 2014-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673818B2 (en) 2009-09-08 2017-06-06 Renesas Electronics Corporation Semiconductor integrated circuit with data transmitting and receiving circuits
US9208877B2 (en) 2009-09-08 2015-12-08 Renesas Electronics Corporation Semiconductor integrated circuit with data transmitting and receiving circuits
US8552758B2 (en) 2009-09-08 2013-10-08 Renesas Electronics Corporation Semiconductor integrated circuit with data transmitting and receiving circuits
US8558572B2 (en) 2009-09-08 2013-10-15 Renesas Electronics Corporation Memory with termination circuit
US8952719B2 (en) 2009-09-08 2015-02-10 Renesas Electronics Corporation Memory with termination circuit
US10490254B2 (en) 2009-09-08 2019-11-26 Renesas Electronics Corporation Semiconductor integrated circuit system with termination circuit
US10134462B2 (en) 2009-09-08 2018-11-20 Renesas Electronics Corporation Memory with termination circuit
US9767884B2 (en) 2009-09-08 2017-09-19 Renesas Electronics Corporation Memory with termination circuit
US9286958B2 (en) 2009-09-08 2016-03-15 Renesas Electronics Corporation Memory with termination circuit
US9171592B2 (en) 2009-09-09 2015-10-27 Renesas Electronics Corporation Semiconductor integrate circuit
US8907699B2 (en) 2009-09-09 2014-12-09 Renesas Electronics Corporation Semiconductor integrated circuit
JP2011061393A (ja) * 2009-09-09 2011-03-24 Renesas Electronics Corp 半導体集積回路
US8653851B2 (en) 2009-09-09 2014-02-18 Renesas Electronics Corporation Semiconductor integrated circuit
JP2011139146A (ja) * 2009-12-25 2011-07-14 Aisin Aw Co Ltd 電気回路
JP2014014152A (ja) * 2013-09-05 2014-01-23 Renesas Electronics Corp 半導体集積回路
JP2014220838A (ja) * 2014-07-24 2014-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路

Similar Documents

Publication Publication Date Title
US7034565B2 (en) On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same
US6518787B1 (en) Input/output architecture for efficient configuration of programmable input/output cells
US6233650B1 (en) Using FET switches for large memory arrays
WO1999048203A1 (en) Method and apparatus for glitch protection for input buffers in a source-synchronous environment
US5073969A (en) Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US7436204B2 (en) Apparatus and method for determining on die termination modes in memory device
KR100467547B1 (ko) 반도체 집적회로 장치
US5546344A (en) Extended data output DRAM interface
US6886066B2 (en) Method and apparatus for sharing signal pins on an interface between a system controller and peripheral integrated circuits
US5522048A (en) Low-power area-efficient and robust asynchronous-to-synchronous interface
US6232814B1 (en) Method and apparatus for controlling impedance on an input-output node of an integrated circuit
JPH09152923A (ja) 信号電極の駆動方法、電子装置、および半導体装置
EP1074991B1 (en) Semiconductor memory device
EP0250081A2 (en) Multiple port memory array
US6873178B2 (en) Skewed bus driving method and circuit
JPH05120209A (ja) バスシステム
KR100854937B1 (ko) 고속 신호 경로 및 방법
US7424634B2 (en) System and method for reducing jitter of signals coupled through adjacent signal lines
US20040150426A1 (en) Time borrowing using dynamic clock shift for bus speed performance
JP2003167839A (ja) 半導体メモリ装置
JPH1173764A (ja) D−ramの種別判定方法
WO1995012202A1 (en) METHOD AND APPARATUS FOR PROVIDING ACCURATE T(on) AND T(off) TIMES FOR THE OUTPUT OF A MEMORY ARRAY
KR100276263B1 (ko) 피시 카드 인터페이스 회로
US20030128046A1 (en) Method and apparatus for ensuring signal integrity in a latch array
JP2601602B2 (ja) 拡張バスを有するcpuボードおよびイン・サーキット・エミュレータ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203