CN101996992A - 二极管结构及制造方法 - Google Patents
二极管结构及制造方法 Download PDFInfo
- Publication number
- CN101996992A CN101996992A CN2009101944480A CN200910194448A CN101996992A CN 101996992 A CN101996992 A CN 101996992A CN 2009101944480 A CN2009101944480 A CN 2009101944480A CN 200910194448 A CN200910194448 A CN 200910194448A CN 101996992 A CN101996992 A CN 101996992A
- Authority
- CN
- China
- Prior art keywords
- doped region
- heavily doped
- deep trap
- diode structure
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
一种二极管结构及制造方法。所述二极管结构包括:衬底中的深阱;深阱的有源区中的第一轻掺杂区,所述第一轻掺杂区的掺杂离子类型与深阱相同,且掺杂离子浓度大于深阱;所述有源区中的第一轻掺杂区两侧的第一重掺杂区及第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;衬底表面的隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;第一重掺杂区及第二重掺杂区表面、隔离层区域外的引出线结构。所述二极管结构具有较低的反向击穿电压,可用于降低静电防护器件的触发电压或高压整压器电路设计中的参考电压。
Description
技术领域
本发明涉及半导体集成电路,特别涉及二极管结构及制造方法。
背景技术
随着半导体器件功能的日趋复杂及尺寸的日趋减小,其所能承受的静电放电(ESD,Electro Static Discharge)电压的上限值也不断减小。因而,静电放电对半导体器件产生的潜在损害也越来越严重。
在现有的静电防护实践中,常会采用以二极管触发静电防护的设计,例如中国专利01109198.3中披露的一种利用二极管触发的静电放电保护电路。该设计其实应用了二极管反向击穿电压的特性。
目前的二极管结构多为纵向结构,例如,参照图1所示,一种现有的二极管结构包括:对衬底轻掺杂形成的深阱10;深阱10中的隔离层20;对深阱10中由隔离层20分隔出的有源区进行重掺杂形成的重掺杂区31、32。若深阱10为经N型轻掺杂而构成的N阱,则所述重掺杂区31、32中之一为P型重掺杂区,另一为N型重掺杂区。假定重掺杂区31为N型重掺杂区,重掺杂区32为P型重掺杂区,则重掺杂区32和N阱就形成了PN结。P型重掺杂区32经由金属接触40及引线52引出,而N阱则经由N型重掺杂区31上的金属接触40及引线51引出。
然而,由于目前形成深阱的轻掺杂浓度较低,例如上述结构的二极管的反向击穿电压也较高。因此,不利于现今半导体器件功能的日趋复杂及尺寸的日趋减小情况下的静电防护。
发明内容
本发明解决现有技术二极管反向击穿电压较高的问题。
为解决上述问题,本发明提供一种二极管结构,包括:
衬底中的深阱;
深阱的有源区中的第一轻掺杂区,所述第一轻掺杂区的掺杂离子类型与深阱相同,且掺杂离子浓度大于深阱;
所述有源区中的第一轻掺杂区两侧的第一重掺杂区及第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
衬底表面的隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
第一重掺杂区及第二重掺杂区表面、隔离层区域外的引出线结构。
可选地,所述隔离层为绝缘层。
相应地,本发明还提供一种二极管结构的制造方法,包括:
在衬底中形成深阱;
在所述深阱中形成隔离层以定义有源区;
在所述有源区中进行第一轻掺杂形成第一轻掺杂区,第一轻掺杂的掺杂离子类型与深阱相同,且所形成的第一轻掺杂区的掺杂离子浓度大于深阱;
在所述有源区中的第一轻掺杂区两侧分别进行第一重掺杂和第二重掺杂区,形成第一重掺杂区和第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
在衬底表面形成隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
在第一重掺杂区及第二重掺杂区表面、隔离层区域外形成引出线结构。
与现有技术相比,上述二极管结构及制造方法具有以下优点:经上述制造方法形成的二极管结构,所述第二重掺杂区和深阱构成纵向二极管,所述第二重掺杂区和第一轻掺杂区构成横向二极管。由于第一轻掺杂区的掺杂离子浓度大于深阱,因而所述横向二极管的反向击穿电压也小于所述纵向二极管的反向击穿电压。因此,当面临较大电压时,所述横向二极管将先于所述纵向二极管被击穿,从而使得整个二极管结构被破坏。如此,整个二极管结构的反向击穿电压就较小。所述二极管结构可用于降低静电防护器件的触发电压或高压整压器电路设计中的参考电压。
附图说明
图1是现有的一种二极管结构的示意图;
图2是本发明二极管结构的一种实施例示意图;
图3是本发明二极管结构的制造方法的一种实施方式流程图;
图4a至图4f是本发明二极管结构的制造方法的实施例示意图。
具体实施方式
本发明二极管结构通过构建具有较小反向击穿电压的横向二极管,来降低整个二极管结构的反向击穿电压。
根据本发明二极管结构的一种实施方式,其包括:
衬底中的深阱;
深阱的有源区中的第一轻掺杂区,所述第一轻掺杂区的掺杂离子类型与深阱相同,且掺杂离子浓度大于深阱;
所述有源区中的第一轻掺杂区两侧的第一重掺杂区及第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
衬底表面的隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
第一重掺杂区及第二重掺杂区表面、隔离层区域外的引出线结构。
上述实施方式的二极管结构中,所述第二重掺杂区和深阱构成纵向二极管,所述第二重掺杂区和第一轻掺杂区构成横向二极管。由于第一轻掺杂区的掺杂离子浓度大于深阱,因而所述横向二极管的反向击穿电压也小于所述纵向二极管的反向击穿电压。因此,当面临较大电压时,所述横向二极管将先于所述纵向二极管被击穿,从而使得整个二极管结构被破坏。如此,整个二极管结构的反向击穿电压就较小。
以下以所述深阱为N阱为例,对所述的二极管结构进行举例说明。
参照图2所示,所述二极管结构的实例包括:
衬底(图未示)中的N阱(NW)100,其掺杂离子浓度为1015~17/cm3;
N阱中由隔离层200定义的有源区,所述隔离层200为绝缘层,例如二氧化硅;
N阱所述有源中的N型轻掺杂区(NLDD)400,其掺杂离子浓度为1018- 20/cm3;
所述有源区中、N型轻掺杂区400两侧的P型重掺杂区(P+)320、N型重掺杂区(N+)310,各自掺杂离子浓度为1020~22/cm3;
衬底表面的隔离层500,所述隔离层500为绝缘层,例如二氧化硅或氮化硅,所述隔离层500横跨整个N型轻掺杂区400,部分横跨P型重掺杂区320及N型重掺杂区310;
N型重掺杂区310及P型重掺杂区320表面、隔离层500区域外经由金属接触连接的引出线610、620。
上述二极管实例中,P型重掺杂区320与N阱100形成纵向二极管,P型重掺杂区320与N型轻掺杂区400形成横向二极管。N型重掺杂区310作为N型轻掺杂区400以及N阱100的引出线区域。
结合实例中公布的掺杂离子浓度可知,所述横向二极管的PN结中,P型重掺杂区320的掺杂离子浓度为1020~22/cm3,N型轻掺杂区400的掺杂离子浓度为1018~20/cm3,两者的掺杂离子浓度差较小或基本接近,因而所述PN结的耗尽区较窄,相应的反向击穿电压较小。
而所述纵向二极管的PN结中,P型重掺杂区320的掺杂离子浓度为1020~ 22/cm3,N阱100的掺杂离子浓度为1015~17/cm3,两者的掺杂离子浓度差较大,因而所述PN结的耗尽区较宽,相应的反向击穿电压较大。
但由于所述横向二极管在面临较大反向电压时会先于所述纵向二极管被击穿(经实验,所述横向二极管的反向击穿电压小于5V),因而整个二极管结构的反向击穿电压较低。
参照图3所示,本发明二极管结构的制造方法的一种实施方式,包括:
步骤s1,在衬底中形成深阱;
步骤s2,在所述深阱中形成隔离层以定义有源区;
步骤s3,在所述有源区中进行第一轻掺杂形成第一轻掺杂区,第一轻掺杂的掺杂离子类型与深阱相同,且所形成的第一轻掺杂区的掺杂离子浓度大于深阱;
步骤s4,在所述有源区中的第一轻掺杂区两侧分别进行第一重掺杂和第二重掺杂,形成第一重掺杂区和第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
步骤s5,在衬底表面形成隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
步骤s6,在第一重掺杂区及第二重掺杂区表面、隔离层区域外形成引出线结构。
以下结合附图对上述二极管的制造方法进行进一步举例说明。
结合图3和图4a所示,在衬底(图未示)中形成N阱111。所述形成N阱111的方法可以通过对衬底进行n型离子注入实现。所形成的N阱111的掺杂离子浓度为1015~17/cm3。
结合图3和图4b所示,在N阱111中形成隔离层211以定义有源区。所述形成隔离层211的方法可以采用浅沟槽隔离(STI)的方法。所述隔离层211可以为绝缘层,例如二氧化硅。
结合图3和图4c所示,在所述隔离层211定义的有源区中形成N型轻掺杂区411。所述形成N型轻掺杂区411的方法可以通过对所述有源区进行n型离子注入实现。所形成的N型轻掺杂区411的掺杂离子浓度为1018~20/cm3。
结合图3和图4d所示,在所述有源区中、N型轻掺杂区411两侧分别形成N型重掺杂区311和P型重掺杂区321。所述形成N型重掺杂区311的方法可以通过对N型轻掺杂区411右侧的有源区进行n型离子注入实现。所形成的N型重掺杂区311的掺杂离子浓度为1020~22/cm3。而所述形成P型重掺杂区321的方法可以通过对N型轻掺杂区411左侧的有源区进行p型离子注入实现。所形成的P型重掺杂区321的掺杂离子浓度为1020~22/cm3。
结合图3和图4e所示,形成横跨N型轻掺杂区411、N型重掺杂区311和P型重掺杂区321的隔离层511。所述隔离层511的材料可以为二氧化硅或氮化硅或氮氧化硅,形成二氧化硅或氮化硅或氮氧化硅的方法可以采用化学气相沉积的方法。所述隔离层511的厚度可以为10~200nm。
结合图3和图4f所示,在所述隔离层511一侧的N型重掺杂区311表面依次形成金属接触及引出线611,以及在所述隔离层511另一侧的P型重掺杂区321表面依次形成金属接触以及引出线621。
例如,所述形成金属接触可以包括:
分别蚀刻去除N型重掺杂区311、P型重掺杂区321对应的隔离层511部分,并继续蚀刻在N型重掺杂区311、P型重掺杂区321处形成沟槽,在沟槽中形成金属硅化物层。
而所述引出线611、621则可以通过在金属硅化物层表面沉积导电层,并蚀刻所述导电层形成引出线图形来实现。
经过上述方法形成的二极管结构,P型重掺杂区321与N阱111形成纵向二极管,P型重掺杂区321与N型轻掺杂区411形成横向二极管。N型重掺杂区311作为N型轻掺杂区411的引出线区域。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种二极管结构,其特征在于,包括:
衬底中的深阱;
深阱的有源区中的第一轻掺杂区,所述第一轻掺杂区的掺杂离子类型与深阱相同,且掺杂离子浓度大于深阱;
所述有源区中的第一轻掺杂区两侧的第一重掺杂区及第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
衬底表面的隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
第一重掺杂区及第二重掺杂区表面、隔离层区域外的引出线结构。
2.如权利要求1所述的二极管结构,其特征在于,所述深阱的掺杂离子浓度为1015~17/cm3,所述第一轻掺杂区的掺杂离子浓度为1018~20/cm3。
3.如权利要求2所述的二极管结构,其特征在于,所述第一重掺杂区及第二重掺杂区的掺杂离子浓度为1020~22/cm3。
4.如权利要求1所述的二极管结构,其特征在于,所述隔离层为绝缘层。
5.如权利要求4所述的二极管结构,其特征在于,所述绝缘层的材料为二氧化硅或氮化硅或氮氧化硅。
6.如权利要求1所述的二极管结构,其特征在于,所述引出线结构包括金属硅化物层及与之相连的引出线。
7.一种二极管结构的制造方法,其特征在于,包括:
在衬底中形成深阱;
在所述深阱中形成隔离层以定义有源区;
在所述有源区中进行第一轻掺杂形成第一轻掺杂区,第一轻掺杂的掺杂离子类型与深阱相同,且所形成的第一轻掺杂区的掺杂离子浓度大于深阱;
在所述有源区中的第一轻掺杂区两侧分别进行第一重掺杂和第二重掺杂,形成第一重掺杂区和第二重掺杂区,所述第一重掺杂区的掺杂离子类型与深阱相同,第二重掺杂区的掺杂离子类型与深阱不同;
在衬底表面形成隔离层,所述隔离层横跨整个第一轻掺杂区,部分横跨第一重掺杂区及第二重掺杂区;
在第一重掺杂区及第二重掺杂区表面、隔离层区域外形成引出线结构。
8.如权利要求7所述的二极管结构的制造方法,其特征在于,所述深阱的掺杂离子浓度为1015~17/cm3,所述第一轻掺杂区的掺杂离子浓度为1018~20/cm3。
9.如权利要求8所述的二极管结构的制造方法,其特征在于,所述第一重掺杂区及第二重掺杂区的掺杂离子浓度为1020~22/cm3。
10.如权利要求7所述的二极管结构的制造方法,其特征在于,所述深阱通过n型离子注入形成,所述第一轻掺杂区通过n型离子注入形成,所述第一重掺杂区通过n型离子注入形成,所述第二重掺杂区通过p型离子注入形成。
11.如权利要求7所述的二极管结构的制造方法,其特征在于,所述隔离层为绝缘层。
12.如权利要求11所述的二极管结构的制造方法,其特征在于,所述绝缘层的材料为二氧化硅,形成二氧化硅的方法为化学气相沉积。
13.如权利要求11所述的二极管结构的制造方法,其特征在于,所述绝缘层的材料为氮化硅,形成氮化硅的方法为化学气相沉积。
14.如权利要求11所述的二极管结构的制造方法,其特征在于,所述绝缘层的材料为氮氧化硅,形成氮氧化硅的方法为化学气相沉积。
15.如权利要求7所述的二极管结构的制造方法,其特征在于,形成引出线结构包括:在第一重掺杂区及第二重掺杂区表面、隔离层区域外形成金属硅化物层,以及在金属硅化物层上形成引出线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101944480A CN101996992A (zh) | 2009-08-17 | 2009-08-17 | 二极管结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101944480A CN101996992A (zh) | 2009-08-17 | 2009-08-17 | 二极管结构及制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101996992A true CN101996992A (zh) | 2011-03-30 |
Family
ID=43786893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101944480A Pending CN101996992A (zh) | 2009-08-17 | 2009-08-17 | 二极管结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101996992A (zh) |
-
2009
- 2009-08-17 CN CN2009101944480A patent/CN101996992A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10096588B2 (en) | TVS structures for high surge and low capacitance | |
US8338854B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
US8835977B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
CN107017247B (zh) | 具有低击穿电压的瞬态电压抑制器 | |
US8912605B1 (en) | ESD protection circuit | |
US11387349B2 (en) | Trench gate depletion mode VDMOS device and method for manufacturing the same | |
CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
US9825137B2 (en) | Semiconductor element and method for producing the same | |
US9640611B2 (en) | HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide | |
CN102054865A (zh) | 用作静电保护结构的mos晶体管及其制造方法 | |
KR101699612B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
CN101771077B (zh) | 具静电放电保护的水平扩散金属氧化物半导体晶体管元件 | |
US20130020680A1 (en) | Semiconductor structure and a method for manufacturing the same | |
CN102013427B (zh) | 雪崩击穿二极管结构及制造方法 | |
US10249614B2 (en) | Semiconductor device | |
CN102723278A (zh) | 半导体结构形成方法 | |
KR101392569B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
CN101447498B (zh) | 静电放电保护器件及其制造方法 | |
CN104022112B (zh) | 一种栅接地金属氧化物半导体晶体管静电防护结构 | |
CN106816463B (zh) | 一种终端结构、半导体器件及其制备方法 | |
US20150333052A1 (en) | Semiconductor structure and electrostatic discharge protection circuit | |
CN101996992A (zh) | 二极管结构及制造方法 | |
US8114749B2 (en) | Method of fabricating high voltage device | |
KR20140067445A (ko) | 전력 반도체 소자 | |
CN104810383A (zh) | 半导体元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110330 |