CN101996873B - 氧化物层及包含其的闪存的栅极的制作方法 - Google Patents

氧化物层及包含其的闪存的栅极的制作方法 Download PDF

Info

Publication number
CN101996873B
CN101996873B CN2009101944372A CN200910194437A CN101996873B CN 101996873 B CN101996873 B CN 101996873B CN 2009101944372 A CN2009101944372 A CN 2009101944372A CN 200910194437 A CN200910194437 A CN 200910194437A CN 101996873 B CN101996873 B CN 101996873B
Authority
CN
China
Prior art keywords
ozone
film
coating
plasma
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101944372A
Other languages
English (en)
Other versions
CN101996873A (zh
Inventor
徐建华
胡亚威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101944372A priority Critical patent/CN101996873B/zh
Publication of CN101996873A publication Critical patent/CN101996873A/zh
Application granted granted Critical
Publication of CN101996873B publication Critical patent/CN101996873B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种氧化物层的制作方法,包括:提供氮化物层;对所述氮化物层进行等离子表面处理;利用高深宽比工艺步骤形成氧化物层。还提供一种闪存的栅极的制作方法,所述闪存中的第二氧化物层的制作方法和上述氧化物层的制作方法相同。本发明制作的氧化物的平整度好和厚度均匀。

Description

氧化物层及包含其的闪存的栅极的制作方法
技术领域
本发明涉及闪存制造技术领域,尤其涉及一种氧化物层及包含其的闪存的栅极的制作方法。
背景技术
闪存已成为人们日常生活所不可或缺的一种半导体产品。被广泛应用到消费性电子产品中,如:数码相机、摄像机、笔记本电脑、移动电话等。
图1为现有的一种闪存的栅极结构。所述栅极包括:衬底100、所述衬底100上的隧道氧化物膜102、浮置栅极104、电介质膜、控制栅108以及隔离膜110。
通过在控制栅108和衬底100上施加适当的偏置电压,电子注入到浮置栅极104或从其取出,从而实现闪存的编成、擦除和读取操作。
电介质膜具有氧化物-氮化物-氧化物(ONO)结构,即包括第一氧化物层106a、第二氧化物层106c、氮化物层106b。其中,第一氧化物层106a和第二氧化物层106c是借助二氯硅烷基的化学气相沉积(CVD)方法形成的。然而,化学气相沉积得到的氧化物膜的质量比较差。
电介质膜对闪存的运行起着很大的作用,尤其第一氧化物层106a的厚度和膜的质量对闪存的电荷泄漏和保持特性具有相当大的影响。
图2所示为现有的电介质膜中氮化物层106b上形成第二氧化物106c后的局部结构示意图。如图2所示,形成的所述第二氧化物层106c的表面的粗糙度很大、厚度很不均匀。
在小尺寸的栅极尺寸中,浮置栅104之间的距离非常狭窄。电介质膜中第二氧化物层106c的厚度不均匀或表面粗糙度较大,会很大程度的在浮置栅104之间产生空洞(Void)。这些空洞会在后面的栅极刻蚀工艺中产生单元之间的多晶硅剩余物。
发明内容
本发明为了解决现有技术中一个问题是形成在氮化物层上的氧化物层的平整度低的问题,解决的另一个技术问题是形成在氮化物层上的氧化物层的膜厚不均匀的问题。
为解决以上问题本发明提供一种氧化物层的制作方法,包括:
提供氮化物层;
对所述氮化物层进行等离子表面处理;
利用高深宽比工艺步骤形成氧化物层。
优选的,所述等离子表面处理是:臭氧(O3)等离子清洗工艺。
优选的,所述臭氧(O3)等离子清洗工艺中的气体为臭氧和氩气的混合气体。
优选的,所述臭氧(O3)等离子清洗工艺的工艺时间为60-120秒。
优选的,所述臭氧(O3)等离子清洗工艺的温度为400-480度。
优选的,所述臭氧(O3)等离子清洗工艺臭氧的266.644帕-1066.576帕。
优选的,所述等离子表面处理是:氧气(O2)等离子清洗工艺或臭氧加紫外线(UV)清洗工艺。
本发明还提供一种闪存的栅极的制作方法,包括:
提供衬底,所述衬底内形成有沟槽,在所述沟槽之间的衬底上形成隧道氧化物膜,所述隧道氧化物膜上具有浮置栅极,在所述沟槽内形成有隔离膜,所述隔离膜等于或略高于所述隧道氧化物膜;
在所述隔离膜和所述浮置栅极上形成电介质膜和控制栅层,其中,形成所述电介质膜包括形成第一氧化物层和氮化物层,对所述氮化物层进行等离子表面处理,利用高深宽比工艺步骤形成第二氧化物层。
优选的,所述沟槽的坡度小于86度,呈V字形。
优选的,在形成隧道氧化物膜之后,对所述隧道氧化物膜在一氧化氮或二氧化氮气体中,在900度至1000度的温度下进行退火5-6分钟。
优选的,所述屏蔽氧化物是利用湿氧化或干氧化模式在750度至800度的温度下,形成的50埃至80埃厚度的氧化物膜。
优选的,所述等离子表面处理是:臭氧(O3)等离子清洗工艺。
优选的,所述臭氧(O3)等离子清洗工艺中的气体为臭氧和氩气的混合气体。
优选的,所述等离子表面处理是:氧气(O2)等离子清洗工艺或臭氧加紫外线(UV)清洗工艺。
本发明的氧化物层的制作方法制作的氧化物平整度高,厚度非常均匀;利用本发明的闪存的栅极的制作方法制作的闪存,电荷泄漏和保持特性优越。
附图说明
图1为现有的一种闪存的栅极结构。
图2所示为现有的电介质膜中氮化物层106b上形成第二氧化物106c后的局部结构示意图。
图3A-图3J所示为本发明实施例的制造闪存栅极的制造方法的剖面示意图。
图4为本发明的氮化物层上形成氧化物层后的局部结构示意图。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图3A-图3J所示为本发明实施例的制造闪存栅极的制造方法的剖面示意图。
如图3A所示,衬底200上依次形成屏蔽氧化物膜202、衬垫氮化物膜204、硬掩膜氧化物膜206。
其中,所述衬底200可以是硅;屏蔽氧化物202可以是,利用湿氧化或干氧化模式在750度至800度的温度下,形成的50埃至80埃厚度的膜。
其中,所述衬垫氮化物膜204可以是,利用低压化学气相沉积,形成的1000埃至2000埃厚度的膜。
参照如图3B所示,以光刻工艺对所述硬掩膜氧化物膜206进行图形定义,然后以硬掩膜氧化物膜206为掩膜,刻蚀所述衬垫氮化物膜204、屏蔽氧化物膜202、和衬底200,在衬底200上形成沟槽208。
优选的,所述沟槽208的坡度小于86度,呈V字形。
参照图3C所示,去除所述硬掩膜氧化物膜206,并形成隔离氧化物膜210。
其中,所述形成隔离氧化物膜210包括:等离子表面处理工艺步骤和高深宽比(HARP:High Aspect Ratio Planarization)工艺步骤。
其中,所述等离子表面处理工艺步骤可以是:臭氧(O3)等离子清洗工艺、氧气(O2)等离子清洗工艺、臭氧加紫外线(UV)清洗工艺。
其中,臭氧(O3)等离子清洗工艺中的气体为臭氧和氩气,工艺时间为60-120秒、温度为400-480度、气体压强为2-8托(266.644帕-1066.576帕)、功率为300-600瓦、臭氧的流量为1500-2500SCCM(标准状态毫升/分,标准状态为0℃、1大气压)、氩气的流量为2-4SCCM。因为臭氧清洗工艺的组成气体与所述衬垫氮化物膜204不发生化学反应,所以不会影响衬垫氮化物膜204成份的变化,而且,此清洗工艺步骤可以去除衬垫氮化物膜204上的残留的聚合物或碳化合物。
其中,所述高深宽比工艺步骤为:液态硅烷硅酸乙酯(TEOS)在次常压化学气相沉积(SACVD)条件下,与臭氧反应生成二氧化硅的工艺。所述次常压化学气相沉积是指在压强小于常压的环境中进行的化学气相沉积。
参照图3D,对所述隔离氧化物膜210进行化学机械抛光(CMP)工艺直至露出所述衬垫氮化物膜204,从而形成沟槽208内的隔离膜210a。
参照图3E,去除衬垫氮化物膜204和屏蔽氧化物膜202。
其中,除去衬垫氮化物膜204利用磷酸溶液,去除屏蔽氧化物202利用蒸馏水稀释的SC-1(氢氧化铵/过氧水/水)和氢氟酸的混合物。
参照图3F,在隔离膜210a之间的衬底上形成隧道氧化物膜212,并在隔离膜210a和所述隧道氧化物膜212上形成浮置栅极层214。
其中,所述隧道氧化物膜212是在湿氧化模式下在750度至800度的温度下形成的。
优选的,在形成隧道氧化物膜212之后,对所述隧道氧化物膜212在一氧化氮或二氧化氮气体中,在900度至1000度的温度下进行退火5-6分钟,以去除所述隧道氧化物膜212中的陷阱电荷(trap charge)。
所述浮置栅极层214材料是多晶硅或掺杂多晶硅。
参照图3G,对浮置栅极层214进行化学机械抛光,以露出隔离膜210a,从而形成浮置栅极214a。
参照图3H,所述隔离膜210a进行刻蚀至等于或略高于所述隧道氧化物膜212。
参照图3I和图3J,然后形成电介质膜216和控制栅层218。
其中,电介质膜216包括第一氧化物层216a、氮化物层216b、第二氧化物层216c。
其中,第一氧化物层216a通过液态硅烷硅酸乙酯(TEOS)在次常压化学气相沉积(SACVD)条件下沉积形成。此方法沉积的第一氧化物层216a的薄膜平整度较好不容易产生缝隙,并且具有很好的应力。且由于,次压化学气相沉积条件可以比较好的控制膜的厚度,因此,可以较好的形成适当厚度的第一氧化物层216a。
其中,氮化物层216b是通过低压化学气相沉积工艺形成的。
其中,形成第二氧化物层216c的步骤包括:等离子表面处理工艺步骤和高深宽比(HARP:High Aspect Ratio Planarization)工艺步骤。
综上所述,本发明的闪存的栅极的制作方法,包括:
提供衬底200,所述衬底200内形成有沟槽208,在所述沟槽208之间的衬底上形成隧道氧化物膜212,所述隧道氧化物膜212上具有浮置栅极214a,在所述沟槽208内形成有隔离膜210a,所述隔离膜210a等于或略高于所述隧道氧化物膜212;
在所述隔离膜210a和所述浮置栅极214a上形成电介质膜和控制栅层,其中,形成所述电介质膜包括形成第一氧化物层216a和氮化物层216b,对所述氮化物层进行等离子表面处理,利用高深宽比工艺步骤形成第二氧化物层216c。
其中,所述等离子表面处理工艺步骤可以是:臭氧(O3)等离子清洗工艺、氧气(O2)等离子清洗工艺、臭氧加紫外线(UV)清洗工艺。
其中,臭氧(O3)等离子清洗工艺的中的气体为臭氧和氩气,工艺时间为60-120秒、温度为400-480度、气体压强为2-8托、功率为300-600瓦、臭氧的流量为1500-2500帕、氩气的流量为2000-4000帕。因为臭氧清洗工艺的组成气体与所述氮化物层216b不发生化学反应,所以不会影响氮化物层216b成份的变化,而且,此清洗工艺步骤可以去除氮化物层216b上的残留的聚合物或碳化合物。
其中,所述高深宽比工艺步骤为:液态硅烷硅酸乙酯(TEOS)在次常压化学气相沉积(SACVD)条件下沉积。在次常压条件下,液态硅烷硅酸乙酯和臭氧反应产生中间产物,这些中间产物如同液体一样在氮化物层表面流动,这些流动的中间产物和游离态的氧原子在氮化物层表面发生化学反应,生成氧化硅膜,所以氧化硅膜的质量对高深宽比工艺的影响是比较大的。如果在氮化物层表面原来就有游离态的氧原子,则相当于使流动的中间产物和游离态的氧原子反应的几率,能更好的生成氧化硅膜。因此,在本发明实施例中,通过在氮化物层和氧化物层增加等离子表面处理工艺,不但可以去除其他工艺的残留物,而且可以形成表面非常平整的氧化物层,有利于提高闪存的质量。
当然,本发明实施例中的高深宽比工艺也可以用高密度等离子氧化工艺代替,但是由于高密度等离子氧化工艺的成膜受其依附的内层膜(氮化物层)表面的影响较小,所以,效果不是很明显。
图4为本发明的氮化物层上形成氧化物层后的局部结构示意图。由图可知,本发明形成在氮化物层20上的所述氧化物层22的平整度非常的好。
本发明氧化物层的制作方法为:
提供氮化物层;
对所述氮化物层进行等离子表面处理;
所述等离子表面处理可以是:臭氧(O3)等离子清洗工艺、氧气(O2)等离子清洗工艺、臭氧加紫外线(UV)清洗工艺;
利用高深宽比工艺步骤形成氧化物层。
其中,所述等离子表面处理工艺步骤可以是:臭氧(O3)等离子清洗工艺、氧气(O2)等离子清洗工艺、臭氧加紫外线(UV)清洗工艺。
其中,臭氧(O3)等离子清洗工艺的中的气体为臭氧和氩气,工艺时间为60-120秒、温度为400-480度、气体压强为2-8托、功率为300-600瓦、臭氧的流量为1500-2500帕、氩气的流量为2000-4000帕。因为臭氧清洗工艺的组成气体与所述氮化物层216b不发生化学反应,所以不会影响氮化物层216b成份的变化,而且,此清洗工艺步骤可以去除氮化物层216b上的残留的聚合物或碳化合物。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种氧化物层的制作方法,包括:
提供氮化物层;
对所述氮化物层进行等离子表面处理;
利用高深宽比工艺步骤形成氧化物层;
其中,所述等离子表面处理是臭氧等离子清洗工艺,所述臭氧等离子清洗工艺中的气体为臭氧和氩气的混合气体,所述臭氧等离子清洗工艺的工艺时间为60-120秒。
2.根据权利要求1所述的氧化物层的形成方法,其特征在于,所述臭氧等离子清洗工艺的温度为400-480度。
3.根据权利要求2所述的氧化物层的形成方法,其特征在于,所述臭氧等离子清洗工艺臭氧的气体压强为266.644帕-1066.576帕。
4.一种闪存的栅极的制作方法,包括:
提供衬底,所述衬底内形成有沟槽,在所述沟槽之间的衬底上形成隧道氧化物膜,所述隧道氧化物膜上具有浮置栅极,在所述沟槽内形成有隔离膜,所述隔离膜等于或略高于所述隧道氧化物膜;
在所述隔离膜和所述浮置栅极上形成电介质膜和控制栅层,其中,形成所述电介质膜包括形成第一氧化物层和氮化物层,对所述氮化物层进行等离子表面处理,利用高深宽比工艺步骤形成第二氧化物层;
其中,所述等离子表面处理是臭氧等离子清洗工艺,所述臭氧等离子清洗工艺中的气体为臭氧和氩气的混合气体,所述臭氧等离子清洗工艺的工艺时间为60-120秒。
5.根据权利要求4所述的闪存的栅极的制作方法,其特征在于,所述沟槽的坡度小于86度,呈V字形。
6.根据权利要求5所述的闪存的栅极的制作方法,其特征在于,在形成隧道氧化物膜之后,对所述隧道氧化物膜在一氧化氮或二氧化氮气体中,在900度至1000度的温度下进行退火5-6分钟。
7.根据权利要求6所述的闪存的栅极的制作方法,其特征在于,所述屏蔽氧化物是利用湿氧化或干氧化模式在750度至800度的温度下,形成的50埃至80埃厚度的氧化物膜。
CN2009101944372A 2009-08-21 2009-08-21 氧化物层及包含其的闪存的栅极的制作方法 Expired - Fee Related CN101996873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101944372A CN101996873B (zh) 2009-08-21 2009-08-21 氧化物层及包含其的闪存的栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101944372A CN101996873B (zh) 2009-08-21 2009-08-21 氧化物层及包含其的闪存的栅极的制作方法

Publications (2)

Publication Number Publication Date
CN101996873A CN101996873A (zh) 2011-03-30
CN101996873B true CN101996873B (zh) 2012-07-18

Family

ID=43786830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101944372A Expired - Fee Related CN101996873B (zh) 2009-08-21 2009-08-21 氧化物层及包含其的闪存的栅极的制作方法

Country Status (1)

Country Link
CN (1) CN101996873B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105717752A (zh) * 2014-12-05 2016-06-29 中国科学院苏州纳米技术与纳米仿生研究所 一种高深宽比介质纳米结构和半导体材料的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812120B1 (en) * 2004-02-26 2004-11-02 Powerchip Semiconductor Corp. Method of forming floating gate of memory device
CN1744296A (zh) * 2004-09-03 2006-03-08 海力士半导体有限公司 在半导体存储器件中形成隔离层的方法
CN101325170A (zh) * 2007-06-15 2008-12-17 中芯国际集成电路制造(上海)有限公司 动态随机存取存储器的浅沟隔离制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812120B1 (en) * 2004-02-26 2004-11-02 Powerchip Semiconductor Corp. Method of forming floating gate of memory device
CN1744296A (zh) * 2004-09-03 2006-03-08 海力士半导体有限公司 在半导体存储器件中形成隔离层的方法
CN101325170A (zh) * 2007-06-15 2008-12-17 中芯国际集成电路制造(上海)有限公司 动态随机存取存储器的浅沟隔离制作方法

Also Published As

Publication number Publication date
CN101996873A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
CN102655086B (zh) 半导体器件的制造方法
TWI601188B (zh) 製造微晶半導體膜的方法及製造半導體裝置的方法
US20040102052A1 (en) Semiconductor device and its manufacturing method
KR20030067735A (ko) 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN101752291A (zh) 浅沟槽隔离结构的制造方法
Byun et al. Characteristics of silicon nitride deposited by very high frequency (162 MHz)-plasma enhanced atomic layer deposition using bis (diethylamino) silane
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
JP2007194239A (ja) 半導体装置の製造方法
CN101740367B (zh) 阶梯式栅氧化层的制造方法及半导体器件
CN101996873B (zh) 氧化物层及包含其的闪存的栅极的制作方法
CN101894799B (zh) 提高nmos晶体管电子迁移率的方法
CN100350589C (zh) 由清洗形成圆滑边角的浅沟渠隔离方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
CN102376644A (zh) 半导体器件的制作方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
CN102376645A (zh) Cmos器件应力膜的形成方法
WO2013073468A1 (ja) 素子形成用基板及びその製造方法
CN101752292B (zh) 浅沟槽隔离结构的制造方法
US9391133B2 (en) Capacitor and preparation method thereof
CN101625975A (zh) 一种形成介电质以及形成半导体装置的方法
CN102709154A (zh) 一种金属-多层绝缘体-金属电容器的制作方法
US20230260800A1 (en) Methods to reduce uncd film roughness
KR20110133842A (ko) 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN105938813A (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20200821