CN101625975A - 一种形成介电质以及形成半导体装置的方法 - Google Patents
一种形成介电质以及形成半导体装置的方法 Download PDFInfo
- Publication number
- CN101625975A CN101625975A CN200910137280A CN200910137280A CN101625975A CN 101625975 A CN101625975 A CN 101625975A CN 200910137280 A CN200910137280 A CN 200910137280A CN 200910137280 A CN200910137280 A CN 200910137280A CN 101625975 A CN101625975 A CN 101625975A
- Authority
- CN
- China
- Prior art keywords
- gas
- plasma
- manufacturing process
- silicon
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 169
- 238000007254 oxidation reaction Methods 0.000 title claims description 96
- 230000003647 oxidation Effects 0.000 title claims description 93
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 75
- 239000010703 silicon Substances 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000003989 dielectric material Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 21
- 239000002243 precursor Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 109
- 238000004519 manufacturing process Methods 0.000 claims description 102
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 40
- 229910052799 carbon Inorganic materials 0.000 claims description 40
- 239000011737 fluorine Substances 0.000 claims description 30
- 229910052731 fluorine Inorganic materials 0.000 claims description 30
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 26
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 18
- 229910001882 dioxygen Inorganic materials 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 13
- 150000003376 silicon Chemical class 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 150000002221 fluorine Chemical class 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 57
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000003708 ampul Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000869 ion-assisted deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明是有关于一种形成介电质的方法，该方法包括在制造工艺室中提供具有含硅半导体层的基材，其中该制造工艺室可将制造工艺前驱物离子化为包括含氧成分与含氟碳成分的等离子体。而藉由该等离子体可使含硅材料的表面部分氧化，以将该表面部分转变为氧化介电材料。
Description
技术领域
本发明涉及一种集成电路及集成电路制造工艺以制造半导体装置的方法，特别是涉及一种可应用于半导体装置中的氧化介电质的方法与装置。举例来说，本发明可应用于硅的低温等离子体氧化，以在金氧半导体(MOS)装置中形成栅极介电质。然应注意本发明可应用的范围并不仅限于此，举例来说，本发明亦可应用于其他硅装置，如双极装置或存储器(即记忆体，以下均称为存储器)装置，像是动态随机存取存储器、快闪存储器、金属-氧化物-氮化物-氧化物-硅(MONOS)型或其他非挥发性存储器装置。
背景技术
集成电路(或称为ICs)，已从过去单一硅晶片上只有几个彼此相连的装置，演进到今日的数百万个装置。为了要提升复杂度与电路的密度，每个世代的集成电路上的最小元件也越来越小。电路密度的增加不仅提升了集成电路的复杂度与效能，同时也让成本大大降低。另一方面，由于集成电路的每一个制造工艺(即制程，以下均称为制造工艺)中都有其限制，所以要将装置微小化是相当困难的。换言之，某一特定制造工艺只能使用在特定的尺寸。因此，若要使用于尺寸更小的装置时，则必须改变制造工艺或装置上的布局。而用于集成电路的低成本、高效率生产的介电薄膜便是前述限制之一。
在现代的集成电路里，薄膜介电质常用于构成各种重要的元件。举例来说，金氧半导体晶体管中的薄栅极介电质以及存储器装置中的隧穿介电质的品质对于装置的效能与可靠性均相当重要。厚介电质则常用于装置隔离中，像是浅沟槽隔离或层间隔离。传统上，厚介电薄膜多利用化学气相沉积(CVD)方式形成，而薄介电质通常通过将硅热氧化的方式来形成。随着集成电路的尺寸越来越小，降低制造工艺的热预算也越来越重要。然而，若为了降低热预算而在低温环境下进行热氧化制造工艺常常无法得到理想的厚度。另一种介电质的形成方法，如化学气相沉积(CVD)或等离子体辅助化学气相沉积(PECVD)，尽管其热预算较低，但却常常产生品质不佳的介电质。在典型的化学气相沉积或等离子体辅助化学气相沉积制造工艺中，含硅前驱物与含氧前驱物彼此反应而形成沉积于硅基材表面的硅氧化物。在此种制造工艺中，硅氧化物薄膜及介于沉积的硅氧化物与硅基材间的介面的品质常常无法达到晶体管或存储器装置的要求。据此，有需要提出一种可满足装置要求的氧化物厚度的低温氧化制造工艺。
由此可见，上述现有的半导体装置制造工艺在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于此，有必要提出一种改良的半导体装置制造工艺。因此如何能创设一种新的一种低温氧化的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的半导体装置制造工艺存在的缺陷，而提供一种形成介电质以及形成半导体装置的方法，所要解决的技术问题是使其在低温条件下形成一理想的氧化材料厚度，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成介电质的方法，其包括以下步骤：在一制造工艺室中，提供一包括含硅材料的一基材，其中该制造工艺室是可将一制造工艺前驱物离子化为一等离子体，该等离子体包括一含氧成分与一含氟碳成分；以及利用该等离子体氧化该含硅材料的一表面部分，以将该表面部分转变为一氧化介电材料。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的等离子体更包括一由N2H2离子化的成分。
前述的方法，其中所述的含硅材料包括选自于由单晶硅、多晶硅、非晶硅、氮化硅、硅锗及氮氧化硅所组成群组的材料之一。
前述的方法，其中所述的含氧成分是由一气体所产生，且该气体是选自于O2、O3、NO、H2O及NO2所组成的群组中的一种或多种。
前述的方法，其中所述的含氟碳成分是由一气体所产生，该气体是选自于CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或多种。
前述的方法，其更包括藉由选择一CF4流速来调整与该氧化介电材料相关的一厚度。
前述的方法，其中所述的等离子体氧化步骤包括：一制造工艺压力介于100至10,000毫托；一射频能量介于500至5,000瓦特；一氧气流速介于300至20,000立方厘米/分钟；一混成气体流速介于30至3,000立方厘米/分钟；以及一含碳及含氟气体流速介于2至100立方厘米/分钟。
前述的方法，其中所述的等离子体氧化步骤包括：一制造工艺压力为1,500毫托；一射频能量2,500瓦特；一氧气流速3,000立方厘米/分钟；
一混成气体流速300立方厘米/分钟；以及一含碳及含氟气体流速25立方厘米/分钟。
前述的方法，其中所述的等离子体氧化该含硅材料的该表面部分步骤的制造工艺温度为800℃以下。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种在一半导体装置中形成一介电质的方法，其包括以下步骤：提供一基材，该基材包括一表面区域；以及等离子体氧化该表面区域的一部分，以将该表面区域的该部分转变为一氧化介电材料，该等离子体氧化步骤包括一含氧气体与一含氟碳气体，且该等离子体氧化步骤是不使用一含硅的等离子体源气体。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的基材在该表面区域是包括一含硅半导体层。
前述的方法，其中所述的含硅半导体层包括一硅层或一硅锗层。
前述的方法，其更包括藉由选择该含氟碳气体的流速以调整与该氧化介电材料相关的一厚度。
前述的方法，其中所述的等离子体氧化步骤包括将该基材维持在250℃。
前述的方法，其中所述的含氧气体是选自于O2、O3、NO及NO2所组成的群组中的一种或多种。
前述的方法，其中所述的含氟碳气体是选自于CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或多种。
前述的方法，其中所述的等离子体氧化步骤包括：一制造工艺压力介于100至10,000毫托；一射频能量介于500至5,000瓦特；一制造工艺温度介于150至550℃；一氧气流速介于300至20,000立方厘米/分钟；一混成气体流速介于30至3,000立方厘米/分钟；以及一含碳及含氟气体流速介于2至100立方厘米/分钟。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种形成一半导体装置的方法，其包括以下步骤：提供一硅基材，该硅基材包括一表面区域，且该硅基材具有一第一导电型态；等离子体氧化该硅基材的一表面部分，以将该表面部分转变为一氧化介电材料，该等离子体氧化步骤包括一含氧气体、一混成气体以及一含氟碳气体，且该等离子体氧化步骤是不使用一含硅的等离子体源气体；藉由沉积与图案化一导电层以形成一覆盖于该氧化介电材料上的一栅极结构；以及将该硅基材的一第一部分与一第二部分转变为一第二导电型态，以分别形成一源极区域与一漏极区域，其中该第一部分与该第二部分是位于该栅极结构的两侧。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的等离子体氧化步骤包括将该硅基材维持在250℃。
前述的方法，其更包括藉由选择该含氟碳气体的流速来调整与该氧化介电材料层相关的一厚度。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为达到上述目的，本发明提供了一种形成介电质的方法，包括提供具有含硅半导体层的基材。含硅材料的表面部分进行等离子体(即电浆，以下均称为等离子体)氧化处理，以在约800℃或更低的温度下将其转变为氧化的介电材料，其中，等离子体氧化步骤包括有含氧成分与含氟碳成分。在一实施例中，等离子体制造工艺是不使用含硅的等离子体源气体。在特定实施例中，基材在制造工艺温度约150℃至550℃下予以维持。在一实施例中，含氟碳气体的流速是用来控制氧化介电质的厚度。
在本发明方法的一个实施例中，等离子体制造工艺也包括了混成气体(N2H2)。而在某实施例中，混成气体包括氢气与氮气的混合，其中氢气约为2％至6％。某实施例中，等离子体制造工艺并不使用含硅的等离子体源气体，此是有别于一般需要于等离子体源气体中使用含硅前驱物的等离子体化学气相沉积氧化制造工艺。依各实施例的需要，含硅半导体层可包括单晶硅、多晶硅、非晶硅、含有掺杂物的硅或是其他含硅半导体材料。在另一实施例中，含硅半导体层可包括硅层或硅锗层。
在本发明的方法的一实施例中，含氧气体是选自于由O2、O3、NO及NO2所组成的群组中的一种或多种，而含氟碳气体是选自于由CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或多种。在特定实施例中，与氧化介电质相关的厚度可利用CF4的流速来调整。在一实施例中，基材是在约150℃至450℃的温度下予以维持。在特定实施例中，等离子体制造工艺中的基材是在约250℃的温度下予以维持。在一实施例中，等离子体制造工艺在一等离子体真空室内的制造工艺压力介于约100至10,000毫托。
等离子体制造工艺的一种制造工艺条件包括约1,500毫托的制造工艺压力、约2,500瓦特的射频能量、约250℃的制造工艺温度、约3,000立方厘米/分钟的氧气流速、约300立方厘米/分钟的混成气体流速以及约25立方厘米/分钟的含碳及含氟气体流速。在另一特定制造工艺中，等离子体制造工艺包括介于约100至10,000毫托的制造工艺压力、介于约500至5,000瓦特的射频能量、介于约150至550℃的制造工艺温度、介于约300至20,000立方厘米/分钟的氧气流速、介于约30至3,000立方厘米/分钟的混成气体流速以及介于约2至100立方厘米/分钟的含碳及含氟气体流速。
本发明还提供了一种在半导体装置中形成介电质的方法。该方法包括提供具有表面区域的基材，并将基材施以等离子体制造工艺，其中等离子体制造工艺包括含氧气体与含氟碳气体，以及在等离子体制造工艺的环境中，使用化学反应将表面区域的最上层部分转变为一层氧化介电材料。在特定实施例中，基材在表面区域中包括含硅半导体层。在一实施例中，等离子体制造工艺包括介于约100至10,000毫托的制造工艺压力、介于约500至5,000瓦特的射频能量、介于约150至550℃的制造工艺温度、介于约300至20,000立方厘米/分钟的氧气流速、介于约30至3,000立方厘米/分钟的混成气体流速以及介于约2至100立方厘米/分钟的含氟碳气体流速。
在特定实施例中，在半导体装置中形成介电质的方法包括提供具有表面区域的硅基材。该方法并将硅基材施以等离子体制造工艺，其包括约1,500毫托的制造工艺压力、约2,500瓦特的射频能量、介于约150至550℃的制造工艺温度、约3,000立方厘米/分钟的氧气流速、约300立方厘米/分钟的混成气体流速以及约25立方厘米/分钟的CF4气体流速。该方法包括在等离子体制造工艺的环境中，使用化学反应将硅基材的最上层部分转变为一层氧化介电材料。
本发明再提供了一种形成介电质的方法，其包括提供具有含硅半导体层的基材，且该基材具有一表面区域。该方法尚包括将基材施以等离子体制造工艺，其中等离子体制造工艺包括含氧气体与含氟碳气体，以及在等离子体制造工艺的环境中，使用化学反应将含硅半导体层的最上层部分转变为一层氧化介电材料。在一实施例中，等离子体制造工艺是不使用一含硅的等离子体源气体。在特定实施例中，该基材是在约150至550℃的制造工艺温度下予以维持。在一实施例中，氧化介电质的厚度可利用含氟碳气体的流速来调整。
此外，为达到上述目的，本发明另还提供了一种形成半导体装置的方法，其包括提供具有第一导电型态的硅基材，该硅基材包括一表面区域。该方法亦包括将该基材施以等离子体制造工艺，其包括含氧气体、混成气体以及含氟碳气体。该方法尚包括在等离子体制造工艺的环境中，使用化学反应将含硅基材的最上层部分转变为一层氧化介电材料。该方法亦包括藉由沉积与图案化导电层以形成覆盖于氧化介电材料上的栅极结构。该方法更包括分别在该栅极结构的两侧形成源极区域与漏极区域，且源极区域与漏极区域的形成是通过将基材的第一部分与第二部分转变为第二导电型态。
借由上述技术方案，本发明一种低温氧化的方法至少具有下列优点及有益效果：本发明相对于传统技术有许多优点，举例来说，本发明提供一种以传统技术为基础且方便使用的制造工艺，在某些实施例中，本发明的方法提供一种半导体材料(如硅)的低温氧化。举例来说，在特定实施例中，形成硅氧化物的方法包括如在250℃或更低的温度下使用低温等离子体制造工艺来氧化硅基材。在一实施例中，本发明提供一种控制厚度以及在低温等离子体制造工艺中达到理想厚度的方法。此外，该方法提供一种简单、低温、低热预算且相容于传统制造工艺技术的氧化制造工艺，传统设备无须大幅度修改即可实施本发明的方法。
综上所述，本发明提供一种形成介电质的方法，该方法包括在制造工艺室中提供具有含硅半导体层的基材，其中该制造工艺室可将制造工艺前驱物离子化为包括含氧成分与含氟碳成分的等离子体。而藉由该等离子体可使含硅材料的表面部分氧化，以将该表面部分转变为氧化介电材料。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是根据本发明一实施例等离子体制造工艺的设备简化示意图，其可用以形成氧化介电质。
图2是根据本发明一实施例形成氧化介电质方法的简化流程图。
图3A至图3C是根据本发明一实施例的方法形成氧化介电质的简化示意图。
图4是根据本发明一实施例的制造工艺气体、制造工艺时间相对于氧化物厚度的关系简化示意图。
图5是根据本发明一实施例利用CF4气体时，制造工艺时间相对于氧化物厚度的关系简化示意图。
图6是根据本发明一实施例利用CF4气体时，流速相对于氧化物厚度的关系简化示意图。
图7是透射电子显微镜(TEM)的相片，其显示出利用本发明一实施例的低温等离子体氧化制造工艺形成的氧化物层。
图8A至图8C是根据本发明一实施例的方法形成半导体装置的简化剖面图。
100：等离子体制造工艺装置 110：制造工艺室
112：石英管 114：承座
116：晶圆 120：真空泵
130：射频产生器 132：射频缆线
134：螺旋线圈 140：进气口
142：缓冲盘 300：基材
301：含硅半导体层 302：表面区域
305：未氧化的含硅层 306：最上层部分
307：氧化物层 801：硅基材
803：栅极氧化物层 805：栅极结构
807：源极 809：漏极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种低温氧化的方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
依实施例的不同，本发明包括多个技术特征，如：
1、半导体材料(如硅)的低温氧化方法；
2、在低温(如约250℃)等离子体制造工艺中，藉由将硅基材氧化以形成硅氧化物的方法；
3、在低温等离子体制造工艺中控制厚度并达成理想厚度的方法；
4、一种简单、低温、低热预算且相容于传统制造工艺技术，使传统设备无须大幅度修改即可实施的方法。
图1是根据本发明一实施例等离子体制造工艺的设备简化示意图，其可用以形成氧化介电质。如图所示，等离子体制造工艺装置100包括一制造工艺室110、连接至用以维持制造工艺压力的真空泵120以及用以接收等离子体源气体的进气口140。制造工艺室110包括石英管112，而晶圆116则置于制造工艺室110中的承座114上。此外，承座114并连接有一加热机制(图未示)以将晶圆116维持于一理想制造工艺温度。射频产生器130可通过射频缆线132供应电力至螺旋线圈134以在石英管112内产生等离子体。缓冲盘142装设于进气口140旁，用以产生均匀的等离子体源气体流。
尽管前述的等离子体制造工艺装置100包含有特定元件，然其可具有各种不同的变化、改变及替代方案。举例来说，某些元件可进一步扩充或结合，而其他元件亦可装设于某些元件之间。视实施例的不同，元件间的排列可进行互换或取代。而在不同实施例中，等离子体制造工艺装置100可产生反应性离子或带电高能粒子，或用以进行等离子体蚀刻或等离子体辅助沉积。一般来说，等离子体制造工艺包括下列条件：制造工艺气体组成、气体流速、制造工艺压力、射频能量与温度等等。
根据本发明的特定实施例，其提供一种在等离子体制造工艺装置100中进行低温硅氧化以形成硅氧化物的方法，以下进一步说明该方法的细节内容。
图2是根据本发明一实施例形成氧化介电质方法的简化流程图。如图所示，本发明一实施例中形成氧化介电质的方法可概略说明如下：
1、(步骤210)提供具有含硅半导体层的基材；
2、(步骤220)将该基材施以等离子体制造工艺，该等离子体制造工艺包括含氧气体与含氟碳气体；以及
3、(步骤230)将含硅半导体层的最上层部分转变为一层氧化介电材料。
上述顺序提供本发明一实施例中利用低温方式氧化硅基材的方法，如图所示，该方法结合了在等离子体制造工艺中导入含氧气体与含氟碳气体的步骤以氧化硅基材。以下进一步说明该方法的细节内容。
图3A至图3C是根据本发明一实施例的方法形成氧化介电质的简化剖面图。以下利用图3A至图3C配合图2来说明本发明的一实施例。如图所示，在低温形成氧化介电质的方法始于开始。
在步骤210中，提供一基材。如图3A所示，基材300包括一具有表面区域302的含硅半导体层301。在一实施例中，含硅半导体层301可以是单晶硅、多晶硅、非晶硅、氮化硅(S iN)、硅锗(S iGe)及氮氧化硅(S iON)。在某些实施例中，含硅层可包括硅-锗层。此外，含硅层可以是已掺杂或未掺杂。举例来说，含硅层可以是硅、多晶硅或非晶硅基材的最上层。在另一实施例中，含硅层可以是绝缘层上覆硅(SOI)结构或多晶硅相连层中的硅装置层。
在步骤220中，该方法包括将基材施以等离子体制造工艺。在一实施例中，等离子体制造工艺包括含氧气体与含氟碳气体。在特定实施例中，等离子体制造工艺尚可包括混成气体，其是为氢气与氮气的混合，且其中氢气约占2％至6％。在一实施例中，含氧气体包括O2、O3、NO、H2O及NO2所组成的群组中的一种或几种。在某些实施例中，含氟碳气体包括CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或几种。
在某些实施例中，基材在等离子体制造工艺中维持在约150℃至550℃的制造工艺温度。在特定实施例中，氧化硅基材的步骤是藉由将基材维持在约250℃的温度下达成。在再一实施例中，基材是维持在800℃或更低的温度。等离子体制造工艺可在范围较广的制造工艺压力下进行，举例来说，在某些实施例中，等离子体真空室的压力是维持在100至10,000毫托之间。在特定实施例中，制造工艺压力是维持在约1,500毫托。
在某些实施例中，等离子体制造工艺的条件包括介于约100至10,000毫托的制造工艺压力、介于约500至5,000瓦特的射频能量、介于约150至550℃的制造工艺温度、介于约300至20,000立方厘米/分钟的氧气流速、介于约30至3,000立方厘米/分钟的混成气体流速以及介于约2至100立方厘米/分钟的含碳及含氟气体流速。在特定实施例中，等离子体制造工艺的条件为约1,500毫托的制造工艺压力、约2500瓦特的能量、约250℃的制造工艺温度、约3,000立方厘米/分钟的氧气流速、约300立方厘米/分钟的混成气体流速以及约25立方厘米/分钟的含碳及含氟气体流速。在前述制造工艺中的某些实施例使用的是氧气或CF4气体。无庸置疑地，其可具有各种不同的变化、改变及替代方案。在某些实施例中，制造工艺温度可以介于约150至450℃。
在图3B中，等离子体制造工艺将含硅半导体层的最上层部分306转变为一层氧化介电材料(在步骤230中)。根据一实施例，本发明提供的等离子体制造工艺并不使用含硅的等离子体源气体。本发明提供一种在等离子体环境中氧化含硅半导体层的最上层部分306的方法。在图3C中氧化物层307是形成且覆盖在未氧化的含硅层305上。此与传统的化学气相沉积(CVD)并不同，因为后者在等离子体环境中同时使用了含硅与含氧的成分来形成沉积在基材表面的硅氧化物。
前述方法提供一种根据本发明的实施例进行低温氧化硅基材的方法。其中，该方法结合了在等离子体制造工艺中导入含氧气体与含氟碳气体的步骤以氧化硅基材。本发明当然也可有其他变化，如增加步骤、移除一或多个步骤、或以不同顺序进行一或多个步骤，然其均未脱离本发明的范畴。以下进一步说明本发明方法的细节内容。
根据本发明的实施例，硅氧化物可在低温下进行等离子体制造工艺以氧化硅基材来形成，且氧化物的成长将依所使用的制造工艺条件而有所变化，如制造工艺气体组成、气体流速、温度、压力与氧化时间等等。为说明本发明所提供的方法，发明人进行了实验研究来了解低温等离子体制造工艺中硅基材的氧化物成长情形。在此些研究中，发明人一一检视了氧化物成长情形与氧化时间、等离子体气体源、气体流速等等的关系，以下仅提供部分结果。
图4是根据本发明一实施例的制造工艺气体、制造工艺时间相对于氧化物厚度的关系简化示意图。如图所示，其显示了三种不同制造工艺条件下形成于硅基材上的氧化物厚度与时间的关系。应注意的是，前述三种制造工艺中的制造工艺压力(1,500毫托)、射频能量(2,500瓦特)、氧气流速(3,000立方厘米/分钟)以及温度(250℃)均维持固定，且每一制造工艺所使用的是不同的制造工艺气体组成。三个制造工艺在下列出，其包括氧气流速、混成气体(标示为N2H 2)流速、CF4(四氟甲烷)气体流速以及温度，其中气体流速的单位为立方厘米/分钟。
1、CF4/N2H2/O2： /3000O2/300N2H2/15CF4/
2、N2H2/O2： /3000O2/300N2H2/0CF4/
3、O2： /3000O2/0N2H2/0CF4/
由上可知，制造工艺3仅包含氧气，且其产生的氧化物层最薄，在10分钟的氧化后大概只有10埃。制造工艺2的氧气流速为3,000立方厘米/分钟且N2H2流速为300立方厘米/分钟，其所产生的氧化物较厚一些，在10分钟的氧化后大约有20埃。相较之下，制造工艺1的氧气流速为3,000立方厘米/分钟、N2H2流速为300立方厘米/分钟且CF4流速为15立方厘米/分钟，其所产生的氧化物厚度相对最大，在10分钟的氧化后大概有95埃。因此，根据本发明的特定实施例，在低温等离子体氧化中，等离子体气体组成可用以控制氧化物的成长。根据发明人的实验数据，含氟碳气体的流速对于氧化介电质的成长速度影响相对较大。特别是，增加CF4流速可提升氧化介电质的成长。
图5是根据本发明一实施例利用CF4气体时，制造工艺时间相对于氧化物厚度的关系简化示意图。由图5中可看出在以25立方厘米/分钟的CF4流速时氧化物厚度与氧化时间的关系。而其他条件包括制造工艺压力(1,500毫托)、射频能量(2,500瓦特)、氧气流速(3,000立方厘米/分钟)、混成气体流速(300立方厘米/分钟)以及温度(250℃)。由图中可以看出在25立方厘米/分钟的CF4流速下，在六分钟时氧化物厚度的成长可达到约90至100埃，且在制造工艺时间加长时，厚度并没有明显的增加。
图6是根据本发明一实施例利用CF4气体时，流速相对于氧化物厚度的关系简化示意图。如图所示，在CF4流速增加至约25立方厘米/分钟的过程中，氧化物的厚度也随流速增加而增加。而当流速高于30立方厘米/分钟时，氧化物的成长情形随流速增加而减少。
图7是透射电子显微镜(TEM)的相片，其显示出利用本发明一实施例的低温等离子体氧化制造工艺形成的氧化物层。如图7的TEM剖面的相片所示，其是形成于硅基材上且厚度为95埃左右的均匀氧化物，而所使用的制造工艺条件为制造工艺压力(1,500毫托)、射频能量(2,500瓦特)、氧气流速(3,000立方厘米/分钟)、温度(250℃)、混成气体流速300立方厘米/分钟以及CF4流速15立方厘米/分钟。
图8A至图8C是根据本发明一实施例的方法形成半导体装置的简化图。如图8A所示，该方法包括提供一具有表面区域(图未示)的硅基材801，在特定实施例中，基材可具有N型的导电型态。然应了解的是，该方法也可用于P型基材。如图所示，栅极氧化物层803形成于硅基材801上。在一实施例中，栅极氧化物层803可利用与图3A至图3C中所描述的方法相关的制造工艺来形成，举例来说，基材可利用包括了含氧气体、混成气体与含氟碳气体的等离子体制造工艺来处理。等离子体制造工艺可利用化学反应将表面区域的最上层部分转变为一层氧化介电材料803。
在图8B中，栅极结构805是利用沉积与图案化导电层的方式形成于介电材料803上。举例来说，栅极结构可以是利用沉积与图案化方法形成的经掺杂的多硅晶栅极。在图8C中，基材的区域807、809被转变为第二导电型态(像是P型)，以形成源极与漏极。如图所示，源极807和漏极809是分别位于栅极结构的两侧。在特定的实施例中，源极与漏极可利用离子布植制造工艺来形成。
本发明相对于传统技术有许多优点，举例来说，本发明提供一种以传统技术为基础且方便使用的制造工艺，在某些实施例中，本发明的方法提供一种半导体材料(如硅)的低温氧化。举例来说，在特定实施例中，形成硅氧化物的方法包括如在250℃或更低的温度下使用低温等离子体制造工艺来氧化硅基材。在一实施例中，本发明提供一种控制厚度以在低温等离子体制造工艺中达到理想厚度的方法。此外，该方法提供一种简单、低温、低热预算且相容于传统制造工艺技术的氧化制造工艺，传统设备无须大幅度修改即可实施本发明的方法。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (20)
1、一种形成介电质的方法，其特征在于其包括以下步骤：
在一制造工艺室中，提供一包括含硅材料的一基材，其中该制造工艺室是可将一制造工艺前驱物离子化为一等离子体，该等离子体包括一含氧成分与一含氟碳成分；以及
利用该等离子体氧化该含硅材料的一表面部分，以将该表面部分转变为一氧化介电材料。
2、根据权利要求1所述的方法，其特征在于其中所述的等离子体更包括一由N2H2离子化的成分。
3、根据权利要求1所述的方法，其特征在于其中所述的含硅材料包括选自于由单晶硅、多晶硅、非晶硅、氮化硅、硅锗及氮氧化硅所组成群组的材料之一。
4、根据权利要求1所述的方法，其特征在于其中所述的含氧成分是由一气体所产生，且该气体是选自于O2、O3、NO、H2O及NO2所组成的群组中的一种或多种。
5、根据权利要求1所述的方法，其特征在于其中所述的含氟碳成分是由一气体所产生，该气体是选自于CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或多种。
6、根据权利要求1所述的方法，其特征在于其更包括藉由选择一CF4流速来调整与该氧化介电材料相关的一厚度。
7、根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化步骤包括：
一制造工艺压力介于100至10,000毫托；
一射频能量介于500至5,000瓦特；
一氧气流速介于300至20,000立方厘米/分钟；
一混成气体流速介于30至3,000立方厘米/分钟；以及
一含碳及含氟气体流速介于2至100立方厘米/分钟。
8、根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化步骤包括：
一制造工艺压力为1,500毫托；
一射频能量2,500瓦特；
一氧气流速3,000立方厘米/分钟；
一混成气体流速300立方厘米/分钟；以及
一含碳及含氟气体流速25立方厘米/分钟。
9、根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化该含硅材料的该表面部分步骤的制造工艺温度为800℃以下。
10、一种在一半导体装置中形成一介电质的方法，其特征在于其包括以下步骤：
提供一基材，该基材包括一表面区域；以及
等离子体氧化该表面区域的一部分，以将该表面区域的该部分转变为一氧化介电材料，该等离子体氧化步骤包括一含氧气体与一含氟碳气体，且该等离子体氧化步骤是不使用一含硅的等离子体源气体。
11、根据权利要求10所述的方法，其特征在于其中所述的基材在该表面区域是包括一含硅半导体层。
12、根据权利要求11所述的方法，其特征在于其中所述的含硅半导体层包括一硅层或一硅锗层。
13、根据权利要求10所述的方法，其特征在于其更包括藉由选择该含氟碳气体的流速以调整与该氧化介电材料相关的一厚度。
14、根据权利要求10所述的方法，其特征在于其中所述的等离子体氧化步骤包括将该基材维持在250℃。
15、根据权利要求10所述的方法，其特征在于其中所述的含氧气体是选自于O2、O3、NO及NO2所组成的群组中的一种或多种。
16、根据权利要求10所述的方法，其特征在于其中所述的含氟碳气体是选自于CF4、CHF3、CH2F2及CH3F所组成的群组中的一种或多种。
17、根据权利要求10所述的方法，其特征在于其中所述的等离子体氧化步骤包括：
一制造工艺压力介于100至10,000毫托；
一射频能量介于500至5,000瓦特；
一制造工艺温度介于150至550℃；
一氧气流速介于300至20,000立方厘米/分钟；
一混成气体流速介于30至3,000立方厘米/分钟；以及
一含碳及含氟气体流速介于2至100立方厘米/分钟。
18、一种形成一半导体装置的方法，其特征在于其包括以下步骤：
提供一硅基材，该硅基材包括一表面区域，且该硅基材具有一第一导电型态；
等离子体氧化该硅基材的一表面部分，以将该表面部分转变为一氧化介电材料，该等离子体氧化步骤包括一含氧气体、一混成气体以及一含氟碳气体，且该等离子体氧化步骤是不使用一含硅的等离子体源气体；
藉由沉积与图案化一导电层以形成一覆盖于该氧化介电材料上的一栅极结构；以及
将该硅基材的一第一部分与一第二部分转变为一第二导电型态，以分别形成一源极区域与一漏极区域，其中该第一部分与该第二部分是位于该栅极结构的两侧。
19、根据权利要求18所述的方法，其特征在于其中所述的等离子体氧化步骤包括将该硅基材维持在250℃。
20、根据权利要求18所述的方法，其特征在于其更包括藉由选择该含氟碳气体的流速来调整与该氧化介电材料层相关的一厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/121,382 | 2008-05-15 | ||
| US12/121,382 US7723240B2 (en) | 2008-05-15 | 2008-05-15 | Methods of low temperature oxidation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101625975A true CN101625975A (zh) | 2010-01-13 |
Family
ID=41316569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910137280A Pending CN101625975A (zh) | 2008-05-15 | 2009-04-30 | 一种形成介电质以及形成半导体装置的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7723240B2 (zh) |
| CN (1) | CN101625975A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723240B2 (en) * | 2008-05-15 | 2010-05-25 | Macronix International Co., Ltd. | Methods of low temperature oxidation |
| DE102018122979B4 (de) * | 2018-06-13 | 2023-11-02 | Infineon Technologies Ag | Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383984A (en) * | 1992-06-17 | 1995-01-24 | Tokyo Electron Limited | Plasma processing apparatus etching tunnel-type |
| US5811022A (en) * | 1994-11-15 | 1998-09-22 | Mattson Technology, Inc. | Inductive plasma reactor |
| US5965034A (en) * | 1995-12-04 | 1999-10-12 | Mc Electronics Co., Ltd. | High frequency plasma process wherein the plasma is executed by an inductive structure in which the phase and anti-phase portion of the capacitive currents between the inductive structure and the plasma are balanced |
| US6357385B1 (en) * | 1997-01-29 | 2002-03-19 | Tadahiro Ohmi | Plasma device |
| US7829144B2 (en) * | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| WO1999026277A1 (en) * | 1997-11-17 | 1999-05-27 | Mattson Technology, Inc. | Systems and methods for plasma enhanced processing of semiconductor wafers |
| US6263830B1 (en) * | 1999-04-12 | 2001-07-24 | Matrix Integrated Systems, Inc. | Microwave choke for remote plasma generator |
| US6192829B1 (en) * | 1999-05-05 | 2001-02-27 | Applied Materials, Inc. | Antenna coil assemblies for substrate processing chambers |
| JP2002030440A (ja) * | 2000-07-18 | 2002-01-31 | National Institute Of Advanced Industrial & Technology | 傾斜材料およびその合成、加工方法 |
| US7390755B1 (en) * | 2002-03-26 | 2008-06-24 | Novellus Systems, Inc. | Methods for post etch cleans |
| US6712260B1 (en) * | 2002-04-18 | 2004-03-30 | Taiwan Semiconductor Manufacturing Company | Bump reflow method by inert gas plasma |
| KR20050044806A (ko) * | 2002-09-18 | 2005-05-12 | 맷슨 테크놀로지, 인크. | 물질을 제거하기 위한 시스템 및 방법 |
| JP3742906B2 (ja) * | 2003-05-08 | 2006-02-08 | シャープ株式会社 | 半導体装置の製造方法 |
| US20040229470A1 (en) * | 2003-05-14 | 2004-11-18 | Applied Materials, Inc. | Method for etching an aluminum layer using an amorphous carbon mask |
| US20060200006A1 (en) * | 2003-07-11 | 2006-09-07 | Catherine Drogin | Method and apparatus for conducting an oral examination on youthful patients |
| US7018928B2 (en) * | 2003-09-04 | 2006-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma treatment method to reduce silicon erosion over HDI silicon regions |
| US7008878B2 (en) * | 2003-12-17 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Plasma treatment and etching process for ultra-thin dielectric films |
| US20060105114A1 (en) * | 2004-11-16 | 2006-05-18 | White John M | Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs |
| US7456104B2 (en) * | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100960477B1 (ko) * | 2007-02-16 | 2010-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 ｓｔｉ 형성 방법 |
| US7723240B2 (en) * | 2008-05-15 | 2010-05-25 | Macronix International Co., Ltd. | Methods of low temperature oxidation |
-
2008
- 2008-05-15 US US12/121,382 patent/US7723240B2/en active Active
-
2009
- 2009-04-30 CN CN200910137280A patent/CN101625975A/zh active Pending
-
2010
- 2010-04-28 US US12/769,445 patent/US20100206230A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20100206230A1 (en) | 2010-08-19 |
| US20090286364A1 (en) | 2009-11-19 |
| US7723240B2 (en) | 2010-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446052B2 (en) | Method for forming insulation film | |
| Sekine et al. | Highly reliable ultrathin silicon oxide film formation at low temperature by oxygen radical generated in high-density krypton plasma | |
| CN105917440B (zh) | 用于在双镶嵌结构中蚀刻电介质阻挡层的方法 | |
| TWI514475B (zh) | 形成無氫含矽介電層的方法 | |
| JP5706946B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| Ohmi et al. | New era of silicon technologies due to radical reaction based semiconductor manufacturing | |
| CN1604278B (zh) | 处理栅极结构的方法 | |
| CN100561687C (zh) | 衬底处理方法及半导体装置的制造方法 | |
| US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
| US7622402B2 (en) | Method for forming underlying insulation film | |
| Fukuda et al. | Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques | |
| TW200419669A (en) | LOCOS isolation for fully-depleted SOI devices | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| CN101625975A (zh) | 一种形成介电质以及形成半导体装置的方法 | |
| WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| Kubota et al. | Submicrometer Ultralow-Power TFT With 1.8 nm NAOS $\hbox {SiO} _ {2}/\hbox {20}\\hbox {nm} $ CVD $\hbox {SiO} _ {2} $ Gate Stack Structure | |
| US9466495B2 (en) | Chemical dielectric formation for semiconductor device fabrication | |
| JP3533377B2 (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP2006286775A (ja) | エッチング方法 | |
| Ohmi | Manufacturing process of flat display | |
| CN101996873B (zh) | 氧化物层及包含其的闪存的栅极的制作方法 | |
| JP2007110144A (ja) | 絶縁膜の形成方法 | |
| CN103839789A (zh) | 选区SiGeSn层及其形成方法 | |
| CN117238758A (zh) | 一种通过牺牲氧化NANO-P掺杂EPI钝化SiC MOS界面缺陷方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100113 |