CN101978412B - 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法 - Google Patents

一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法 Download PDF

Info

Publication number
CN101978412B
CN101978412B CN200980109383.3A CN200980109383A CN101978412B CN 101978412 B CN101978412 B CN 101978412B CN 200980109383 A CN200980109383 A CN 200980109383A CN 101978412 B CN101978412 B CN 101978412B
Authority
CN
China
Prior art keywords
voltage
pixel
circuit
signal wire
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980109383.3A
Other languages
English (en)
Other versions
CN101978412A (zh
Inventor
小仓润
武居学
樫山俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101978412A publication Critical patent/CN101978412A/zh
Application granted granted Critical
Publication of CN101978412B publication Critical patent/CN101978412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素驱动设备，具有：电压施加电路(14)、电压测量电路(114)、以及特性参数获取电路(16)，电压施加电路输出超过驱动晶体管(T3)的阈值电压的参考电压(Vref)，特性参数获取电路获取与像素的电特性相关的特性参数。像素驱动设备在具有电致发光元件(101)和驱动晶体管的像素上施加参考电压。在从参考电压被切断起，多个沉降时间中的每一个消逝后，电压测量电路获取信号线(Ld)的电压作为测得的电压。特性参数获取电路基于电压测量电路获取的多个测得的电压的值，获取驱动晶体管的阈值电压和电流放大因子作为特性参数。

Description

一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法
技术领域
本发明涉及像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法。 
背景技术
近些年，对发光元件类型的显示设备(发光元件类型的显示器、发光设备)的研究和开发得到了普及，该类型的显示设备提供以矩阵形式布置发光元件的显示面板(像素阵列)作为替代液晶显示设备的下一代显示设备。 
电流驱动类型的发光元件，诸如有机电致发光元件(有机EL元件)和无机电致发光元件(无机EL元件)，或发光二极管(LED)是已知的此类型的发光元件。 
与已知的液晶显示设备相比，应用有源矩阵驱动方法的发光元件类型的显示设备特别具有的特点包括较快的显示响应速度、无视角依赖性、高亮度和出众的对比度、以及高分辨率显示图像质量的能力。 
另外，发光元件类型的显示设备具有极其有利的特点：因为不像LCD设备那样，发光元件类型的显示设备不需要背光或光导板，进一步减薄薄膜变得可能。因此，可以预期将此类型的显示设备应用于将来的电子设备上。 
日本专利申请特开2002-156923号中公开了利用有源矩阵驱动方法的有机EL显示设备作为此类型的发光元件类型的显示设备，该有源矩阵驱动方法通过电压信号控制电流。 
利用有源矩阵驱动方法的有机EL显示设备给每个像素配备了为发光元件的有机EL元件，并配备了具有开关薄膜晶体管和驱动有机EL元件的电流控制薄膜晶体管的像素驱动电路。 
电流控制薄膜晶体管通过施加电压信号后施加的栅极电压来控制在电流控制薄膜晶体管的漏极和源极之间流动的电流的电流值，该电压信号具有基于电流控制薄膜晶体管的电流控制端上的每个像素的图像数据确定的电压值(以下写作“基于图像数据的电压值”)。供应至有机EL元件的此电流使得有机EL元件发光。开关薄膜晶体管执行开关以向电流控制薄膜晶体管的栅极供应基于图像数据的电压信号。 
以此方式构成的显示设备中的电流控制薄膜晶体管的特性会随着使用经历年代改变。具体地，已知在电流控制薄膜晶体管由非晶硅TFT(薄膜晶体管)构成时，作为该TFT的一个性质的阈值电压Vth呈现相对大的年代变化。 
甚至在给电流控制薄膜晶体管栅极施加用于图像数据的相同灰度值的具有相同电压值的电压信号时，其中该电压信号具有通过基于图像数据的电压信号的电压值来控制显示的图像的灰度的构成，在阈值电压Vth改变时，在电流控制薄膜晶体管的漏极和源极之间流动的电流的电流值也改变，由此对于图像数据的相同灰度值，改变从显示像素的有机EL元件发射的光的亮度。 
电流控制薄膜晶体管的其它特性，例如像素之间的电流放大因子β的无规性也影响显示的图像。电流控制薄膜晶体管的漏极和源极之间流动的电流的电流值与电流放大因子β成比例。因此，即使每个像素的电流控制薄膜晶体管的阈值电压相同，当电流放大因子β值中发生源自例如制造工艺的无规性时，电流控制薄膜晶体管的漏极和源极之间流动的电流的电流值中也将产生无规性，由此在从有机EL元件发射的光的亮度中产生无规性。 
电流放大因子的无规性归因于迁移率的无规性。迁移率的无规性在低温多晶硅TFT中尤其突出，而非晶硅TFT中此类型的无规性相对较低。然而，即使这样，源于制造工艺的迁移率，即电流放大因子β，的无规性的影响是不可避免的。 
以此方式，阈值电压Vth的改变和源于制造工艺的电流放大因子β的无规性影响显示的图像的图像数据再现性，即图像等同性。 
发明内容
为了控制归因于这些类型的阈值电压Vth的改变和源于制造工艺的电流放大因子β的无规性的图像质量的退化，本发明中，获取例如用于每个像素的阈值电压和电流放大因子β作为特性参数，并且能够基于此特性参数来校正基于供应的图像数据供应至每个像素的电压信号。 
根据本公开的像素驱动设备是用于驱动像素的像素驱动设备，所述像素连接至信号线，并包括发光元件、和像素驱动电路，像素驱动电路具有驱动晶体管和保持电容，所述驱动晶体管用于控制供应至所述发光元件的电流，且所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，所述保持电容用于通过施加于所述驱动晶体管的控制端子上的电压储存电荷，所述像素驱动设备包括： 
电压施加电路，用于输出参考电压； 
电压测量电路； 
开关电路，用于在所述电压施加电路和所述电压测量电路之间切换所述信号线的一端的连接；以及 
特性参数获取电路，用于获取与所述像素的电特性相关的特性参数； 
其中， 
所述参考电压具有的电位使得，所述驱动晶体管的所述电流路径的所述一端相对于另一端的电位差是超过所述驱动晶体管的阈值电压的值；以及 
所述开关电路将所述信号线的所述一端连接至所述电压施加电路，并在通过所述电压施加电路在所述信号线的所述一端上施加所述参考电压达预定的时间后将所述信号线的所述一端和所述电压施加电路之间的连接设定为中断，且在预定的沉降时间消逝后将所述信号线的所述一端连接至所述电压测量电路；以及 
当通过所述开关电路将所述电压测量电路连接至所述信号线的所述一端时，所述电压测量电路获取所述信号线的所述一端的电压值作为所测得的电压；以及 
基于所述电压测量电路获取的针对所述多个沉降时间的所述多个测得的电压的值，所述特性参数获取电路获取所述驱动晶体管的所述阈值电压 和所述像素驱动电路的电流放大因子作为特性参数。 
根据本公开的第一发光设备是发光设备，包括：至少一个像素，所述至少一个像素连接至至少一个信号线，并包括发光元件、和像素驱动电路，所述像素驱动电路具有驱动晶体管和保持电容，所述驱动晶体管用于控制供应至所述发光元件的电流，且所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，所述保持电容用于通过施加于所述驱动晶体管的电流控制端子上的电压储存电荷： 
电压施加电路，用于输出参考电压； 
电压测量电路； 
开关电路，用于切换所述信号线的一端和所述电压测量电路的连接；以及 
特性参数获取电路，用于获取与所述像素的电特性相关的特性参数； 
其中， 
所述参考电压具有的电位使得，所述驱动晶体管的所述电流路径的所述一端和另一端之间的电位差是超过所述驱动晶体管的阈值电压的值；以及 
所述开关电路将所述信号线的所述一端连接至所述电压施加电路，并在通过所述电压施加电路在所述信号线的所述一端上施加所述参考电压达预定的时间后将所述信号线的所述一端和所述电压施加电路之间的连接设定为中断，且在预定的沉降时间消逝后将所述信号线的所述一端连接至所述电压测量电路；以及 
当通过所述开关电路将所述电压测量电路连接至所述信号线的所述一端时，所述电压测量电路获取所述信号线的所述一端的电压值作为所测得的电压；以及 
基于所述电压测量电路获取的针对所述多个沉降时间的所述多个测得的电压的值，所述特性参数获取电路获取所述驱动晶体管的所述阈值电压和所述像素驱动电路的电流放大因子作为特性参数。 
根据本公开的一种像素驱动设备中的特性参数获取方法是用于驱动像素的像素驱动设备中的特性参数获取方法，所述像素连接至信号线，并包括发光元件、和像素驱动电路，所述像素驱动电路具有驱动晶体管和保持 电容，所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，用于控制供应至所述发光元件的电流，所述保持电容用于通过施加于所述驱动晶体管的控制端子上的电压储存电荷，所述方法包括： 
参考电压施加步骤，通过将电压施加电路连接至所述信号线的一端，在所述信号线的所述一端上施加参考电压，使得所述驱动晶体管的所述电流路径的一端相对于另一端的电位差是超过所述驱动晶体管的阈值电压的值； 
测量电压获取步骤，其中断所述信号线的一端和所述电压施加电路之间的连接，然后在所述中断后在预定的多个不同沉降时间的每一个消逝后，获取所述信号线的一端的电压作为多个测得的电压；以及 
特性参数获取步骤，其基于获取的针对所述多个沉降时间的所述多个测得的电压的值获取所述驱动晶体管的所述阈值电压和所述像素驱动电路的所述电流放大因子作为特性参数。 
根据本公开的第二发光设备是如下发光设备，其包括： 
像素，所述像素连接至信号线，并具有发光元件、驱动晶体管和保持电容，所述驱动晶体管具电流路径和控制端子，且将所述电流路径的一端连接至所述发光元件的一个端子，并基于在所述控制端子和所述电流路径的所述一端之间写入的电压数据控制通过所述电流路径供应至所述发光元件的电流，所述保持电容储存通过施加于所述驱动晶体管上的电压确定的电荷； 
电压测量电路，用于获取电压值作为所述信号线的一端的测得的电压；以及 
特性参数获取电路，用于获取与所述像素的电特性相关的特性参数； 
其中， 
在经由所述信号线的所述一端将电压施加于所述驱动晶体管的所述电流路径的两端使得所述电压超过所述驱动晶体管的所述阈值电压后，从存在高阻抗状态而停止所施加的电压的时刻起消逝的时间变为沉降时间t时，所述电压测量电路获取方程(4)中所表示的所述信号线的所述一端的电压的电压值作为所测得的电压，并且其中，C是总电容，且为由所述信号线连接的所述像素的所述保持电容、寄生于所述信号线上的寄生电容、以及 寄生于所述发光元件上的发光元件电容的和；以及 
所述特性参数获取电路基于当所述沉降时间t是满足条件(C/β)/t＜1的多个不同值时所述测量电路获取的所述多个测得的电压，获取所述驱动晶体管的所述阈值电压和(C/β)值作为特性参数， 
( 4 ) . . . Vmeas ( t ) = Vth + 1 t ( C / β ) + 1 Vref - Vth
其中，t：沉降时间， 
Vmeas(t)：所述电压测量电路在消逝的沉降时间t获取的测得的电压， 
Vth：所述驱动晶体管的所述阈值电压， 
Vref：参考电压， 
C：总电容(C＝Cs+Cp+Cel)， 
Cs：保持电容， 
Cp：配线寄生电容 
Cel：发光元件电容 
β：常数。 
本发明能够提供像素驱动设备、发光设备、以及像素驱动设备中的特性获取方法，像素驱动设备能够获取像素的特性以基于图像数据校正电压信号的电压值。 
本发明能够提供像素驱动设备、发光设备、以及像素驱动设备中的特性参数获取方法，像素驱动设备能够控制像素退化。 
附图说明
图1是示出根据本发明的实施例的显示设备的构成的框图； 
图2是示出图1中所示的有机EL面板和数据驱动器的构成的图样； 
图3A和B是解释像素驱动电路写入时的电压/电流特性的图示和曲线图； 
图4A和B是解释根据本实施例使用自动调零方法时，数据线的电压测量方法的曲线图； 
图5是示出图1中所示的数据驱动器的详细构成的框图； 
图6A和B是解释图5中所示的DVAC和ADC的构成和功能的图示； 
图7是示出图1中所示的控制单元的构成的框图； 
图8是示出图7中所示的存储器的每个储存区的图示； 
图9A和B是示出图7中所示的LUT中的图像数据转换特性的范例的曲线图； 
图10A和B是解释图7中所示的LUT中的图像数据转换特性的图示； 
图11是示出利用自动调零方法进行电压测量时，每个部件的操作的定时图； 
图12A和B是示出从数据驱动器向控制单元输出数据时，每个开关的连接性关系的图示； 
图13A、B和C是示出利用自动调零方法进行电压测量时，每个开关的连接性关系的图示； 
图14是解释获取特性参数用于校正时，控制单元执行的驱动顺序的图示； 
图15是解释在校正后向数据驱动器输出基于供应的图像数据的电压信号时，控制单元执行的驱动顺序的图示； 
图16是示出操作时每个部件的操作的定时图； 
图17是示出写入电压信号时，每个开关的连接性关系的图示； 
图18是示出从控制单元向数据驱动器输入数据时，每个开关的连接性关系的图示； 
具体实施方式
以下将参照图样中所示出的实施例详细描述根据本发明的像素驱动设备、发光设备、以及像素驱动设备中的特性参数获取方法。另外，本实施例中发光设备描述为显示设备。 
图1示出了根据本实施例的显示设备的构成。 
根据本实施例的显示设备(发光设备)1由面板模块11、模拟电源(电压施加电路)14、逻辑电源15、和控制单元(包括参数获取电路和信号校正电路)16组成。 
面板模块11提供有机EL面板(像素阵列)21、数据驱动器(信号线驱动电路)22、阳极电路(功率驱动电路)12、和选择驱动器(选择驱动电路)13。 
有机EL面板21提供按行方向布置的多个数据线(信号线)Ldi(i＝1～m)、按列方向布置的多个选择线(扫描线)Lsj(j＝1～n)、按列方向布置的多个阳极线La、和多个像素21(i，j)(i＝1～m，j＝1～n，m、n：自然数)。像素21(i，j)排列在数据线Ldi和选择线Lsj的交叉点附近并分别与这些线连接。 
图2示出了图1中所示的面板模块11的构成的细节。每个像素21(i，j)示出图像的一个像素的图像数据，如图2中所示，其提供有机EL元件(发光元件101)、和由晶体管T1至T3和保持电容Cs构成的像素驱动电路DC。 
有机EL元件101是自发光型显示元件，其使用经由激子的发光现象，该激子由空穴和注入有机化合物的电子的复合产生。以由供应至有机EL元件101的电流的电流值确定的亮度发射光。 
像素电极形成在有机EL元件101上，且空穴注入层、发光层、和对电极按顺序形成在像素电极上。空穴注入层具有向发光层供应空穴的功能。 
像素电极由透明或半透明导电材料组成，例如ITO(氧化铟锡)、ZnO(氧化锌)等。每个像素电极由夹层绝缘体与其它相邻像素的像素电极绝缘。 
空穴注入层由可运输有机聚合物材料(空穴注入/运输材料)组成。此外，例如，水成PEDOT/PSS分散液用作含有有机聚合物的电子空穴注入/运输材料的有机化合物溶液，在该分散液中，在水介质中分散有导电聚合物、聚3，4-乙撑二氧噻吩(PEDOT)和掺杂剂、聚磺苯乙烯(PSS)。 
发光层形成在例如夹层上。像素电极和对电极分别是阳极电极和阴极电极。通过在阳极电极和阴极电极之间施加预定电压，发光层具有发光的功能。 
发光层由发射例如红(R)、绿(G)和蓝(B)光的发光材料形成，包括诸如聚对苯乙炔(polyparaphenylenevinylene)基、氟基的共轭双键聚合物，它们是公知的能够发射荧光或磷光的发光聚合物材料。 
此外，通过利用喷嘴涂布方法、喷墨方法等在夹层上施加溶液(或分 散液)并然后使溶剂挥发来形成发光层，其中，溶液(或分散液)是在合适的水成溶剂或有机溶剂中溶解(或分散)有上述发光材料，有机溶剂诸如是萘满、四甲基苯、1，3，5-三甲基苯、二甲苯。 
当发光层由红(R)、绿(G)和蓝(B)三原色发光材料组成时，通常将每种发光材料施加于每一列。 
对电极是由导电材料组成的两层结构，例如诸如Ca、Ba等低功函数材料构成的层和诸如Al的反光导电层。 
电流从像素电极流向对电极，即从阳极电极流向阴极电极，并且不以相反方向流动。阴极电压Vcath施加于阴极电极上。在本实施例中，阴极电压Vcath设定为GND(地电位)。 
有机EL元件101具有有机EL像素电容(光发射器电容)Cel。有机EL像素电容Cel连接于等效电路上的有机EL元件101的阴极和阳极之间。 
选择驱动器13用于给每个选择线Lsj输出Gate(j)信号并选择每一列中的像素21(i，j)(j＝1～n)。选择驱动器13提供例如移位寄存器，并且利用此移位寄存器，根据供应的时钟信号如图2中所示地顺序移位从控制单元16供应的开始脉冲SP1。选择驱动器13输出关于被顺序移位的开始脉冲SP1的Hi(高)电平信号(VgH)或Lo(低)电平信号(VgL)作为Gate(1)～Gate(n)信号。 
数据驱动器22具有用于测量每个数据线Ldi(i＝1～m)的电压并获取所测得的时间t的电压Vmeas(t)的组成，并且具有用于施加电压信号的组成，该电压信号具有基于每个数据线Ldi上的所测得的电压Vmeas(t)被校正的电压值Vdata。 
阳极电路12经由每个阳极线La在有机EL面板21上施加电压。阳极电路12如图2中所示地由控制单元16控制，并且从而，用于施加在阳极线La上的电压被切换至电压ELVDD或ELVSS。 
电压ELVDD是在每个像素21(i，j)的有机EL元件101发光时，施加于阳极线La上的显示电压。在本实施例中，电压ELVDD是具有大于地电位的正电位的电压。 
电压ELVSS是在像素驱动电路DC设定为下述写入状态且执行下述自动调零方法时，施加于阳极线La上的电压。在本实施例中，电压ELVSS 设定为与有机EL元件101的阴极电压Vcath相同的电压。 
每个像素21(i，j)中，像素驱动电路DC的晶体管T1至T3是由n沟道型FET(场效应晶体管)组成的TFT，并且例如由非晶硅或多晶硅TFT组成。 
晶体管T3是驱动晶体管(第一薄膜晶体管)和电流控制薄膜晶体管，通过基于栅极-源极电压Vgs(以下称作栅极电压Vgs)控制安培数，其用于向有机EL元件101供应电流。 
漏极(端子)连接至阳极线La，源极(端子)连接至有机EL元件101的阳极(电极)，且漏极-源极是电流路径，栅极是用于晶体管T3的控制端子。 
晶体管T1是开关晶体管(第二薄膜晶体管)，以在执行下述写入时将晶体管T3连接至二极管。 
晶体管T1的漏极连接至晶体管T3的漏极，晶体管T1的源极连接至晶体管T3的栅极。 
每个像素21(i，j)～21(m，j)的晶体管T1的栅极(端子)连接至选择线Lsd(j＝1～n)。 
对于像素21(1，1)，当高电平Gate(1)信号VgH输出至选择线Ls1作为来自选择驱动器13的Gate(1)信号时，晶体管T1成为导通状态。 
当低电平Gate(1)信号VgLH输出至选择线Ls1作为来自选择驱动器13的Gate(1)信号时，晶体管T1成为截止状态。 
晶体管2是开关晶体管(第三薄膜晶体管)，以在阳极电路12和数据驱动器22之间导通或中断。晶体管T2根据选择驱动器13的选择处于导通或截止状态。导通或截止状态确定阳极电路12和数据驱动器22之间的导通或中断模式。有关情形对于其它像素21(i，j)也是相同的。 
每个像素21(i，j)的晶体管T2的漏极连接至有机EL元件101的阳极(电极)和晶体管T3的源极。 
每个像素21(i，j)～21(m，j)的晶体管T2的栅极连接至选择线Lsj(j＝1～n)。 
此外，每个像素21(i，1)～21(i，n)的晶体管T2的源极连接至数据线Ldi(i＝1～m)。 
对于像素21(1，1)，在高电平Gate(1)信号(VgH)作为Gate(1)信号输出 至选择线Ls1时，晶体管T2成为导通状态，由此连接数据线Ld1和有机EL元件101的阳极以及晶体管T3的源极。 
在Lo电平信号(VgL)作为Gate(1)信号输出至选择线Ls1时，晶体管T2成为截止状态，并中断数据线Ld1和有机EL元件101的阳极线以及晶体管T3的源极之间的连接。有关情形对于其它像素21(i，j)也是相同的。 
保持电容Cs是用于保持晶体管T3的栅极电压Vgs的电容，并经由其一个端子连接至晶体管T1的源极和晶体管T3的栅极，经由其另一端子连接至晶体管T3的源极和有机EL元件101的阳极。 
晶体管T3中，晶体管T1的源极和漏极分别连接至其栅极和漏极。当电压ELVSS由阳极电路12施加于阳极线La上、Hi电平信号(VgH)由选择驱动器13施加于选择线Ls1上作为Gate(1)信号、且电压信号施加于数据线Ld1上时，晶体管T1和晶体管T2处于导通状态。 
那时，通过经由晶体管T1在栅极和漏极之间连接，晶体管T3处于二极管连接状态。 
此外，当那时由数据驱动器22将电压信号施加于数据线Ld1上时，电压信号经由晶体管T2施加于晶体管T3的源极上，从而，晶体管T3处于导通状态。随后，电压信号确定的电流从阳极电路12经由阳极线La、晶体管T3、和晶体管T2流向数据线Ld1。保持电容Cs由此时晶体管T3的栅极电压Vgs充电，且电荷储存在保持电容Cs中。 
当Lo电平信号(VgL)由选择驱动器13施加于选择线Ls1上作为Gate(1)信号时，晶体管T1和T2成为截止状态。那时，保持电容Cs保持晶体管T3的栅极电压Vs。有关情形对于其它像素21(i，j)也是相同的。 
另外，在有机EL面板21内还存在导线寄生电容Cp。导线寄生电容Cp主要产生于数据线Ld1～Ldm和选择线Ls1～Lsn的交叉点处。 
根据本实施例的显示设备1利用自动调零方法测量数据线电压多次作为每个像素21(i，j)的像素驱动电路DC的特性值。利用此测量，能够获取每个像素21(i，j)的晶体管T3的阈值电压Vth和像素驱动电路DC中的电流放大因子β的无规性作为公共电路中的图像数据的校正参数。 
图3A和图3B是解释像素驱动电路的图像数据写入时的电压/电流性质的图示和曲线图。图3A是示出写入时像素21(i，j)的每个部件的电压和电流 的图示。 
如图3A中所示，写入时，Hi电平信号(VgH)由选择驱动器13施加于选择线Lsj上。然后，晶体管T1和T2成为导通状态，为电流控制薄膜晶体管的晶体管T3为二极管连接。 
随后，电压值由图像数据确定的电压信号Vdata由数据驱动器22施加于数据线Ldi上。那时，电压ELVSS由阳极电路12施加于阳极线La上。 
电压信号确定的电流Id于是通过像素驱动电路DC从阳极电路12经由晶体管T2和T3流向数据线Ldi。 
此电流Id的电流值由以下方程(101)表示。方程(101)中的β是电流放大因子，以及Vth是晶体管T3的阈值电压。 
施加于晶体管3的源极和漏极之间的电压Vds是阳极线La的电压ELVSS视为OV时，从电压Vdata的绝对值减去晶体管T2的漏极-源极电压(连接部N13和连接部N12之间的电压)的电压。 
换句话说，方程(101)不仅表示晶体管T3的电压/电流特性，而且表示像素驱动电路DC基本用作一个元件，且β为像素驱动电路DC的有效电流放大因子时的特性。 
(101)...Id＝β(|Vdata|-Vth)2
图3B是示出电流Id随电压Vdata的绝对值的改变的曲线图。 
晶体管T3具有初始状态的特性，并且当阈值电压Vth具有初始值Vth0、像素驱动电路DC的电流放大因子β具有初始值β0(参考值)时，该特性由图3B中所示的电压/电流特性VI_0表示。 
这里，作为β的参考值，β0设定为例如像素驱动电路DC的设计值或典型值。 
当晶体管T3随时间退化，且阈值电压Vth移位(增加)刚好ΔVth时，电压/电流特性成为图3B中所示的电压/电流特性VI_3。 
当由于β0(参考值)的无规性，电流放大因子β的值为小于β0的β1(＝β0-Δβ)时，电压/电流特性成为电压/电流特性VI_1，并且当电流放大因子β的值为大于β0的β2(＝β0+Δβ)时，电压/电流特性成为电压/电流特性VI_2。 
接下来，将给出关于自动调零方法的描述。 
在自动调零方法中，首先，在上述写入期间，经由数据线Ldi将参考电压Vref施加于像素21(i，j)的像素驱动电路DC的晶体管T3的栅极-源极上。参考电压设定为与阳极线La的电压ELVSS的电位差的绝对值超过阈值电压Vth的电压。以下，数据线Ldi处于高阻抗状态。这样，栅极数据线Ldi的电压自然降低(减小)。在完成自然降低后，测量数据线Ldi的电压，并且将所测得的电压视为阈值电压Vth。 
与上述通常的自动调零方法相比，根据本实施例的自动调零方法测量刚好处于完全完成上述自然降低之前的时刻的数据线Ldi的电压。以下将给出详细解释。 
图4A和B是解释根据本实施例使用自动调零方法时，数据线的电压测量方法的曲线图。图4A是示出在数据线Ldi上施加上述参考电压Vref后，数据线Ldi处于高阻抗状态时，数据线Ldi的时间变化(沉降特性)的曲线图。 
由数据驱动器22获取数据线Ldi的电压作为所测得的电压Vmeas(t)。所测得的电压Vmeas(t)通常是等于晶体管T3的栅极电压Vgs的电压。 
图4B是解释存在图3B中所示的β无规性时，对数据线电压(测得的电压Vmeas(t))的影响。另外，图4A和4B中的竖直轴示出了数据线Ldi电压(测得的电压Vmeas(t))的绝对值。水平轴表示从在数据线Ldi上施加参考电压Vref使得数据线Ldi成为高阻抗状态且然后停止施加参考电压Vref起，所消逝的时间t(沉降时间)。 
将给出利用自动调零方法进行的有关数据线电压的测量的更详细的描述。 
在写入状态中，首先，相对于阳极线LA的电压ELVSS的电位差的绝对值超过晶体管T3的阈值电压Vth，具有比电压ELVSS低的电位的负极性参考电压Vref经由数据线Ldi施加于像素21(i，j)的像素驱动电路DC的晶体管T3的栅极-源极上。这样，参考电压Vref确定的电流从阳极电路12经由阳极线La、晶体管T3、和晶体管T2流向数据线Ldi。 
此时，连接至晶体管T3的栅极-源极(图3A中的连接点N11和N12)的保持电容Cs被充电至基于参考电压Vref的电压。 
接下来，数据线Ldi的数据输入侧(数据驱动器22侧)设定在高阻抗 (HZ)状态。紧接建立高阻抗状态后，保持电容Cs中被充电的电压保持在基于参考电压Vref的电压，并且晶体管T3的栅极-源极电压保持在保持电容Cs中被充电的电压。 
这样，紧接建立高阻抗状态后，晶体管T3维持导通状态，且电流继续流至晶体管T3的漏极-源极。 
由此，晶体管T3的源极端子侧(连接点N12)的电位随时间变化逐渐增大，接近漏极端子侧的电位。因此，在晶体管T3的漏极-源极之间流动的电流的值减小。 
与此结合，储存在保持电容Cs中的电荷的部分被放电。当储存在Cs中的电荷逐渐被放电时，保持电容Cs的两端之间的电压逐渐减小。 
以此方式，晶体管T3的栅极电压Vgs逐渐减小。因此，数据线Ldi的电压的绝对值也逐渐减小，如图4A中所示。 
最后，当晶体管T3的漏极-源极之间没有电流流动时，保持电容Cs的放电停止。那时，晶体管T3的栅极电压Vgs成为晶体管T3的阈值电压。 
因为那时晶体管T2的漏极-源极之间不存在电流流动，晶体管T2的漏极-源极之间的电压几乎为零。结果，数据线Ldi的电压变为几乎等于晶体管T3的阈值电压Vth。 
如图4A中所示，数据线Ldi的电压随时间(沉降时间)渐进接近阈值电压Vth。然而，即使理论上此电压无时间限制时接近阈值电压Vth，其也不会变为完全等于阈值电压，无论设定多长的沉降时间。 
由此，本实施例中，显示设备1中的控制单元16设定为高阻抗状态，且预先设定用于测量数据线Ldi的电压的沉降时间t。然后，在设定的沉降时间t测量数据线Ldi的电压(测得的电压Vmeas(t))，从而，基于所测得的电压Vmeas(t)获取像素驱动电路DC的电流放大因子β和晶体管T3的阈值电压Vth。 
能够以以下方程(102)表示所测得的电压Vmeas(t)与沉降时间t的关系。 
( 102 ) . . . Vmeas ( t ) = Vth + 1 t ( C / β ) + 1 Vref - Vth
其中，C＝Cp+Cs+Cel。 
当沉降时间t设定为满足条件(C/β)/t＜1(换句话说，(C/β)＜t)的值时，在设定的沉降时间t所测得的电压Vmeas(t)能够以以下方程(103)表示。 
当图4B中所示的沉降时间tx为满足(C/β)/t＝1的时间时，超过此沉降时间tx的时间变为满足条件(C/β)/t＜1的沉降时间。此沉降时间tx是所测得的电压Vmeas(t)通常为参考电压Vref的约30％的时间，并且更具体地，通常在1ms和4ms之间。 
接下来，图4B中的实线表示的Vmeas_0(t)示出了电流放大因子β为初始值β0(参考值)(与图3B中所示的电压/电流特性VI_0的β的条件相同)时，数据线Ldi的电压的沉降特性。 
图4B中所示的Vmeas_2(t)示出了电流放大因子β的值为小于β0的β1(＝β0-Δβ)(与图3B中所示的电压/电流特性VI_1的β的条件相同)时，数据线Ldi的电压的沉降特性。Vmeas_3(t)示出了电流放大因子β的值为大于β0的β2(＝β0+Δβ)(与图3B中所示的电压/电流特性VI_2的β的条件相同)时，数据线Ldi的电压的沉降特性。 
在显示设备1的早期阶段，诸如出货时，超过沉降时间tx的两个不同时间t1和t2设定为满足以上条件(C/β)/t＜1的沉降时间。随后，在根据上述自动调零方法在数据线Ldi上施加参考电压Vref后，以沉降时间t1、t2的定时两次测量数据线Ldi的电压。能够基于以上方程(103)从针对沉降时间t1、t2的测量获得的数据线Ldi的电压值推导初始阈值电压Vth，即Vth0和(C/β)。 
其后，通过上述方法推导有机EL面板21中的所有像素中的每一个的阈值电压Vth0和(C/β)。然后，计算每个像素21的(C/β)的平均值(mean value)(<C/β>)和其无规性。 
此外，确定满足(C/β)/(βt)＜1且无规性在阈值电压Vth测量的容许精度内的最短沉降时间t0。 
当操作中供应图像数据时，能够使用获取的所测得的电压Vmeas(t0)根据从方程(103)更改的以下方程(104)推导操作中的阈值电压Vth。 
每个像素21的算术平均值(C/β)能够用作每个像素21的(C/β)的平均值(<C/β>)，然而也可以使用每个像素21的(C/β)的中值。 
( 104 ) . . . Vth = Vmeas ( t 0 ) - < C / &beta; > t 0
这里，以上方程(104)中的方程的右侧的第二部分定义为偏移电压Voffset。 
( 105 ) . . . Voffset = < C / &beta; > t 0
其后，将描述关于像素21(i，j)的像素驱动电路DC的电流放大因子β在β0附近Δβ的范围内无规则的情况，β0附近Δβ的范围示为β0±Δβ＝β0(1±Δβ/β0)。 
那时数据线Ldi的电压(测得的电压Vmeas(t))的归因于Δβ的改变量ΔVmeas(t)能够以以下方程(106)表示。 
( 106 ) . . . &Delta;Vmeas ( t ) = - [ &Delta;&beta; &beta; ] &times; < C / &beta; > t { 1 - 2 Vref - Vth < C / &beta; > t }
(Δβ/β)是示出每个像素21(i，j)的像素驱动电路DC的电流特性的无规性的无规性参数，ΔVmeas(t)表示数据线Ldi的电压对无规性Δβ(或无规性参数(Δβ/β))的依赖关系。换句话说，如方程(106)中所示，归因于β的无规性，数据线Ldi的电压仅波动ΔVmeas(t)。 
那时的沉降时间t能够设定为与沉降时间tx相比较小的值t3，如图4B中所示，((C/β)/t≥1，t＝t3)。 
在此沉降时间t3，数据线Ldi的电压迅速沉降(降低)，如图4B中所示。因此，数据线Ldi的电压(测得的电压Vmeas(t))对β的无规性的依赖相对较大。 
为此原因，当在沉降时间t3测量Δmeas(t)时，与在沉降时间t1或t2测得的Δmeas(t)相比，能够获取较大的值，并且容易区别测得的电压Vmeas(t)相对于无规性Δβ的改变。这些是为什么由沉降时间t3获取Vmeas(t)的原因。根据此Vmeas(t)推导Δmeas(t)，并且能够根据方程(106)获取(Δβ/β)。 
以下将描述关于基于供应的图像数据施加在数据线Ldi上的电压信号的电压值Vdata的校正。此校正的目的是减小归因于阈值的改变和电流放大因子β的无规性对显示图像的影响。 
电压值Vdata1由将方程(106)对电压求微分导出的以下方程(107)表示，其中，电压值Vdata0是基于每个像素21(i，j)的像素驱动电路DC的电流特性的无规性参数(Δβ/β)校正的，校正前的电压视为基于图像数据的Vdata0。 
( 107 ) . . . Vdata 1 = Vdata 0 &times; { 1 - 1 2 ( &Delta;&beta; &beta; ) }
根据自动调零方法，针对沉降时间t0，通过使用方程(105)中定义的偏移电压Voffset，阈值电压Vth由以下方程(108)表示。 
(108)...Vth＝Vmeas(t0)-Voffset 
电压值(校正的电压)Vdata由以下方程(109)表示，其中基于图像数据的电压值Vdata0是基于像素驱动电路DC的电流特性的无规性参数(Δβ/β)和阈值电压Vth校正的。 
此电压Vdata是由数据驱动器22施加于数据线Ld1上的电压信号(驱动信号)的电压值。 
(109)...Vdata＝Vdata1+Vth 
以下将详细描述关于数据驱动器22的组成。 
图5示出了示出图1中所示的数据驱动器22的详细构成的框图。 
如图5中所示，数据驱动器22提供：移位寄存器111；数据寄存器组112；缓冲器113(1)至(m)、119(1)至119(m)；ADC 114(1)至114(m)；电平移动电路(图样中描述为“LS”)115(1)至115(m)、117(1)至117(m)；数据锁存器电路(图样中描述为“D-Latch”)116(1)至116(m)；VDAC 118(1)至118(m)；以及开关Sw1(1)至Sw1(m)、SW2(1)至SW2(m)、Sw3(1)至SW3(m)、Sw4(1)至Sw4(m)、Sw5(1)至Sw5(m)、以及Sw6。 
Sw3(1)至Sw3(m)对应于开关电路。 
移位寄存器111通过顺序移动从控制单元16供应的开始脉冲SP2一个时钟信号而生成移位信号，并顺序将这些移位信号供应到数据寄存器组112中。 
数据寄存器组112由m片寄存器组成。基于图像数据生成的数字数据Din(i)(i＝1～m)从控制单元16供应至数据寄存器组112中。数据寄存器组112根据从移位寄存器111供应的移位信号顺序将这些数字数据Din(i) (i＝1～m)保持在以上m个寄存器的每一个中。 
缓冲器113(i)(i＝1～m)为缓冲电路，以将数据线Ldi(i＝1～m)的电压相应地施加于ADC 114(i)(i＝1～m)上作为模拟数据。 
ADC 114(i)(i＝1～m)为将模拟电压转换为数字信号的模拟-数字转换器。ADC 114(i)将缓冲器113(i)施加的模拟数据转换成数字数据输出信号Dout(i)。ADC 114(i)用作测量数据线LDi(i＝1～m)的电压的测量仪器(电压测量电路)。 
电平移动电路115(i)对ADC114(i)通过转换生成的数字数据进行电平移动，以便适应电路的电源电压(i＝1～m)。 
数字数据Din(i)保持在数据寄存器组112的每个寄存器中。数据锁存器电路116(i)保持从数据寄存器组112的每个寄存器供应的数字数据Din(i)。数据锁存器电路116(i)在从控制单元16供应的数据锁存器脉冲DL(脉冲)上升时刻锁存并保持数字数据Din(i)。 
电平移动电路117(i)对数据锁存器电路106(i)保持的数字数据Din(i)进行电平移动，以便适应电路的电源电压(i＝1～m)。 
VDAC 118(i)(i＝1～m)将数字信号转换为模拟电压的数字-模拟转换器。VDAC 118(i)将由电平移动电路117(i)进行了电平移动的数字数据Din(i)转换为模拟电压，并经由缓冲器119(i)(i＝1～m)输出至数据线Ldi。VDAC118(i)等效于生成驱动信号并将它们施加于后续电路上的驱动信号施加电路。 
缓冲器119(i)是缓冲器电路，以将从VDAC 118(i)输出的模拟电压输出至数据线Ldi(i＝1～m)。 
图6A和B是解释图5中所示的VDAC 118的构成和功能的图示。 
图6A示出了VDAC的总体构成，图6B示出了包括在VDAC 118中的VD1设定电路118-3和VD1023设定电路118-4的构成。 
如图6A中所示，VDAC 118(i)具有灰度电压生成电路118-1和灰度电压选择电路118-2。 
灰度电压生成电路118-1生成由输入至VDAC 118中的数字信号位的数量确定的预定数量的灰度电压(模拟电压)。如图6A中所示，例如，当待输入的数字信号为10位(D0-D9)时，灰度电压生成电路118-1生成1024 个灰度电压VD0至VD1023。 
灰度电压生成电路118-1具有VD1设定电路118-3、VD1023设定电路118-4、电阻R2、以及梯形电阻电路118-5。 
VD1设定电路118-3是基于从控制单元16供应的控制信号VL-SE1和待施加的电压VD0来设定灰度电压VD1的电压值的电路。电压VD0是最小灰度电压、并设定为例如与电源电压ELVSS相同的电压。 
VD1设定电路118-3具有电阻R3、R4-1至R4-127和VD1选择电路118-6，如图6B中所示。 
电阻R3、R4-1至R4-127是按此顺序串联连接的分压电阻。电压VD0施加于串联连接的电阻的电阻R3侧的那端。串联连接的电阻的电阻R4-127侧的那端连接至电阻R2的一端。电阻R3和电阻R4-1的连接点的电压是电压VA0，电阻4-i和电阻4-i+1的连接点的电压是电压VAi(i＝1～126)，电阻R4-127和电阻R2的连接点的电压是电压VA127。 
VD1选择电路118-6基于从控制单元16供应的控制信号VL-SE1选择电压VA0至VA127内的任一电压，并输出所选择的电压作为灰度电压VD1。VD1设定电路118-3将灰度电压VD1设定为对应于阈值电压Vth0的值。 
VD1023设定电路118-4是基于从控制单元16供应的控制信号VH-SEL和模拟电源14施加的电压DVSS设定最大灰度电压VD1023的电压值的电路。 
VD1023设定电路118-4具有电阻R5-1至R5-127、R6、和VD1023选择电路118-7，如图6B中所示。 
电阻R5-1至R5-127和R6是按此顺序串联连接的分压电阻。串联连接的电阻的电阻R5-1侧的那端连接至电阻R2的另一端，电压VDSS施加于串联连接的电阻的电阻R6侧的那端上。这些电阻R2和R5-1的连接点的电压是电压VB0，电阻R5-i和R5-i+1的连接点的电压是电压VBi(i＝1～126)，电阻R5-127和电阻R6的连接点的电压是电压VB127。 
VD1023选择电路118-7基于从控制单元16供应的控制信号VH-SE1选择电压VB0至VB127内的任一电压，并输出所选择的电压作为灰度电压VD1023。 
梯形电阻电路118-5提供多个梯形电阻，例如串联连接的R1-1至 R1-1022。梯形电阻R1-1至R1-1022的每一个具有相同电阻值。 
梯形电阻电路118-5的电阻R1-1侧的那端连接至VD1设定电路118-3的输出端子，且电压VD1施加于此端子上。梯形电阻电路118-5的电阻R-1022侧的那端连接至VD1023设定电路118-4的输出端子，且电压VD1023施加于此端子上。 
梯形电阻R1-1至R1-1022在VD1至VD1023之间均匀地分配电压。梯形电阻电路118-5将均匀分配的电压输出至灰度电压选择电路118-2中作为灰度电压VD2～VD1022。 
由电平移动电路117(i)进行了电平移动的数字信号输入至灰度电压选择电路118-2作为数字信号D0～D9。其后，灰度电压选择电路118-2选择对应于数字信号D0～D9的值的电压，并输出灰度电压作为VDAC 118的输出电压VOUT，D0～D9是从灰度电压生成电路118-1供应的灰度电压VD0～VD1023的每一个输入的。 
如上述，VDAC 118(i)将输入数字信号转换为对应于数字信号的灰度值的模拟电压。 
在本实施例中，输入至VDAC 118的数字信号的值设定在比由图像数据位的数量确定的总灰度范围窄的范围内，并且VDAC 118(i)输出的输出电压VOUT的电压范围设定在灰度电压生成电路118-1生成的总灰度电压范围VD0～VD1023的一部分内。 
在本实施例中，如上述，为了减小归因于阈值电压Vth的波动的图像数据波动，基于那时获取的阈值电压Vth的值，对供应的图像数据执行校正。通过执行此校正，图像数据的所有灰度值的输出电压VOUT的电压范围的宽度不改变，然而，为图像数据的第一灰度的电压范围内的下限电压值仅被移动对应于阈值电压Vth的改变量(ΔVth)的值。因此，图像数据的所有灰度值的输出电压VOUT的电压范围在所有灰度电压VD0～VD1023的范围内移动。 
这里，灰度电压生成电路118-1设定的每个灰度电压VD1～VD1023设定为均匀间隔的值。因此，即使输出电压VOUT的电压范围移动，也能够一致地维持对应于图像数据的灰度值的VDAC118(i)的输出电压的改变特性。 
当图像数据的灰度值为零时，VDAC 118(i)输出对应于零灰度的最小灰度电压VD0。因为此时有机EL元件101处于给出黑色显示的不发光状态，所以不必基于阈值电压Vth的值进行校正。因此，灰度电压VD0设定为固定电压值。 
ADC114(i)和VDAC 118(i)均具有例如相同的位宽度，并且对应于1灰度的电压宽度设定为相同值。 
开关Sw1(i)(i＝1～m)为分别连接或断开数据线Ldi和缓冲器119(i)的输出端子的开关。 
当具有电压值Vdata的电压信号施加于数据线Ldi上时，在从控制单元16供应On1信号作为开关控制信号S1后，每个开关Sw1(i)成为导通状态(闭合)，连接缓冲器119(i)的输出端子和数据线Ldi。 
在数据线Ldi上施加电压值Vdata的电压信号完成后，当从控制单元16供应Off1信号作为开关控制信号S1时，每个开关Sw1(i)成为截止状态，中断缓冲器119(i)的输出端子和数据线Ldi之间的连接。 
每个开关Sw2(i)(i＝1～m)是连接或断开数据线Ldi和缓冲器119(i)的输入端子的开关。 
当利用自动调零方法执行对数据线Ldi的电压测量时，当从控制单元16供应On2信号作为开关控制信号S2时，每个开关Sw2(i)成为导通状态(闭合)，连接缓冲器113(i)的输入端子和数据线Ldi。 
在完成对数据线Ldi的电压测量后，当从控制单元16供应Off2信号作为开关控制信号S2时，每个开关Sw2(i)成为截止状态，中断缓冲器113(i)的输出端子和数据线Ldi之间的连接。 
每个开关Sw3(i)是连接或断开数据线Ldi和模拟电源14的参考电压Vref的输出端子的开关。 
当参考电压Vref施加于数据线Ldi上时，当从控制单元16供应On3信号作为开关控制信号S3时，每个开关Sw3(i)成为导通状态，连接模拟电源14的参考电压Vref的输出端子和数据线Ldi。 
仅短时间供应On3信号至开关Sw3(i)，该时间是施加参考电压Vref以利用上述自动调零方法测量电压所需的。随后，当从控制单元16供应Off3信号作为开关控制信号S3时，每个开关Sw3(i)成为截止状态，中断模拟电 源14的参考电压Vref的输出端子和数据线Ldi之间的连接。 
开关Sw4(1)是用于开关数据锁存器电路116(1)的输出端子和开关Sw6的一个端子或电平移动电路117(1)之间的连接的开关。此开关具有连接至开关Sw6的一端和DAC侧端子的前端子，DAC侧端子连接至电平移动电路117(1)。 
每个开关Sw4(i)(i＝2～m)是用于开关数据锁存器电路116(i)的输出端子和开关Sw5(i-1)的一个端子或电平移动电路117(i)之间的连接的开关。此开关具有连接至平移动电路117(i)的DAC侧端子和连接至Sw5(i-1)的一个端子的前端子。 
当从数据驱动器22输出测量电压Vmeas(t)作为输出信号Dout(1)～Dout(m)时，从控制单元16向每个开关Sw4(i)(i＝1～m)供应Connect_front信号作为开关控制信号S4。 
通过从控制单元16供应的Connect_front信号，开关Sw4(i)(i＝1～m)连接数据锁存器电路116(i)的输出端子和前端子。 
当电压值Vdata的电压信号施加于每个数据线Ldi上时，从控制单元16向每个开关Sw4(i)(i＝1～m)供应Connect_DAC作为开关控制信号S4。通过Connect DAC信号，开关Sw4(i)连接数据锁存器电路116(i)的输出端子和DAC侧的端子。 
每个开关Sw5(i)(i＝1～m)是用于开关数据锁存器电路116(i)的输入端子和数据寄存器组112、电平移动电路115(i)和开关Sw4(i)的任一个之间的连接的开关。 
当从控制单元16向每个开关Sw5(i)供应Connect_ADC信号作为开关控制信号S5时，开关Sw5(i)连接数据锁存器电路116(i)的输入端子和电平移动电路115(i)的输出端子。 
当从控制单元16向每个开关Sw5(i)供应Connect_rear信号作为开关控制信号S5时，开关Sw5(i)连接数据锁存器电路116(i)的输入端子和开关Sw4(i+1)的前端子。 
当从控制单元16向每个开关Sw5(i)供应Connect_DRB信号作为开关控制信号S5时，开关Sw5(i)连接数据锁存器电路116(i)的输入端子和数据寄存器组112的输出端子。 
开关Sw6是连接或断开开关Sw4(1)的前端子和控制单元116的开关。 
当测量电压Vmeas(t)输出至控制单元16作为输出信号Dout(1)～Dout(m)时，当从控制单元16向开关Sw6供应On6信号作为开关控制信号S6时，开关Sw6成为导通状态，连接开关Sw4(1)的前端子和控制单元16。 
当测量电压Vmeas(t)完全输出时，当从控制单元16向Sw6供应Off6信号作为开关控制信号S6时，开关Sw6成为截止状态，中断开关Sw4(1)的前端子和控制单元16之间的连接。 
返回图1，阳极电路12通过经由阳极线La在有机EL面板21上施加电压而供应电流。 
模拟电源14是在数据驱动器22上施加参考电压Vref、电压DVSS和DV0的电源。 
参考电压Vref施加于数据驱动器22上，以便在利用自动调零方法对数据线Ldi进行电压测量时，从每个像素21(i，j)引出电流。相对于阳极电路12施加于每个像素驱动电路DC上的电源电压ELVSS，参考电压Vref为负电压，并且相对于电源电压ELVSS的电位差的绝对值设定为大于每个像素21(i，j)的晶体管T3的阈值电压Vth的绝对值的值。 
模拟电压DVSS和VD0是用于驱动缓冲器113(i)、缓冲器119(i)、ADC114(i)和VDAC 118(i)(i＝1～m)的模拟电压。相对于阳极电路12施加于阳极线La上的电源电压ELVSS，模拟电压DVSS为负电压，并设定为例如约-12V。 
逻辑电源15是用于在数据驱动器22上施加电压LVSS和LVDD的电源。电压LVSS和LVDD是用于驱动数据驱动器22的数据锁存器电路116(i)(i＝1～m)、数据寄存器组、和移位寄存器的逻辑电压。这里，电压DVSS、VD0、LVSS、和LVDD设定为满足条件，例如(DVSS-VD0)＜(LVSS-LVDD)。 
控制单元16储存每个数据并基于所储存的数据控制每个部件。如上述，本实施例中的控制单元16具有向数据驱动器22供应数字数据Din(i)(i＝1～m)的构成，并对数字值执行控制单元16内的处理计算等，数字数据Din(i)是通过对供应的数字信号的图像数据进行各种校正而生成的。另外，为方便，通过将数字信号与模拟电压适当地进行比较，给出以下描述。 
控制单元16利用自动调零方法经由驱动器22测量数据线Ldi的电压，例如，在诸如显示设备1的发货的早期阶段控制每个部件时，并获取所有像素21(i，j))的测得的电压Vmeas(t1)、Vmeas(t2)、和Vmeas(t3)。 
然后，控制单元16通过根据方程(103)并使用测得的电压Vmeas(t1)和Vmeas(t2)进行计算，获取像素驱动电路DC的C/β值和每个像素21(i，j)的晶体管T3的(初始)阈值电压Vth0作为特性参数。此外，控制单元16获取所有像素21(i，j)的C/β的平均值<C/β>。此外，确定用于真实操作的沉降时间t0，并通过根据方程(105)进行计算来获取偏移电压Voffset。 
此外，控制单元16通过使用测得的电压Vmeas(t3)来计算AVmeas(t3)，并通过根据方程(106)进行计算来获取无规性参数(Δβ/β)作为特性参数。 
随后，控制单元16控制每个部件，并在利用自动调零方法测量数据线Ldi的电压时，获取供应图像数据时所有像素21(i，j)的测得的电压Vmeas(t0)，同时，经由操作中的数据驱动器22的沉降时间为t0。 
通过如下述转换数据值(电压幅度)，控制单元16基于对应于供应的图像数据的灰度电压数据获取对应于每个RGB中的图像数据的灰度值的电压值Vdata0。 
彩色显示中，每个RGB所需的白显示为最大灰度。然而，由于供应的电流的电流值，用于像素21(i，j)的每个RGB色的有机EL元件101通常具有不同的发光亮度特性。 
结果，在控制单元16中对用于每个RGB的图像数据灰度值的电压幅度执行转换，以便供应至有机EL元件101的用于图像数据灰度值的每个RGB的电流的电流值能够具有与白显示中相互不同的值，白显示时每个RGB处于最大灰度。 
通过对所有像素21(i，j)执行此类型的电压幅度转换，控制单元16获取电压值Vdata0。 
在获取电压值Vdata0后，控制单元16根据方程(107)获取基于(Δβ/β)的校正的电压值Vdata1。 
控制单元16根据方程(108)和(109)获取基于阈值电压Vth的校正的电压值Vdata作为最终输出电压。更具体地，通过对应阈值电压Vth的位增加，控制单元16校正电压值Vdata1，以获取电压值Vdata。 
控制单元16将用于所有像素21(i，j)的校正的图像数据Vdata一次一行输出至数据驱动器22作为数字数据Din(i)(i＝1～m)。 
图7是示出图1中所示的控制单元的构成的框图。 
图8是示出图7中所示的存储器的每个储存区的图示。 
控制单元16提供CPU(中央处理器单元)121、存储器122、和LUT(查找表)123，如图7中所示，以执行上述处理。 
CPU 121用于控制阳极电路12、选择驱动器13、和数据驱动器22，并用于执行各种计算的每一种。 
存储器122由ROM(只读存储器)、RAM(随机存取存储器)等组成，并储存CPU 121执行的每个处理程序并储存处理所需的各种数据。 
存储器122提供像素数据储存区122a、<C/β>储存区122b和Voffset储存区122c作为储存各种数据的区域，如图8中所示。 
像素数据储存区122a是用于储存每个像素21(i，j)的测得的电压Vmeas(t1)、Vmeas(t2)、Vmeas(t3)、Vmeas(t0)、ΔVmeas、阈值电压Vth0、Vth、C/β和Δβ/β中的每一个数据的区域。 
<C/β>储存区122b是用于存储每个像素21(i，j)的C/β的平均值<C/β>的区域。 
Voffset储存区122c是用于储存根据方程(105)定义的偏移电压Voffset的区域。 
LUT 123是预设的表，以转换用于供应的图像的每个RGB色的数据值。 
通过参照LUT 123，控制单元16转换用于供应的图像数据值的每个RGB的数据值。 
接下来，图9A和B是示出在VDAC118(i)为10位的情况下执行数据转换时，图7中所示的LUT中的图像数据转换特性的范例的曲线图。 
图10A和B是解释LUT中的图像数据转换特性的曲线图。利用此范例，转换后数据值按以下顺序不同，蓝(B)＞红(R)＞绿(G)。 
首先，图9A和B的水平轴示出输入数据，即图像数据为10位时的图像数据灰度值。图9A和B的竖直轴示出由LUT 123将图像数据转换得到的转换的数据的灰度值。基于数据驱动器22中的此转换的数据设定RGB电压幅度。另外，在LUT 123中预先设定图像数据灰度值的转换的数据灰 度值的转换特性。图9A示为将转换的数据灰度值设定为与图像数据灰度值成线性关系。图9B示为将转换的数据灰度值设定为与图像数据灰度值成曲线伽玛特性关系。能够如所需地自由设定的转换的数据灰度值与LUT 123中的图像数据灰度值的关系。 
这里，当具有10位组成时，数据驱动器22的VDAC118(i)能够接收输入数据0～1023。然而，LUT 123转换后的转换的数据设定为约0～600。这是基于以下原因。 
图10A和B的水平轴示出了输入数据，与图9A和B中相同。图10A和B的竖直轴示出从控制单元16输入至数据驱动器22的对应于图像数据灰度值的数字数据Din(i)。 
这里，图10A基于图9A，图10B基于图9B。如上述，在本实施例中，基于控制单元16中的阈值电压Vth的估计值对供应的图像数据执行校正。 
如方程(109)中所示，此校正包括基于图像数据的电流放大因子β的无规性的校正，和增加对应于作为其校正的结果获得的数据的阈值电压Vth的量的校正。 
这里，因为数据驱动器22的VDAC 118中的灰度电压VD1设定为阈值电压Vth为上述初始值Vth0时的值，所以根据校正增加至灰度电压VD1的量是对应于ΔVth的量，ΔVth是阈值电压Vth相对于其初始值Vth0的改变量。 
这里，从控制单元16输出的数字数据Din(i)的灰度值必需在数据驱动器22的VDAC118(i)的输入致能范围(0～1023)内。 
因此，在由LUT 123转换后的转换的数据灰度值的最大值设定为通过校正增加的量被从数据驱动器22的VDAC 118(i)的输入致能范围预先减去的值。 
这里，通过校正增加的量不是固定的量，因为其根据阈值电压Vth的改变量ΔVth确定，并且其随使用时间逐渐增大。 
因此，例如通过基于显示设备1的估计的使用时间估计通过校正增加的量的最大值，来确定由LUT 123转换的数据灰度值的最大值。 
另外，当图像数据的灰度值为黑色显示中的零时，有机EL元件101处于不发光状态。因此，此时不必进行以上校正。结果，当黑色显示中的图 像数据具有零灰度时，控制单元16将零灰度原样供应至数据驱动器22，不进行对阈值的波动校正，并且不参照LUT 123。 
以下提供根据实施例的显示设备1的操作的描述。 
在初始步骤中，当利用自动调零方法进行每个数据线Ldi的电压测量时，控制单元16控制阳极电路12在阳极线La上施加电压ELVSS。 
图11是示出利用自动调零方法进行电压测量时，每个部件的操作的时序图。 
如图11中所示，控制单元16在时间t10向选择驱动器13供应开始脉冲。此时，选择驱动器13向选择线Ls1输出VgH电平Gate(1)信号。 
当通过选择驱动器13将VgH电平Gate(1)信号输出至选择线Ls1时，像素21(i，j)(i＝1～m)的第一列的晶体管T1和T2成为导通状态。当晶体管T1处于导通状态时，晶体管T3的栅极-漏极连接，并且晶体管3成为二极管连接状态。 
在时间t10，控制单元16向数据驱动器22供应信号Off1、Off2、On3、Connect_front、Connect_ADC、和Off6中的每一个作为开关控制信号S1～S6。 
图12A和B是示出从数据驱动器向控制单元16输出数据时，每个开关的连接性关系的图示。 
此时，从控制单元16供应Connect_front信号，并且如图12A中所示，开关Sw4(i)连接数据锁存器电路116(i)的输出端子和前端子(i＝1～m)。 
此时，从控制单元16供应Connect_ADC信号，并且如图12A中所示，开关Sw5(i)连接数据锁存器电路116(i)的输入端子和电平移动电路115(i)的输出端子(i＝1～m)。 
图13A、B和C是示出利用自动调零方法进行电压测量时，每个开关的连接性关系的图示。 
当从控制单元16向开关Sw1(i)和Sw2(i)分别供应Off1和Off2信号时，开关Sw1(i)和Sw2(i)成为截止状态。此外，当从控制单元16向开关Sw3(i)供应On3信号时，其成为导通状态(i＝1～m)。 
因为在晶体管T1至T3处于导通状态时，模拟电源14的参考电压Vref具有负极性的电压，所以模拟电源14通过数据线Ldi从像素21(i，j)(i＝1～ m)的第i行引出电流Id。 
此时，像素21(i，j)(i＝1～m)的第一列的有机EL元件101不发光，因为阴极电位为Vcath并且阳极侧成为比Vcath更负的电位，导致反偏，并且电流将不流动。 
因为开关Sw1(i)和Sw2(i)(i＝1～m)处于截止状态，所以模拟电源14引出的电流Id不能流至缓冲器113(i)、119(i)(i＝1～m)。 
因此，如图13A中所示，电流Id经由每个数据线Ldi从像素21(i，j)(i＝1～m)的第一列的晶体管T3和T2流向模拟电源14。 
当电流Id流动时，以参考电压Vref确定的电压对每个像素21(i，j)(i＝1～m)的保持电容进行充电。 
随后，在时间t11，当完成这些电容的充电时，控制单元16向数据驱动器22供应Off3信号作为开关控制信号S3。 
如图13B中所示，当从控制单元16供应Off3信号时，开关Sw3(i)成为截止状态。此时，开关Sw1(i)和Sw2(i)中的每一个保持在截止状态。因此，通过将开关Sw3(i)切换到截止状态，中断有机EL面板21和数据驱动器22之间的连接。以此方式，给数据线Ldi产生高阻抗状态(HZ)。 
紧接在数据线Ldi中建立高阻抗状态后，储存在保持电容Cs中的电荷保持在最后的先前值，由此维持晶体管T3中的导通状态。 
以此方式，电流继续在晶体管T3的漏极-源极之间流动，且晶体管T3的源极端子侧的电位逐渐增大，接近漏极端子侧的电位。因此，在晶体管T3的漏极-源极之间流动的电流的电流值继续减小。 
与此结合，保持电容Cs中储存的一部分电荷被放电，并且保持电容Cs的两个端子之间的电压降低。通过这样，晶体管T3的栅极电压Vgs逐渐降低，由此将数据线Ldi的电压的绝对值从参考电压Vref逐渐降低。 
在时间t12，控制单元16向数据驱动器22供应On2信号作为开关控制信号S2，时间t12是从时间t11经过预定沉降时间t时的时间。此沉降时间t设定为满足条件C/(βt)＜1。 
如图13C中所示，此时，从控制单元16供应On2信号，开关Sw2(i)成为导通状态，且ADC 114(i)获取数据线Ldi的电压值作为测得的电压Vmeas(t1)(i＝1～m)。 
电平移动电路115(i)对ADC114(i)(i＝1～m)获取的测得的电压Vmeas(t1)进行电平移动。 
如图12A中所示，因为数据锁存器电路116(i)的输入端子和电平移动电路115(i)的输出端子通过开关Sw5(i)相互连接，由每个电平移动电路115(i)进行了电平移动的测得的电压Vmeas(t1)供应至数据锁存器电路116(i)(i＝1～m)。 
控制单元116向数据驱动器22输出数据锁存器脉冲DL(脉冲)，并在接收到此脉冲时，数据锁存器电路116(i)(i＝1～m)的每一个保持供应的测得的电压Vmeas(t1)。 
在时间t13，Gate(1)信号下降，控制单元16向数据驱动器22供应On6信号作为开关控制信号S6，并且在接收到此信号时，开关Sw6成为导通状态，如图12B中所示。 
如图12B中所示，数据锁存器电路116(1)的输出端子和开关Sw6的一个端子由从控制单元16供应给开关Sw4(i)的Connect_rear信号通过开关Sw4(1)的前端子连接，并且数据锁存器电路116(i)的输出端子和开关Sw5(i-1)的输入端子通过开关Sw4(i)(i＝2～m)的前端子连接。 
因此，在每次从控制单元16供应DL(脉冲)时，数据锁存器电路116(i)顺序将测得的像素21(i，1)的第一列的数据线Ldi的电压Vmeas(t1)向前转送，并作为数据Dout(i)输出至控制单元16(i＝1～m)，电压Vmeas(t1)由数据锁存器电路116保持。 
控制单元16获取数据Dout(i)(i＝1～m)，并在图8中所示的存储器122的像素数据储存区122a中储存此数据。以此方式完成对第一列像素21(i，1)(i＝1～m)的电压测量。 
当Gate(2)信号在时间t20上升时，控制单元16以与上述相同的方式向数据驱动器22供应开关控制信号S1-S6，由此对第二列像素21(i，2)执行数据线Ldi(i＝1～m)的电压测量。 
对每一列重复该测量，在对第n列像素21(i，n)执行了数据线Ldi(i＝1～m)的电压测量后，完成时间t1中的每个电压测量。 
其后，控制单元16以相同方式设定沉降时间t为t2并对每个像素21(i，j)(i＝1～m，j＝1～n)执行数据线Ldi的电压测量。控制单元16获取针对 沉降时间t2的每个像素21(i，j)的数据线Ldi的测得的电压Vmeas(t2)，并将其储存在存储器122(i＝1～m，j＝1～n)的像素数据储存区122a中。 
接下来，控制单元16以相同方式设定沉降时间t为t3并对每个像素21(i，j)(i＝1～m，j＝1～n)执行数据线Ldi的电压测量。控制单元16获取针对沉降时间t3的每个像素21(i，j)的数据线Ldi的测得的电压Vmeas(t3)，并将其储存在存储器122(i＝1～m，j＝1～n)的像素数据储存区122a中。 
图14是解释获取校正参数时，控制单元执行的驱动顺序的图示。 
控制单元16获取测得的电压Vmeas(t1)、Vmeas(t2)、和Vmeas(t3)，并且在将它们储存在存储器122的每个像素数据储存区122a中后，根据图14中所示的驱动顺序进行计算，由此获取校正参数。 
控制单元16从存储器122的每个像素数据储存区122a读取像素21(1，1)的数据线Ldi的测得的电压Vmeas(t1)和Vmeas(t2)(步骤S11)。 
此外，控制单元16根据方程(103)进行计算，由此获取像素21(1，1)的阈值电压Vth0和C/β(步骤S12)。 
控制单元16对每个像素21(i，j)(i＝1～m，j＝1～n)执行此处理。一旦获取了每个像素21(i，j)的阈值电压Vth0和C/β，则获取每个像素21(i，j)的C/β的平均值<C/β>(步骤S13)，并在操作中设定沉降时间t＝t0。 
控制单元16使用确定的沉降时间t0获取由方程(105)定义的偏移电压Voffset(步骤S14)。 
控制单元16将获取的平均值<C/β>和偏移电压Voffset分别储存在存储器122的<C/β>储存区122b和偏移电压储存区122c中。控制单元16还从存储器122的每个像素数据储存区122a读取像素21(i，j)(I＝1～m，j＝1～n)的测得的电压Vmeas(t3)(步骤S15)。 
控制单元16使用作为Vth的先前获取的Vth0和每个像素21(i，j)的测得的电压Vmeas(t3)通过修改方程(106)进行计算，以获取每个像素21(i，j)(i＝1～m，j＝1～n)的Δβ/β(步骤S16)。 
控制单元16将获取的Δβ/β储存在存储器122的每个像素数据储存区122a中。 
图15是解释在校正后将基于供应的图像数据的电压信号输出至数据驱动器时，控制单元16执行的驱动顺序的图示。 
图像数据供应至操作中的控制单元16。控制单元16根据图15中所示的驱动顺序(2)校正图像数据。 
控制单元16根据图11中所示的定时图控制每个部件，并从数据驱动器22获取针对对真实操作(应用)确定的沉降时间t＝t0的测得的电压Vmeas(t0)(步骤S21)。然后，控制单元将获取的测得的电压Vmeas(t0)储存在存储器122的每个像素数据储存区122a中。 
在输入图像数据的数字信号时，控制单元16对每个像素21(i，j)(i＝1～m，j＝1～n)参照LUT 123对每个RGB图像数据进行灰度值转换。转换的灰度值指定为电压值Vdata0并作为每个像素21(i，j)的原始灰度信号(步骤S22)。 
如上述，原始灰度信号的最大值设定为基于诸如上述阈值电压Vth的特性参数从VDAC 118(i)的输入范围中的最大值减去校正量而得到的值以下的值。 
通过使用Δβ/β作为β的无规性的校正参数根据方程(107)进行计算，控制单元16获取对应于电压值Vdata1的信号。 
控制单元16从存储器122的偏移电压储存区122c读取偏移电压Voffset，并通过使用测得的电压Vmeas(t0)和偏移电压Voffset根据方程(108)进行计算来获取阈值电压Vth作为校正量(步骤S24)。 
通过根据方程(109)将电压值Vdata1和阈值电压Vth相加，控制单元16获取对应于电压值Vdata的信号作为校正的灰度信号(步骤S25)。 
控制单元16对每个像素执行此类型的驱动顺序(2)。此外，控制单元16将对应于电压值Vdata的信号输出至数据驱动器22作为每个像素的数据Din(1)～Din(m)。 
图16是示出操作中每个部件的操作的定时图。 
控制单元根据图16中所示的数据输出定时图控制每个部件，并将数据Din(1)～Din(m)输出至数据驱动器22。 
在时间t30，控制单元16向数据驱动器22供应信号Off1、Off2、Off3、Connect_DAC、Connect_DRB、和Off6的每一个作为开关控制信号S1～S6。 
图17是示出写入电压信号时，每个开关的连接性关系的图示。 
如图17中所示，当从控制单元16供应Off2和Off3信号时，Sw2(i)和 Sw3(i)均进入截止状态，中断缓冲器113(i)和数据线Ldi之间的连接，以及模拟电源14和数据线Ldi之间的连接。 
当从控制单元16供应On1信号时，每个开关Sw1(i)成为导通状态，由此通过缓冲器119(i)连接VDAC 118(i)和数据线Ldi。 
图18是示出将数据从控制单元16输入至数据驱动器22时，每个开关的连接性关系的图示。 
如图18中所示，当从控制单元16供应Connect_DRB信号至开关Sw5(i)的每一个时，每个开关Sw5(i)连接数据锁存器电路116(i)的输入端子和数据寄存器组112的输出端子。 
当从控制单元16供应Connect_DAC信号至开关Sw4(i)的每一个时，每个开关Sw4(i)连接数据锁存器电路116(i)的输出端子和DAC侧端子。 
当从控制单元16向开关Sw6供应Off6信号时，开关Sw6成为截止状态，中断数据锁存器电路116(1)和控制单元16之间的连接。 
如图16中所示，控制单元16在时间t31抬高开始脉冲SP2并在时间t32使开始脉冲下降至Lo电平。 
当开始脉冲SP2下降至Lo电平时，通过根据时钟信号顺序地对开始脉冲SP2进行移位，图5中所示的数据驱动器22的移位寄存器生成移位信号，并将生成的移位信号供应至数据寄存器组112。 
通过与供应的移位信号同步，数据寄存器组112顺序地取出数据Din(1)～Din(m)。 
当在时间t33将Gate(1)信号抬高至VgH电平时，像素21(i，1)(i＝1～m)的每个晶体管T1和T2成为导通状态。 
控制单元16抬高数据锁存器脉冲DL(脉冲)，且数据驱动器22的数据锁存器电路116(i)(i＝1～m)在抬高数据锁存器脉冲DL(脉冲)的定时锁存数据。 
电平移动电路117(i)对数据锁存器电路116(i)锁存的数据执行电平移动，并供应经电平移动的数据至VDAC118(i)(i＝1～m)。 
VDAC 118(i)将数字数据转换为负模拟电压，并通过缓冲器118(i)(i＝1～m)将转换的负模拟电压施加于数据线Ldi上。 
当负模拟电压施加于数据线Ldi上时，每个像素21(i，j)(i＝1～m)的 有机EL元件101成为反偏，阻止电流流动。通过数据线Ldi、以及像素21(i，1)(i＝1～m)的晶体管T3和T2，电流从阳极电路12流至数据驱动器22的VDAC 118(i)。 
因为每个像素21(i，1)(i＝1～m)的晶体管T1处于导通状态，晶体管t3为栅极-漏极连接且为二极管连接。因此，晶体管T3工作于饱和区，且漏极电流Id按晶体管T3中的二极管特性流动。 
因为晶体管T1为导通状态且漏极电流Id流至晶体管t3，所以晶体管T3的栅极电压Vgs设定为确定漏极电流Id的电压，且保持电容Cs由栅极电压Vgs充电。 
以此方式，如图17中所示，数据驱动器22从每个像素21(i，1)(i＝1～m)的晶体管T3引出基于校正参数校正的电流，基于电压值Vdata的晶体管T3的栅极电压Vgs由保持电容Cs保持。 
以此方式完成将数据写入到第一列中的每个像素21(i，1)(i＝1～m)的保持电容Cs中。 
在时间t34，控制单元16随DL(脉冲)的降低抬高开始脉冲SP2，且在时间t35降低开始脉冲SP2并将数据写入到第二列中的每个像素21(i，2)(i＝1～m)的保持电容Cs中。 
其后，以此方式，控制单元16基于电压值Vdata将电压顺序地写入到像素21(i，3)(i＝1～m)，...，21(i，n)(i＝1～m)的保持电容Cs中。 
在将电压值Vdata写入到所有像素21(i，j)的保持电容Cs中后，且在Gate(n)信号为VgL时，所有像素21(i，j)的晶体管T1和T2成为截止状态。 
当所有像素21(i，j)的晶体管T1和T2成为截止状态时，晶体管T3成为不可选状态。当晶体管T3成为不可选状态时，晶体管T3的栅极电压Vgs保持在保持电容Cs中的写入的电压。 
控制单元16控制阳极电路12，使得电压ELVDD施加于阳极线La上。此电压ELVDD设定为例如15V。 
此时，因为晶体管T3的栅极电压Vgs由保持电容Cs保持，漏极电流Id与将电流值Vdata写入到保持电容Cs中时在晶体管T3的漏极-源极之间流动的电流的值相同。 
因为晶体管T1处于截止状态，且有机EL元件101的阳极侧的电位比 其阴极侧的电位高，所以将漏极电流供应至有机EL元件101。 
此时，基于阈值电压Vth和β的无规性的波动校正流至每个像素21(ij)的有机EL元件101的电流Id，且有机EL元件101以校正的电流发光。 
如上述，根据本实施例的显示设备1选择满足(C/β)/t＜1的例如t1和t2的沉降时间作为沉降时间t，并根据自动调零方法，以对应于所选的沉降时间的数量的次数执行每个数据线Ldi的电压测量。 
显示设备1选择满足(C/β)/t≥1的时间t3作为沉降时间t，并根据自动调零方法，执行每个数据线的电压测量，由此获取表示每个像素的像素驱动电路的电流放大因子β的无规性的(Δβ/β)。 
因此，显示设备1基于获取的(Δβ/β)校正基于操作中供应的图像数据的电压值Vdata0，并从而能够获取校正的电压值Vdata1。此外，其基于获取的阈值电压Vth校正校正的电压值Vdata1，并从而能够获取电压值Vdata。 
以根据本实施例的此方式，能够实现像素驱动设备，其基于操作中供应的图像数据校正供应至有机EL元件101的电流，以减小每个显示的像素21(i，j)中阈值电压的波动的影响和像素间电流放大因子的无规性。因此，利用此像素驱动设备，通过显示设备1控制显示图像中源自此类型的波动和无规性的图像质量的退化变得可能。 
此外，根据本实施例的显示设备能够获取阈值电压Vth、(C/β)值、和表示β的无规性的(Δβ/β)作为像素驱动设备中具有公共(common)电路的每个像素的特性参数。 
因此，在提供上述校正方面，显示设备1能够简化像素驱动设备或显示设备1的构成，无需配备测量β的无规性的单独的电路或测量阈值电压Vth的电路。 
此外，可以考虑本发明的各种实施例，而不限于上述实施例。 
例如，本实施例中描述了演示有机EL元件作为发光元件。然而，发光元件不限于有机EL元件，而可以是例如无机EL元件或LED。 
虽然本实施例描述了将本发明应用于具有有机EL面板21的显示设备1，但是本发明不限于此范例。例如，可以将其应用于提供发光元件阵列的曝光设备，其中，具有发光元件(有机EL元件101等)的多个像素布置在单个方向上，并基于图像数据从发光元件阵列辐射输出束到感光体鼓上以 曝光鼓上的感光体。采用本实施例的曝光设备能够控制归因于像素间特性的无规性和像素特性随时间的退化的曝光条件的退化。 
本实施例使得能够设定两个时间t1和t2作为满足(C/β)/t＜1的沉降时间。然而，也可以设定满足此条件的三个或更多个沉降时间。 
本实施例使得控制单元16使用LUT 123基于供应的图像数据对每个RGB执行转换。然而，通过引入并计算方程来代替使用LUT 123，控制单元16也可以对图像数据执行此类型的转换。 
可以不脱离本发明的宽广精神和范围作出各种实施例和改变。上述实施例意在示例本发明，而不是限制本发明的范围。本发明的范围由所附的权利要求限定，而不是由实施例限定。在本发明的权利要求的等同意义的范围内和权利要求的范围内所作的各种修改视为在本发明的范围内。 
此申请以2008年11月28日提交的并包括说明书、权利要求、附图和发明内容的日本专利申请2008-305714号为基础。于此通过引用并入了上述日本专利申请公开的全部内容。 

Claims (17)

1.一种用于驱动像素（21(i,j)）的像素驱动设备，所述像素（21(i,j)）连接至信号线（Ld），并包括发光元件（101）、和像素驱动电路（DC），所述像素驱动电路（DC）具有驱动晶体管（T3）和保持电容（Cs），所述驱动晶体管用于控制供应至所述发光元件的电流，且所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，所述保持电容用于通过施加于所述驱动晶体管的控制端子上的电压来储存电荷，所述像素驱动设备包括：
电压施加电路（14），用于输出参考电压（Vref）；
电压测量电路（114）；
开关电路（Sw3），用于在所述电压施加电路和所述电压测量电路之间切换所述信号线的一端的连接；以及
特性参数获取电路（16），用于获取与所述像素的电特性相关的特性参数；
其中，
所述参考电压具有的电位使得，所述驱动晶体管的所述电流路径的所述一端相对于另一端的电位差是超过所述驱动晶体管的阈值电压（Vth）的值；以及
所述开关电路将所述信号线的所述一端连接至所述电压施加电路，并在通过所述电压施加电路在所述信号线的所述一端上施加所述参考电压达预定的时间后将所述信号线的所述一端和所述电压施加电路之间的连接设定为中断，且在预定的沉降时间消逝后将所述信号线的所述一端连接至所述电压测量电路；以及
当通过所述开关电路将所述电压测量电路连接至所述信号线的所述一端时，所述电压测量电路获取所述信号线的所述一端的电压值作为所测得的电压；以及
基于所述电压测量电路获取的针对多个所述沉降时间的多个所测得的电压的值，所述特性参数获取电路获取所述驱动晶体管的所述阈值电压和所述像素驱动电路的电流放大因子作为特性参数。
2.如权利要求1所述的像素驱动设备，其中
将多个沉降时间设定为比C/β0大的值，其中，C是总电容，所述总电容为所述保持电容、寄生于信号线上的寄生电容、以及寄生于所述发光元件上的发光元件电容的和，且β0是所述电流放大因子的参考值。
3.如权利要求2所述的像素驱动设备，其中
所述电流放大因子的所述参考值是所述电流放大因子的典型值或设计值。
4.如权利要求2所述的像素驱动设备，其中
当所述沉降时间为t时，通过将多个所述沉降时间的每一个和多个所测得的电压的值的每一个代入方程（1），所述特性参数获取电路获取所述阈值电压和所述电流放大因子，其中，所测得的电压为Vmeas(t)、所述阈值电压为Vth、以及所述电流放大因子为β，
( 1 ) . . . Vmeas ( t ) = Vth + ( C / &beta; ) t .
5.如权利要求1所述的像素驱动设备，还包括：
信号校正电路（16），其基于所述特性参数获取电路获取的所述特性参数校正所供应的图像数据并生成校正的灰度信号；以及
驱动信号施加电路（118），用于基于所校正的灰度信号生成驱动信号并将所述驱动信号施加于所述信号线的所述一端上。
6.一种发光设备，包括：
至少一个像素（21(i,j)），所述至少一个像素连接至至少一个信号线（Ld），并包括发光元件（101）、和像素驱动电路（DC），所述像素驱动电路（DC）具有驱动晶体管（T3）和保持电容（Cs），所述驱动晶体管用于控制供应至所述发光元件的电流，且所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，所述保持电容用于通过施加于所述驱动晶体管的电流控制端子上的电压来储存电荷；
电压施加电路（14），用于输出参考电压（Vref）；
电压测量电路（114）；
开关电路（Sw3），用于切换所述信号线的一端和所述电压测量电路的连接；以及
特性参数获取电路（16），用于获取与所述像素的电特性相关的特性参数；
其中，
所述参考电压具有的电位使得，所述驱动晶体管的所述电流路径的所述一端和另一端之间的电位差是超过所述驱动晶体管的阈值电压的值；以及
所述开关电路将所述信号线的所述一端连接至所述电压施加电路，并在通过所述电压施加电路在所述信号线的所述一端上施加所述参考电压达预定的时间后将所述信号线的所述一端和所述电压施加电路之间的连接设定为中断，且在预定的沉降时间消逝后将所述信号线的所述一端连接至所述电压测量电路；以及
当通过所述开关电路将所述电压测量电路连接至所述信号线的所述一端时，所述电压测量电路获取所述信号线的所述一端的电压值作为所测得的电压；以及
基于所述电压测量电路获取的针对多个所述沉降时间的多个所测得的电压的值，所述特性参数获取电路获取所述驱动晶体管的所述阈值电压和所述像素驱动电路的电流放大因子作为特性参数。
7.如权利要求6所述的发光设备，其中
多个所述信号线沿第一方向布置；
并具有沿与所述第一方向正交的第二方向布置的至少一个扫描线；
多个所述像素中的每一个布置在所述扫描线和所述多个信号线的每个交点附近；
所述发光设备具有选择驱动电路，用于通过在所述扫描线上施加选择的信号来设定连接至所述扫描线的多个所述像素的选择的状态；以及
特性参数获取电路获取处于所述选择驱动电路所选择的状态中的多个所述像素的所述特性参数。
8.如权利要求7所述的发光设备，其中
所述像素驱动电路包括：至少，
第一薄膜晶体管（T3），预定的电源电压施加于所述第一薄膜晶体管的电流路径的一端上，并且所述第一薄膜晶体管具有将所述电流路径的另一端连接至所述发光元件的所述一个端子的连接点；
第二薄膜晶体管（T1），其控制端子连接至所述扫描线，所述第二薄膜晶体管的电流路径的一端连接至所述第一薄膜晶体管的所述电流路径的所述一端，并且所述第二薄膜晶体管的所述电流路径的另一端连接至所述第一薄膜晶体管的控制端子；以及
第三薄膜晶体管（T2），其控制端子连接至所述扫描线，所述第三薄膜晶体管的电流路径的一端连接至所述信号线，且所述第三薄膜晶体管的所述电流路径的另一端连接至所述连接点；
其中，
所述第一薄膜晶体管对应于所述驱动晶体管，
并且在所述像素处于所述选择驱动电路选择的状态时，所述第二薄膜晶体管和所述第三薄膜晶体管进入导通状态，所述第一薄膜晶体管的所述电流路径的所述一端与所述第一薄膜晶体管的所述控制端子连接，并且所述信号线通过所述第三薄膜晶体管的所述电流路径连接至所述连接点，由此，从所述电压施加电路供应的所述参考电压通过所述第三薄膜晶体管施加于所述连接点上；以及
在每个沉降时间消逝后，所述电压测量电路经由所述第三薄膜晶体管和每个信号线获取布置在所述第二方向上的处于选择的状态中的每个所述像素的所述连接点的电压作为所测得的电压。
9.如权利要求6所述的发光设备，其中
将所述沉降时间设定为多个比C/β0大的不同规定值，其中，C是总电容，所述总电容为所述保持电容、寄生于信号线上的寄生电容、以及寄生于所述发光元件上的发光元件电容的和，且β0是所述电流放大因子的参考值。
10.如权利要求9所述的发光设备，其中
所述电流放大因子的所述参考值是所述电流放大因子的典型值或设计值。
11.如权利要求9所述的发光设备，其中
当所述沉降时间为t时，通过计算多个所述沉降时间t和方程（2）中描述的多个所测得的电压Vmeas(t)的值，所述特性参数获取电路获取所述阈值电压和所述电流放大因子，其中，所测得的电压为Vmeas(t)、所述阈值电压为Vth、以及所述电流放大因子为β，
( 2 ) . . . Vmeas ( t ) = Vth + ( C / &beta; ) t .
12.如权利要求6所述的发光设备，还包括：
信号校正电路（16），其基于所述特性参数获取电路获取的所述特性参数校正所供应的图像数据并生成校正的灰度信号；以及
驱动信号施加电路（118），用于基于所校正的灰度信号生成驱动信号并将所述驱动信号施加于所述信号线的所述一端上。
13.一种用于驱动像素（21(i,j)）的像素驱动设备中的特性参数获取方法，所述像素连接至信号线（Ld），并包括发光元件（101）、和像素驱动电路（DC），所述像素驱动电路（DC）具有驱动晶体管（T3）和保持电容（Cs），所述驱动晶体管的电流路径的一端连接至所述发光元件的一个端子，用于控制供应至所述发光元件的电流，所述保持电容用于通过施加于所述驱动晶体管的控制端子上的电压来储存电荷，所述方法包括：
参考电压施加步骤，通过将电压施加电路（14）连接至所述信号线的一端，在所述信号线的所述一端上施加参考电压（Vref），使得所述驱动晶体管的所述电流路径的一端相对于另一端的电位差是超过所述驱动晶体管的阈值电压的值；
测量电压获取步骤，其中断所述信号线的一端和所述电压施加电路之间的连接，然后在所述中断后在预定的多个不同沉降时间的每一个消逝后，获取所述信号线的一端的电压作为多个测得的电压；以及
特性参数获取步骤，其基于获取的针对所述多个不同沉降时间的所述多个测得的电压的值获取所述驱动晶体管的所述阈值电压和所述像素驱动电路的电流放大因子作为特性参数。
14.如权利要求13所述的像素驱动设备中的特性参数获取方法，其中
测量电压获取步骤包括用于将多个沉降时间设定为多个比C/β0大的规定值的步骤，其中，C是总电容，所述总电容为所述保持电容、寄生于信号线上的寄生电容、以及寄生于所述发光元件上的发光元件电容的和，且β0是所述电流放大因子的参考值。
15.如权利要求14所述的特性参数获取方法，其中
所述特性参数获取步骤包括：
当所述沉降时间为t时，将所述多个沉降时间t的每一个和所述多个测得的电压的值代入方程（3）中描述的Vmeas(t)的步骤，其中，所测得的电压为Vmeas(t)、所述阈值电压为Vth、以及所述电流放大因子为β；以及
通过基于所述沉降时间和方程（3）中描述的所述多个测得的电压的值执行计算，获取所述阈值电压和所述电流放大因子的值，
( 3 ) . . . Vmeas ( t ) = Vth + ( C / &beta; ) t .
16.一种发光设备，包括：
像素（21(i,j)），所述像素连接至信号线（Ld），并具有发光元件（101）、驱动晶体管（T3）和保持电容（Cs），所述驱动晶体管具有电流路径和控制端子，且将所述电流路径的一端连接至所述发光元件的一个端子，并基于在所述控制端子和所述电流路径的所述一端之间写入的电压数据控制通过所述电流路径供应至所述发光元件的电流，所述保持电容储存通过施加于所述驱动晶体管上的电压确定的电荷；
电压测量电路（114），用于获取电压值作为所述信号线的一端的测得的电压；以及
特性参数获取电路（16），用于获取与所述像素的电特性相关的特性参数；
其中，
在经由所述信号线的所述一端将电压施加于所述驱动晶体管的所述电流路径的两端以使得所施加的电压超过所述驱动晶体管的所述阈值电压后，在从所述信号线处于高阻抗状态而停止所施加的电压的时刻起消逝的时间等于沉降时间t时，所述电压测量电路获取方程（4）中所表示的所述信号线的所述一端的电压的电压值作为所测得的电压，并且其中，C是总电容，且为所述信号线连接的所述像素的所述保持电容、寄生于所述信号线上的寄生电容、以及寄生于所述发光元件上的发光元件电容的和；以及
所述特性参数获取电路基于当所述沉降时间t是满足条件(C/β)/t<1的多个不同值时所述测量电路获取的多个所测得的电压，获取所述驱动晶体管的所述阈值电压和C/β值作为特性参数，
( 4 ) . . . Vmeas ( t ) = Vth + 1 t ( C / &beta; ) + 1 Vref - Vth
其中，t：沉降时间，
Vmeas(t)：所述电压测量电路在消逝的沉降时间t获取的测得的电压，
Vth：所述驱动晶体管的所述阈值电压，
Vref：参考电压，
C：总电容（C＝Cs＋Cp＋Cel），
Cs：保持电容，
Cp：配线寄生电容
Cel：发光元件电容
β：常数。
17.如权利要求16所述的发光设备，其中
所述特性参数获取电路通过使用根据方程（4）修改的方程（5）获取所述特性参数，
CN200980109383.3A 2008-11-28 2009-11-27 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法 Expired - Fee Related CN101978412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008305714A JP5012775B2 (ja) 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP2008-305714 2008-11-28
PCT/JP2009/070370 WO2010061975A1 (en) 2008-11-28 2009-11-27 An electroluminescent pixel driving device, light emitting device and property parameter acquisition method in an electroluminescent pixel driving device

Publications (2)

Publication Number Publication Date
CN101978412A CN101978412A (zh) 2011-02-16
CN101978412B true CN101978412B (zh) 2014-08-20

Family

ID=41683201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980109383.3A Expired - Fee Related CN101978412B (zh) 2008-11-28 2009-11-27 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法

Country Status (7)

Country Link
US (1) US8269760B2 (zh)
EP (1) EP2351014A1 (zh)
JP (1) JP5012775B2 (zh)
KR (1) KR101206629B1 (zh)
CN (1) CN101978412B (zh)
TW (1) TWI437527B (zh)
WO (1) WO2010061975A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP5355080B2 (ja) 2005-06-08 2013-11-27 イグニス・イノベイション・インコーポレーテッド 発光デバイス・ディスプレイを駆動するための方法およびシステム
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4957710B2 (ja) 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
TWI473063B (zh) * 2010-04-07 2015-02-11 源極驅動器、驅動方法及顯示裝置
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9351368B2 (en) * 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) * 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3293726B1 (en) 2011-05-27 2019-08-14 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
EP2945147B1 (en) 2011-05-28 2018-08-01 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9324268B2 (en) * 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
JP6124573B2 (ja) * 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP6089656B2 (ja) * 2012-12-07 2017-03-08 凸版印刷株式会社 表示装置、および、表示方法
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
JP2015022283A (ja) * 2013-07-23 2015-02-02 凸版印刷株式会社 Ｅｌ装置、および、ｅｌ装置の駆動方法
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR20160067251A (ko) * 2014-12-03 2016-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN105007677B (zh) * 2015-08-21 2017-08-15 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
KR102334248B1 (ko) * 2015-10-27 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108646477A (zh) * 2018-03-27 2018-10-12 上海中航光电子有限公司 阵列基板、显示面板和显示装置
WO2020202260A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置およびその駆動方法
CN114675454A (zh) * 2022-02-28 2022-06-28 绵阳惠科光电科技有限公司 阵列基板、柔性液晶显示面板及其像素补偿方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989539A (zh) * 2005-03-31 2007-06-27 卡西欧计算机株式会社 显示驱动装置、显示装置及其驱动控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4266682B2 (ja) * 2002-03-29 2009-05-20 セイコーエプソン株式会社 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
JPWO2004100118A1 (ja) * 2003-05-07 2006-07-13 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置およびその駆動方法
JP4048497B2 (ja) * 2003-11-07 2008-02-20 カシオ計算機株式会社 表示装置及びその駆動制御方法
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
JP5240534B2 (ja) * 2005-04-20 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4940760B2 (ja) * 2006-05-30 2012-05-30 セイコーエプソン株式会社 駆動トランジスタの特性測定方法、電気光学装置、および電子機器
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4222426B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5240538B2 (ja) 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4470955B2 (ja) * 2007-03-26 2010-06-02 カシオ計算機株式会社 表示装置及びその駆動方法
JP2008242323A (ja) 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 発光表示装置
JP5240544B2 (ja) * 2007-03-30 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
WO2009110132A1 (ja) * 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 アクティブ・マトリクス型表示装置
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989539A (zh) * 2005-03-31 2007-06-27 卡西欧计算机株式会社 显示驱动装置、显示装置及其驱动控制方法

Also Published As

Publication number Publication date
EP2351014A1 (en) 2011-08-03
WO2010061975A1 (en) 2010-06-03
CN101978412A (zh) 2011-02-16
US20100134475A1 (en) 2010-06-03
KR20100123746A (ko) 2010-11-24
KR101206629B1 (ko) 2012-11-30
JP2010128397A (ja) 2010-06-10
TW201030707A (en) 2010-08-16
JP5012775B2 (ja) 2012-08-29
TWI437527B (zh) 2014-05-11
US8269760B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
CN101978412B (zh) 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法
CN101978413B (zh) 发光设备及其驱动控制方法
CN101978411B (zh) 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法
CN102016968B (zh) 像素驱动设备和发光设备
KR102056784B1 (ko) 유기 발광 표시 장치
US8339384B2 (en) Display driving apparatus, display apparatus and drive control method for display apparatus
US11264445B2 (en) Method of compensating for degradation of display device
KR20160092593A (ko) 표시 장치 및 그 리페어 방법
US20100079420A1 (en) Pixel drive device, luminescence device, and method of connecting connection unit in pixel drive device
KR102304599B1 (ko) 유기전계 발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1154105

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1154105

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20211127

CF01 Termination of patent right due to non-payment of annual fee