JP2010128397A - 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法 - Google Patents

Abstract

【課題】画像データに応じた電圧信号の電圧値を補正するための表示画素の特性パラメータを取得する。
【解決手段】制御部１６は、オートゼロ法により、データラインＬdiがハイインピーダンス状態とされて、データラインＬdiの印加電圧が、印加された基準電圧Ｖrefから低下する緩和時間ｔを設定する。制御部１６は、閾値電圧Ｖthがシフトしていない初期段階において、スイッチ制御信号Ｓ１〜Ｓ６をデータドライバ２２に出力して、オートゼロ法によるデータラインＬdiの電圧測定を緩和時間ｔ１，ｔ２の時点で取得して測定電圧Ｖmeas(t1)，Ｖmeas(t2)を取得する。緩和時間ｔ１，ｔ２が（Ｃ／β）／ｔ＜１に設定され（Ｃ＝Ｃｓ＋Ｃｐ＋Ｃｅｌ）、制御部１６は、取得した複数の測定電圧Ｖmeas(t1)，Ｖmeas(t2)に基づいて演算を行うことにより、閾値電圧Ｖthと電流増幅率βを取得する。
【選択図】図５

Description

本発明は、画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法に関するものである。

近年、液晶表示装置に続く次世代の表示デバイスとして、発光素子をマトリクス状に配列した表示パネル（画素アレイ）を備えた発光素子型の表示装置（発光素子型ディスプレイ、発光装置）の研究開発が盛んに行われている。

このような発光素子としては、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子がある。

特に、アクティブマトリクス駆動方式を適用した発光素子型の表示装置においては、周知の液晶表示装置と比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化、表示画質の高精細化等が可能である。

それとともに、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

このような発光素子型の表示装置として、例えば、電圧信号によって電流制御されたアクティブマトリクス駆動方式の表示装置としての有機ＥＬディスプレイ装置がある（例えば、特許文献１参照）。

この有機ＥＬディスプレイ装置では、発光素子としての有機ＥＬ素子と、有機ＥＬ素子を駆動するための電流制御用薄膜トランジスタとスイッチ用薄膜トランジスタとを有する画素駆動回路とが、各画素に設けられている。

電流制御用薄膜トランジスタは、画像データに応じた電圧値を有する電圧信号がゲートに印加され、このゲート電圧で電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値を制御し、この電流を有機ＥＬ素子に供給して発光させる。スイッチ用薄膜トランジスタは、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行う。

特開２００２−１５６９２３号公報

しかしながら、各画素の電流制御用薄膜トランジスタの特性が使用時に経時的に変化することがある。特に、電流制御用薄膜トランジスタがアモルファスシリコンＴＦＴからなる場合には、その閾値電圧Ｖthの経時的な変化が比較的大きいことが知られている。

電圧信号の電圧値によって階調を制御する構成においては、閾値電圧Ｖthが変化すると同じゲート電圧を印加してもドレイン−ソース間に流れる電流の電流値が変化してしまい、有機ＥＬ素子の発光輝度が変化してしまう。

また、電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値は電流増幅率βの値に比例する。このため、各画素の電流制御用薄膜トランジスタの閾値電圧が同じであっても、例えば製造プロセスに起因して電流増幅率βの値がばらついていると、電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値にバラツキが生じ、有機ＥＬ素子の発光輝度がばらついてしまう。

この移動度のバラツキは特に低温ポリシリコンＴＦＴに顕著であり、それに比べてアモルファスシリコンＴＦＴではバラツキは比較的少ない。しかし、それでも製造プロセス起因のバラツキによる影響は避けられない。

このように、閾値電圧Ｖthの変化や、製造プロセスに起因する電流増幅率βのバラツキは、画質にも影響する。従って、このような閾値電圧Ｖthの変化や、製造プロセスに起因する電流増幅率βのバラツキによる画質の劣化を抑制するためには、特性パラメータとして、例えば、各画素に対応する閾値電圧及びβを取得して、供給された画像データに応じて各画素に供給する電圧信号をこの特性パラメータに基づいて補正する必要がある。

本発明は、このような従来の問題点に鑑みてなされたもので、画像データに応じた電圧信号の電圧値を補正するための画素の特性パラメータを取得することが可能な画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法を提供することを目的とする。

また、本発明は、画質の劣化を抑制することが可能な画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る画素駆動装置は、
電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素を、一端が前記駆動素子の電流路の一端に電気的に接続される信号線を介して駆動制御する画素駆動装置であって、
前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を出力する電圧印加部と、
前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
前記電圧印加部の出力端と前記信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に、前記電圧測定部により取得される、複数の前記測定電圧の値に基づいて、前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率からなる特性パラメータを取得する特性パラメータ取得部と、を備えることを特徴とする。

前記緩和時間は、容量成分Ｃを、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい値に設定されていてもよい。

前記電流増幅率の前記標準値は、該電流増幅率の設計値又は典型値であってもよい。

前記特性パラメータ取得部は、前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記複数の値であるときの、各々の前記測定電圧の値を、式（１）に代入して演算を行うことにより、前記特性パラメータを取得するようにしてもよい。

・・・（１）

前記特性パラメータ取得部が取得した前記特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値を補正した補正電圧信号を生成する電圧信号補正部と、
前記補正電圧信号に基づく駆動信号を生成して前記信号線の他端に印加する駆動信号印加部と、を備えるようにしてもよい。

本発明の第２の観点に係る発光装置は、
複数の画素と、該各画素に接続された複数の信号線と、を有し、前記各画素は、電流が供給されて発光する発光素子と、前記各信号線の一端に接続されて、前記発光素子に供給する電流を制御する駆動素子と該駆動素子に印加された電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素アレイと、
供給される画像データに応じて、前記複数の信号線の各々を介して、前記各画素を駆動制御する信号線駆動部と、
を備え、
前記信号線駆動部は、
前記各画素の前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を出力する電圧印加部と、
前記各信号線の他端の電圧を測定電圧として取得する電圧測定部と、
前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率からなる特性パラメータを取得する特性パラメータ取得部と、を備えることを特徴とする。

前記画素アレイにおける前記複数の信号線は第１の方向に沿って配列され、
該画素アレイは、前記第１の方向に直交する第２の方向に沿って配列される複数の走査線を有して、前記複数の画素は前記複数の走査線と前記複数の信号線の各交点近傍に配設され、
前記各走査線に選択信号を順次印加して、各行の前記各画素を順次選択状態に設定する選択駆動部を有し、
前記特性パラメータ取得部は、前記順次選択状態とされる行に対応する前記各画素の前記特性パラメータを取得するようにしてもよい。

前記画素駆動回路は、少なくとも、
電流路の一端に所定の電源電圧が印加され、該電流路の他端に前記発光素子との接続点が接続された第１の薄膜トランジスタと、
制御端子が前記走査線に接続され、電流路の一端が前記第１の薄膜トランジスタの電流路の一端に接続され、該電流路の他端が前記第１の薄膜トランジスタの制御端子に接続された第２の薄膜トランジスタと、
を備え、
前記駆動素子は前記第１の薄膜トランジスタであり、
前記選択状態において、前記第２の薄膜トランジスタがオン状態となって、前記第１の薄膜トランジスタの電流路の一端と制御端子とが接続され、
前記選択状態とされた行の前記各画素の前記接続点に、前記電圧印加部より印加される前記基準電圧に応じた電圧が、前記各信号線を介して印加され、
前記電圧測定部は、前記選択状態とされた行の前記各画素の前記接続点の、前記各緩和時間経過後の電圧を、前記各信号線を介して、前記測定電圧として取得するようにしてもよい。

前記緩和時間は、容量成分Ｃを、１本の前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい所定の複数の値に設定されてもよい。

前記電流増幅率の前記標準値は、該電流増幅率の設計値又は典型値であってもよい。

前記特性パラメータ取得部は、前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記所定の複数の値であるときの、各々の前記測定電圧の値を式（２）に代入して演算を行うことにより、前記特性パラメータを取得するようにしてもよい。

・・・（２）

前記信号線駆動部は、
前記特性パラメータ取得部が取得した前記特性パラメータに基づいて、前記画像データに応じた電圧信号の電圧値を補正した補正電圧信号を生成する電圧信号補正部と、
前記補正電圧信号に基づく駆動信号を生成して前記各信号線の他端に印加する電圧信号印加部と、を備えるようにしてもよい。

本発明の第３の観点に係る画素駆動装置のパラメータ取得方法は、
電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素を、一端が前記駆動素子の電流路の一端に電気的に接続される信号線を介して、該画素の特性パラメータに基づいて駆動制御する画素駆動装置における、前記特性パラメータを取得する画素駆動装置における特性パラメータ取得方法であって、
前記信号線の他端に電圧印加部を接続して、該電圧印加部より前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を印加するステップと、
前記信号線の他端と前記電圧印加部との接続を遮断した後、予め設定された複数の異なる緩和時間が経過した後の前記信号線の他端の電圧を、複数の測定電圧として取得するステップと、
前記複数の測定電圧の値に基づいて、前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを特性パラメータとして取得するステップと、
を含むことを特徴とする。

前記複数の測定電圧を取得するステップは、前記緩和時間を、容量成分Ｃを前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい所定の複数の値に設定するステップを含むようにしてもよい。

前記特性パラメータを取得するステップは、
前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記所定の複数の値であるときの、各々の前記測定電圧の値を式（３）に代入するステップと、
前記複数の測定電圧の値を代入した式（３）に基づいて演算を行うことにより、前記閾値電圧及び前記電流増幅率の値を取得するステップと、を含むものであってもよい。

・・・（３）

本発明の第４の観点に係る発光装置は、
発光素子と、電流路と制御端とを有し、前記発光素子の一端に前記電流路の一端が接続され、前記制御端と前記電流路の一端との間に書き込まれた電圧データに基づいて、前記電流路を介して前記発光素子に供給する電流を制御する駆動トランジスタと、を画素毎に備えた発光装置において、
前記画素毎に、前記駆動トランジスタの前記電流路に閾値電圧を超える電圧が印加され、印加が停止されてハイインピーダンス状態となったときからの式（４）に示す測定電圧を、（Ｃ／β）／ｔ＜１の条件を満たす複数の異なる緩和時間で測定する電圧測定部と、
前記駆動トランジスタの閾値電圧と（Ｃ／β）値とを特性パラメータとして、前記画素毎に、前記駆動トランジスタの特性パラメータを、前記電圧測定部が測定した複数の測定電圧に基づいて取得する特性パラメータ取得部と、を備えたことを特徴とする。

・・・（４）

前記特性パラメータ取得部は、前記電圧測定部が、画素毎に、（Ｃ／β）／ｔ＜１の条件を満たす複数の異なる緩和時間においてそれぞれ測定した複数の測定電圧Ｖmeas(t)を、前記条件に従って式（４）を変形した式（５）に代入し、代入した複数の代入式の演算を行うことにより、前記画素毎に前記特性パラメータを取得するようにしてもよい。

・・・（５）

また、以下のような方法を本発明の第５の観点に係る発光装置におけるパラメータ取得方法としてもよい。即ち、
本発明の第５の観点に係る発光装置におけるパラメータ取得方法は、
発光素子と、
電流路と制御端とを有し、前記発光素子の一端に前記電流路の一端が接続され、前記制御端と前記電流路の一端との間に書き込まれた電圧データに基づいて、前記電流路を介して前記発光素子に供給する電流を制御する駆動トランジスタと、を画素毎に備えた発光装置におけるパラメータ取得方法であって、
前記画素毎に、前記駆動トランジスタの前記電流路に閾値電圧を超える電圧を印加するステップと、
前記画素毎に、前記電圧の印加を停止させてハイインピーダンス状態とするステップと、
ハイインピーダンス状態となったときからの測定電圧を式（６）に示す測定電圧Ｖmeas(t)として、当該測定電圧を、前記画素毎に、（Ｃ／β）／ｔ＜１の条件を満たす複数の異なる緩和時間ｔで測定するステップと、
前記駆動トランジスタの閾値電圧と（Ｃ／β）値とを特性パラメータとして、前記画素毎に、前記駆動トランジスタの特性パラメータを、測定した複数の測定電圧に基づいて取得するステップと、を備えたことを特徴とする。

・・・（６）

本発明によれば、取得した画素の特性パラメータに基づいて、画像データに応じた電圧信号の電圧値を補正することができる。また、画質の劣化を抑制することができる。

以下、本発明の実施形態に係る発光装置を図面を参照して説明する。尚、本実施形態では、発光装置を表示装置として説明する。
本実施形態に係る表示装置の構成を図１に示す。
本実施形態に係る表示装置（発光装置）１は、パネルモジュール１１と、アナログ電源（電圧印加部）１４と、ロジック電源１５と、制御部（パラメータ取得部、電圧信号補正部）１６と、によって構成される。

パネルモジュール１１は、有機ＥＬパネル（画素アレイ）２１とデータドライバ（信号線駆動部）２２とアノード回路（電源駆動部）１２とセレクトドライバ（選択駆動部）１３とを備える。

有機ＥＬパネル２１は、列方向に配設される複数のデータライン（信号線）Ｌdi（i＝１〜ｍ）と、行方向に配設される複数のセレクトライン（走査線）Ｌsj（ｊ＝１〜ｎ）と、行方向に配設される複数のアノードラインＬａと、複数の画素２１(i,j)（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ、ｎ；自然数）と、を備える。画素２１(i,j)はデータラインＬdiとセレクトラインＬsjとの交点近傍に配列される。

図１に示すパネルモジュール１１の構成の詳細を図２に示す。各画素２１(i,j)は、画像の１画素に対応するものであり、図２に示すように、有機ＥＬ素子（発光素子）１０１と、トランジスタＴ１〜Ｔ３と、ストレージ容量（保持容量）Ｃｓとからなる画素駆動回路ＤＣと、を備える。

有機ＥＬ（Organic Electro-Luminescence）素子１０１は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用した自発光型の表示素子であり、供給された電流の電流値に対応する輝度で発光する。

有機ＥＬ素子１０１には、画素電極が形成され、この画素電極上に、正孔注入層と発光層と対向電極とが形成される（いずれも図示せず）。正孔注入層は、画素電極上に形成され、発光層に正孔を供給する機能を有する。

画素電極は、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。各画素電極は隣接する他の画素の画素電極と層間絶縁膜（図示せず）によって絶縁されている。

正孔注入層は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液が用いられる。

発光層は、インターレイヤ（図示せず）上に形成される。発光層は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。

発光層は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。

また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成される。

尚、３原色の場合、有機ＥＬ素子１０１のＲＧＢの発光材料は、通常、列毎に塗布される。

対向電極は、導電材料、例えばＣａ，Ｂａ等仕事関数の低い材料からなる層と、Ａｌ等の光反射性導電層と、からなる２層構造となっている。

電流は、画素電極から対極電極方向へと流れ、逆方向には流れず、画素電極、対極電極は、それぞれ、アノード電極、カソード電極となる。このカソード電極には、カソード電圧Ｖcathが印加される。本実施形態では、カソード電圧ＶcathをGND（接地電位）とする。

尚、有機ＥＬ素子１０１には、有機ＥＬ画素容量（発光素子容量）Ｃｅｌがあり、この有機ＥＬ画素容量Ｃｅｌは、等価的に、有機ＥＬ素子１０１のカソード−アノード間に接続されている。

セレクトドライバ１３は、行毎に画素２１(i,j)を選択するためのものであり、各セレクトラインＬsj（ｊ＝１〜ｎ）にGate(1)〜Gate(n)信号を出力する。セレクトドライバ１３は、例えば、シフトレジスタを備え、図２に示すように、制御部１６からスタートパルスＳＰ１が供給されて、このスタートパルスＳＰ１を、順次、シフトして、Gate(1)〜Gate(n)信号として、Ｈｉ（High；ハイ）レベルの信号（ＶgH）、又は、Ｌｏ（Low；ロー）レベルの信号（ＶgL）を出力する。

データドライバ２２は、各データラインＬdi（i＝１〜ｍ）の電圧を測定して、測定電圧Ｖmeas(t)として取得するとともに、測定した測定電圧Ｖmeas(t)に基づいて補正された、電圧値Ｖdataを有する電圧信号を各データラインＬdiに印加する構成を有するものである。

アノード回路１２は、各アノードラインＬａを介して有機ＥＬパネル２１に電圧を印加するものである。アノード回路１２は、図２に示すように、制御部１６に制御されて、アノードラインＬａに印加する電圧を、電圧ELVDD又はELVSSに切り換える。

電圧ELVDDは、各画素２１(i,j)の有機ＥＬ素子１０１を発光させる際にアノードラインＬａに印加される正の表示用電圧である。また、電圧ELVSSは、画素駆動回路ＤＣを後述する書き込み動作状態に設定し、後述するオートゼロ法を行う際にアノードラインＬａに印加される電圧である。電圧ELVSSは、本実施形態では、有機ＥＬ素子１０１のカソード電圧Vcathと同じ電圧に設定される。

各画素２１(i,j)において、画素駆動回路ＤＣのトランジスタＴ１〜Ｔ３は、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたＴＦＴであり、例えば、アモルファスシリコン又はポリシリコンＴＦＴによって構成されている。

トランジスタＴ３は、ゲート−ソース間電圧Ｖgs（以後、ゲート電圧Ｖgsと記す。）に基づいて電流量を制御して、有機ＥＬ素子１０１に電流を供給する電流制御用薄膜トランジスタであり、駆動トランジスタである。トランジスタＴ３のドレイン−ソースを電流路、ゲートを制御端として、ドレイン（端子）は、アノードラインＬａに接続され、ソース（端子）は、有機ＥＬ素子１０１のアノードに接続される。

トランジスタＴ１は、後述する書き込み動作を行う際にトランジスタＴ３をダイオード接続するためのスイッチトランジスタである。

トランジスタＴ１のドレインは、トランジスタＴ３のドレインに接続され、トランジスタＴ１のソースはトランジスタＴ３のゲートに接続される。

各画素２１(1,1)〜２１(m,1)のトランジスタＴ１のゲート（端子）は、セレクトラインＬs1に接続される。同様に、各画素２１(1,2)〜２１(m,2)のトランジスタＴ１のゲートは、セレクトラインＬs2に、・・・、各画素２１(1,n)〜２１(m,n)のトランジスタＴ１のゲートは、セレクトラインＬsnに、それぞれ、接続される。

画素２１(1,1)の場合、セレクトドライバ１３からセレクトラインＬs1にGate(1)信号としてＨｉレベルのGate(1)信号ＶgHが出力されると、トランジスタＴ１はオンする。

セレクトドライバ１３からセレクトラインＬs1にGate(1)信号としてＬｏレベルのGate(1)信号ＶgLが出力されると、トランジスタＴ１は、オフする。

トランジスタＴ２は、セレクトドライバ１３によって選択されてオン、オフし、アノード回路１２とデータドライバ２２との間を導通、遮断するためのスイッチトランジスタである。

各画素２１(i,j)のトランジスタＴ２の電流路の一端としてのドレインは、トランジスタＴ３のソース及び有機ＥＬ素子１０１のアノード（電極）に接続される。

各画素２１(1,1)〜２１(m,1)のトランジスタＴ２のゲートは、セレクトラインＬs1に接続される。同様に、各画素２１(2,1)〜２１(m,2)のトランジスタＴ２のゲートは、セレクトラインＬs2に、・・・、各画素２１(1,n)〜２１(m,n)のトランジスタＴ２のゲートは、セレクトラインＬsnに接続される。

また、各画素２１(1,1)〜２１(1,n)のトランジスタＴ２の電流路の他端としてのソースは、データラインＬd1に接続される。同様に、各画素２１(2,1)〜２１(2,n)のトランジスタＴ２のソースは、データラインＬd2に、・・・、各画素２１(m,1)〜２１(m,n)のトランジスタＴ２のソースは、データラインＬdmに接続される。

画素２１(1,1)の場合、トランジスタＴ２は、セレクトドライバ１３から、セレクトラインＬs1にGate(1)信号としてＨｉレベルのGate(1)信号（ＶgH）が出力されるとオンして、トランジスタＴ３のソース及び有機ＥＬ素子１０１のアノードとデータラインＬd1とを接続する。

また、セレクトラインＬs1にGate(1)信号としてＬｏレベルの信号（ＶgL）が出力されると、トランジスタＴ２はオフして、トランジスタＴ３のソース及び有機ＥＬ素子１０１のアノードとデータラインＬd1とを遮断する。

ストレージ容量Ｃｓは、トランジスタＴ３のゲート電圧Ｖgsを保持する容量であり、トランジスタＴ１のソース及びトランジスタＴ３のゲートと、トランジスタＴ３のソース及び有機ＥＬ素子１０１のアノードと、の間に接続される。

トランジスタＴ３は、ゲート−ドレイン間にトランジスタＴ１のソース及びドレインが接続されている。アノード回路１２からアノードラインＬａに電圧ELVSSが印加され、セレクトドライバ１３からセレクトラインＬs１にGate(1)信号としてＨｉレベルの信号（ＶgH）が印加され、データラインＬd1に電圧信号が印加されたとき、トランジスタＴ１、トランジスタＴ２がオンする。

このとき、トランジスタＴ３はトランジスタＴ１によりゲート−ドレイン間が接続されてダイオード接続状態となる。そして、このときにデータドライバ２２からデータラインＬd１に電圧信号が印加されると、トランジスタＴ２を介してトランジスタＴ３のソースに電圧信号が印加されて、トランジスタＴ３はオンし、アノード回路１２からアノードラインＬａ、トランジスタＴ３、トランジスタＴ２を介して、データラインＬd1に向けて電圧信号に対応した電流が流れる。そして、ストレージ容量Ｃｓは、このときのトランジスタＴ３のゲート電圧Ｖgsで充電され、その電荷がストレージ容量Ｃｓに蓄積される。

そして、セレクトドライバ１３からセレクトラインＬs１にGate(1)信号としてＬｏレベルの信号（ＶgL）が印加されて、トランジスタＴ１及びＴ２がオフすると、ストレージ容量Ｃｓは、トランジスタＴ３のゲート電圧Ｖgsを保持する。

尚、有機ＥＬパネル２１内には、配線寄生容量Ｃｐも存在する。この配線寄生容量Ｃｐは、主に、それぞれ、Ｌd1〜ＬdmとセレクトラインＬs1〜Ｌsnとが交差する点で発生する。

本実施形態に係る表示装置１は、オートゼロ（AutoZero）法を用いて、各画素２１(i,j)の画素駆動回路ＤＣの特性値としてデータラインの電圧の測定を複数回行い、画像データの補正パラメータとして、各画素２１(i,j)のトランジスタＴ３の閾値電圧Ｖthと画素駆動回路ＤＣの電流増幅率βのバラツキを同時に取得する構成を備えるものである。

図３は、画素駆動回路の書き込み動作時の電圧−電流特性を説明するための図である。図３（ａ）は、書き込み動作時の画素２１(i,j)の各部の電圧と電流を示す図である。

図３（ａ）に示すように、書き込み動作時には、セレクトドライバ１３からセレクトラインＬsjにＨｉレベルの信号（ＶgH）が印加される。このとき、トランジスタＴ１，Ｔ２がオンとなり、電流制御用薄膜トランジスタであるトランジスタＴ３はダイオード接続状態となっている。

そして、データドライバ２２からデータラインＬdiに電圧値Ｖdataの電圧信号が印加される。また、このとき、アノード回路１２からアノードラインＬａに電圧ELVSSが印加される。

このとき、トランジスタＴ２，Ｔ３を介して、アノード回路１２から画素駆動回路ＤＣを介してデータラインＬdiに向けて、電圧信号に応じた電流Ｉdが流れる。

この電流Ｉdの電流値は、次の式（１０１）によって表される。式（１０１）におけるβは電流増幅率であり、ＶthはトランジスタＴ３の閾値電圧である。ここで、トランジスタＴ３のソース−ドレイン間に印加される電圧は、アノードラインＬａの電圧ELVSSを０Ｖとしたとき、電圧値Ｖdataの絶対値からトランジスタＴ２のドレイン−ソース間電圧（接点Ｎ１３と接点Ｎ１２間の電圧）を減じた電圧となる。

すなわち、式（１０１）は、単にトランジスタＴ３の電圧−電流特性を表すものではなく、画素駆動回路ＤＣを実質的に一つの素子とみなしたときの特性を表すものであり、βは画素駆動回路ＤＣの実効的な電流増幅率である。

・・・（１０１）
図３（ｂ）は、この式（１０１）による、電圧値Ｖdataの絶対値に対する電流Ｉdの変化を示すグラフである。

トランジスタＴ３が初期状態の特性を有していて、閾値電圧Ｖthが初期の値Ｖth0を有し、画素駆動回路ＤＣの電流増幅率βが初期の値β0（標準値）を有しているときの特性は、図３（ｂ）に示す電圧−電流特性ＶＩ_0で表される。

ここで、βの標準値としてのβ0は、例えば、画素駆動回路ＤＣの設計値もしくは典型値（Typical値）に設定される。

また、このトランジスタＴ３が経時劣化して、閾値電圧ＶthがΔＶthだけシフト（増加）したとき、電圧−電流特性は、図３（ｂ）に示す電圧−電流特性ＶＩ_3となる。

また、電流増幅率βの値がβ0（標準値）からばらつき、β0より小さいβ1（＝β0−Δβ）である場合の電圧−電流特性は電圧−電流特性ＶＩ_2になり、β0より大きいβ2（＝β0＋Δβ）である場合の電圧−電流特性は電圧−電流特性ＶＩ_3になる。

このオートゼロ法について説明する。オートゼロ法は、基本的には、まず、上記の書き込み動作において、アノードラインＬａの電圧ELVSSに対する電位差の絶対値が閾値電圧Ｖthを超える基準電圧ＶrefをデータラインＬdiから画素２１(i,j)の画素駆動回路ＤＣトランジスタＴ３のゲート−ソース間に印加する。

そして、その後、データラインＬdiをハイインピーダンス状態とする。これによってゲートデータラインＬd1の電圧を自然緩和（低下）させる。そして、自然緩和が終了した後のデータラインＬdiの電圧を測定して、測定した電圧を閾値電圧Ｖthとする手法である。

しかるに、本実施形態におけるオートゼロ法を用いたデータラインＬdiの電圧の測定は、上記の自然緩和が完全に終了するより前のタイミングで電圧の測定を行うものである。詳しくは後述する。

図４は、本実施形態におけるオートゼロ法を用いたデータラインの電圧の測定方法を説明するための図である。図４（ａ）は、上記基準電圧Ｖrefを印加した後、データラインＬdiをハイインピーダンス状態にしてからの、データラインＬdiの電圧の時間的変化（緩和特性）を示す図である。

データラインＬdiの電圧はデータドライバ２２によってゲート電圧Ｖgs（測定電圧Ｖmeas(t)）として取得される。

図４（ｂ）は、図３（ｂ）に示したβのバラツキがあるときの、データラインの電圧（測定電圧Ｖmeas(t)）に対する影響を説明するための図である。なお、図４（ａ）、図４（ｂ）において、縦軸はデータラインＬdiの電圧（測定電圧Ｖmeas(t)）の絶対値を示し、横軸は時間ｔを示し、基準電圧Ｖrefを印加した後、データラインＬdiをハイインピーダンス状態にしたときをｔ＝０として、そこからの経過時間（緩和時間）を示す。

オートゼロ法によるデータラインの電圧の測定について、更に詳しく説明する。書き込み動作状態において、まず、トランジスタＴ３の閾値電圧Ｖthを超える電圧値を有する基準電圧ＶrefをデータラインＬdiから画素２１(i,j)の画素駆動回路ＤＣトランジスタＴ３のゲート−ソース間に印加すると、アノード回路１２からアノードラインＬａ、トランジスタＴ３、トランジスタＴ２を介して、データラインＬdiに向けて基準電圧Ｖrefに対応した電流が流れる。

そして、トランジスタＴ３のゲート−ソース間（図３（ａ）の接点Ｎ１１−Ｎ１２間）に接続されたストレージ容量Ｃｓは基準電圧Ｖrefに基づく電圧に充電される。なお、基準電圧Ｖrefは電源電圧ELVSSに対して負極性に設定されている。

次いで、データラインＬdiのデータ入力側（データドライバ２２側）をハイインピーダンス（ＨＺ）状態に設定する。ハイインピーダンス状態に設定した直後においては、ストレージ容量Ｃｓに充電された電圧は基準電圧Ｖrefに基づく電圧に保持され、トランジスタＴ３のゲート−ソース間電圧はストレージ容量Ｃｓに充電された電圧に保持される。

これにより、ハイインピーダンス状態に設定した直後においてはトランジスタＴ３はオン状態を維持して、トランジスタＴ３のドレイン−ソース間に電流が流れ続ける。

これにより、トランジスタＴ３のソース端子側（接点Ｎ１２）の電位が、時間の経過とともに、ドレイン端子側の電位に近づくように徐々に上昇していき、トランジスタＴ３のドレイン−ソース間に流れる電流の電流値が減少していく。

これに伴って、ストレージ容量Ｃｓに蓄積された電荷の一部が放電されていく。ストレージ容量Ｃｓに蓄積された電荷が徐々に放電されていくと、ストレージ容量Ｃｓの両端間の電圧が徐々に減少していく。

これによりトランジスタＴ３のゲート電圧Ｖgsが徐々に低下していく。これに応じて、図４（ａ）に示すように、データラインＬdiの電圧の絶対値も徐々に低下していく。

そして、最終的に、トランジスタＴ３のドレイン−ソース間に電流が流れなくなると、ストレージ容量Ｃｓに蓄積された電荷の放電が停止する。このときのトランジスタＴ３のゲート電圧Ｖgsは、このトランジスタＴ３の閾値電圧Ｖthになる。

このときは、トランジスタＴ２のドレイン−ソース間に電流が流れない状態であるため、トランジスタＴ２のドレイン−ソース間電圧はほぼゼロになる。このため、このときのデータラインＬdiの電圧はトランジスタＴ３の閾値電圧Ｖthにほぼ等しくなる。

しかしながら、図４（ａ）に示すように、データラインＬdiの電圧はこの閾値電圧Ｖthに時間（緩和時間）とともに漸近していく。しかし、この電圧は閾値電圧Ｖthに限りなく近づくものの、理論的には、緩和時間をいくら長くしても、閾値電圧Ｖthに完全には等しくならないものである。

そこで、本実施形態においては、表示装置１における制御部１６は、ハイインピーダンス状態に設定してからの緩和時間ｔを予め設定しておく。そして、この設定された緩和時間ｔにおけるデータラインＬdiの電圧（測定電圧Ｖmeas(t)）を測定し、この測定電圧Ｖmeas(t)に基づいてトランジスタＴ３の閾値電圧Ｖth及び画素駆動回路ＤＣの電流増幅率βを取得する。

この測定電圧Ｖmeas(t)は、次の式（１０２）によって表される。

・・・（１０２）
ここで、Ｃ＝Ｃp＋Ｃs＋Ｃelである。

そして、緩和時間ｔを（Ｃ／β）／ｔ＜１（すなわち、（Ｃ／β）＜ｔ）の条件を満たす値に設定すると、その設定された緩和時間ｔでの測定電圧Ｖmeas(t)は、次の式（１０３）によって表される。

・・・（１０３）

ここで、図４（ｂ）に示す緩和時間ｔxを、（Ｃ／β）／ｔ＝１の条件を満たす時間として、この緩和時間ｔxを超える時間が（Ｃ／β）／ｔ＜１の条件を満たす緩和時間となる。この緩和時間ｔxは、測定電圧Ｖmeas(t)が基準電圧Ｖrefの概ね３０％程度になる時間であり、具体的には、概ね１ms〜４ms程度の時間である。

尚、次に、図４（ｂ）に示すＶmeas_0(t)は、電流増幅率βが初期の値β0（標準値）である場合（図３（ａ），（ｂ）に示す電圧−電流特性ＶＩ_0に対応）のデータラインＬdiの電圧の緩和特性を示す。

また、図４（ｂ）に示すＶmeas_2(t)、Ｖmeas_3(t)は、それぞれ、電流増幅率βの値がβ0より小さいβ1（＝β0−Δβ）である場合と、β0より大きいβ2（＝β0＋Δβ）である場合（図３（ｂ）に示す電圧−電流特性ＶＩ_2，ＶＩ_3に対応）のデータラインＬdiの電圧の緩和特性を示す。

表示装置１の出荷時等の初期段階で、上記の（Ｃ／β）／ｔ＜１の条件を満たす緩和時間として、緩和時間ｔxを超える２つの異なる時間＝ｔ１，ｔ２を設定して、上記オートゼロ法により、基準電圧Ｖrefを印加した後の緩和時間ｔ１，ｔ２の２回のタイミングでデータラインＬdiの電圧の測定を行う。そして、緩和時間ｔ１及びｔ２でのデータラインＬdiの電圧値と上記の式（１０３）に基づいて、初期の閾値電圧Ｖth0と（Ｃ／β）とを求めることができる。

次いで、上記の手法によって有機ＥＬパネル２１の全ての画素２１(i,j)に対する閾値電圧Ｖth0と（Ｃ／β）とを求める。そして、各画素２１の（Ｃ／β0）の平均値（＜Ｃ／β0＞）と、そのバラツキを計算する。

そして、このバラツキが閾値電圧Ｖth測定の許容精度内に入り、かつ、（Ｃ／β）／（βｔ）＜１を満たす最短の緩和時間ｔ＝ｔ０を決定する。そして、画像データが供給される実使用時に測定電圧Ｖmeas(t0)を取得すれば、実使用時の閾値電圧Ｖthを、式（１０３）を変形した次の式（１０４）から求めることができる。

なお、各画素２１の（Ｃ／β0）の平均値（＜Ｃ／β0＞）としては、各画素２１の（Ｃ／β0）の加算平均値を用いることができるが、各画素２１の（Ｃ／β0）の値の中央値を用いてもよい。

・・・（１０４）

ここで、オフセット電圧を次の式（１０５）に示すように定義する。

・・・（１０５）

次に、画素２１(i,j)の画素駆動回路ＤＣの電流増幅率βがβ0±Δβ＝β0（１±Δβ／β0）にばらついていた場合について説明する。このときのデータラインＬdiの電圧（測定電圧Ｖmeas(t)）のΔβによる変化量ΔＶmeas(t)は、次の式（１０６）によって表される。

・・・（１０６）

（Δβ／β）は、各画素２１(i,j)の画素駆動回路ＤＣの電流特性のバラツキを示すバラツキパラメータであり、ΔＶmeas(t)は、データラインＬdiの電圧のβのバラツキ依存性を表している。この場合、この式（１０６）に示すように、βのバラツキによってデータラインＬdiの電圧はΔＶmeas(t)だけ変動する。

このときの緩和時間ｔは、図４（ｂ）に示すように、緩和時間ｔxに比べて小さな値ｔ３に設定される（（Ｃ／β）／ｔ≧１）。

この緩和時間ｔ３では、データラインＬdiの電圧が急速に緩和（低下）し、データラインＬdiの電圧（測定電圧Ｖmeas(t)）のβのバラツキ依存性が比較的大きくなっている。

このため、ΔＶmeas(t3)で示すように、このΔβに応じた測定電圧Ｖmeas(t)の変化を判別できる。従って、式（１０６）に示すΔmeas(t)は、ｔ＝ｔ１，ｔ２とした場合と比較して、より大きな値として取得される。

そして、このΔＶmeas(t)を取得できれば、式（１０６）を変形した式から（Δβ／β）を取得できる。

次に、供給される画像データに基づいてデータラインＬd1に印加される電圧信号の電圧値Ｖdataに対する補正について説明する。

まず、画像データに対応する、補正する前の電圧値をＶdata0とし、式（１０６）を電圧で微分することにより、電圧値Ｖdata0を補正した電圧値Ｖdata1は次の式（１０７）で表される。

・・・（１０７）

最後に、閾値電圧Ｖthは、式（１０５）で定義したオフセット電圧Ｖoffsetを用い、緩和時間ｔ０におけるオートゼロ法により、次の式（１０８）で表される。
Ｖth＝Ｖmeas(t0)−Ｖoffset ・・・（１０８）

そして、補正した電圧値（補正電圧信号）Ｖdataは、次の式（１０９）によって表される。この電圧値Ｖdataがデータドライバ２２からデータラインＬd1に印加される電圧信号（駆動信号）の電圧値となる。
Ｖdata＝Ｖdata1＋Ｖth ・・・（１０９）

次に、データドライバ２２の構成の詳細について説明する。図５は、図１に示すデータドライバ２２の具体的な構成を示すブロック図である。データドライバ２２は、図５に示すように、シフトレジスタ１１１と、データレジスタブロック１１２と、バッファ１１３（１）〜１１３（ｍ），１１９（１）〜１１９（ｍ）と、ＡＤＣ１１４（１）〜１１４（ｍ）と、レベルシフタ（図中、「ＬＳ」と記す。）１１５（１）〜１１５（ｍ），１１７（１）〜１１７（ｍ）と、データラッチ部（図中、「D-Latch」と記す。）１１６（１）〜１１６（ｍ）と、ＶＤＡＣ１１８（１）〜１１８（ｍ）と、スイッチＳｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ），Ｓｗ３（１）〜Ｓｗ３（ｍ），Ｓｗ４（１）〜Ｓｗ４（ｍ），Ｓｗ５（１）〜Ｓｗ５（ｍ）と、を備える。Ｓｗ３（１）〜Ｓｗ３（ｍ）は、切換部に相当するものである。

シフトレジスタ１１１は、制御部１６からスタートパルスＳＰ２が供給され、供給されたスタートパルスＳＰ２をシフトして、シフト信号を順次、データレジスタブロック１１２に供給するものである。

データレジスタブロック１１２は、ｍ個のレジスタ（図示せず）によって構成されたものである。データレジスタブロック１１２は、制御部１６から画像データに対応するデジタルデータＤin（ｉ）（ｉ＝１〜ｍ）が供給され、シフトレジスタ１１１から供給されたシフト信号に従って、これらのデジタルデータＤin（ｉ）を、順次、シフトして各レジスタに保持する。

バッファ１１３（ｉ）（ｉ＝１〜ｍ）は、それぞれ、データラインＬdi（i＝１〜ｍ）の電圧をアナログデータとしてＡＤＣ１１４（ｉ）に印加するためのバッファ回路である。

ＡＤＣ１１４（ｉ）は、アナログ−デジタル変換器であり、それぞれ、バッファ１１３（ｉ）から印加されたアナログデータをデジタルデータの出力信号Ｄout（ｉ）に変換する。ＡＤＣ１１４（ｉ）は、データラインＬdi（i＝１〜ｍ）の電圧を測定する測定器（電圧測定部）として用いられる。

レベルシフタ１１５（ｉ）は、それぞれ、ＡＤＣ１１４（ｉ）が変換したデジタルデータを回路の電源電圧に合わせるようにレベルシフトするものである。

データラッチ部１１６（ｉ）は、それぞれ、供給されたデータ信号を保持するためのものである。データラッチ部１１６（ｉ）は、制御部１６から供給されたデータラッチパルスＤＬpulseの立ち上がりタイミングでデータ信号をラッチする。

レベルシフタ１１７（ｉ）は、それぞれ、データラッチ部１１６（ｉ）が保持したデータを回路の電源電圧に合わせるようにレベルシフトするものである。

ＶＤＡＣ(ＤＡＣ；Digital Analog Converter)１１８（ｉ）は、デジタルデータをアナログ電圧に変換するデジタル−アナログ変換器である。ＶＤＡＣ１１８（ｉ）は、レベルシフタ１１７（ｉ）がレベルシフトしたデジタルデータＤin（ｉ）をアナログ電圧に変換して、バッファ１１９（ｉ）を介して各データラインＬdiに出力するものであり、駆動信号印加部に相当する。

図６は、図５に示すＶＤＡＣ１１８の構成と機能を説明するための図である。図６（ａ）に示すように、ＶＤＡＣ１１８（ｉ）は、階調電圧生成回路１１８−１と、階調電圧選択回路１１８−２と、を有する。

階調電圧生成回路１１８−１は、ＶＤＡＣ１１８に入力されるデジタル信号のビット数に対応した数の階調電圧（アナログ電圧）を生成するものである。入力されるデジタル信号が図６（ａ）に示す１０ビット（Ｄ０−Ｄ９）の場合、階調電圧生成回路１１８−１は、１０２４個の階調電圧VD0〜VD1023を生成する。

階調電圧生成回路１１８−１は、ＶＤ１設定回路１１８−３と、ＶＤ１０２３設定回路１１８−４と、抵抗Ｒ２と、ラダー抵抗部１１８−５と、を有する。

ＶＤ１設定回路１１８−３は、制御部１６から制御信号ＶＬ_ＳＥＬが供給され、電圧VD0が印加されて、階調電圧VD1の電圧値を設定する回路である。電圧VD0は、最低階調電圧であり、例えば電源電圧ELVSSと同じ電圧に設定される。

ＶＤ１設定回路１１８−３は、図６（ｂ）に示すように、抵抗Ｒ３と、複数の抵抗Ｒ４−１〜Ｒ４−１２７と、ＶＤ１選択回路１１８−６と、を有する。

抵抗Ｒ３と抵抗Ｒ４−１〜Ｒ４−１２７とは直列接続された分圧抵抗である。抵抗Ｒ３の一端には、電圧VD0が印加される。抵抗Ｒ４−１２７の一端は、抵抗Ｒ２の一端に接続される。この抵抗Ｒ３と抵抗Ｒ４−１との接続点の電圧を電圧ＶＡ０、・・・、抵抗Ｒ４−１２７と抵抗Ｒ２との接続点の電圧を電圧ＶＡ１２７とする。

ＶＤ１選択回路１１８−６は、制御部１６から供給された制御信号ＶＬ_ＳＥＬに基づいて、電圧ＶＡ０〜ＶＡ１２７のうちから、いずれかの電圧を選択する回路であり、選択した電圧を階調電圧VD1として出力する。ここで、ＶＤ１設定回路１１８−３は、階調電圧VD1を閾値電圧Ｖth0に対応する値に設定する。

ＶＤ１０２３設定回路１１８−４は、制御部１６から制御信号ＶＨ_ＳＥＬが供給され、電圧DVSSが印加されて最高階調電圧VD1023の電圧値を設定する回路である。

ＶＤ１０２３設定回路１１８−４は、図６（ｂ）に示すように、複数の抵抗Ｒ５−１〜Ｒ５−１２７と、抵抗Ｒ６と、ＶＤ１０２３選択回路１１８−７と、を有する。

抵抗Ｒ５−１〜Ｒ５−１２７と抵抗Ｒ６とは直列接続された分圧抵抗である。抵抗Ｒ５−１の一端は、抵抗Ｒ２の他端に接続され、抵抗Ｒ６の一端には、電圧DVSSが印加される。この抵抗Ｒ２と抵抗Ｒ５−１との接続点の電圧を電圧ＶＢ０、・・・、抵抗Ｒ５−１２７と抵抗Ｒ６との接続点の電圧を電圧ＶＢ１２７とする。

ＶＤ１０２３選択回路１１８−７は、制御部１６から供給された制御信号ＶＨ_ＳＥＬに基づいて、電圧ＶＢ０〜ＶＢ１２７のうちから、いずれかの電圧を選択し、選択した電圧を階調電圧VD1023として出力する回路である。

ラダー抵抗部１１８−５は、直列に接続された複数（例えば、１０２２個）のラダー抵抗Ｒ１−１〜Ｒ１−１０２２を備えたものであり、各ラダー抵抗Ｒ１−１〜Ｒ１−１０２２は、同じ抵抗値を有している。

ラダー抵抗Ｒ１−１の一端は、ＶＤ１設定回路１１８−３の出力端に接続されて電圧VD1が印加される。ラダー抵抗Ｒ１−１０２２の一端は、ＶＤ１０２３設定回路１１８−４の出力端に接続されて、電圧VD1023が印加される。

そして、ラダー抵抗Ｒ１−１〜Ｒ１−１０２２は、電圧VD1〜VD1023を均等に分割し、ラダー抵抗部１１８−５は、均等に分割した電圧を、等間隔の階調電圧VD2〜VD1022として階調電圧選択回路１１８−２に出力する。

階調電圧選択回路１１８−２は、レベルシフタ１１７（ｉ）がレベルシフトしたデジタル信号をデジタル信号Ｄ０〜Ｄ９として入力され、階調電圧生成回路１１８−１から供給された各階調電圧VD2〜VD1022を、入力されたデジタル信号Ｄ０〜Ｄ９の値に応じて選択し、選択した階調電圧をＶＤＡＣ１１８の出力電圧ＶＯＵＴとして出力するものである。

このようにして、ＶＤＡＣ１１８（ｉ）は、入力されたデジタル信号を、デジタル信号の階調値に対応したアナログ電圧に変換する。

本実施形態においては、ＶＤＡＣ１１８に入力されるデジタル信号の値は、画像データのビット数に応じた全階調範囲より狭い範囲に設定され、ＶＤＡＣ１１８（ｉ）が出力する出力電圧ＶＯＵＴの電圧範囲は、階調電圧生成回路１１８−１によって生成する全階調電圧VD0〜VD1023のうちの一部の電圧範囲に設定されている。

そして、上述のように、本実施形態においては、供給された画像データに対して、概略、閾値電圧Ｖthの値に応じた補正を行う。すなわち、出力電圧ＶＯＵＴの電圧範囲の幅は変わらず、第１階調に対応する電圧範囲の開始電圧の値が閾値電圧Ｖthの変動量（ΔＶth）に応じた値だけシフトされて、全階調電圧VD0〜VD1023のうちの電圧範囲がシフトする。

しかるに、階調電圧生成回路１１８−１によって設定される各階調電圧VD1〜VD1023は等間隔の値に設定されているため、出力電圧ＶＯＵＴの電圧範囲がシフトしても、画像データの階調値に対するＶＤＡＣ１１８（ｉ）の出力電圧の変化特性を一定に維持することができる。

なお、画像データの階調値がゼロであるとき、ＶＤＡＣ１１８（ｉ）はゼロ階調に対応する最低階調電圧VD0を出力する。このときは黒表示であって有機ＥＬ素子１０１を発光させないため、上記の閾値電圧Ｖthの値に応じた補正を行う必要がないため、階調電圧VD0は一定の電圧値に設定される。

図５に示すＡＤＣ１１４（ｉ）とＶＤＡＣ１１８（ｉ）とは、例えば同一のビット幅を有して、１階調に対応する電圧幅が同一の値に設定されている。

バッファ１１９（ｉ）は、それぞれ、ＶＤＡＣ１１８（ｉ）から出力されたアナログ電圧をデータラインＬdiに出力するためのバッファ回路である。

スイッチＳｗ１（ｉ）は、それぞれ、データラインＬdiとバッファ１１９（ｉ）の出力端との間を接続、遮断するスイッチである。

データラインＬdiに電圧値Ｖdataを有する電圧信号を印加するとき、スイッチＳｗ１（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ１としてOn1信号が供給されてオンし（閉じ）、バッファ１１９（ｉ）の出力端とデータラインＬdiとを接続する。

データラインＬdiへの電圧値Ｖdataの電圧信号の印加が終了すると、スイッチＳｗ１（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ１としてOff1信号が供給されてオフし（開き）、バッファ１１９（ｉ）の出力端とデータラインＬdiとの間を遮断する。

スイッチＳｗ２（ｉ）は、それぞれ、データラインＬdiとバッファ１１３（ｉ）の入力端との間を接続、遮断するスイッチである。

オートゼロ法によるデータラインＬdiの電圧測定を行うとき、スイッチＳｗ２（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ２としてOn2信号が供給されてオンし、データラインＬdiとバッファ１１３（ｉ）の入力端との間を接続する。

データラインＬdiの電圧測定が終了すると、スイッチＳｗ２（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ２としてOff2信号が供給されてオフし、データラインＬdiとバッファ１１３（ｉ）の出力端との間を遮断する。

スイッチＳｗ３（ｉ）は、それぞれ、データラインＬdiとアナログ電源１４の基準電圧Ｖrefの出力端との間を接続、遮断するスイッチである。

データラインＬdiに基準電圧Ｖrefを印加するとき、スイッチＳｗ３（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ３としてOn3信号が供給されてオンし、アナログ電源１４の基準電圧Ｖrefの出力端とデータラインＬdiとを接続する。

On3信号は上記のオートゼロ法による測定を行うために、基準電圧Ｖrefを印加する短期間にのみ供給される。その後、スイッチＳｗ３（ｉ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ３としてOff3信号が供給されて各スイッチＳｗ３（ｉ）はオフし、アナログ電源１４の基準電圧Ｖrefの出力端とデータラインＬdiとの間を遮断する。

スイッチＳｗ４（１）は、データラッチ部１１６（１）の出力端と、スイッチＳｗ６の一端又はレベルシフタ１１７（１）との接続切り換えを行うスイッチであり、front端子とDAC側端子とを有している。front端子は、スイッチＳｗ６の一端に接続された端子であり、DAC側端子は、レベルシフタ１１７（１）に接続された端子である。

また、スイッチＳｗ４（ｉ）（ｉ＝２〜ｍ）は、それぞれ、データラッチ部１１６（ｉ）の出力端と、スイッチＳｗ５（ｉ−１）の入力端又はレベルシフタ１１７（ｉ）と、の接続切り換えを行うスイッチであり、front端子とDAC側端子とを有している。

スイッチＳｗ４（２）〜（ｍ）のfront端子は、それぞれ、スイッチＳｗ５（１）〜（ｍ−１）と接続するための端子であり、DAC側端子は、それぞれ、レベルシフタ１１７（２）〜１１７（ｍ）に接続された端子である。

測定電圧Ｖmeas(t)を、出力信号Ｄout（１）〜Ｄout（ｍ）として、制御部１６に出力するとき、スイッチＳｗ４（ｉ）（ｉ＝１〜ｍ）は、制御部１６から、それぞれ、スイッチ制御信号Ｓ４としてConnect_front信号が供給される。

スイッチＳｗ４（１）は、制御部１６からConnect_front信号が供給されて、データラッチ部１１６（ｉ）の出力端とfront端子とを接続する。

スイッチＳｗ４（ｉ）（ｉ＝２〜ｍ）は、制御部１６からConnect_front信号が供給されて、それぞれ、データラッチ部１１６（ｉ）の出力端とfront端子とを接続する。

また、各データラインＬdiへの電圧値Ｖdataの電圧信号の印加が行われるとき、スイッチＳｗ４（ｉ）（ｉ＝１〜ｍ）は、それぞれ、制御部１６から、スイッチ制御信号Ｓ４としてConnect_DAC信号が供給されて、データラッチ部１１６（ｉ）の出力端とDAC側端子とを接続する。

スイッチＳｗ５（ｉ）は、それぞれ、データラッチ部１１６（ｉ）の入力端と、データレジスタブロック１１２、レベルシフタ１１５（ｉ）、及びスイッチＳｗ４（ｉ）のいずれか１つのfront端子と、の間の接続切換を行うスイッチである。

スイッチＳｗ５（ｉ）は、制御部１６から、スイッチ制御信号Ｓ５として、それぞれ、Connect_ADC信号が供給されて、データラッチ部１１６（ｉ）の入力端と、レベルシフタ１１５（ｉ）の出力端とを接続する。

スイッチＳｗ５（ｉ）は、制御部１６から、スイッチ制御信号Ｓ５として、それぞれ、Connect_rear信号が供給されて、データラッチ部１１６（ｉ）の入力端と、スイッチＳｗ４（ｉ＋１）のfront端子とを接続する。

スイッチＳｗ５（ｉ）は、制御部１６から、スイッチ制御信号Ｓ５として、それぞれ、Connect_DRB信号が供給されて、データラッチ部１１６（ｉ）の入力端と、データレジスタブロック１１２の出力端と、を接続する。

スイッチＳｗ６は、それぞれ、スイッチＳｗ４（１）のfront端子と、制御部１６との間を接続、遮断するスイッチである。

測定電圧Ｖmeas(t)を、出力信号Ｄout（１）〜Ｄout（ｍ）として、制御部１６に出力するとき、スイッチＳｗ６は、制御部１６から、スイッチ制御信号Ｓ６として、On6信号が供給されてオンし、スイッチＳｗ４（１）のfront端子と制御部１６とを接続する。

測定電圧Ｖmeas(t)をすべて出力すると、スイッチＳｗ６は、制御部１６から、スイッチ制御信号Ｓ６として、Off6信号が供給されてオフし、スイッチＳｗ４（１）のfront端子と制御部１６との間を遮断する。

図１に戻り、アノード回路１２は、アノードラインＬａを介して有機ＥＬパネル２１に電圧を印加して電流を供給するためのものである。

アナログ電源１４は、データドライバ２２に基準電圧Ｖref，電圧DVSS，VD0を印加するための電源である。

基準電圧Ｖrefは、オートゼロ法によるデータラインＬd1の電圧測定の際、各画素２１(i,j)から電流を引き込むように、データドライバ２２に印加される。基準電圧Ｖrefは、アノード回路１２から印加される電源電圧ELVSSに対して負極性の電圧であり、電源電圧ELVSSに対する電位差の絶対値が各画素２１(i,j)のトランジスタＴ３の閾値電圧Ｖthよりも絶対値で大きな値に設定される。

アナログ電圧DVSSとVD0とは、バッファ１１３（ｉ），１１９（ｉ）、ＡＤＣ１１４（ｉ）、ＶＤＡＣ１１８（ｉ）を駆動するためのアナログ電圧である。アナログ電圧DVSSは、アノード回路１２から印加される電源電圧ELVSSに対して負極性の電圧であり、例えば−１２Ｖ程度に設定される。

ロジック電源１５は、データドライバ２２に電圧LVSS，LVDDを印加するための電源である。電圧LVSS，LVDDは、データドライバ２２のデータラッチ部１１６（ｉ）、データレジスタブロック、シフトレジスタを駆動するためのロジック電圧である。尚、各電圧DVSS，VD0，LVSS，LVDDは、例えば、（DVSS−VD0）＜（LVSS−LVDD）に設定される。

制御部１６は、各データを格納し、格納したデータに基づいて各部を制御するものである。なお、上述のように、本実施形態における制御部１６は、供給されたデジタル信号の画像データに対して種々の補正を行ったデジタルデータＤin（ｉ）をデータドライバ２２に供給する構成を有する。制御部１６内での演算等の処理はデジタル値に対して行われるものである。

制御部１６は、例えば、表示装置１の出荷時等の初期段階において、各部を制御して、データドライバ２２を介して、オートゼロ法によるデータラインＬdiの電圧測定を行い、すべての画素２１(i,j)に対応する測定電圧Ｖmeas(t1)，Ｖmeas(t2)，Ｖmeas(t3)を取得する。

そして、制御部１６は、式（１０３）に従って演算を行うことにより、特性パラメータとして、各画素２１(i,j)のトランジスタＴ３の（初期）閾値電圧Ｖth0，画素駆動回路ＤＣのＣ／β値を取得し、さらに、平均値＜Ｃ／β＞を取得し、式（１０５）に従って演算を行うことにより、オフセット電圧Ｖoffsetを取得する。

次いで、画像データが供給される実使用時において、制御部１６は、各部を制御して、データドライバ２２を介して、オートゼロ法によるデータラインＬdiの電圧測定を行い、すべての画素２１(i,j)に対応する測定電圧Ｖmeas(t0)を取得する。

制御部１６は、供給された画像データの電圧データに対し、ＲＧＢ毎に画像データの階調値に対するデータ値（電圧振幅）の変換を行って電圧値Ｖdata0を取得する。

カラー表示においては、ＲＧＢ各々が最高階調であるときに白表示となるようにする必要がある。しかし、画素２１(i,j)のＲＧＢ各色の有機ＥＬ素子１０１は、通常、供給された電流の電流値に対する発光輝度の特性が異なる。

このため、画像データの階調値に対してＲＧＢ各色の有機ＥＬ素子１０１に供給される電流の電流値を、ＲＧＢの各々が最高階調であるときに白表示となる互いに異なる値とするように、制御部１６において、ＲＧＢ毎に画像データの階調値に対する電圧振幅の変換を行う。

制御部１６は、すべての画素２１(i,j)について、このような電圧振幅の変換を行って電圧値Ｖdata0を取得する。電圧値Ｖdata0を取得すると、制御部１６は、式（１０６），（１０７）に従って演算を行うことにより、（Δβ／β）に基づいて補正した電圧値Ｖdata1を取得する。

制御部１６は、式（１０８），（１０９）に従って演算を行い、最終出力電圧として、閾値電圧Ｖthに基づく電圧値Ｖdataを取得する。具体的に、制御部１６は、閾値電圧Ｖth相当分のビット加算をすることにより電圧値Ｖdata1を補正し、電圧値Ｖdataを取得する。

制御部１６は、補正後のすべての画素２１(i,j)に対応する画像データＶdataを、デジタルデータＤin（１）〜Ｄin（ｍ）として、１行毎にデータドライバ２２に出力する。

図７は、図１に示す制御部の構成を示すブロック図であり、図８は、図７に示すメモリの各格納領域を示す図である。制御部１６は、上記のような処理を行うため、図７に示すように、ＣＰＵ１２１と、メモリ１２２と、ＬＵＴ１２３と、を備える。

ＣＰＵ（Central Processing Unit）１２１は、実際に、アノード回路１２、セレクトドライバ１３、データドライバ２２の制御、各種演算を行うものである。

メモリ１２２は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等によって構成されたものであり、ＣＰＵ１２１が実行する各処理プログラムを格納するとともに、処理に必要な各種データを格納する。

メモリ１２２は、各種データを格納する領域として、図８に示すように、画素データ格納領域１２２ａと、＜Ｃ／β＞格納領域１２２ｂと、オフセット電圧（Ｖoffset）格納領域１２２ｃと、を備える。

画素データ格納領域１２２ａは、画素２１(i,j)毎に、測定電圧Ｖmeas(t1)，Ｖmeas(t2)，Ｖmeas(t3)、ΔＶmeas、閾値電圧Ｖth0、Ｖth、Ｃ／β、Δβ／βの各データを格納する領域である。

＜Ｃ／β＞格納領域１２２ｂは、各画素２１(i,j)のＣ／βの平均値＜Ｃ／β＞を格納する領域である。

オフセット電圧格納領域１２２ｃは、式（１０５）によって定義されたオフセット電圧Ｖoffsetを格納する領域である。

ＬＵＴ（Look Up Table）１２３は、供給された画像データに対してＲＧＢ（Ｒ；Ｒｅｄ、Ｇ；Ｇｒｅｅｎ、Ｂ；Ｂｌｕｅ）各色毎に電圧振幅の変換を行うためのテーブルであり、予め設定されたものである。

制御部１６は、このＬＵＴ１２３を参照することにより、供給された画像データの電圧データに対し、ＲＧＢ毎にデータ値（電圧振幅）の変換を行う。

次に、図９は、ＶＤＡＣ１１８（ｉ）を１０ビットとしてデータ変換を行う場合のＬＵＴ１２３における画像データの変換特性を示す図であり、図１０は、ＬＵＴ１２３における画像データ変換特性を説明するための図である。

この例では、青（Ｂ）＞赤（Ｒ）＞緑（Ｇ）の順にデータ値（電圧振幅）が異なっている。まず、図９の横軸は画像データの階調値であり、画像データが１０ビットの場合を示す。

図９の縦軸はＬＵＴ１２３によって画像データを変換した変換データの階調値を示す。この変換データに基づいてＲＧＢの電圧振幅が設定される。なお、画像データの階調値に対する変換データの階調値の変換特性はＬＵＴ１２３に予め設定されているものである。図９（ａ）は、画像データの階調値に対して変換データの階調値が直線的（リニア）な関係に設定される場合を示している。

また、図９（ｂ）は、画像データの階調値に対して変換データの階調値が曲線的な、ガンマ特性を有するように設定されている場合を示している。ＬＵＴ１２３における画像データの階調値に対する変換データの階調値の関係は、必要に応じて任意に設定することができる。

ここで、データドライバ２２のＶＤＡＣ１１８（ｉ）は、１０ビットの構成を有している場合、０〜１０２３の入力データを受けることができるものである。しかし、ＬＵＴ１２３によって変換した後の変換データは、最大値が６００程度に設定されている。これは以下の理由によるものである。

図１０は、画像データの階調値に対する、データドライバ２２へ入力されるデジタルデータＤin（ｉ）、すなわち、制御部１６から出力されるデジタルデータＤin（ｉ）の階調値を示したものである。

ここで、図１０（ａ）は図９（ａ）に対応し、図１０（ｂ）は図９（ｂ）に対応するものである。上述のように、本実施形態においては、制御部１６において、供給された画像データに対して、概略、閾値電圧Ｖthの値に応じた補正を行う。

この補正は、式（１０９）に示すように、画像データに対応し、電流増幅率βのバラツキに応じた補正を行ったデータに対して、閾値電圧Ｖthに相当する量を加算することによって行われるものである。

ここで、上記のように、データドライバ２２のＶＤＡＣ１１８における階調電圧VD1は閾値電圧Ｖthの初期値Ｖth0に対応する値に設定されるため、補正によって加算する量は、閾値電圧Ｖthの初期値Ｖth0からの変化量ΔＶthに相当する量となる。

そして、制御部１６から出力されるデジタルデータＤin（ｉ）の階調値がデータドライバ２２のＶＤＡＣ１１８（ｉ）の入力可能範囲（０〜１０２３）内になければならない。

このために、ＬＵＴ１２３によって変換した後の変換データの階調値の最大値は、データドライバ２２のＶＤＡＣ１１８（ｉ）の入力可能範囲から、補正によって加算される量を減じた値に設定されている。

なお、補正によって加算される量は閾値電圧Ｖthの変化量ΔＶthに対応したものであるから一定の量ではなく、使用時間の経過に応じて次第に増加するものである。

よって、ＬＵＴ１２３による変換データの階調値の最大値は、例えば、表示装置１の予想される使用時間に基づいて補正によって加算される量の最大値を予測して、決定される。

なお、画像データの階調値がゼロで黒表示であるときは、有機ＥＬ素子１０１を発光させない状態であるため、上記の補正を行う必要がない。このため、黒表示の画像データがゼロ階調である場合、制御部１６は、ＬＵＴ１２３を参照することなく、そのままゼロ階調をデータドライバ２２に供給する。

次に本実施形態に係る表示装置１の動作を説明する。
初期段階において、オートゼロ法による各データラインＬdiの電圧測定を行う場合、制御部１６は、電圧ELVSSをアノードラインＬａに印加するように、アノード回路１２を制御する。

図１１は、オートゼロ法による電圧測定を行う場合の各部の動作を示すタイミングチャートである。制御部１６は、図１１に示すように、時刻ｔ１０において、セレクトドライバ１３に、スタートパルスＳＰ１を供給する。セレクトドライバ１３は、セレクトラインＬs１に、ＶgHレベルのGate(1)信号を出力する。

セレクトドライバ１３がセレクトラインＬs1にＶgHレベルのGate(1)信号を出力すると、第１行目の画素１１(i,j)のトランジスタＴ１，Ｔ２はオンする。トランジスタＴ１がオンすると、トランジスタＴ３のゲート−ドレイン間が接続されてトランジスタＴ３は、ダイオード接続状態となる。

また、制御部１６は、時刻ｔ１０において、データドライバ２２に、スイッチ制御信号Ｓ１〜Ｓ６として、それぞれ、Off1，Off2，On3，Connect_front，Connect_ADC，Off6の各信号を供給する。

スイッチＳｗ４（１）は、図１２（ａ）に示すように、制御部１６からConnect_front信号が供給されて、データラッチ部１１６（１）の出力端とfront端子とを接続し、スイッチＳｗ４（２）〜Ｓｗ４（ｍ）は、それぞれ、データラッチ部１１６（ｉ）の出力端とfront端子とを接続する。

スイッチＳｗ５（１）〜Ｓｗ５（ｍ）は、図１２（ａ）に示すように、制御部１６からConnect_ADC信号が供給されて、それぞれ、データラッチ部１１６（１）〜１１６（ｍ）の入力端と、レベルシフタ１１５（１）〜１１５（ｍ）の出力端とを接続する。

図１３は、オートゼロ法による電圧測定を行う場合の各スイッチの接続関係を示す図である。スイッチＳｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ）は、それぞれ、制御部１６からOff1，Off2信号が供給されてオフする。また、スイッチＳｗ３（１）〜Ｓｗ３（ｍ）は、それぞれ、制御部１６からOn3信号が供給されてオンする。

アナログ電源１４の基準電圧Ｖrefが負であるため、トランジスタＴ１〜Ｔ３がオンすれば、アナログ電源１４は、第１行目の画素２１(1,1)〜２１(1,m)から各データラインＬdiを介して電流Ｉdを引き込む。

このとき、第１行目の画素２１(1,1)〜２１(m,1)の有機ＥＬ素子１０１はカソード側の電位がVcathであり、アノード側はVcathより負電位になって逆バイアスとなっているため、電流は流れず、発光しない。

また、スイッチＳｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ）がオフしているため、アナログ電源１４が引き込んだ電流Ｉdは、バッファ１１３（１）〜１１３（ｍ），１１９（１）〜１１９（ｍ）には流れ込まない。

このため、電流Ｉdは、図１３（ａ）に示すように、第１行目の画素２１(1,j)〜２１(m,j)のトランジスタＴ３，Ｔ２から各データラインＬdiを経由してアナログ電源１４へと流れる。

電流Ｉdが流れると、各画素２１(1,j)〜２１(m,j)のストレージ容量Ｃｓは、基準電圧Ｖrefに基づく電圧で充電される。

そして、時刻ｔ１１において、これらの容量が基準電圧Ｖrefで充電されると、制御部１６は、データドライバ２２に、スイッチ制御信号Ｓ３としてOff3信号を供給する。

制御部１６からOff3信号が供給されると、図１３（ｂ）に示すように、それぞれ、スイッチＳｗ３（ｉ）はオフする。また、スイッチＳｗ１（ｉ），Ｓｗ２（ｉ）は、それぞれ、オフしたままであり、有機ＥＬパネル２１とデータドライバ２２との間の接続が遮断される。これにより、データラインＬdiはハイインピーダンス（ＨＺ）状態になる。

データラインＬdiはハイインピーダンス状態になった直後においては、ストレージ容量Ｃｓに蓄積された電荷が直前の値に保持され、これによりトランジスタＴ３がオン状態に維持される。

これにより、トランジスタＴ３のドレイン−ソース間に電流が流れ続けて、トランジスタＴ３のソース端子側の電位がドレイン端子側の電位に近づくように徐々に上昇していき、トランジスタＴ３のドレイン−ソース間に流れる電流の電流値が減少していく。

これに伴って、ストレージ容量Ｃｓに蓄積された電荷の一部が徐々に放電されていき、ストレージ容量Ｃｓの両端間の電圧が減少していく。これによりトランジスタＴ３のゲート電圧Ｖgsが徐々に低下していき、これに応じて、データラインＬdiの電圧の絶対値は基準電圧Ｖrefから徐々に低下していく。

時刻ｔ１１から、予め設定された緩和時間ｔが経過した時刻ｔ１２において、制御部１６は、データドライバ２２に、スイッチ制御信号Ｓ２としてOn2信号を供給する。このときの緩和時間ｔは、Ｃ／（βｔ）＜１の条件を満たすｔ１に設定される。

図１３（ｃ）に示すように、スイッチＳｗ２（ｉ）は、それぞれ、制御部１６からOn2信号が供給されてオンし、ＡＤＣ１１４（ｉ）は、それぞれ、データラインＬdiの電圧値を測定電圧Ｖmeas(t1)としてを取得する。

レベルシフタ１１５（ｉ）は、それぞれ、ＡＤＣ１１４（ｉ）が取得した測定電圧Ｖmeas(t1)をレベルシフトする。

図１２（ａ）に示すように、それぞれ、データラッチ部１１６（１）〜１１６（ｍ）の入力端と、レベルシフタ１１５（１）〜１１５（ｍ）の出力端とがスイッチＳｗ５（１）〜Ｓｗ５（ｍ）を介して接続されているため、レベルシフタ１１５（１）〜１１５（ｍ）がそれぞれレベルシフトした測定電圧Ｖmeas(t1)は、データラッチ部１１６（１）〜１１６（ｍ）に供給される。

データラッチ部１１６（１）〜１１６（ｍ）は、それぞれ、供給された測定電圧Ｖmeas(t1)を保持する。制御部１６は、データラッチパルスＤＬpulseをデータドライバ２２に出力する。

Gate(1)信号が立ち下がる時刻ｔ１３において、制御部１６は、データドライバ２２に、スイッチ制御信号Ｓ６として、On6信号を供給し、スイッチＳｗ６は、図１２（ｂ）に示すように、オンする。

この図１２（ｂ）に示すように、データラッチ部１１６（ｉ）の出力端とスイッチＳｗ６（ｉ）の一端とがスイッチＳｗ４（１）のfront端子を介して接続され、それぞれ、データラッチ部１１６（２）〜１１６（ｍ）の出力端と、スイッチＳｗ５（１）〜Ｓｗ５（ｍ−１）の入力端と、がスイッチＳｗ４（２）〜Ｓｗ４（ｍ）のfront端子を介して接続されている。

このため、データラッチ部１１６（１）〜１１６（ｍ）は、制御部１６からＤＬpulseが供給される毎に、保持した第１行目の画素２１(1,1)〜２１(m,1)に対応するデータラインＬdi（i＝１〜ｍ）の測定電圧Ｖmeas(t1)を、順次、転送し、データＤout（１）〜Ｄout（ｍ）として制御部１６に出力する。

制御部１６は、このデータＤout（１）〜Ｄout（ｍ）を取得して、図８に示すメモリ１２２の画素データ格納領域１２２ａに格納する。このようにして、第１行目の画素２１(1,1)〜２１(m,1)の電圧測定が終了する。

時刻ｔ２０において、Gate(2)信号が立ち上がると、制御部１６は、同様にして、データドライバ２２に、スイッチ制御信号Ｓ１〜Ｓ６を供給し、第２行目の画素２１(1,2)〜２１(m,2)に対応するデータラインＬdi（i＝１〜ｍ）の電圧測定を行う。

そして、第ｎ行目の画素２１(1,n)〜２１(m,n)に対応したデータラインＬdi（i＝１〜ｍ）の電圧測定を行うことにより、時間ｔ１におけるすべての電圧測定が終了する。

次に、制御部１６は、同じように、緩和時間ｔをｔ２に設定して各画素２１(i,j)に対応したデータラインＬdiの電圧測定を行う。制御部１６は、緩和時間ｔ２における各画素２１(i,j)に対応したデータラインＬdiの測定電圧Ｖmeas(t2)を取得し、メモリ１２２の画素データ格納領域１２２ａに格納する。

次に、制御部１６は、同じように、緩和時間ｔをｔ３に設定して各画素２１(i,j)に対応したデータラインＬdiの電圧測定を行う。制御部１６は、緩和時間ｔ３における各画素２１(i,j)に対応したデータラインＬdiの測定電圧Ｖmeas(t3)を取得し、メモリ１２２の画素データ格納領域１２２ａに格納する。

図１４は、補正パラメータを取得するときに制御部が実行する駆動シーケンスを説明するための図である。制御部１６は、測定電圧Ｖmeas(t1)，Ｖmeas(t2)，Ｖmeas(t3)を取得すると、図１４に示す駆動シーケンスに従って演算を行い、補正パラメータを取得する。

即ち、制御部１６は、メモリ１２２の各画素データ格納領域１２２ａから、画素２１(1,1)に対応したデータラインＬdiの測定電圧Ｖmeas(t1)，Ｖmeas(t2)を読み出す（ステップＳ１１）。

そして、制御部１６は、式（１０３）に従って演算を行い、画素２１(1,1)に対応した閾値電圧Ｖth0、Ｃ／βを取得する（ステップＳ１２）。

制御部１６は、この処理を全画素２１(i,j)について行い、全画素２１(i,j)に対応した閾値電圧Ｖth0とＣ／βとを取得すると、全画素２１(i,j)のＣ／βの平均値＜Ｃ／β＞を取得し（ステップＳ１３）、緩和時間ｔ＝ｔ０を決定する。

そして、制御部１６は、式（１０５）によって定義されたオフセット電圧Ｖoffsetを取得する（ステップＳ１４）。

制御部１６は、取得した平均値＜Ｃ／β＞、オフセット電圧Ｖoffsetを、それぞれ、メモリ１２２の＜Ｃ／β＞格納領域１２２ｂ、オフセット電圧格納領域１２２ｃに格納する。

制御部１６は、メモリ１２２の各画素データ格納領域１２２ａから、画素２１(1,1)の測定電圧Ｖmeas(t3)を読み出す（ステップＳ１５）。

制御部１６は、各画素２１(i,j)の測定電圧Ｖmeas(t3)を用い、式（１０６）を変形して演算を行い、各画素２１(i,j)のΔβ／βを取得する（ステップＳ１６）。

制御部１６は、取得したΔβ／βを、メモリ１２２の各画素データ格納領域１２２ａに格納する。

図１５は、供給された画像データに応じた電圧信号を補正してデータドライバに出力するときに制御部が実行する駆動シーケンスを説明するための図である。実使用時、制御部１６に画像データが供給される。制御部１６は、図１５に示す駆動シーケンスに従って、画像データに応じた電圧信号の電圧値Ｖdata0を補正する。

制御部１６は、図１１に示すタイミングチャートに従って各部を制御し、データドライバ２２から、緩和時間ｔ＝ｔ０における測定電圧Ｖmeas(t0)を取得する（ステップＳ２１）。制御部１６は、取得した測定電圧Ｖmeas(t0)をメモリ１２２の画素データ格納領域１２２ａに格納する。

制御部１６は、デジタル信号からなる画像データが入力され、画像データに対してＬＵＴ１２３を参照して、ＲＧＢ毎にデータ値（電圧振幅）を変換して、原階調信号として各画素２１(i,j)に対する電圧値Ｖdata0を生成する（ステップＳ２２）。

尚、原階調信号の最大値は、ＶＤＡＣ１１８（ｉ）の入力範囲における最大値から上述の閾値電圧Ｖth等の特性パラメータに基づく補正量を減じた値に等しいか、それより小さい値に設定されている。

制御部１６は、βのバラツキの補正パラメータとして、Δβ／βを用い、式（１０７）に従って乗算を行い、電圧値Ｖdata1を取得する（ステップＳ２３）。

制御部１６は、メモリ１２２のオフセット電圧格納領域１２２ｃから、オフセット電圧Ｖoffsetを読み出し、式（１０８）に従って測定電圧Ｖmeas(t0)と負のオフセット電圧Ｖoffsetとを加算し、補正量としての閾値電圧Ｖthを取得する（ステップＳ２４）。

制御部１６は、式（１０９）に従って、電圧値Ｖdata1と閾値電圧Ｖthとを加算して、補正階調信号としての電圧値Ｖdataを取得する（ステップＳ２５）。

制御部１６は、このような駆動シーケンスを１画素毎に対応して行う。そして、制御部１６は、電圧値ＶdataをデータＤin（１）〜Ｄin（ｍ）として、行毎にデータドライバ２２に出力する。

図１６は、実使用時の各部の動作を示すタイミングチャートである。制御部１６は、図１６に示すデータ出力タイミングチャートに従って各部を制御し、データＤin（１）〜Ｄin（ｍ）をデータドライバ２２に出力する。

制御部１６は、時刻ｔ３０において、データドライバ２２に、スイッチ制御信号Ｓ１〜Ｓ６として、それぞれ、Off1，Off2，Off3，Connect_DAC，Connect_DRB，Off6信号を供給する。

図１７は、電圧信号を書き込むときの各スイッチの接続関係を示す図である。図１７に示すように、Ｓｗ２（ｉ），Ｓｗ３（ｉ）は、それぞれ、制御部１６から、Off2，Off3信号が供給されてオフし、バッファ１１３（ｉ）とデータラインＬdiとの間、アナログ電源１４とデータラインＬsiとの間が遮断される。

スイッチＳｗ１（ｉ）は、それぞれ、制御部１６から、On1信号が供給されてオンし、バッファ１１９（ｉ）を介してＶＤＡＣ１１８（ｉ）とデータラインＬsiとが接続される。

図１８は、制御部からデータドライバにデータを入力するときの各スイッチの接続関係を示す図である。図１８に示すように、スイッチＳｗ５（ｉ）は、それぞれ、制御部１６から、Connect_DRB信号が供給されて、データラッチ部１１６（ｉ）の入力端と、データレジスタブロック１１２の出力端と、を接続する。

スイッチＳｗ４（ｉ）（ｉ＝１〜ｍ）は、それぞれ、制御部１６から、Connect_DAC信号が供給されて、データラッチ部１１６（ｉ）の出力端とDAC側端子とを接続する。

図５に示すスイッチＳｗ６は、制御部１６から、Off6信号が供給されてオフし、データラッチ部１１６（１）と制御部１６との間が遮断される。

制御部１６は、時刻ｔ３１において、スタートパルスＳＰ２を立ち上げ、時刻ｔ３２において、スタートパルスＳＰ２をＬｏレベルに立ち下げる。

スタートパルスＳＰ２がＬｏレベルに立ち下がると、データドライバ２２のシフトレジスタ１１１は、クロック信号に従って、このスタートパルスＳＰ２を、順次、シフトし、データレジスタブロック１１２にシフト信号を供給する。

データレジスタブロック１１２は、このシフト信号が供給されて、順次、データＤin（１）〜Ｄin（ｍ）を取り込む。

時刻ｔ３３において、Gate(1)信号がＶgHレベルに立ち上がると、画素２１(1,1)〜２１(m,1)の各トランジスタＴ１，Ｔ２はオンする。

制御部１６は、データラッチパルスＤＬpulseを立ち上げ、データドライバ２２のデータラッチ部１１６（ｉ）は、データラッチパルスＤＬpulseの立ち上がりタイミングにて、データをラッチする。

レベルシフタ１１７（ｉ）は、それぞれ、データラッチ部１１６（ｉ）がラッチしたデータに対してレベルシフトを行い、レベルシフトしたデータをＶＤＡＣ１１８（ｉ）に供給する。

ＶＤＡＣ１１８（ｉ）は、このデジタルデータを負のアナログ電圧に変換し、バッファ１１９（ｉ）を介して、変換した負のアナログ電圧をデータラインＬdiに印加する。

データラインＬdiに負のアナログ電圧が印加されると、各画素２１(1,1)〜２１(m,1)の有機ＥＬ素子１０１は逆バイアスとなるために電流は流れず、電流は、アノード回路１２から、各画素２１(1,1)〜２１(m,1)のトランジスタＴ３，Ｔ２、データラインＬd1〜Ｌdmを介して、それぞれ、データドライバ２２のＶＤＡＣ１１８（ｉ）に流れる。

各画素１１(1,1)〜2１(m,1)の各トランジスタＴ１はオンしているため、各トランジスタＴ３は、ゲート−ドレイン間が接続されて、ダイオード接続される。このため、トランジスタＴ３は、飽和領域内で動作し、トランジスタＴ３には、ダイオード特性に応じたドレイン電流Ｉdが流れる。

トランジスタＴ１がオンし、トランジスタＴ３にドレイン電流Ｉdが流れるため、トランジスタＴ３のゲート電圧Ｖgsは、ドレイン電流Ｉdに対応した電圧に設定され、ストレージ容量Ｃｓは、このゲート電圧Ｖgsで充電される。

このようにしてデータドライバ２２は、補正パラメータに基づいて補正された電流を、図１７に示すように、各画素２１(1,1)〜２１(m,1)のトランジスタＴ３から引き込んで、ストレージ容量Ｃｓに、電圧値Ｖdataに基づくトランジスタＴ３のゲート電圧Ｖgsを保持させる。

このようにして第１行目の各画素２１(1,1)〜２１(m,1)のストレージ容量Ｃｓへのデータの書き込みが終了する。

制御部１６は、時刻ｔ３４になると、ＤＬpulseを立ち下げてスタートパルスＳＰ２を立ち上げ、時刻ｔ３５においてスタートパルスＳＰ２を立ち下げて、第２行目の各画素２１(1,1)〜２１(m,1)のストレージ容量Ｃｓへのデータの書き込みを行う。

以下、同様にして、制御部１６は、順次、画素２１(1,3)〜２１(m,3)，・・・，２１(1,n)〜２１（m,n)）のストレージ容量Ｃｓに、電圧値Ｖdataに基づく電圧を書き込む。

すべての画素２１(i,j)のストレージ容量Ｃｓに電圧値Ｖdataの書き込みが行われ、Gate(n)信号がＶgLレベルになると、すべての画素２１(i,j)のトランジスタＴ１，Ｔ２がオフする。

すべての画素２１(i,j)において、それぞれ、トランジスタＴ１，Ｔ２がオフすると、トランジスタＴ３は、非選択状態となる。トランジスタＴ３が非選択状態となると、トランジスタＴ３のゲート電圧Ｖgsは、ストレージ容量Ｃｓに書き込まれた電圧に保持される。

制御部１６は、電圧ELVDDがアノードラインＬａに印加されるように、アノード回路１２を制御する。この電圧ELVDDは、例えば、１５Ｖ程度に設定される。

このとき、トランジスタＴ３のゲート電圧Ｖgsがストレージ容量Ｃｓによって保持されているため、トランジスタＴ３のドレイン−ソース間には、電圧値Ｖdataを書き込んだときの書き込み電流と同等の電流値のドレイン電流Ｉdが流れる。

トランジスタＴ２がオフし、有機ＥＬ素子１０１のアノード側の電位がカソード側の電位より高い状態となっているため、このドレイン電流Ｉdは、有機ＥＬ素子１０１に供給される。

このとき、各画素２１(i,j)の有機ＥＬ素子１０１に流れる電流Ｉdは、閾値電圧Ｖth，βのバラツキに基づいて補正されており、有機ＥＬ素子１０１は、この補正された電流で発光する。

以上説明したように、本実施形態によれば、表示装置１は、緩和時間ｔとして、（Ｃ／β）／ｔ＜１を満たす緩和時間ｔ１，ｔ２を選択し、オートゼロ法により、各データラインＬdiの電圧測定を複数回行うようにした。

また、表示装置１は、緩和時間ｔとして、（Ｃ／β）／ｔ≧１を満たす時間ｔ３を選択し、オートゼロ法により、各データラインの電圧測定を行うようにして、各画素の画素駆動回路のβのバラツキを示す（Δβ／β）を取得するようにした。

従って、各画素の特性パラメータとして、閾値電圧Ｖthと（Ｃ／β）値と、βのバラツキを示す（Δβ／β）とを同時に取得することができる。

このため、βのバラツキを測定するための回路と閾値電圧Ｖthを測定のための回路を別々に設ける必要がなくなる。そして、表示装置１の駆動システムを簡素化することができる。また、閾値電圧Ｖthおよび、画素マトリクスのβのバラツキを補正するアクティブ有機ＥＬ駆動システムが可能になる。

また、実使用時に供給された画像データに基づく電圧信号の電圧値Ｖdata0を、取得した（Δβ／β）に基づいて補正することができ、さらに、補正された電圧値Ｖdata1を、取得した閾値電圧Ｖthと（Ｃ／β）値とに基づいて補正し、電圧値Ｖdataを取得することができる。

このため、実使用時に供給された画像データに基づく電流を各画素２１(i,j)の有機ＥＬ素子１０１に供給することができ、画質の劣化を抑制することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態では、発光素子を有機ＥＬ素子として説明した。しかし、発光素子は、有機ＥＬ素子に限られるものではなく、例えば、無機ＥＬ素子又はＬＥＤであってもよい。

また、上記実施形態においては、本発明を有機ＥＬパネル２１を有する表示装置１に適用した場合について説明したが、本発明はこれに限るものではない。例えば、有機ＥＬ素子１０１による発光素子を有する複数の画素が一方向に配列された、発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、経時劣化や特性のバラツキによる露光状態の劣化を抑制することができる。

上記実施形態では、（Ｃ／β）／ｔ＜１を満たす緩和時間ｔとしてｔ１，ｔ２の２つに設定するようにした。しかし、緩和時間を３つ以上に設定してもよい。

上記実施形態では、制御部１６が、供給された画像データに応じた電圧信号の電圧値に対して、ＬＵＴ１２３を用いて、ＲＧＢ毎に電圧振幅の変換を行うようにした。しかし、ＬＵＴ１２３を備えずに、制御部１６は、演算を行うことにより、このような電圧振幅の変換を行うようにしてもよい。

本発明の実施形態に係る表示装置の構成を示すブロック図である。 図１に示す有機ＥＬパネルとデータドライバの構成を示す図である。 画素駆動回路の書き込み動作時の電圧−電流特性を説明するための図である。 本実施形態におけるオートゼロ法を用いたデータラインの電圧の測定方法を説明するための図である。 図１に示すデータドライバの具体的な構成を示すブロック図である。 図５に示すＶＤＡＣとＡＤＣの構成と機能を説明するための図である。 図１に示す制御部の構成を示すブロック図である。 図７に示すメモリの各格納領域を示す図である。 図７に示すＬＵＴの画像データの変換特性を示す例を示す図である。 図７に示すＬＵＴにおける画像データの変換特性を説明するための図である。 オートゼロ法による電圧測定を行う場合の各部の動作を示すタイミングチャートである。 データドライバから制御部にデータを出力する場合の各スイッチの接続関係を示す図である。 オートゼロ法による電圧測定を行う場合の各スイッチの接続関係を示す図である。 補正パラメータを取得するときに制御部が実行する駆動シーケンスを説明するための図である。 供給された画像データに応じた電圧信号を補正してデータドライバに出力するときに制御部が実行する駆動シーケンスを説明するための図である。 各部の実使用時の各部の動作を示すタイミングチャートである。 電圧信号を書き込むときの各スイッチの接続関係を示す図である。 制御部からデータドライバにデータを入力するときの各スイッチの接続関係を示す図である。

符号の説明

１・・・表示装置、１１・・・パネルモジュール、１２・・・アノード回路、１３・・・セレクトドライバ、１４・・・アナログ電源、１６・・・制御部、２１・・・有機ＥＬパネル、２１(i,j)（ｉ＝１〜ｍ，ｊ＝１〜ｎ）・・・画素、２２・・・データドライバ、１０１・・・有機ＥＬ素子（発光素子）、１１４（１）〜１１４（ｍ）・・・ＡＤＣ、１１８（１）〜１１８（ｍ）・・・ＶＤＡＣ、Ｓｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ），Ｓｗ３（１）〜Ｓｗ３（ｍ），Ｓｗ４（１）〜Ｓｗ４（ｍ），Ｓｗ５（１）〜Ｓｗ５（ｍ），Ｓｗ６・・・スイッチ、１２１・・・ＣＰＵ、１２２・・・メモリ、１２３・・・ＬＵＴ、Ｔ１〜Ｔ３・・・トランジスタ、Ｃｓ・・・ストレージ容量、Ｃｅｌ・・・有機ＥＬ画素容量、Ｃｐ・・・配線寄生容量

Claims (17)

1. 電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素を、一端が前記駆動素子の電流路の一端に電気的に接続される信号線を介して駆動制御する画素駆動装置であって、
   前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を出力する電圧印加部と、
   前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
   前記電圧印加部の出力端と前記信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
   前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に、前記電圧測定部により取得される、複数の前記測定電圧の値に基づいて、前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率からなる特性パラメータを取得する特性パラメータ取得部と、
   を備えることを特徴とする画素駆動装置。
2. 前記緩和時間は、容量成分Ｃを、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい値に設定されていることを特徴とする請求項１に記載の画素駆動装置。
3. 前記電流増幅率の前記標準値は、該電流増幅率の設計値又は典型値であることを特徴とする請求項２に記載の画素駆動装置。
4. 前記特性パラメータ取得部は、前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記複数の値であるときの、各々の前記測定電圧の値を、式（１）に代入して演算を行うことにより、前記特性パラメータを取得することを特徴とする請求項２又は３に記載の画素駆動装置。
   

   

   ・・・（１）
5. 前記特性パラメータ取得部が取得した前記特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値を補正した補正電圧信号を生成する電圧信号補正部と、
   前記補正電圧信号に基づく駆動信号を生成して前記信号線の他端に印加する駆動信号印加部と、
   を備えることを特徴とする請求項１乃至４のいずれか１項に記載の画素駆動装置。
6. 複数の画素と、該各画素に接続された複数の信号線と、を有し、前記各画素は、電流が供給されて発光する発光素子と、前記各信号線の一端に接続されて、前記発光素子に供給する電流を制御する駆動素子と該駆動素子に印加された電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素アレイと、
   供給される画像データに応じて、前記複数の信号線の各々を介して、前記各画素を駆動制御する信号線駆動部と、
   を備え、
   前記信号線駆動部は、
   前記各画素の前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を出力する電圧印加部と、
   前記各信号線の他端の電圧を測定電圧として取得する電圧測定部と、
   前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
   前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率からなる特性パラメータを取得する特性パラメータ取得部と、
   を備えることを特徴とする発光装置。
7. 前記画素アレイにおける前記複数の信号線は第１の方向に沿って配列され、
   該画素アレイは、前記第１の方向に直交する第２の方向に沿って配列される複数の走査線を有して、前記複数の画素は前記複数の走査線と前記複数の信号線の各交点近傍に配設され、
   前記各走査線に選択信号を順次印加して、各行の前記各画素を順次選択状態に設定する選択駆動部を有し、
   前記特性パラメータ取得部は、前記順次選択状態とされる行に対応する前記各画素の前記特性パラメータを取得することを特徴とする請求項６に記載の発光装置。
8. 前記画素駆動回路は、少なくとも、
   電流路の一端に所定の電源電圧が印加され、該電流路の他端に前記発光素子との接続点が接続された第１の薄膜トランジスタと、
   制御端子が前記走査線に接続され、電流路の一端が前記第１の薄膜トランジスタの電流路の一端に接続され、該電流路の他端が前記第１の薄膜トランジスタの制御端子に接続された第２の薄膜トランジスタと、
   を備え、
   前記駆動素子は前記第１の薄膜トランジスタであり、
   前記選択状態において、前記第２の薄膜トランジスタがオン状態となって、前記第１の薄膜トランジスタの電流路の一端と制御端子とが接続され、
   前記選択状態とされた行の前記各画素の前記接続点に、前記電圧印加部より印加される前記基準電圧に応じた電圧が、前記各信号線を介して印加され、
   前記電圧測定部は、前記選択状態とされた行の前記各画素の前記接続点の、前記各緩和時間経過後の電圧を、前記各信号線を介して、前記測定電圧として取得することを特徴とする請求項７に記載の発光装置。
9. 前記緩和時間は、容量成分Ｃを、１本の前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい所定の複数の値に設定されることを特徴とする請求項６乃至８のいずれか１項に記載の発光装置。
10. 前記電流増幅率の前記標準値は、該電流増幅率の設計値又は典型値であることを特徴とする請求項９に記載の発光装置。
11. 前記特性パラメータ取得部は、前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記所定の複数の値であるときの、各々の前記測定電圧の値を式（２）に代入して演算を行うことにより、前記特性パラメータを取得することを特徴とする請求項６乃至１０のいずれか１項に記載の発光装置。
    

    

    ・・・（２）
12. 前記信号線駆動部は、
    前記特性パラメータ取得部が取得した前記特性パラメータに基づいて、前記画像データに応じた電圧信号の電圧値を補正した補正電圧信号を生成する電圧信号補正部と、
    前記補正電圧信号に基づく駆動信号を生成して前記各信号線の他端に印加する電圧信号印加部と、
    を備えることを特徴とする請求項６乃至１１のいずれか１項に記載の発光装置。
13. 電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素を、一端が前記駆動素子の電流路の一端に電気的に接続される信号線を介して、該画素の特性パラメータに基づいて駆動制御する画素駆動装置における、前記特性パラメータを取得する画素駆動装置における特性パラメータ取得方法であって、
    前記信号線の他端に電圧印加部を接続して、該電圧印加部より前記駆動素子の閾値電圧を越える電圧値を有する基準電圧を印加するステップと、
    前記信号線の他端と前記電圧印加部との接続を遮断した後、予め設定された複数の異なる緩和時間が経過した後の前記信号線の他端の電圧を、複数の測定電圧として取得するステップと、
    前記複数の測定電圧の値に基づいて、前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを特性パラメータとして取得するステップと、
    を含むことを特徴とする画素駆動装置におけるパラメータ取得方法。
14. 前記複数の測定電圧を取得するステップは、前記緩和時間を、容量成分Ｃを前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記電流増幅率の標準値をβ0としたとき、Ｃ／β0より大きい所定の複数の値に設定するステップを含むことを特徴とする請求項１３に記載の画素駆動装置におけるパラメータ取得方法。
15. 前記特性パラメータを取得するステップは、
    前記緩和時間をｔ、該緩和時間に対する前記測定電圧をＶmeas(t)、前記閾値電圧をＶth、前記電流増幅率をβとし、前記緩和時間が前記所定の複数の値であるときの、各々の前記測定電圧の値を式（３）に代入するステップと、
    前記複数の測定電圧の値を代入した式（３）に基づいて演算を行うことにより、前記閾値電圧及び前記電流増幅率の値を取得するステップと、
    を含むことを特徴とする請求項１４に記載の画素駆動装置におけるパラメータ取得方法。
    

    

    ・・・（３）
16. 発光素子と、
    電流路と制御端とを有し、前記発光素子の一端に前記電流路の一端が接続され、前記制御端と前記電流路の一端との間に書き込まれた電圧データに基づいて、前記電流路を介して前記発光素子に供給する電流を制御する駆動トランジスタと、
    を画素毎に備えた発光装置において、
    前記画素毎に、前記駆動トランジスタの前記電流路に閾値電圧を超える電圧が印加され、印加が停止されてハイインピーダンス状態となったときからの式（４）に示す測定電圧を、（Ｃ／β）／ｔ＜１の条件を満たす複数の異なる緩和時間で測定する電圧測定部と、
    前記駆動トランジスタの閾値電圧と（Ｃ／β）値とを特性パラメータとして、前記画素毎に、前記駆動トランジスタの特性パラメータを、前記電圧測定部が測定した複数の測定電圧に基づいて取得する特性パラメータ取得部と、を備えた、
    ことを特徴とする発光装置。
    

    

    ・・・（４）
17. 前記特性パラメータ取得部は、前記電圧測定部が、画素毎に、（Ｃ／β）／ｔ＜１の条件を満たす複数の異なる緩和時間においてそれぞれ測定した複数の測定電圧Ｖmeas(t)を、前記条件に従って式（４）を変形した式（５）に代入し、代入した複数の代入式の演算を行うことにより、前記画素毎に前記特性パラメータを取得する、
    ことを特徴とする請求項１６に記載の発光装置。
    

    

    ・・・（５）

Images