JP2015022283A - El装置、および、el装置の駆動方法 - Google Patents
El装置、および、el装置の駆動方法 Download PDFInfo
- Publication number
- JP2015022283A JP2015022283A JP2013152967A JP2013152967A JP2015022283A JP 2015022283 A JP2015022283 A JP 2015022283A JP 2013152967 A JP2013152967 A JP 2013152967A JP 2013152967 A JP2013152967 A JP 2013152967A JP 2015022283 A JP2015022283 A JP 2015022283A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emission
- row
- data
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】駆動トランジスタのしきい値電圧がシフトすることを抑えるEL装置、および、EL装置の駆動方法を提供する。【解決手段】基準電圧を有する接地電圧線Lbと、ゲート、ソース、および、ドレインを有し、ソースとドレインのいずれか一方が接続端であり、ソースとドレインのうち前記接続端以外が給電端である駆動トランジスタTr3と、接地電圧線Lbと接続端とに電気的接続するEL素子11と、を備える。発光期間において、ゲートとソースとの間に、駆動トランジスタTr3を導通させる順方向の電位差を設定して、接地電圧線Lbと給電端との間に、EL素子11を発光させる順方向の電流を流す。非発光期間において、ゲートとソースとの間に、駆動トランジスタTr3を導通させない逆方向の電位差を設定し、かつ、接地電圧線Lbと接続端との間に、EL素子11を発光させない順方向の電位差を設定する。【選択図】図3
Description
本開示の技術は、駆動トランジスタを通して電流が供給されるElectro−Luminesence素子(EL素子)を備えるEL装置、および、EL装置の駆動方法に関する。
EL装置の一例であるEL表示装置は、複数の画素回路を備え、複数の画素回路の各々は、駆動トランジスタ、サンプリングトランジスタ、および、保持容量を備えている。保持容量は、駆動トランジスタのゲート−ソース間に接続し、サンプリングトランジスタは、階調データに応じたレベルの電圧を保持容量に書き込む。駆動トランジスタは、飽和領域にて動作するように構成され、保持容量の保持する電圧に応じたドレイン電流をEL素子に供給する。EL素子は、ドレイン電流によって駆動されて、階調データに応じた輝度で発光する(例えば、特許文献1参照)。
ところで、サンプリングトランジスタが保持容量に書き込む電圧は、駆動トランジスタのゲート−ソース間に単一の極性を与える。画像を表示するEL表示装置では、画像が表示される期間に、こうした書込が繰り返される。そして、駆動トランジスタのゲート−ソース間に、単一の極性で電圧の印加が繰り返されるため、駆動トランジスタでは、ゲート−ソース間のしきい値電圧のシフトが進行してしまう。
本開示の技術は、駆動トランジスタのしきい値電圧がシフトすることを抑えるEL装置、および、EL装置の駆動方法を提供することを目的とする。
本開示のEL装置における一態様は、基準電圧を有する基準電圧線と、ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち前記接続端以外が給電端である駆動トランジスタと、前記基準電圧線と前記接続端とに電気的接続するEL素子と、を備える。このEL装置は、発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記EL素子を発光させる順方向の電流を流す。そして、非発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記EL素子を発光させない順方向の電位差を設定する。
本開示のEL装置の駆動方法における一態様は、基準電圧を有する基準電圧線と、ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち前記接続端以外が給電端である駆動トランジスタと、前記基準電圧線と前記接続端とに電気的接続するEL素子と、を備えるEL装置の駆動方法である。このEL装置の駆動方法は、発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記EL素子を発光させる順方向の電流を流す。そして、非発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記EL素子を発光させない順方向の電位差を設定する。
本開示の技術における一態様によれば、EL素子が発光するとき、駆動トランジスタの順方向となる電位差が、ゲートとソースとの間に設定される。これに対して、EL素子が発光しないとき、駆動トランジスタの逆方向となる電位差が、ゲートとソースとの間に設定される。結果として、ゲートとソースとの間の電位差が、順方向と逆方向とに変わるため、駆動トランジスタのしきい値電圧のシフトが抑えられる。
なお、EL素子に設定される電位差の候補は、3種類であって、EL素子が発光する順方向の電位差、EL素子が発光しない順方向の電位差、および、EL素子が発光しない逆方向の電位差である。これらのうち、EL素子が発光しない順方向の電位差が、EL素子に設定されるときに限らず、EL素子の逆方向となる電位差が、EL素子に設定されるときもまた、EL素子は発光しない。そのため、非発光期間において、基準電圧線と接続端との電位差は、EL素子の逆方向であってもよい。ただし、こうした逆方向の電位差の設定は、逆方向の電位差に対する耐性をEL素子に対して強いてしまう。この点で、本開示のEL装置における一態様によれば、非発光期間において、基準電圧線と接続端との電位差は、EL素子の順方向である。それゆえに、駆動トランジスタのしきい値電圧のシフトを抑えることに際し、逆方向の電位差の設定に対する耐性をEL素子にて高める必要がない。
本開示のEL装置における他の態様は、前記ゲートと前記ソースとを電気的接続する保持容量をさらに備える。このEL装置は、前記発光期間において、前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持させる発光用の書込と、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流す発光と、を含む。そして、前記非発光期間において、前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持させる非発光用の書込を含む。
本開示のEL装置における他の態様によれば、駆動トランジスタの逆方向となる電位差が、ゲートとソースとを接続する保持容量に保持される。それゆえに、こうした逆方向の電位差を保持容量が保持する期間は、ソースとドレインとの間の電位差が逆方向に保たれる。
本開示のEL装置における他の態様は、第1導通端、および、第2導通端を有するスイッチングトランジスタをさらに備える。前記第1導通端は、前記ゲートに電気的接続し、前記第2導通端は、前記給電端に電気的接続する。このEL装置は、前記発光用の書込において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持する。また、前記発光において、前記非発光用の書込から、前記スイッチングトランジスタを非導通状態として前記給電端の電圧を電源電圧に設定し、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流す。そして、前記非発光用の書込において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持する。
本開示のEL装置における他の態様によれば、EL素子が発光しないとき、基準電圧線と給電端とに対して基準電圧が設定され、かつ、ゲートに対しては、基準電圧に基づく電位が設定される。それゆえに、駆動トランジスタのしきい値電圧のシフトを抑えるために必要とされる電圧を生成するための構成の簡素化が可能である。
本開示のEL装置における他の態様は、入力端、および、出力端を有するサンプリングトランジスタと、前記入力端に電気的接続するデータ線と、をさらに備える。前記出力端は、前記接続端に接続する。このEL装置は、前記発光用の書込において、前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を発光電圧に設定して、前記発光電圧に応じた電位差を前記保持容量に保持する。また、前記発光において、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流す。そして、前記非発光用の書込において、前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を非発光電圧に設定して、前記非発光電圧に応じた電位差を前記保持容量に保持する。
本開示のEL装置における他の態様によれば、発光用の書込電圧は、ソースに対する発光電圧の印加によって設定され、かつ、非発光用の書込電圧は、ソースに対する非発光電圧の印加によって設定される。そして、発光電圧の設定と、非発光電圧の設定とが、サンプリングトランジスタの駆動によって実現される。そのため、発光用の書込に必要とされる構成と、非発光用の書込に必要とされる構成との共通化が図られる。
本開示のEL装置における他の態様は、前記非発光期間において、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記EL素子を通して前記保持容量を放電する。
本開示のEL装置における他の態様によれば、EL装置の動作が、非発光期間から発光期間へ切替わる際に、保持容量の保持する電位差が急激に変わることが抑えられる。
本開示のEL装置における他の態様は、前記スイッチングトランジスタのゲートと、前記サンプリングトランジスタのゲートとを電気的接続する制御線をさらに備える。
本開示のEL装置における他の態様は、前記スイッチングトランジスタのゲートと、前記サンプリングトランジスタのゲートとを電気的接続する制御線をさらに備える。
本開示のEL装置における他の態様によれば、スイッチングトランジスタの導通と、サンプリングトランジスタの導通とが同期し、かつ、スイッチングトランジスタの非導通と、サンプリングトランジスタの非導通とが同期する。それゆえに、発光用の書込、発光、非発光用の書込、および、非発光の各々において、各部位の電圧の変更は、円滑に進む。
本開示のEL装置における他の態様は、前記非発光期間において、前記駆動トランジスタのしきい値電圧を検出する検出動作を含み、前記発光期間において、前回の検出動作による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正する。
本開示のEL装置の駆動方法における他の態様は、前記非発光工程において、前記駆動トランジスタのしきい値電圧を検出する検出工程をさらに含み、前記発光工程において、前回の前記検出工程による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正する。
本開示の技術における他の態様によれば、駆動トランジスタのしきい値電圧の変化に起因したEL素子の輝度の変化が抑えられる。
本開示のEL装置、および、EL装置の駆動方法によれば、駆動トランジスタのしきい値電圧がシフトすることが抑えられる。
図1〜図11を参照して、本開示におけるEL装置をEL表示装置に具体化し、また、本開示におけるEL装置の駆動方法をEL表示装置の駆動方法に具体化した第1実施形態を説明する。
[第1実施形態]
図1を参照して、EL表示装置の全体構成を説明する。
図1に示されるように、表示パネル10の有する複数の画素Pxは、m行×n列のマトリクス状に位置している。mは1以上の整数であり、また、nも1以上の整数である。複数の画素Pxの各々は、1つの有機EL素子を含む1つの画素回路を有している。
図1を参照して、EL表示装置の全体構成を説明する。
図1に示されるように、表示パネル10の有する複数の画素Pxは、m行×n列のマトリクス状に位置している。mは1以上の整数であり、また、nも1以上の整数である。複数の画素Pxの各々は、1つの有機EL素子を含む1つの画素回路を有している。
行方向に沿って延びるm本の走査線Lsと、列方向に沿って延びるn本のデータ線Ldとは、表示面に対する平面視にて互いに交差している。複数の画素Pxの各々は、走査線Lsとデータ線Ldとの交点付近に位置している。行方向に沿って並ぶn個の画素Pxの各々は、1本の走査線Lsと1本の電源線Laとに接続されている。列方向に沿って並ぶm個の画素Pxの各々は、1本のデータ線Ldに接続されている。
m本の走査線Lsの各々は、選択ドライバ20に電気的接続している。m本の電源線Laの各々は、電源ドライバ30に電気的接続している。n本のデータ線Ldの各々は、データドライバ40に電気的接続している。選択ドライバ20の駆動、電源ドライバ30の駆動、および、データドライバ40の駆動の各々は、制御部50によって制御される。
制御部50は、中央処理装置や記憶部を有するマイクロコンピューターを中心として構成されている。制御部50は、外部から画像信号を受けて、その画像信号を用いて画素Pxごとの表示データDinを生成する。画素Pxごとの表示データDinは、例えば、8ビットから構成される階調データである。制御部50は、画素Pxごとの表示データDinをデータドライバ40に入力する。
選択ドライバ20は、シフトレジスタやバッファなどから構成されている。選択ドライバ20は、制御部50から入力される制御信号に応じて、基準電圧に対してハイレベルである選択電圧VgHと、基準電圧に対してローレベルである非選択電圧VgLとのいずれかを、走査線Lsごとに印加する。選択ドライバ20は、選択電圧VgHの印加される走査線Lsを選択対象に設定する。選択ドライバ20は、選択対象の候補を、1行目の走査線Lsから最終行であるm行目の走査線Lsまで順に切替え、こうした選択対象の候補の切替えを繰り返す。
電源ドライバ30は、シフトレジスタやバッファなどから構成されている。電源ドライバ30は、制御部50から入力される制御信号に応じて、基準電圧に対してハイレベルである駆動電圧ELVDDと、基準電圧と等しいレベルである書込電圧WDVSSとのいずれかを、電源線Laごとに印加する。電源ドライバ30は、駆動電圧ELVDDの印加される電源線Laを供給対象に設定する。電源ドライバ30は、供給対象を、1行目の電源線Laから最終行であるm行目の電源線Laまで順に切替え、こうした供給対象の切替えを繰り返す。なお、電源ドライバ30の供給対象がk行目(kは1からmの整数)であるときに、選択ドライバ20の選択対象もk行目であるように、電源ドライバ30は構成されている。
データドライバ40は、表示データDinを用いて、発光電圧VD、あるいは、非発光電圧VDNを生成する。発光電圧VDを生成するための表示データDinを、制御部50がデータドライバ40に入力するとき、データドライバ40は、その表示データDinを用いて、発光電圧VDを生成する。非発光電圧VDNを生成するための表示データDinを、制御部50がデータドライバ40に入力するとき、データドライバ40は、その表示データDinを用いて、非発光電圧VDNを生成する。
データドライバ40は、発光期間において、発光電圧VDをデータ線Ldごとに生成する。データドライバ40は、制御部50から入力される制御信号に応じて、n本のデータ線Ldの各々に対し、一斉に、発光電圧VDを印加する。
データドライバ40は、非発光期間において、非発光電圧VDNをデータ線Ldごとに生成する。データドライバ40は、制御部50から入力される制御信号に応じて、n本のデータ線Ldの各々に対し、一斉に、非発光電圧VDNを印加する。非発光電圧VDNの書込電圧WDVSSに対する極性と、発光電圧VDの書込電圧WDVSSに対する極性とは、互いに異なる。
[制御部50の構成]
図2を参照して、制御部50の構成について説明する。図2に示されるように、制御部50は、画像信号入力部51、タイミングコントローラ52、記憶部53、画像信号処理部54、表示データ出力部55を備えている。
図2を参照して、制御部50の構成について説明する。図2に示されるように、制御部50は、画像信号入力部51、タイミングコントローラ52、記憶部53、画像信号処理部54、表示データ出力部55を備えている。
画像信号入力部51は、制御部50に入力される画像信号を保持し、保持された画像信号を記憶部53に出力する。記憶部53は、画像信号入力部51の出力した画像信号を記憶し、記憶された画像信号を画像信号処理部54に出力する。表示データ出力部55は、画像信号処理部54の処理の結果を表示データDinとしてデータドライバ40に出力する。
タイミングコントローラ52は、記憶部53に対する画像信号の書込のタイミング、および、記憶部53に対する画像信号の読出しのタイミングを制御する。タイミングコントローラ52は、画像信号処理部54による処理のタイミングを制御する。タイミングコントローラ52は、データシフトクロック信号Clkd、および、表示用シフトクロック信号Clksを生成する。タイミングコントローラ52は、データシフトクロック信号Clkdをデータドライバ40へ出力し、表示用シフトクロック信号Clksを、選択ドライバ20、および、電源ドライバ30へ出力する。
画像信号処理部54は、記憶部53から読出された画像信号を用いて、画素Pxごとの発光用階調データを生成する。画像信号処理部54は、画素Pxごとの発光用階調データに、ガンマ補正、輝度調整、色度調整を施す。画像信号処理部54は、例えば、各種の調整を行うためのルックアップテーブルと、画像信号処理部54に入力される画像信号とを用いて、画素Pxごとの発光用階調データを調整する。画像信号処理部54は、発光期間において、調整後の発光用階調データを表示データDinとして、表示データ出力部55に出力する。画像信号処理部54は、非発光期間において、EL素子を発光させない画素Pxごとの非発光用階調データを、表示データDinとして別途生成し、生成された表示データDinを表示データ出力部55に出力する。
データドライバ40は、発光期間に入力された表示データDinを用い、その表示データDinから発光電圧VDを生成する。データドライバ40は、非発光期間に入力された表示データDinを用い、その表示データDinから非発光電圧VDNを生成する。
データシフトクロック信号Clkdは、画素Pxごとの表示データDinを表示データ出力部55からデータドライバ40に入力するタイミングを定める。データドライバ40は、データシフトクロック信号Clkdが立ち上がるごとに、1列目の画素Pxに対応する表示データDin、2列目の画素Pxに対応する表示データDin、…、n列目の画素Pxに対応する表示データDinの順に、画素Pxごとの表示データDinを入力する。データドライバ40は、データシフトクロック信号Clkdのクロック周期で、画素Pxごとの表示データDinを、その画素Pxに接続するデータ線Ldに対応づける。
表示用シフトクロック信号Clksは、発光期間において、選択対象の候補の切替わる周期、および、供給対象の候補の切替わる周期を定める。また、表示用シフトクロック信号Clksは、非発光期間において、これもまた選択対象の候補の切替わる周期、および、供給対象の候補の切替わる周期を定める。選択ドライバ20は、表示用シフトクロック信号Clksが立ち上がるごとに、1行目の走査線Ls、2行目の走査線Ls、…、m行目の走査線Lsの順に、走査線Lsを1本ずつ選択する。電源ドライバ30は、表示用シフトクロック信号Clksが立ち上がるごとに、1行目の電源線La、2行目の電源線La、…、m行目の電源線Laの順に、電源線Laを1本ずつ選択する。表示用シフトクロック信号Clksのクロック周期である表示用クロック周期は、データシフトクロック信号Clkdのクロック周期よりも十分に長い。例えば、表示用クロック周期は、データシフトクロック信号Clkdのクロック周期のn倍である。
タイミングコントローラ52は、スタートパルス信号SP1、スタートパルス信号SP2、および、ラッチパルス信号LPを生成する。タイミングコントローラ52は、スタートパルス信号SP1、および、ラッチパルス信号LPをデータドライバ40に入力する。タイミングコントローラ52は、スタートパルス信号SP2を、選択ドライバ20、および、電源ドライバ30に入力する。
スタートパルス信号SP1は、データドライバ40の処理のタイミングを制御する制御信号であり、1行分の表示データDinを表示データ出力部55からデータドライバ40に入力するタイミングを制御する。データドライバ40は、スタートパルス信号SP1の入力ごとに、m行1列目の画素Pxに対応する表示データDinから、m行n列目の画素Pxに対応する表示データDinまで、画素Pxごとの表示データDinを1行分だけ取込む。
ラッチパルス信号LPは、データドライバ40の処理のタイミングを制御する制御信号であり、1行分の表示データDinをデータドライバ40に保持させるタイミングを制御する。データドライバ40は、ラッチパルス信号LPの入力ごとに、m行1列目の画素Pxに対応する表示データDinから、m行n列目の画素Pxに対応する表示データDinまで、1行分の表示データDinを保持する。
スタートパルス信号SP2は、選択ドライバ20の処理のタイミングを制御する制御信号であり、選択対象の候補がm回切替るごとに、選択対象の候補の切替えの始まるタイミングを制御する。スタートパルス信号SP2は、電源ドライバ30の処理のタイミングを制御する制御信号であり、供給対象の候補がm回切替るごとに、供給対象の候補の切替えの始まるタイミングを制御する。選択ドライバ20は、スタートパルス信号SP2の入力ごとに、選択対象の候補として、1行目の走査線Lsからm行目の走査線Lsまでを順に切替える。電源ドライバ30は、スタートパルス信号SP2の入力ごとに、供給対象の候補として、1行目の電源線Laからm行目の電源線Laまでを順に切替える。
[選択ドライバ20の構成]
図2を参照して、選択ドライバ20の構成を説明する。なお、電源ドライバ30での供給対象の候補を選択する構成は、選択ドライバ20での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ20の構成について詳細に説明し、電源ドライバ30の構成について省略する。
図2を参照して、選択ドライバ20の構成を説明する。なお、電源ドライバ30での供給対象の候補を選択する構成は、選択ドライバ20での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ20の構成について詳細に説明し、電源ドライバ30の構成について省略する。
図2に示されるように、制御部50は、シフトレジスタ回路21に、スタートパルス信号SP2、および、表示用シフトクロック信号Clksを入力する。シフトレジスタ回路21は、スタートパルス信号SP2の入力ごとに、1つの選択対象ビットが含まれるmビットのパラレル信号を生成し、そのパラレル信号をシフト信号として出力する。シフトレジスタ回路21は、表示用シフトクロック信号Clksの入力ごとに、シフト信号における1つの選択対象ビットを、1行目の画素Pxに対応する位置から、m行目の画素Pxに対応する位置まで、1行分の画素Pxずつ順にシフトさせる。
シフトレジスタ回路21は、レベルシフタ回路22にシフト信号を入力する。レベルシフタ回路22は、低耐圧回路と高耐圧回路とを接続する電圧調整回路であり、シフト信号の電圧をバッファ回路23の駆動レベルに調整する。レベルシフタ回路22は、バッファ回路23の駆動レベルのシフト信号を、バッファ回路23に入力する。バッファ回路23は、シフト信号の電圧を画素Pxの駆動レベルに調整する。
[データドライバ40の構成]
図3を参照して、データドライバ40の構成を説明する。
図3に示されるように、データドライバ40は、シフトレジスタ回路41、データレジスタ回路42、データラッチ回路43、電圧変換回路44、および、バッファ回路45を備えている。シフトレジスタ回路41と、データレジスタ回路42、および、データラッチ回路43は、低耐圧回路として構成され、ロジック電源60は、ハイレベルのロジック電源電圧LVDD、および、ローレベルのロジック基準電圧LVSSを、これらの回路に印加する。電圧変換回路44、および、バッファ回路45は、高耐圧回路として構成され、アナログ電源70は、ハイレベルのアナログ電源電圧DVSS、および、ローレベルのアナログ基準電圧VEEを、これらの回路に印加する。アナログ電源電圧DVSSは、書込電圧WDVSS、および、基準電圧ELVSSよりもハイレベルに設定されている。
図3を参照して、データドライバ40の構成を説明する。
図3に示されるように、データドライバ40は、シフトレジスタ回路41、データレジスタ回路42、データラッチ回路43、電圧変換回路44、および、バッファ回路45を備えている。シフトレジスタ回路41と、データレジスタ回路42、および、データラッチ回路43は、低耐圧回路として構成され、ロジック電源60は、ハイレベルのロジック電源電圧LVDD、および、ローレベルのロジック基準電圧LVSSを、これらの回路に印加する。電圧変換回路44、および、バッファ回路45は、高耐圧回路として構成され、アナログ電源70は、ハイレベルのアナログ電源電圧DVSS、および、ローレベルのアナログ基準電圧VEEを、これらの回路に印加する。アナログ電源電圧DVSSは、書込電圧WDVSS、および、基準電圧ELVSSよりもハイレベルに設定されている。
制御部50は、シフトレジスタ回路41にスタートパルス信号SP1とデータシフトクロック信号Clkdとを入力する。シフトレジスタ回路41は、スタートパルス信号SP1の入力ごとに、1つの選択対象ビットが含まれるnビットのパラレル信号を生成し、そのパラレル信号をシフト信号として出力する。シフトレジスタ回路41は、データシフトクロック信号Clkdの入力ごとに、シフト信号における1つの選択対象ビットを順にシフトさせて出力する。
制御部50は、データレジスタ回路42に表示データDinを入力する。表示データDinは、例えば、8ビットから構成される階調データである。データレジスタ回路42は、シフト信号の各ビットに対応づけられたn個のレジスタを備え、1つのレジスタは、画素Pxごとの表示データDinを取込む。データレジスタ回路42は、1つの選択対象ビットによって選択される1つのレジスタに、その都度、画素Pxごと表示データDinを入力する。データレジスタ回路42は、1つの選択対象ビットのシフトによって全てのレジスタを選択し、1行分の表示データDinをn個のレジスタに取込む。
制御部50は、データラッチ回路43にラッチパルス信号LPを入力する。データラッチ回路43は、データレジスタ回路42の各レジスタに対応づけられたn個のデータラッチ43aを備えている。n個のデータラッチ43aの各々は、データレジスタ回路42に対して、互いに異なるレジスタに電気的接続している。n個のデータラッチ43aの各々は、接続先であるレジスタに記憶された表示データDinを保持し、その保持をラッチパルス信号LPごとに繰り返す。n個のデータラッチ43aの各々は、保持される表示データDinを電圧変換回路44に入力する。データラッチ回路43は、データレジスタ回路42に取込まれた1行分の表示データDinを、ラッチパルス信号LPの入力ごとに保持し、保持された1行分の表示データDinを、電圧変換回路44に入力する。
電圧変換回路44は、リニア電圧デジタル−アナログ変換回路であるn個の表示用DAC44aを備えている。n個の表示用DAC44aの各々は、データラッチ回路43に対し、別々のレベルシフタ46aを通じて、互いに異なるデータラッチ43aに電気的接続している。n個の表示用DAC44aの各々は、接続先であるデータラッチ43aに保持された表示データDinをアナログ電圧に変換する。表示用DAC44aは、入力されるデジタルデータに対して、出力されるアナログ電圧に線形性を有している。表示用DAC44aによって変換されるアナログ電圧は、アナログ電源70から印加されるアナログ電源電圧DVSSと、アナログ基準電圧VEEとの間に設定されている。
バッファ回路45は、n個のバッファ45aを備えている。n個のバッファ45aの各々は、電圧変換回路44に対し、互いに異なる表示用DAC44aに電気的接続している。また、n個のバッファ45aの各々は、互いに異なるデータ線Ldに電気的接続している。n個のバッファ45aの各々は、接続先である表示用DAC44aにて生成されたアナログ電圧を、画素回路の駆動レベルに増幅する。n個のバッファ45aの各々は、発光期間において、画素Pxごとの表示データDinに対応する発光電圧VDを生成する。また、n個のバッファ45aの各々は、非発光期間において、画素Pxごとの表示データDinに対応する非発光電圧VDNを生成する。
[駆動回路PCCの構成]
図3を参照して、駆動回路PCCの構成を説明する。
図3に示されるように、画素Pxは、EL素子11と、EL素子11を発光させる駆動回路PCCとを備えている。駆動回路PCCは、3つのトランジスタTr1〜Tr3と保持容量Csとを備えている。トランジスタTr1〜Tr3は、nチャネル型のトランジスタである。
図3を参照して、駆動回路PCCの構成を説明する。
図3に示されるように、画素Pxは、EL素子11と、EL素子11を発光させる駆動回路PCCとを備えている。駆動回路PCCは、3つのトランジスタTr1〜Tr3と保持容量Csとを備えている。トランジスタTr1〜Tr3は、nチャネル型のトランジスタである。
サンプリングトランジスタTr1にて、ソースはデータ線Ldに電気的接続し、ドレインはEL素子11のアノードに電気的接続し、ゲートは走査線Lsに電気的接続している。選択電圧VgHが走査線Lsに印加されるとき、サンプリングトランジスタTr1は導通状態になる。一方で、非選択電圧VgLが走査線Lsに印加されるとき、サンプリングトランジスタTr1は非導通状態になる。
スイッチングトランジスタTr2にて、ソースは駆動トランジスタTr3のゲートに電気的接続し、ドレインは電源線Laに電気的接続し、ゲートはサンプリングトランジスタTr1のゲートに電気的接続している。選択電圧VgHが走査線Lsに印加されるとき、スイッチングトランジスタTr2は導通状態になる。一方で、非選択電圧VgLが走査線Lsに印加されるとき、スイッチングトランジスタTr2は非導通状態になる。
駆動トランジスタTr3にて、接続端の一例であるソースはEL素子11のアノードに電気的接続し、給電端の一例であるドレインはスイッチングトランジスタTr2のドレインに電気的接続し、ゲートはスイッチングトランジスタTr2のソースに電気的接続している。
保持容量Csは、駆動トランジスタTr3のゲートとソースとの間を電気的接続している。保持容量Csは、駆動トランジスタTr3のゲートとソースとの間に形成される寄生容量であってもよいし、寄生容量に対して他の容量素子が並列に接続してもよい。
EL素子11のカソードは、基準電圧線の一例である接地電圧線Lbに電気的接続している。接地電圧線Lbは、基準電圧ELVSSに設定され、基準電圧ELVSSは、アナログ基準電圧VEEに対してハイレベルであり、アナログ電源電圧DVSSに対してローレベルである。なお、画素Pxでは、EL素子11に画素容量Ceが含まれ、データ線Ldに寄生容量Cpが含まれている。
[電位相関関係]
図4から図9を参照して、走査線Ls、電源線La、および、データ線Ldに印加される電圧の相関関係を、接地電圧を基準にして説明する。まず、EL素子11が有する特性の1つとして、EL素子11に印加される順方向電圧と、EL素子11に流れる駆動電流との関係を説明する。なお、図4にて、EL素子11の発光に伴って流れる電流は、EL素子11の駆動電流であり、EL素子11に駆動電流が流れる方向に向けてEL素子11に印加される駆動電圧は、順方向電圧である。
図4から図9を参照して、走査線Ls、電源線La、および、データ線Ldに印加される電圧の相関関係を、接地電圧を基準にして説明する。まず、EL素子11が有する特性の1つとして、EL素子11に印加される順方向電圧と、EL素子11に流れる駆動電流との関係を説明する。なお、図4にて、EL素子11の発光に伴って流れる電流は、EL素子11の駆動電流であり、EL素子11に駆動電流が流れる方向に向けてEL素子11に印加される駆動電圧は、順方向電圧である。
図4に示されるように、EL素子11の順方向電圧が、発光開始電圧Vels以下であるとき、EL素子11の駆動電流は殆ど流れない。そして、EL素子11の駆動電流が流れるとしても、その駆動電流の大きさは、EL素子11を発光させる程度には満たない。結局のところ、EL素子11の順方向電圧が、発光開始電圧Vels以下であるとき、EL素子11は発光しない。
これに対して、EL素子11の順方向電圧が、発光開始電圧Velsを越えるとき、順方向電圧が高いほど、EL素子11の駆動電流は大きい。そして、EL素子11の順方向電圧が、発光開始電圧Velsを越えるとき、EL素子11の駆動電流の大きさは、EL素子11を発光させる程度であって、順方向電圧が高いほど、EL素子11の生成する光の輝度は高い。
要するに、EL素子11に印加される電圧が逆方向電圧であれば、EL素子11は発光せず、EL素子11に印加される電圧が順方向電圧であっても、発光開始電圧Vels以下の順方向電圧では、これもまたEL素子11は発光しない。そして、EL素子11の順方向電圧が発光開始電圧Velsを越えるとき、EL素子11は発光する。
次に、走査線Ls、電源線La、および、データ線Ldに印加される電圧の相関関係を、発光開始電圧Velsを用いて説明する。なお、図5には、走査線Ls、電源線La、および、データ線Ldに印加される電圧の一例として、基準電圧ELVSSが接地電圧に設定され、かつ、基準電圧ELVSSと書込電圧WDVSSとが等しい電位である構成が示されている。
図5に示されるように、電源線Laに印加される書込電圧WDVSSは、接地電圧線Lbに印加される基準電圧ELVSSと、互いに等しい電位に設定されている。データ線Ldに印加される発光電圧VDは、階調データの示す階調ごとに異なる電圧である一方で、非発光電圧VDNは、一定の値に設定されている。
書込電圧WDVSSを基準とする発光電圧VDの極性は、書込電圧WDVSSを基準とする非発光電圧VDNの極性と異なり、これらは互いに逆極性を有している。書込電圧WDVSSを基準とする発光電圧VDの極性は負である一方で、書込電圧WDVSSを基準とする非発光電圧VDNの極性は正である。書込電圧WDVSSを基準とする非発光電圧VDNの極性は、書込電圧WDVSSを基準とする駆動電圧ELVDDの極性と同じく正である。
なお、書込電圧WDVSSを基準とする非発光電圧VDNの極性は、書込電圧WDVSSを基準とする選択電圧VgHの極性とも同じく正である。また、非発光電圧VDNは、駆動電圧ELVDDのレベル、および、選択電圧VgHのレベルよりも低く、非発光電圧VDNを基準とする駆動電圧ELVDDの極性は、非発光電圧VDNを基準とする書込電圧WDVSSの極性と異なる。
また、書込電圧WDVSSを基準とする発光電圧VDの極性は、書込電圧WDVSSを基準とする非選択電圧VgLの極性と同じく負である。発光電圧VDのレベルは、非選択電圧VgLと書込電圧WDVSSとの間に設定されている。
ちなみに、基準電圧ELVSSは、接地電圧よりもハイレベルであってもよいし、接地電圧よりもローレベルであってもよい。また、書込電圧WDVSSは、基準電圧ELVSSよりもローレベルであってもよい。
こうした発光電圧VD、および、非発光電圧VDNは、駆動回路PCCによるEL素子11の駆動の形態と、上述した発光開始電圧Velsとに基づいて、以下のように設定されている。
図6に示されるように、電源線Laに書込電圧WDVSSが印加され、走査線Lsに選択電圧VgHが印加されるとき、サンプリングトランジスタTr1、および、スイッチングトランジスタTr2は、導通状態である。サンプリングトランジスタTr1、および、スイッチングトランジスタTr2が導通状態であるとき、駆動トランジスタTr3は、飽和領域で駆動する。この状態にて、データ線Ldに発光電圧VDが印加されるとき、電源線Laの電圧とデータ線Ldの電圧との電位差に応じた書込電圧が、駆動トランジスタTr3のゲート−ソース間電圧Vgsとして、保持容量Csに保持される。
この際に、発光電圧VDが基準電圧ELVSSよりもローレベルであるため、EL素子11には、EL素子11の逆方向電圧が印加される。また、発光電圧VDが書込電圧WDVSSよりもローレベルであるため、駆動トランジスタTr3を流れる電流は、EL素子11へは流れず、データ線Ldに向けて引込まれる。
図7に示されるように、発光用の書込電圧が保持容量Csに保持された状態にて、走査線Lsに非選択電圧VgLが印加されるとき、サンプリングトランジスタTr1、および、スイッチングトランジスタTr2は、非導通状態である。この状態にて、電源線Laに駆動電圧ELVDDが印加されるとき、駆動電圧ELVDDが基準電圧ELVSSよりもハイレベルであるため、駆動トランジスタTr3は、ゲート−ソース間電圧Vgsに応じたドレイン電流をEL素子11に流す。この際に、駆動トランジスタTr3におけるドレイン電流は、その飽和領域において、ゲート−ソース間電圧Vgsと、駆動トランジスタTr3におけるしきい値電圧Vthとの差に応じて変る。結果として、保持容量Csに保持された書込電圧と、駆動トランジスタTr3におけるしきい値電圧Vthとの差に応じたドレイン電流が、EL素子11に流れる。
ここで、発光電圧VDは、発光用の書込に際して、駆動トランジスタTr3のゲート−ソース間に、駆動トランジスタTr3を導通させる順方向の電位差を設定する。また、発光電圧VDは、こうした書込後における駆動トランジスタTr3のソースと基準電圧ELVSSとの間に、発光開始電圧Vels以上の電位差を設定する。
図8に示されるように、電源線Laに書込電圧WDVSSが印加され、走査線Lsに選択電圧VgHが印加されるとき、サンプリングトランジスタTr1、および、スイッチングトランジスタTr2は、導通状態である。サンプリングトランジスタTr1、および、スイッチングトランジスタTr2が導通状態であるとき、駆動トランジスタTr3は、飽和領域で駆動する。この状態にて、データ線Ldに非発光電圧VDNが印加されるとき、電源線Laの電圧とデータ線Ldの電圧との電位差に応じた書込電圧が、駆動トランジスタTr3のゲート−ソース間電圧Vgsとして、保持容量Csに保持される。
この際に、非発光電圧VDNが書込電圧WDVSSよりもハイレベルであるため、駆動トランジスタTr3に電流は流れない。一方で、非発光電圧VDNが基準電圧ELVSSよりもハイレベルであるため、EL素子11には、EL素子11の順方向電圧が印加される。
ここで、非発光電圧VDNは、非発光用の書込に際して、書込時における駆動トランジスタTr3のソースと基準電圧ELVSSとの間に、発光開始電圧Vels以下の電位差を設定する。そして、書込時における駆動トランジスタTr3のソースと基準電圧ELVSSとの間の電位差が、発光開始電圧Vels以下であれば、EL素子11に印加される電圧が順方向電圧であっても、EL素子11は発光しない。
図9に示されるように、非発光用の書込電圧が保持容量Csに保持された状態にて、走査線Lsに非選択電圧VgLが印加されるとき、サンプリングトランジスタTr1、および、スイッチングトランジスタTr2は、非導通状態である。この状態にて、電源線Laに書込電圧WDVSSが印加され続けるとき、上述の書込と同様に、駆動トランジスタTr3に電流は流れない。一方で、書込後における駆動トランジスタTr3のソースは、少なからず基準電圧ELVSSよりもハイレベルであるため、EL素子11には順方向電圧が印可され続ける。そして、EL素子11が発光しない程度の電流がEL素子11を流れることによって、保持容量Csが放電される。
[EL表示装置の作用]
図10、および、図11を参照して、EL表示装置の発光期間の動作、および、EL表示装置の非発光期間の動作を説明する。まず、EL表示装置の発光期間の動作を説明する。
図10、および、図11を参照して、EL表示装置の発光期間の動作、および、EL表示装置の非発光期間の動作を説明する。まず、EL表示装置の発光期間の動作を説明する。
図10に示されるように、タイミングtd1にて、制御部50は、スタートパルス信号SP1をデータドライバ40に入力する。これによって、シフトレジスタ回路41がデータレジスタ回路42にシフト信号を入力し、データレジスタ回路42が1行目の表示データDinを取込む。そして、制御部50は、スタートパルス信号SP2を、選択ドライバ20、および、電源ドライバ30に入力する。
タイミングtd2にて、制御部50は、1行目の走査線Lsに選択電圧VgHを印加して、1行目の各サンプリングトランジスタTr1と1行目の各スイッチングトランジスタTr2とを導通状態に変える。また、制御部50は、ラッチパルス信号LPをデータドライバ40に入力し、これによって、1行目の表示データDinを各データラッチ43aに保持させる。n個のデータラッチ43aに保持された1行目の表示データDinは、n個のレベルシフタ46aを介してn個の表示用DAC44aによってアナログ電圧に変換され、発光電圧VDとして各データ線Ldに印加される。
一方で、制御部50は、1行目の電源線Laに、書込電圧WDVSSを印加し続ける。結果として、1行目の各駆動トランジスタTr3のゲート−ソース間電圧Vgsは、書込電圧WDVSSと発光電圧VDとの差に応じた値となり、書込電圧として保持容量Csに保持される。これによって、制御部50は、1行目の各画素Pxに対して、駆動トランジスタTr3の順方向となるゲート−ソース間電圧Vgsを保持させ、1行目の各駆動トランジスタTr3を飽和領域で駆動できる状態とし、1行目の各画素Pxに対する発光用の書込を終える。
なお、この間に、制御部50は、スタートパルス信号SP1を再びデータドライバ40に入力する。これによって、シフトレジスタ回路41が、シフト信号をデータレジスタ回路42に入力して、2行目の表示データDinを制御部50から取込む。
タイミングtd3にて、制御部50は、1行目の走査線Lsに非選択電圧VgLを印加して、1行目の各サンプリングトランジスタTr1と1行目の各スイッチングトランジスタTr2とを非導通状態に変える。また、制御部50は、1行目の電源線Laに、駆動電圧ELVDDを印加する。結果として、1行目の各駆動トランジスタTr3は、1行目の保持容量Csに保持された書込電圧と、それが接続された駆動トランジスタTr3におけるしきい値電圧Vthとの差に応じたドレイン電流を、対応するEL素子11に供給する。これによって、制御部50は、1行目の各画素Pxに対する発光を始める。
なお、この間に、制御部50は、2行目の走査線Lsに選択電圧VgHを印加し、かつ、2行目の電源線Laに書込電圧WDVSSを印加して、2行目の各サンプリングトランジスタTr1と2行目の各スイッチングトランジスタTr2とを導通状態に変える。また、制御部50は、ラッチパルス信号LPを再びデータドライバ40に入力して、2行目の表示データDinを各データラッチ43aに保持させる。各データラッチ43aに保持された2行目の表示データDinは、レベルシフタ46aを通じて表示用DAC44aによってアナログ電圧に変換されて、発光電圧VDとしてデータ線Ldに入力される。そして、2行目の各駆動トランジスタTr3のゲート−ソース間電圧Vgsは、書込電圧WDVSSと発光電圧VDとの差に応じた値となり、2行目の各保持容量Csに書込電圧として保持される。これによって、制御部50は、2行目の各画素Pxに対する書込を終える。
以後、発光用の書込と発光とを含む発光工程が、画素Pxの行ごとにこの順で進められ、こうした発光工程が1行目からn行目まで順に表示用クロック周期で繰り返される。これによって、制御部50は、階調表現された画像を、1つのサブフレームとして表示させる。
次に、EL表示装置の非発光期間の動作を説明する。
図11に示されるように、タイミングta1にて、制御部50は、スタートパルス信号SP1をデータドライバ40に入力する。これによって、シフトレジスタ回路41は、シフト信号をデータレジスタ回路42に入力し、1行目の表示データDinをデータレジスタ回路42に取込む。そして、制御部50は、スタートパルス信号SP2を、選択ドライバ20、および、電源ドライバ30に入力する。
図11に示されるように、タイミングta1にて、制御部50は、スタートパルス信号SP1をデータドライバ40に入力する。これによって、シフトレジスタ回路41は、シフト信号をデータレジスタ回路42に入力し、1行目の表示データDinをデータレジスタ回路42に取込む。そして、制御部50は、スタートパルス信号SP2を、選択ドライバ20、および、電源ドライバ30に入力する。
タイミングta2にて、制御部50は、1行目の走査線Lsに選択電圧VgHを印加して、1行目の各サンプリングトランジスタTr1と1行目の各スイッチングトランジスタTr2とを導通状態に変える。また、制御部50は、ラッチパルス信号LPをデータドライバ40に入力して、1行目の表示データDinをデータラッチ43aに保持させる。データラッチ43aに保持された表示データDinは、レベルシフタ46aを通じて表示用DAC44aによってアナログ電圧に変換され、非発光電圧VDNとしてデータ線Ldに印加される。
このとき、制御部50は、1行目の電源線Laに書込電圧WDVSSを印加する。1行目の各駆動トランジスタTr3のゲート−ソース間電圧Vgsは、書込電圧WDVSSと非発光電圧VDNとの差に応じた値となり、書込電圧として保持容量Csに保持される。これによって、制御部50は、1行目の各画素Pxに対して、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vgsを保持させ、1行目の各駆動トランジスタTr3の各々を飽和領域で駆動できる状態とし、1行目の各画素Pxに対する非発光用の書込を終える。
なお、この間に、制御部50は、スタートパルス信号SP1を再びデータドライバ40に入力する。これによって、シフトレジスタ回路41は、シフト信号をデータレジスタ回路42に入力して、2行目の表示データDinをデータレジスタ回路42に取込む。
タイミングtd3にて、制御部50は、1行目の走査線Lsに非選択電圧VgLを印加して、1行目の各サンプリングトランジスタTr1と1行目の各スイッチングトランジスタTr2とを非導通状態に変える。また、制御部50は、1行目の電源線Laに、書込電圧WDVSSを印加し続ける。これによって、制御部50は、1行目の各駆動トランジスタTr3に、1行目の保持容量Csに保持された書込電圧、すなわち、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vgsを印加し続ける。
この際に、制御部50は、駆動トランジスタTr3のソースと基準電圧ELVSSとの間に、発光開始電圧Vels以下の電位差を設定する。それゆえに、EL素子11に印加される電圧が順方向電圧であっても、EL素子11は発光しない。なお、この状態にて、制御部50は、電源線Laに書込電圧WDVSSを印加し続けるため、駆動トランジスタTr3に電流は流れない。一方で、書込後における駆動トランジスタTr3のソースは、少なからず基準電圧ELVSSよりもハイレベルであるため、EL素子11には順方向電圧が印可され続ける。そして、EL素子11が発光しない程度の電流がEL素子11を流れることによって、保持容量Csが放電する。
なお、この間に、制御部50は、2行目の走査線Lsに選択電圧VgHを印加し、かつ、2行目の電源線Laに書込電圧WDVSSを印加して、2行目の各サンプリングトランジスタTr1と2行目の各スイッチングトランジスタTr2とを導通状態に変える。また、制御部50は、ラッチパルス信号LPを再びデータドライバ40に入力して、各データラッチ43aに2行目の表示データDinを保持させる。データラッチ43aに保持された2行目の表示データDinは、レベルシフタ46aを通じて表示用DAC44aによってアナログ電圧に変換されて、各列の非発光電圧VDNとしてデータ線Ldへ出力される。そして、制御部50は、2行目の各駆動トランジスタTr3のゲート−ソース間電圧Vgsを、書込電圧WDVSSと非発光電圧VDNとの差に応じた値とし、2行目の保持容量Csに書込電圧として保持させる。これによって、制御部50は、2行目の各画素Pxに対する非発光用の書込を終える。
以後、非発光用の書込と非発光とが行われる非発光工程が、画素Pxの行ごとにこの順で行われ、こうした非発光期間が1行目からn行目まで順に表示用クロック周期で繰り返される。これによって、黒色で表現された画像が、1つのサブフレームとして表示される。
上記第1実施形態によれば、以下に列挙する効果が得られる。
(1)EL素子11が発光するとき、駆動トランジスタTr3の順方向となる電位差が、ゲート−ソース間電圧Vgsとして設定される。これに対して、EL素子11が発光しないとき、駆動トランジスタTr3の逆方向となる電位差が、ゲート−ソース間電圧Vgsとして設定される。結果として、ゲート−ソース間電圧Vgsが、順方向と逆方向とに変わるため、駆動トランジスタTr3のしきい値電圧のシフトが抑えられる。
(1)EL素子11が発光するとき、駆動トランジスタTr3の順方向となる電位差が、ゲート−ソース間電圧Vgsとして設定される。これに対して、EL素子11が発光しないとき、駆動トランジスタTr3の逆方向となる電位差が、ゲート−ソース間電圧Vgsとして設定される。結果として、ゲート−ソース間電圧Vgsが、順方向と逆方向とに変わるため、駆動トランジスタTr3のしきい値電圧のシフトが抑えられる。
(2)非発光期間において、駆動トランジスタTr3のソースと接地電圧線Lbとの電位差は、EL素子11の順方向である。それゆえに、駆動トランジスタTr3のしきい値電圧のシフトを抑えることに際し、逆方向の電位差の設定に対する耐性をEL素子11にて高める必要がない。
(3)駆動トランジスタTr3の逆方向となる電位差が保持容量Csに保持されるため、こうした逆方向の電位差を保持容量Csが保持する期間は、ソース−ドレイン間電圧Vgsが逆方向に保たれる。
(4)EL素子11が発光しないとき、駆動トランジスタTr3のドレインと接地電圧線Lbとに対して基準電圧が設定され、かつ、駆動トランジスタTr3のゲートに対しては、基準電圧に基づく電位が設定される。それゆえに、駆動トランジスタTr3のしきい値電圧のシフトを抑えるために必要とされる電圧を生成するための構成の簡素化が可能である。
(5)発光用の書込電圧は、駆動トランジスタTr3のソースに対するサンプリングトランジスタTr1を通じた発光電圧VDの印加によって設定される。また、非発光用の書込電圧は、これもまた、駆動トランジスタTr3のソースに対するサンプリングトランジスタTr1を通じた非発光電圧VDNの印加によって設定される。そして、発光電圧VDの設定と、非発光電圧VDNの設定とが、サンプリングトランジスタの駆動によって実現される。そのため、発光用の書込に必要とされる構成と、非発光用の書込に必要とされる構成との共通化が図られる。
(6)EL素子11を通して保持容量Csが放電するため、EL表示装置の動作が、非発光期間から発光期間へ切替わる際に、保持容量Csの保持する電位差が急激に変わることが抑えられる。
(7)サンプリングトランジスタTr1の導通と、スイッチングトランジスタTr2の導通とが同期し、かつ、サンプリングトランジスタTr1の非導通と、スイッチングトランジスタTr2の非導通とが同期する。それゆえに、発光用の書込、発光、非発光用の書込、および、非発光の各々において、駆動トランジスタTr3のゲート、ソース、および、ドレインでは、電圧の変更が円滑に進む。
[第2実施形態]
図12〜図22を参照して、本開示におけるEL装置をEL表示装置に具体化し、また、本開示におけるEL装置の駆動方法をEL表示装置の駆動方法に具体化した第2実施形態を説明する。なお、第2実施形態のEL表示装置、および、EL表示装置の駆動方法は、第1実施形態のEL装置、および、EL表示装置の駆動方法に対し、さらに、駆動トランジスタTr3のしきい値電圧Vthを検出する検出動作、および、検出工程が加わる。そのため、以下では、検出動作、および、検出工程について詳細に説明し、第1実施形態の構成と同様の構成に対しては、同一の符号を付してその詳細な説明を省略する。
図12〜図22を参照して、本開示におけるEL装置をEL表示装置に具体化し、また、本開示におけるEL装置の駆動方法をEL表示装置の駆動方法に具体化した第2実施形態を説明する。なお、第2実施形態のEL表示装置、および、EL表示装置の駆動方法は、第1実施形態のEL装置、および、EL表示装置の駆動方法に対し、さらに、駆動トランジスタTr3のしきい値電圧Vthを検出する検出動作、および、検出工程が加わる。そのため、以下では、検出動作、および、検出工程について詳細に説明し、第1実施形態の構成と同様の構成に対しては、同一の符号を付してその詳細な説明を省略する。
[制御部50の構成]
図12に示されるように、タイミングコントローラ52は、データシフトクロック信号Clkd、表示用シフトクロック信号Clks、および、検出用シフトクロック信号Clkrを生成する。タイミングコントローラ52は、データシフトクロック信号Clkdをデータドライバ40へ出力し、表示用シフトクロック信号Clks、および、検出用シフトクロック信号Clkrを、選択ドライバ20、および、電源ドライバ30へ出力する。
図12に示されるように、タイミングコントローラ52は、データシフトクロック信号Clkd、表示用シフトクロック信号Clks、および、検出用シフトクロック信号Clkrを生成する。タイミングコントローラ52は、データシフトクロック信号Clkdをデータドライバ40へ出力し、表示用シフトクロック信号Clks、および、検出用シフトクロック信号Clkrを、選択ドライバ20、および、電源ドライバ30へ出力する。
検出用シフトクロック信号Clkrは、検出動作において、選択対象の候補の切替わる周期を定める。選択ドライバ20は、検出用シフトクロック信号Clkrが立ち上がるごとに、1行目の走査線Ls、2行目の走査線Ls、…、m行目の走査線Lsの順に、選択電圧VgHの印加される候補を1本ずつ選択する。電源ドライバ30は、検出用シフトクロック信号Clkrが立ち上がるごとに、1行目の電源線La、2行目の電源線La、…、m行目の電源線Laの順に、電源線Laを1本ずつ選択する。検出用シフトクロック信号Clkmのクロック周期である検出用クロック周期は、表示用周期よりも十分に短いことが好ましい。例えば、検出用クロック周期は、データシフトクロック信号Clkdのクロック周期と同じであることが好ましい。
そして、発光期間において、選択ドライバ20は、選択対象の候補を表示用クロック周期で走査し、非発光期間においても、選択対象の候補を表示用クロック周期で走査する。一方で、検出動作において、選択ドライバ20は、選択対象の候補を検出用クロック周期で走査する。また、発光期間において、電源ドライバ30は、供給対象の候補を表示用クロック周期で走査し、非発光期間においても、供給対象の候補を表示用クロック周期で走査する。一方で、検出動作において、電源ドライバ30は、供給対象の候補を検出用クロック周期で走査する。
検出用シフトクロック信号Clkrは、ハイレベルとローレベルとが検出用クロック周期で繰り返されるなかに、ローレベルが検出期間だけ維持されるシフト待機部分を含む。シフト待機部分の出力されるタイミングは、検出用シフトクロック信号Clkrの出力される機会ごとに、すなわち、検出動作が行われるごとにシフトする。
例えば、今回の検出動作において、検出用シフトクロック信号Clkrは、ハイレベルとローレベルとをクロック周期でq回繰り返し(1≦q≦m)、その後に、シフト待機部分を続ける。一方で、次回の検出動作において、検出用シフトクロック信号Clkrは、ハイレベルとローレベルとをq+1回繰り返し(1≦q≦m)、その後に、シフト待機部分を続ける。これによって、今回の検出動作において、1本目の走査線Lsからq本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で順に切替わる。そして、検出期間が経過した後に、q+1本目の走査線Lsからm本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で順に再び切替わる。また、次回の検出動作において、1本目の走査線Lsからq+1本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で順に切替わる。そして、検出期間が経過した後に、q+2本目の走査線Lsからm本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で順に切替わる。
タイミングコントローラ52は、スタートパルス信号SP1、スタートパルス信号SP2、ラッチパルス信号LP、および、マスクパルス信号MPを生成する。タイミングコントローラ52は、スタートパルス信号SP1、および、ラッチパルス信号LPをデータドライバ40に入力する。タイミングコントローラ52は、スタートパルス信号SP2、および、マスクパルス信号MPを、選択ドライバ20、電源ドライバ30、および、画像信号処理部54に入力する。
スタートパルス信号SP2は、選択ドライバ20の処理のタイミングを制御する制御信号であり、選択対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期と検出用クロック周期とに切替える。スタートパルス信号SP2は、電源ドライバ30の処理のタイミングを制御する制御信号であり、供給対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期と検出用クロック周期とに切替える。タイミングコントローラ52は、スタートパルス信号SP2を設定回数だけ入力するごとに、選択対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期から検出用クロック周期へ切替える。タイミングコントローラ52は、スタートパルス信号SP2を設定回数だけ入力するごとに、供給対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期から検出用クロック周期へ切替える。
なお、第2実施形態では、設定回数が3回に設定され、タイミングコントローラ52は、スタートパルス信号SP2を3回入力するごとに、シフトクロック信号を表示用クロック周期から検出用クロック周期へ変更する。そして、例えば、3n回目のスタートパルス信号SP2の入力によって、m本の走査線Lsが選択対象の候補として表示用クロック周期で順に切替えて、発光用の書込と発光とが進められる。次いで、3n+1回目のスタートパルス信号SP2の入力によって、m本の走査線Lsが選択対象の候補として表示用クロック周期で順に切替えられて、非発光用の書込と非発光とが進められる。そして、3n+2回目のスタートパルス信号SP2の入力によって、m本の走査線Lsが選択対象の候補として検出用クロック周期で順に切替えられて、検出動作が進められる。
マスクパルス信号MPは、選択ドライバ20の処理のタイミングを制御する制御信号であり、選択ドライバ20にて生成されるシフト信号の出力を制御する。マスクパルス信号MPがハイレベルであるとき、選択ドライバ20では、選択ドライバ20にて生成されるシフト信号に基づき、走査線Lsのいずれかに選択電圧VgHが印加される。一方で、マスクパルス信号MPがローレベルであるとき、選択ドライバ20では、選択ドライバ20にて生成されるシフト信号にかかわらず、全ての走査線Lsに非選択電圧VgLが印加される。
マスクパルス信号MPは、通常はハイレベルに設定され、スタートパルス信号SP2が設定回数だけ出力されるごとに、ハイレベルからローレベルに切替わり、かつ、ハイレベルが検出期間だけ維持されるマスク解除部分を含む。マスク解除部分の出力されるタイミングは、上記シフト待機部分の出力と同期し、検出動作が行われるごとにシフトする。
例えば、今回の検出動作では、検出用シフトクロック信号Clkrにて、ハイレベルとローレベルとがq回繰り返され(1≦q≦m)、その後にマスク解除部分が出力される。一方で、次回の検出動作では、検出用シフトクロック信号Clkrにて、ハイレベルとローレベルとがq+1回繰り返され(1≦q≦m)、その後にマスク解除部分が出力される。これによって、今回の検出動作では、まず、1本目の走査線Lsからq本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で順に切替えられる。そして、この期間では、走査線Lsに対する選択電圧VgHの印加が禁止される。次いで、選択対象の候補の切替えが止められる検出期間にて、そのときの候補であるq行目の走査線Lsに対し、選択電圧VgHが印加される。一方で、次回の検出動作では、まず、1本目の走査線Lsからq+1本目の走査線Lsまでが、選択対象の候補として、検出用クロック周期で走査される。そして、この期間では、走査線Lsに対する選択電圧VgHの印加が禁止される。次いで、選択対象の候補の切替えが止められる検出期間にて、そのときの候補であるq+1行目の走査線Lsに対し、選択電圧VgHが印加される。
記憶部53は、複数の画素Pxの各々に対応づけられたm行×n列の記憶領域を備えている。記憶部53は、検出データDoutをデータドライバ40から取込む。検出データDoutは、画素Pxごとのしきい値電圧Vthに関するデータであり、例えば、8ビットのデータである。記憶部53は、画素Pxごとの検出データDoutを、その画素Pxに対応づけられた記憶領域に記憶する。記憶部53は、画素Pxに対応づけられた記憶領域にその都度のデータを記憶して、検出データDoutを更新する。
画像信号処理部54は、記憶部53に記憶された画素Pxごとの検出データDoutを読込む。画像信号処理部54は、画素Pxごとの発光用階調データに対し、画素Pxごとの検出データDoutに基づく加減演算を施して、画素Pxごとの表示データDinとして出力する。
[選択ドライバ20の構成]
図12を参照して、選択ドライバ20の構成を説明する。なお、電源ドライバ30での供給対象の候補を選択する構成は、選択ドライバ20での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ20の構成について詳細に説明し、電源ドライバ30の構成について省略する。
図12を参照して、選択ドライバ20の構成を説明する。なお、電源ドライバ30での供給対象の候補を選択する構成は、選択ドライバ20での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ20の構成について詳細に説明し、電源ドライバ30の構成について省略する。
図12に示されるように、制御部50は、シフトレジスタ回路21に検出用シフトクロック信号Clkrを入力する。シフトレジスタ回路21は、検出用シフトクロック信号Clkrの入力ごとに、シフト信号における1つの選択対象ビットを、1行目からm行目まで1行ずつ順にシフトさせる。
制御部50は、シフトレジスタ回路21にマスクパルス信号MPを入力する。マスクパルス信号MPがハイレベルであるとき、シフトレジスタ回路21はシフト信号を出力する。一方で、マスクパルス信号MPがローレベルであるとき、シフトレジスタ回路21は選択対象ビットが含まれないシフト信号を出力する。そして、シフトクロック信号が表示用シフトクロック信号Clksであるとき、シフトレジスタ回路21は、マスクパルス信号MPがハイレベルであることに基づいて、選択対象ビットが含まれるシフト信号を出力する。一方で、シフトクロック信号が検出用シフトクロック信号Clkrであるとき、シフトレジスタ回路21は、検出期間以外において、マスクパルス信号MPがローレベルであることに基づいて、選択対象ビットが含まれないシフト信号を出力する。
こうしたシフト信号の出力の制御は、例えば、シフトレジスタ回路21の入力端にシフト信号の各ビットに対応するm個の論理積回路が接続し、m個の論理積回路の各々にマスクパルス信号MPが入力されることによって実現される。
[データドライバ40の構成]
図13を参照して、データドライバ40の構成を説明する。
図13に示されるように、データラッチ回路43は、n個のデータラッチ43aと、n個のデータラッチ43aの各々の入力端に接続するn個の入力スイッチSW1と、n個のデータラッチ43aの各々の出力端に接続するn個の出力スイッチSW2とを備えている。また、データラッチ回路43は、1列目の出力スイッチSW2と制御部50とに接続された転送スイッチSWtrsとを備えている。
図13を参照して、データドライバ40の構成を説明する。
図13に示されるように、データラッチ回路43は、n個のデータラッチ43aと、n個のデータラッチ43aの各々の入力端に接続するn個の入力スイッチSW1と、n個のデータラッチ43aの各々の出力端に接続するn個の出力スイッチSW2とを備えている。また、データラッチ回路43は、1列目の出力スイッチSW2と制御部50とに接続された転送スイッチSWtrsとを備えている。
入力スイッチSW1は、制御部50からの制御信号に基づいて駆動され、p列目のデータラッチ43aの入力端を、データレジスタ回路42におけるp列目のレジスタと、p列目の検出用ADC44bと、p+1列目のデータラッチ43aの出力端とのいずれか1つに接続する。
データラッチ43aの入力端とデータレジスタ回路42とが接続されるとき、データラッチ43aは、ラッチパルス信号LPに同期したタイミングで、データレジスタ回路42に記憶される表示データDinを保持する。
データラッチ43aの入力端と検出用ADC44bとが接続されるとき、データラッチ43aは、ラッチパルス信号LPに同期したタイミングで、検出用ADC44bから出力されるデータを検出データDoutとして保持する。
p列目のデータラッチ43aの入力端とp+1列目のデータラッチ43aの出力端とが接続するとき、p列目のデータラッチ43aは、ラッチパルス信号LPに同期したタイミングで、p+1列目のデータラッチ43aが保持する検出データDoutを保持する。なお、最後列であるn列目のデータラッチ43aは、ロジック電源60に接続され、n列目のデータラッチ43aにはロジック基準電圧LVSSが印加される。
出力スイッチSW2は、制御部50からの制御信号に基づいて駆動され、p+1列目のデータラッチ43aの入力端を、電圧変換回路44の表示用DAC44aと、p列目のデータラッチ43aの入力端とのいずれか1つに接続する。
データラッチ43aの入力端と電圧変換回路44の表示用DAC44aとが接続するとき、データラッチ43aの保持する表示データDinは、ラッチパルス信号LPに同期したタイミングで、表示用DAC44aに入力される。
p+1列目のデータラッチ43aの出力端とp列目のデータラッチ43aの入力端とが接続するとき、p+1列目のデータラッチ43aの保持する検出データDoutは、ラッチパルス信号LPに同期したタイミングで、p列目のデータラッチ43aに保持される。
転送スイッチSWtrsは、制御部50からの制御信号に基づいて駆動され、1列目のデータラッチ43aと制御部50との接続と切断とを切替える。1列目のデータラッチ43aと制御部50とが接続するとき、1列目のデータラッチ43aの保持する検出データDoutは制御部50へ出力される。
電圧変換回路44は、n個の表示用DAC44aと、アナログ−デジタル変換回路であるn個の検出用ADC44bとを備えている。n個の検出用ADC44bの各々は、その検出用ADC44bに接続するバッファ回路45から入力されるアナログ電圧を、例えば、8ビットの検出データDoutに変換し、その検出用ADC44bに接続されるデータラッチ43aに検出データDoutを出力する。検出用ADC44bは、入力されるアナログ電圧に対して、出力されるデジタルデータに線形性を有している。表示用DAC44aと検出用ADC44bとには、電圧変換時のデジタルデータのビット長として、同一のビット長である、例えば、8ビットが設定されている。
バッファ回路45は、データ線Ldごとのバッファ45aと、データ線Ldごとのバッファ45bと、データ線Ldとバッファ45aとの接続と切断とを切替えるデータ線Ldごとの表示用スイッチSWdとを備えている。また、バッファ回路45は、データ線Ldとバッファ45bとの接続と切断とを切替えるデータ線Ldごとの検出用スイッチSWmと、データ線Ldとアナログ電源70との接続と切断とを切替えるデータ線Ldごとの検出用電圧スイッチSWsとを備えている。
表示用スイッチSWdは、制御部50からの制御信号に基づいて駆動され、バッファ45aとデータ線Ldとを接続し、バッファ45aからデータ線Ldに発光電圧VD、および、非発光電圧VDNを印加する。バッファ45bは、データ線Ldの電圧を取込み、取込まれた電圧を検出用ADC44bの駆動レベルに増幅して検出用ADC44bへ出力する。検出用スイッチSWmは、制御部50からの制御信号に基づいて駆動され、バッファ45bとデータ線Ldとを接続して、データ線Ldの電圧をバッファ45bに取込む。検出用電圧スイッチSWsは、アナログ電源70からデータ線Ldへの検出用電圧VMの印加を制御する。
n個のデータラッチ43aの各々の入力端は、発光期間、および、非発光期間において、データレジスタ回路42における対応するレジスタに接続する。n個のデータラッチ43aの各々は、対応するレジスタに記憶された階調データを保持し、その保持をラッチパルス信号LPに同期させる。n個のデータラッチ43aの各々は、そのデータラッチ43aに保持される表示データDinを電圧変換回路44へ出力する。これによって、データラッチ回路43は、データレジスタ回路42に取込まれた1行分の表示データDinをラッチパルス信号LPの入力ごとに保持し、保持された1行分の表示データDinを電圧変換回路44へ出力する。
n個のデータラッチ43aの各々の入力端は、検出動作において、表示用DAC/ADC44における対応する検出用ADC44bに接続する。n個のデータラッチ43aの各々は、対応する検出用ADC44bから出力されるデータを検出データDoutとして保持し、その保持をラッチパルス信号LPに同期させる。
p列目(1≦p≦n)のデータラッチ43aの入力端は、検出動作において、p+1列目のデータラッチ43aの出力端に接続する。p列目のデータラッチ43aの各々は、p+1列目のデータラッチ43aに保持されるデータを検出データDoutとして保持し、その保持をラッチパルス信号LPに同期させる。
1列目のデータラッチ43aの出力端は、検出動作において、制御部50に接続され、1列目のデータラッチ43aに保持される検出データDoutを制御部50へ出力する。これによって、1列目のデータラッチ43aは、p+1列目のデータラッチ43aに保持される全てデータを2列目のデータラッチ43aから順に保持し、その保持されたデータを順に制御部50へ出力する。
[EL表示装置の作用]
図14〜図18を参照して、EL表示装置の発光期間の動作、および、検出動作を含むEL表示装置の非発光期間の動作を説明する。まず、EL表示装置の発光期間の動作を説明する。
図14〜図18を参照して、EL表示装置の発光期間の動作、および、検出動作を含むEL表示装置の非発光期間の動作を説明する。まず、EL表示装置の発光期間の動作を説明する。
[発光期間]
図14を参照して、発光期間における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を説明する。発光期間では、第1実施形態と同様に、発光用の書込と発光とがこの順に行われる。
図14を参照して、発光期間における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を説明する。発光期間では、第1実施形態と同様に、発光用の書込と発光とがこの順に行われる。
図14に示されるように、発光期間において、制御部50は、検出用スイッチSWm、検出用電圧スイッチSWs、および、転送スイッチSWtrsを、オフに保つ。また、制御部50は、データラッチ43aと表示用DAC44aとが接続する状態に、出力スイッチSW2を保ち、データラッチ43aとデータレジスタ回路42とが接続する状態に、入力スイッチSW1を保つ。そして、制御部50は、第1実施形態での発光期間と同様に、スタートパルス信号SP1の入力、スタートパルス信号SP2の入力、および、ラッチパルス信号LPの入力を制御する。
すなわち、タイミングtk1にて、制御部50は、表示用スイッチSWdをオンに切替えて、シフトレジスタ回路41、データレジスタ回路42、データラッチ43a、表示用DAC44a、バッファ45a、および、データ線Ldを直列に接続する。
タイミングtk2にて、制御部50は、スタートパルス信号SP1をデータドライバ40に入力して、1行目の表示データDinをデータレジスタ回路42に取込ませる。そして、制御部50は、選択ドライバ20、および、電源ドライバ30にスタートパルス信号SP2を入力する。
タイミングtk3にて、制御部50は、1行目の走査線Lsに選択電圧VgHを印加し、かつ、1行目の電源線Laに書込電圧WDVSSを印加する。この際に、制御部50は、ラッチパルス信号LPをデータドライバ40に入力して、1行目の表示データDinを一斉にデータラッチ43aに保持させる。データラッチ43aに保持された1行目の表示データDinは、アナログ電圧である発光電圧VDとして、データ線Ldに入力される。これによって、制御部50は、1行目の画素Pxに対する発光用の書込を終える。この際に、制御部50は、スタートパルス信号SP1をデータドライバ40に再び入力して、2行目の表示データDinをデータレジスタ回路42に取込ませる。
なお、制御部50は、1行目の画素Pxに対応づけられた検出データDoutと、基準となるしきい値電圧Vthとの差分を、補正値として取扱う。そして、制御部50は、調整後の発光用階調データに対して補正値を加減演算し、その演算結果を、各データ線Ldに印加される発光電圧VDとする。
タイミングtd4にて、制御部50は、1行目の走査線Lsに非選択電圧VgLを印加し、かつ、1行目の電源線Laに駆動電圧ELVDDを印加する。そして、1行目の駆動トランジスタTr3の各々は、1行目の保持容量Csに保持された書込電圧と、それが接続された駆動トランジスタTr3におけるしきい値電圧Vthとの差に応じたドレイン電流を、対応するEL素子11に供給する。この際に、各データ線Ldに印加される発光電圧VDでは、しきい値電圧Vthの変動分が補正されているため、EL素子11に供給されるドレイン電流も、しきい値電圧Vthの変動分が補正されたものとなる。これによって、制御部50は、1行目の画素Pxに対する発光期間を終える。
なお、この際に、制御部50は、2行目の走査線Lsに選択電圧VgHを印加し、かつ、2行目の電源線Laに書込電圧WDVSSを印加する。また、制御部50は、ラッチパルス信号LPをデータドライバ40に再び入力して、各データラッチ43aに2行目の表示データDinを保持させる。データラッチ43aに保持された2行目の表示データDinは、アナログ電圧である発光電圧VDとして、データ線Ldに入力される。これによって、制御部50は、2行目の画素Pxに対する発光用の書込を終える。以降、発光用の書込と発光とが行ごとにこの順で行われ、こうした発光期間が1行目からn行目まで順に表示用クロック周期で繰り返される。
[非発光期間]
図15から図18を参照して、EL表示装置の非発光期間における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を説明する。非発光期間では、非発光用の書込、非発光、および、検出動作がこの順に行われる。なお、図15は、非発光用の書込、および、非発光における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を示し、図17は、検出動作における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を示す。
図15から図18を参照して、EL表示装置の非発光期間における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を説明する。非発光期間では、非発光用の書込、非発光、および、検出動作がこの順に行われる。なお、図15は、非発光用の書込、および、非発光における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を示し、図17は、検出動作における選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を示す。
図15に示されるように、非発光用の書込、および、非発光が行われる期間にて、制御部50は、発光期間に続き、検出用スイッチSWm、検出用電圧スイッチSWs、および、転送スイッチSWtrsを、オフに保つ。また、制御部50は、データラッチ43aと表示用DAC44aとが接続する状態に、出力スイッチSW2を保ち、データラッチ43aとデータレジスタ回路42とが接続する状態に、入力スイッチSW1を保つ。また、制御部50は、表示用スイッチSWdをオンに保ち、シフトレジスタ回路41、データレジスタ回路42、データラッチ43a、表示用DAC44a、バッファ45a、および、データ線Ldを直列に接続し続ける。そして、制御部50は、第1実施形態での非発光用の書込、および、非発光と同様に、スタートパルス信号SP1、スタートパルス信号SP2、および、ラッチパルス信号LPを入力する。
すなわち、タイミングtj1にて、制御部50は、スタートパルス信号SP1をデータドライバ40に入力して、1行目の表示データDinをデータレジスタ回路42に取込ませる。そして、制御部50は、選択ドライバ20、および、電源ドライバ30にスタートパルス信号SP2を入力する。
タイミングtj2にて、制御部50は、1行目の走査線Lsに選択電圧VgHを印加し、かつ、1行目の電源線Laに書込電圧WDVSSを印加する。この際に、制御部50は、ラッチパルス信号LPをデータドライバ40に入力して、1行目の表示データDinを一斉にデータラッチ43aに保持させる。データラッチ43aに保持された1行目の表示データDinは、アナログ電圧である非発光電圧VDNとして、データ線Ldに入力される。これによって、制御部50は、1行目の各画素Pxに対して、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vgsを保持させ、1行目の画素Pxに対する非発光用の書込を終える。この際に、制御部50は、スタートパルス信号SP1をデータドライバ40に再び入力して、2行目の表示データDinをデータレジスタ回路42に取込ませる。
なお、制御部50は、1行目の画素Pxに対応づけられた検出データDoutと、基準となるしきい値電圧Vthとの差分を、補正値として取扱う。そして、制御部50は、補正値の加味された非発光電圧VDNを、各データ線Ldに印加する。
タイミングtj3にて、制御部50は、1行目の走査線Lsに非選択電圧VgLを印加し、かつ、1行目の電源線Laに書込電圧WDVSSを印加し続ける。これによって、制御部50は、1行目の各駆動トランジスタTr3に、1行目の保持容量Csに保持された書込電圧、すなわち、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vgsを印加し続ける。そして、EL素子11が発光しない程度の電流がEL素子11を流れることによって、保持容量Csが放電する。これによって、制御部50は、1行目の画素Pxに対する非発光を終える。
なお、この際に、制御部50は、2行目の走査線Lsに選択電圧VgHを印加し、かつ、2行目の電源線Laに書込電圧WDVSSを印加する。また、制御部50は、ラッチパルス信号LPをデータドライバ40に再び入力して、各データラッチ43aに2行目の表示データDinを保持させる。データラッチ43aに保持された2行目の表示データDinは、アナログ電圧である非発光電圧VDNとして、データ線Ldに入力される。これによって、制御部50は、2行目の画素Pxに対する非発光用の書込を終える。以降、非発光用の書込と非発光とが行ごとにこの順で進められ、こうした非発光用の書込と非発光とが、1行目からn行目まで順に表示用クロック周期で繰り返され。
次に、検出動作での選択ドライバ20、電源ドライバ30、および、40の駆動状態の推移を説明する。まず、図16を参照して、駆動トランジスタTr3のドレイン電流に対する発光電圧VDの依存性を説明する。なお、図16では、駆動トランジスタTr3のしきい値電圧Vthが互いに異なる2つの駆動トランジスタTr3における上記依存性を例示する。
図16にて実線で示される曲線L1は、駆動トランジスタTr3のドレイン電流Idに対する発光電圧VDの依存性を示し、駆動トランジスタTr3のしきい値電圧Vthと、駆動回路PCCにおける電流増幅率βとが初期値であるときの依存性を示す。しきい値電圧Vthの初期値をVth0とすると、初期状態での駆動回路PCCを流れるドレイン電流Idは、下記式(1)で示される。なお、V0は、書込電圧WDVSSである。
Id=β(V0−Vd−Vth0)2 ・・・(1)
図16にて破線で示される曲線L2は、駆動トランジスタTr3のドレイン電流Idに対する発光電圧VDの依存性を示し、駆動トランジスタTr3のドレイン電流Idが経時によって初期状態から変わったときを示す。しきい値電圧VthをVth1(=Vth0+ΔVth)とすると、この状態での駆動回路PCCを流れるドレイン電流Idは、下記式(2)で示される。
図16にて破線で示される曲線L2は、駆動トランジスタTr3のドレイン電流Idに対する発光電圧VDの依存性を示し、駆動トランジスタTr3のドレイン電流Idが経時によって初期状態から変わったときを示す。しきい値電圧VthをVth1(=Vth0+ΔVth)とすると、この状態での駆動回路PCCを流れるドレイン電流Idは、下記式(2)で示される。
Id=β(V0−Vd−Vth1)2 ・・・(2)
図16、および、上記式(1),(2)に示されるように、曲線L2は、曲線L1がシフト量ΔVthだけ並進された形状を示し、しきい値電圧Vthの変動の前後では、これら曲線L1と曲線L2との形状はほぼ変わらない。これは、しきい値電圧Vthの変動に比べて電流増幅率βの変動が無視される程度であること、そして、駆動トランジスタTr3におけるシフト量ΔVthを用いて発光電圧VDが補正されることによって、駆動トランジスタTr3のドレイン電流Idが補正されることを示唆する。第2実施形態のEL表示装置は、しきい値電圧Vthの検出動作において、こうした駆動トランジスタTr3のしきい値電圧Vthを検出し、駆動回路PCCに印加される発光電圧VDを補正する。
図16、および、上記式(1),(2)に示されるように、曲線L2は、曲線L1がシフト量ΔVthだけ並進された形状を示し、しきい値電圧Vthの変動の前後では、これら曲線L1と曲線L2との形状はほぼ変わらない。これは、しきい値電圧Vthの変動に比べて電流増幅率βの変動が無視される程度であること、そして、駆動トランジスタTr3におけるシフト量ΔVthを用いて発光電圧VDが補正されることによって、駆動トランジスタTr3のドレイン電流Idが補正されることを示唆する。第2実施形態のEL表示装置は、しきい値電圧Vthの検出動作において、こうした駆動トランジスタTr3のしきい値電圧Vthを検出し、駆動回路PCCに印加される発光電圧VDを補正する。
図17を参照して、検出動作での選択ドライバ20、電源ドライバ30、および、データドライバ40の駆動状態の推移を説明する。検出動作では、電圧保持動作、電圧飽和動作、電圧測定動作、および、電圧出力動作がこの順に行われる。なお、しきい値電圧Vthの検出動作は、画素Pxの並ぶ行ごとに互いに等しいため、以下では、検出対象となる行がq行目である場合を一例として説明する。
図17の下側に示されるように、q行目の画素Pxの検出動作が行われる期間にて、制御部50は、q行目の電源線Laに書込電圧WDVSSを印加し続ける。また、制御部50は、表示用スイッチSWdをオフに保ち、q行目の駆動回路PCCを、シフトレジスタ回路41、および、データレジスタ回路42から切断し続ける。また、制御部50は、出力スイッチSW2を、隣接する他のデータラッチ43aに接続し続ける。
タイミングt1にて、制御部50は、入力スイッチSW1を検出用ADC44bに接続し、かつ、転送スイッチSWtrsをオフに維持する。この状態にて、制御部50は、q行目の走査線Lsに選択電圧VgHを印加して、q行目のスイッチングトランジスタTr2と、q行目のサンプリングトランジスタTr1とを導通状態とし、q行目の駆動トランジスタTr3を飽和領域で駆動する状態に変える。また、制御部50は、検出用電圧スイッチSWsをオンに切替えて、アナログ電源70から各データ線Ldに対し、一斉に、検出用電圧VMを印加する。
この際に、想定されるしきい値電圧Vthよりも高い電圧がゲート−ソース間電圧Vgsとして印加されるように、検出用電圧VMは予め設定されている。すなわち、書込電圧WDVSSと検出用電圧VMとの差が、想定されるしきい値電圧Vthよりも大きくなるように、制御部50は、駆動トランジスタTr3のゲート−ソース間に、検出用電圧VMを印加する。なお、検出用電圧VMの印加される各データ線Ldの電位は、書込電圧WDVSSよりもローレベルであり、かつ、EL素子11のカソードよりもローレベルである。
検出用電圧VMが各データ線Ldに印加されると、検出用電圧VMと書込電圧WDVSSとの差に応じた画素Pxごとの電流が、q行目の駆動トランジスタTr3と、q行目のサンプリングトランジスタTr1とを介して、アナログ電源70へ流れる。これに伴い、q行目の保持容量Csには、駆動トランジスタTr3のゲート−ソース間電圧Vgsが保持され、これによって、電圧保持動作が終わる。なお、EL素子11のアノードの電位が、EL素子11のカソードの電位よりもローレベルであるため、EL素子11は発光しない。
タイミングt2では、制御部50は、q行目の走査線Lsに対して選択電圧VgHの印加を保ち、また、検出用スイッチSWmのオフを保ちながら、検出用電圧スイッチSWsのみをオフに切替える。これによって、各データ線Ldのうち、サンプリングトランジスタTr1と接続する部位よりもデータドライバ40に近い部位は、ハイインピーダンス状態に切替わる。
この際に、q行目の保持容量Csが、q行目の駆動トランジスタTr3のゲート−ソース間電圧Vgsを保持しているため、q行目の駆動トランジスタTr3のソースの電位が、q行目の駆動トランジスタTr3のドレインの電位に近づくように、q行目の駆動トランジスタTr3にて、ドレイン電流は流れる。そして、タイミングt2から経過した時間である緩和時間tが進むほど、q行目の保持容量Csは電荷を放電し、q行目の保持容量Csの両端間の電圧は、すなわち、q行目の駆動トランジスタTr3におけるゲート−ソース間電圧Vgsは、ドレイン電流が流れなくなるしきい値電圧Vthまで低下する。
結果として、q行目の保持容量Csは、q行目の駆動トランジスタTr3のしきい値電圧Vthに相当する電圧を保持して、電圧飽和動作が終わる。なお、制御部50は、各データ線Ldに検出用電圧VMを印加するための検出用スイッチSWmを、タイミングt2以降においてオフに保つ。
タイミングt3にて、制御部50は、q行目の走査線Lsに対して選択電圧VgHの印加を保ち、また、検出用スイッチSWmのみをオンに切替える。これによって、データ線Ldと検出用ADC44bとが接続し、ハイインピーダンス状態であったデータ線Ldの電位は、検出用ADC44bに取込まれる。
この際に、q行目の保持容量Csは、q行目の駆動トランジスタTr3のしきい値電圧Vthに相当する電圧を保持している。それゆえに、検出用ADC44bに取込まれる電位と書込電圧WDVSSとの電位差から、q行目の駆動トランジスタTr3におけるゲート−ソース間電圧Vgs、すなわち、q行目の駆動トランジスタTr3のしきい値電圧Vthに対応する電圧が検出される。検出用ADC44bに取込まれたデータ線Ldの電位は、検出用ADC44bによってデジタルデータである検出データDoutに変換されて、レベルシフタ46bを通じてデータラッチ43aへ出力される。そして、データラッチ43aは、検出データDoutを保持し、これによって、電圧測定動作が終わる。
タイミングt4にて、制御部50は、q行目の走査線Lsに非選択電圧VgLを印加し、q行目のスイッチングトランジスタTr2と、q行目のサンプリングトランジスタTr1とを非導通状態に切替える。この状態にて、制御部50は、検出用スイッチSWmをオフに切替え、かつ、転送スイッチSWtrsをオンに切替える。さらに、制御部50は、入力スイッチSW1を隣接するデータラッチ43aに接続して、各データラッチ43aを直列に接続する。
この際に、制御部50は、データドライバ40にラッチパルス信号LPを入力し、各データラッチ43aに保持されている検出データDoutを、ラッチパルス信号LPのタイミングに同期させて順に転送させる。これによって、制御部50は、q行目の駆動トランジスタTr3の各々のしきい値電圧Vthに関するデータを、データドライバ40に順に転送させる。なお、図15では、駆動状態の推移を説明する便宜上、ラッチパルス信号LPの繰り返される回数が省略して示されている。
タイミングt5にて、制御部50は、q行目の走査線Lsに対して非選択電圧VgLの印加を保ち、かつ、転送スイッチSWtrsをオフに切替える。また、制御部50は、データラッチ43aの入力端をデータレジスタ回路42のレジスタに接続する。これによって、電圧出力動作が終了し、q行目の駆動トランジスタTr3に対する検出動作が終わる。
図18を参照して、タイミングt2からタイミングt3までの期間におけるデータ線Ldの電位であるデータ線電位VLdの推移を説明する。
図18に示されるように、タイミングt2から経過した時間である緩和時間tが進むと、データ線電位VLdは、そのデータ線Ldに接続した保持容量Csでの電荷の放電に従って、検出用電圧VMから書込電圧WDVSSに近づく。そして、緩和時間tが飽和時間tsまで進むと、データ線電位VLdは、飽和電圧VLdsにて飽和し、ドレイン電流は流れなくなる。この際に、書込電圧WDVSSと飽和電圧VLdsとの差がしきい値電圧Vthとして設定される。なお、飽和時間tsは、例えば、3nsecから10nsecであって、タイミングt2からタイミングt3までの期間は、こうした飽和時間ts以上に設定されている。
図18に示されるように、タイミングt2から経過した時間である緩和時間tが進むと、データ線電位VLdは、そのデータ線Ldに接続した保持容量Csでの電荷の放電に従って、検出用電圧VMから書込電圧WDVSSに近づく。そして、緩和時間tが飽和時間tsまで進むと、データ線電位VLdは、飽和電圧VLdsにて飽和し、ドレイン電流は流れなくなる。この際に、書込電圧WDVSSと飽和電圧VLdsとの差がしきい値電圧Vthとして設定される。なお、飽和時間tsは、例えば、3nsecから10nsecであって、タイミングt2からタイミングt3までの期間は、こうした飽和時間ts以上に設定されている。
[検出動作タイミング]
図19〜図21を参照して、非発光期間に含まれる検出動作のタイミングを説明する。なお、以下では、画素Pxの配置における行の数とフレームの数とを用いて検出動作のタイミングを説明する便宜上、画素Pxが540行×960列に位置し、フレームレートが60fpsである構成を一例として説明する。図19は、第1フレームの非発光期間における検出動作のタイミングを示し、図20は、第2フレームの非発光期間における検出動作のタイミングを示し、図21は、第540フレームの非発光期間における検出動作のタイミングを示す。なお、画素Pxの配置における行の数は、540以外であってもよい。画素Pxの配置における行の数がm行であるときには、第mフレームの検出動作のタイミングが、図21に示される内容に相当する。
図19〜図21を参照して、非発光期間に含まれる検出動作のタイミングを説明する。なお、以下では、画素Pxの配置における行の数とフレームの数とを用いて検出動作のタイミングを説明する便宜上、画素Pxが540行×960列に位置し、フレームレートが60fpsである構成を一例として説明する。図19は、第1フレームの非発光期間における検出動作のタイミングを示し、図20は、第2フレームの非発光期間における検出動作のタイミングを示し、図21は、第540フレームの非発光期間における検出動作のタイミングを示す。なお、画素Pxの配置における行の数は、540以外であってもよい。画素Pxの配置における行の数がm行であるときには、第mフレームの検出動作のタイミングが、図21に示される内容に相当する。
図19に示されるように、タイミングTf1aにて、1行目の画素Pxにおいて発光用の書込が始まる。発光用の書込が1行目の画素Pxにて終わると、発光が1行目の画素Pxにて始まり、かつ、発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、発光用の書込が順に繰り返され、発光用の書込が終わった行から順に発光が始まる。
タイミングTf1bにて、540行目の画素Pxにおいて発光用の書込が進み、かつ、1行目の画素Pxにおいて非発光用の書込が始まる。非発光用の書込が1行目の画素Pxにて終わると、非発光が1行目の画素Pxにて始まり、非発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、非発光用の書込が順に繰り返され、非発光用の書込が終わった行から順に非発光が始まる。
タイミングTf1cにて、540行目の画素Pxにおいて非発光が進み、次いで、選択対象の候補が、1行目の画素Pxから540行目の画素Pxまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Vthの検出される検出対象に1行目の画素Pxが設定され、1行目の画素Pxに対する検出動作が進む。そして、1行目の駆動トランジスタTr3に対する検出データDoutは、記憶部53に記憶される。
1行目の画素Pxにおいて検出動作が終わると、選択対象の候補は、2行目の画素Pxから540行目の画素Pxまで、検出用クロック周期で順に走査される。この走査の間は、全ての走査線Lsに非選択電圧VgLが印加されて、全ての画素Pxは、EL素子11を発光させない状態を保つ。
タイミングTf2aにて、選択対象の候補が540行目の画素Pxまで走査されると、1行目の画素Pxに対する発光用の書込が再び始まる。
図20に示されるように、タイミングTf2aにて、1行目の画素Pxにおいて発光用の書込が始まる。発光用の書込が1行目の画素Pxにて終わると、発光が1行目の画素Pxにて始まり、かつ、発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、発光用の書込が順に繰り返され、発光用の書込が終わった行から順に発光が始まる。
図20に示されるように、タイミングTf2aにて、1行目の画素Pxにおいて発光用の書込が始まる。発光用の書込が1行目の画素Pxにて終わると、発光が1行目の画素Pxにて始まり、かつ、発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、発光用の書込が順に繰り返され、発光用の書込が終わった行から順に発光が始まる。
タイミングTf2bにて、540行目の画素Pxにおいて発光用の書込が進み、かつ、1行目の画素Pxにおいて非発光用の書込みが始まる。非発光用の書込が1行目の画素Pxにて終わると、非発光が1行目の画素Pxにて始まり、非発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、非発光用の書込が順に繰り返され、非発光用の書込が終わった行から順に非発光が始まる。
タイミングTf2cにて、540行目の画素Pxにおいて非発光が進み、次いで、選択対象の候補が、1行目の画素Pxから540行目の画素Pxまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Vthの検出される検出対象に2行目の画素Pxが設定され、検出用クロック周期での選択対象ビットのシフトが、2行目の画素Pxまで進む。ここで、選択対象の候補が1行目の画素Pxであるとき、走査線Lsに対しては、非選択電圧VgLが印加される。そして、選択対象の候補が2行目の画素Pxであるとき、2行目の画素Pxに対して検出動作が進む。
これによって、2行目の駆動トランジスタTr3に関する検出データDoutが、制御部50の記憶部53に記憶される。そして、2行目の画素Pxに対する検出動作が終わると、選択対象の候補は、3行目の画素Pxから540行目の画素Pxまで、検出用クロック周期で順に走査される。この走査の間は、全ての走査線Lsに非選択電圧VgLが印加されて、全ての画素Pxは、EL素子11を発光させない状態を保つ。
タイミングTf3aにて、選択対象の候補が540行目の画素Pxまで走査されると、1行目の画素Pxに対する発光用の書込が再び始まる。
図21に示されるように、タイミングTfmaにて、1行目の画素Pxにおいて発光用の書込が始まる。発光用の書込が1行目の画素Pxにて終わると、発光が1行目の画素Pxにて始まり、かつ、発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、発光用の書込が順に繰り返され、発光用の書込が終わった行から順に発光が始まる。
図21に示されるように、タイミングTfmaにて、1行目の画素Pxにおいて発光用の書込が始まる。発光用の書込が1行目の画素Pxにて終わると、発光が1行目の画素Pxにて始まり、かつ、発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、発光用の書込が順に繰り返され、発光用の書込が終わった行から順に発光が始まる。
タイミングTfmbにて、540行目の画素Pxにおいて発光用の書込が進み、かつ、1行目の画素Pxにおいて非発光用の書込みが始まる。非発光用の書込が1行目の画素Pxにて終わると、非発光が1行目の画素Pxにて始まり、非発光用の書込が2行目の画素Pxにて始まる。こうして、1行目の画素Pxから540行目の画素Pxまで、表示用クロック周期で、非発光用の書込が順に繰り返され、非発光用の書込が終わった行から順に非発光が始まる。
タイミングTfmcにて、540行目の画素Pxにおいて非発光が進み、次いで、選択対象の候補が、1行目の画素Pxから540行目の画素Pxまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Vthの検出される検出対象に540行目の画素Pxが設定され、検出用クロック周期での選択対象ビットのシフトが、539行目の画素Pxまで進む。ここで、選択対象の候補が1行目の画素Pxから539行目の画素Pxであるとき、走査線Lsに対しては、非選択電圧VgLが印加される。そして、選択対象の候補が540行目の画素Pxであるとき、540行目の画素Pxに対して検出動作が進む。これによって、540行目の駆動トランジスタTr3に関する検出データDoutが、制御部50の記憶部53に記憶される。タイミングTfmdにて、540行目の画素Pxに対する検出動作が終わり、1行目の画素Pxに対して、発光用の書込が再び始まる。
このように、1つのフレームが表示されるごとに、540行目の画素Pxまで非発光が進み、その後に、特定の行の画素Pxに対する検出動作が行われる。しきい値電圧Vthの検出対象は、1行目の画素Pxから走査方向に沿って1行ずつ、フレームごとに順にずれる。すなわち、第kフレーム(kは1以上の整数)において、q行目(1≦q≦539)の画素Pxに対する検出動作が行われると、第k+1フレームでは、q+1行目の画素Pxに対する検出動作が行われる。検出対象が最終行の画素Pxまで進むと、検出対象は再び1行目の画素Pxに戻る。
この際に、検出対象がq行目であるときに得られた検出データDoutは、制御部50における記憶部53にて、q行目の画素Pxが対応づけられた記憶領域に記憶されて更新される。そして、制御部50は、第k+1フレームにおいて表示データDinを生成する際に、q行目の検出データDoutとして最新の検出データDoutを用いる。なお、制御部50は、q行目以外の検出データDoutとして第kフレームで用いられた検出データDoutを再び用いる。これによって、各行の検出データDoutは、フレームの表示が540回繰り返されるごとに更新される。
図22を参照して、1つのフレームが表示される期間における制御信号の推移について詳しく説明する。なお、1つのフレームが表示される期間における制御信号の推移は、検出対象ごとに同様であるため、以下では、第kフレームにおける検出対象がq行目の画素Pxであるときの制御信号の推移を一例として説明する。
選択ドライバ20は、スタートパルス信号SP2の入力に応じ、表示用クロック周期でシフト信号を生成し、シフト信号に基づくタイミングで、各走査線Lsに順に選択電圧VgHを印加する。この際に、選択ドライバ20は、1行目の走査線Lsから540行目の走査線Lsまで順に、表示用クロック周期で、選択電圧VgHを印加する。
電源ドライバ30は、スタートパルス信号SP2の入力に応じ、表示用クロック周期でシフト信号を生成し、シフト信号に基づくタイミングで、供給対象の候補を順に選択する。この際に、電源ドライバ30は、1行目の電源線Laから540行目の電源線Laまで順に、これもまた表示用クロック周期で、書込電圧WDVSSを印加する。
そして、q行目(qは1から540の整数)の走査線Lsに選択電圧VgHが印加され、かつ、q行目の電源線Laに書込電圧WDVSSが印加されているとき、表示データDinに基づく発光電圧VDが、データ線Ldに印加される。また、選択電圧VgHが印加された行から順に、走査線Lsに非選択電圧VgLが印加され、かつ、書込電圧WDVSSが印加された行から順に、電源線Laに駆動電圧ELVDDが印加される。そして、q行目の走査線Lsに非選択電圧VgLが印加され、かつ、q行目の電源線Laに駆動電圧ELVDDが印加されているとき、表示データDinに基づくドレイン電流がEL素子11に供給される。
540行目の画素Pxまで発光が進むと、選択ドライバ20は、スタートパルス信号SP2の入力に応じ、再び、選択電圧VgHの印加の走査を始める。また、駆動電圧ELVDDの印加が540行目の画素Pxまで進むと、電源ドライバ30は、スタートパルス信号SP2の入力に応じ、再び、書込電圧WDVSSの印加の走査を始める。
そして、q行目の走査線Lsに選択電圧VgHが印加され、かつ、q行目の電源線Laに書込電圧WDVSSが印加されているとき、表示データDinに基づく非発光電圧VDNが、データ線Ldに印加される。これによって、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vgsが、駆動トランジスタTr3に印加される。
540行目の画素Pxまで非発光が進むと、スタートパルス信号SP2の入力が設定回数に到達し、走査線Lsの走査に用いられるシフトクロック信号は、表示用クロック周期から検出用クロック周期に切替わる。そして、選択ドライバ20は、検出用クロック周期で、選択対象の候補をシフトさせ、電源ドライバ30は、検出用クロック周期で、供給対象の候補をシフトさせる。この期間にて、マスクパルス信号MPはローレベルであるから、選択ドライバ20は、選択対象の候補に選択電圧VgHを印加しない。なお、この期間にて、電源ドライバ30は、供給対象の候補に書込電圧WDVSSを印加し続ける。
選択対象の候補がq行目までシフトすると、マスクパルス信号MPがハイレベルに切替わり、選択ドライバ20はq行目の走査線Lsに選択電圧VgHを印加する。そして、制御部50は、q行目の画素Pxのしきい値電圧Vthを検出する。
q行目の画素Pxに対する検出データDoutを制御部50が取得すると、マスクパルス信号MPは、再び、ローレベルに切替わる。そして、選択ドライバ20は、検出用クロック周期で、選択対象の候補を540行目までシフトさせ、電源ドライバ30も、検出用クロック周期で、供給対象の候補を540行目までシフトさせる。この期間にて、マスクパルス信号MPはローレベルであるから、選択ドライバ20は、選択対象の候補に選択電圧VgHを印可しない。なお、この期間にて、電源ドライバ30は、供給対象の候補に書込電圧WDVSSを印加し続ける。
選択対象の候補が540行目までシフトすると、マスクパルス信号MPは、再びハイレベルに切替わる。そして、1行目の走査線Lsから540行目の走査線Lsまで順に、発光用の書込と発光とが再び始まる。
上記第2実施形態によれば、以下に列挙する効果が得られる。
(1)駆動トランジスタTr3のしきい値電圧Vthが検出され、しきい値電圧Vthによって表示データDinが補正される。それゆえに、しきい値電圧Vthの変動による画質の劣化が抑えられる。
(1)駆動トランジスタTr3のしきい値電圧Vthが検出され、しきい値電圧Vthによって表示データDinが補正される。それゆえに、しきい値電圧Vthの変動による画質の劣化が抑えられる。
(2)1つのフレームが表示される期間に検出動作が行われるため、しきい値電圧Vthの変動が短い期間で大きくなる場合であっても、表示される画質の劣化が抑えられる。
(3)しきい値電圧Vthの検出の対象は、1回の検出動作にて、1本の走査線Lsに接続されているn個の画素Pxである。それゆえに、1回の検出動作におけるしきい値電圧Vthの検出が、全ての画素Pxである構成と比べて、1度の検出動作に要する時間が短くなる。結果として、1つの非発光期間に検出動作を組み込むことに際し、非発光期間が長くなることに起因して画像の質が低下することが抑えられる。
(3)しきい値電圧Vthの検出の対象は、1回の検出動作にて、1本の走査線Lsに接続されているn個の画素Pxである。それゆえに、1回の検出動作におけるしきい値電圧Vthの検出が、全ての画素Pxである構成と比べて、1度の検出動作に要する時間が短くなる。結果として、1つの非発光期間に検出動作を組み込むことに際し、非発光期間が長くなることに起因して画像の質が低下することが抑えられる。
(4)特に、動画の表示を鮮明にするために挿入される非発光期間に検出動作が行われるため、検出動作が画像の表示性能に与える影響は効果的に抑えられる。
(5)選択対象の候補の切替えは、発光用の書込、発光、非発光用の書込、および、非発光と同様に、検出動作において進められる。そのため、選択ドライバ20は、1つのフレームが表示されるごとに検出対象を変える構成としても機能する。
(5)選択対象の候補の切替えは、発光用の書込、発光、非発光用の書込、および、非発光と同様に、検出動作において進められる。そのため、選択ドライバ20は、1つのフレームが表示されるごとに検出対象を変える構成としても機能する。
(6)検出動作において、検出対象の候補の切替わる周期は、表示用クロック周期よりも短い検出用クロック周期である。それゆえに、例えば、検出対象の候補の切替わる周期が、表示用クロック周期である構成と比べて、検出動作に要する時間は短くなる。
(7)1つのフレームが表示されるごとに、しきい値電圧Vthの検出対象は、1行目の画素Pxから走査方向に沿って、1行ずつずれる。したがって、しきい値電圧Vthの検出対象が走査方向に沿って間欠的に設定される構成と比べて、しきい値電圧Vthに基づく表示データDinの補正は、走査方向においてきめ細やかとなる。
[変形例]
上記実施形態は、以下のように変更して実施することが可能である。
[駆動回路PCC]
・図23に示されるように、駆動回路PCCの備える3つのトランジスタTr1〜Tr3は、n型トランジスタに限らず、p型トランジスタであってもよい。この際に、EL素子11のアノードが、基準電圧線の一例である電源線Laに電気的接続し、駆動トランジスタTr3のソースNsがEL素子11のカソードに電気的接続し、駆動トランジスタTr3のドレインNdが接地電圧線Lbに電気的接続する。このような構成であっても、第1実施形態の(1)から(7)、および、第2実施形態の(1)から(7)に準じた効果は得られる。
上記実施形態は、以下のように変更して実施することが可能である。
[駆動回路PCC]
・図23に示されるように、駆動回路PCCの備える3つのトランジスタTr1〜Tr3は、n型トランジスタに限らず、p型トランジスタであってもよい。この際に、EL素子11のアノードが、基準電圧線の一例である電源線Laに電気的接続し、駆動トランジスタTr3のソースNsがEL素子11のカソードに電気的接続し、駆動トランジスタTr3のドレインNdが接地電圧線Lbに電気的接続する。このような構成であっても、第1実施形態の(1)から(7)、および、第2実施形態の(1)から(7)に準じた効果は得られる。
・駆動回路PCCは、基準電圧を有する基準電圧線と、ゲート−ソース、および、ドレインを有し、ソースとドレインのいずれか一方が接続端であり、ソースとドレインのうち接続端以外が給電端である駆動トランジスタTr3と、接地電圧線Lbと接続端とに電気的接続するEL素子11とを備えることが最も重要である。そして、駆動回路PCCにて、サンプリングトランジスタTr1、スイッチングトランジスタTr2、および、保持容量Csの少なくとも1つが省略されてもよい。
例えば、EL表示装置において、サンプリングトランジスタTr1、および、スイッチングトランジスタTr2が省略され、駆動トランジスタTr3のゲートに走査線Lsが電気的接続し、かつ、駆動トランジスタTr3のソースにデータ線Ldが電気的接続してもよい。また、例えば、EL装置が、1つのEL素子11と1つの駆動回路PCCとから構成されるEL照明装置に具体化され、サンプリングトランジスタTr1、スイッチングトランジスタTr2、および、保持容量Csが省略されてもよい。この際に、駆動トランジスタTr3のゲートに走査線Lsが電気的接続し、かつ、駆動トランジスタTr3のソースにデータ線Ldが電気的接続する。
要するに、駆動回路PCC、ひいては、EL装置は、発光期間において、ゲート−ソース間に、駆動トランジスタTr3を導通させる順方向の電位差を設定して、接地電圧線Lbと給電端との間に、EL素子を発光させる順方向の電流を流す。さらに、EL装置は、非発光期間において、ゲート−ソース間に、駆動トランジスタTr3を導通させない逆方向の電位差を設定し、かつ、接地電圧線Lbと接続端との間に、EL素子11を発光させない順方向の電位差を設定する構成であればよい。
[非発光電圧VDN]
・非発光電圧VDNは、表示データDinから生成される構成に限らず、アナログ電源70からデータドライバ40に入力される電圧であってもよい。例えば、第2実施形態のアナログ電源70は、検出用電圧スイッチSWsに印可する電圧を、検出用電圧VMと非発光電圧VDNとに切替える。そして、制御部50は、非発光用の書込において、表示用スイッチSWdをオフに設定し、かつ、表示用スイッチSWdをオフに設定し、アナログ電源70が、検出用電圧スイッチSWsを通じて、非発光電圧VDNをデータ線Ldに印可してもよい。
・非発光電圧VDNは、表示データDinから生成される構成に限らず、アナログ電源70からデータドライバ40に入力される電圧であってもよい。例えば、第2実施形態のアナログ電源70は、検出用電圧スイッチSWsに印可する電圧を、検出用電圧VMと非発光電圧VDNとに切替える。そして、制御部50は、非発光用の書込において、表示用スイッチSWdをオフに設定し、かつ、表示用スイッチSWdをオフに設定し、アナログ電源70が、検出用電圧スイッチSWsを通じて、非発光電圧VDNをデータ線Ldに印可してもよい。
・図24に示されるように、第1実施形態のデータドライバ40が、表示用スイッチSWd、および、検出用電圧スイッチSWsを備え、かつ、アナログ電源70が、検出用電圧スイッチSWsに非発光電圧VDNを印可するように、第1実施形態のEL表示装置が構成される。そして、発光期間において、制御部50が、表示用スイッチSWdをオンに設定し、かつ、表示用スイッチSWdをオフに設定する。また、非発光期間において、制御部50が、表示用スイッチSWdをオフに設定し、かつ、表示用スイッチSWdをオンに設定し、アナログ電源70が、検出用電圧スイッチSWsを通じて、非発光電圧VDNをデータ線Ldに印可する構成であってもよい。
こうした構成においても、第1実施形態の(1)から(7)に準じた効果は得られ、かつ、非発光用の書込において、表示データDinの生成や転送に要する負荷が軽減される。
・第2実施形態の制御部50は、非発光電圧VDNを生成するための表示データDinを、検出データDoutを用いて補正してもよいし、補正しなくてもよい。
・非発光電圧VDNを生成するための表示データDinは、互いに異なる2つ以上の階調データであって、非発光電圧VDNは、画素Pxごと、あるいは、非発光期間ごとに、互いに異なる値であってもよい。例えば、非発光電圧VDNとして基準電圧ELVSSが設定される非発光期間と、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vsgが非発光電圧VDNによって設定される非発光期間とが、互いに繰り返されてもよい。
・非発光電圧VDNを生成するための表示データDinは、互いに異なる2つ以上の階調データであって、非発光電圧VDNは、画素Pxごと、あるいは、非発光期間ごとに、互いに異なる値であってもよい。例えば、非発光電圧VDNとして基準電圧ELVSSが設定される非発光期間と、駆動トランジスタTr3の逆方向となるゲート−ソース間電圧Vsgが非発光電圧VDNによって設定される非発光期間とが、互いに繰り返されてもよい。
要するに、非発光電圧VDNは、非発光期間において、ゲート−ソース間に、駆動トランジスタTr3を導通させない逆方向の電位差を設定し、かつ、接地電圧線Lbと接続端との間に、EL素子11を発光させない順方向の電位差を設定する値であればよい。
[検出動作]
・m行の走査線が、互いに隣り合う10行の走査線からなる複数の走査線群に区画され、フレームごとのしきい値電圧Vthの検出対象が、走査線群ごとに設定されてもよい。
・m行の走査線が、互いに隣り合う10行の走査線からなる複数の走査線群に区画され、フレームごとのしきい値電圧Vthの検出対象が、走査線群ごとに設定されてもよい。
図25に示されるように、第1フレームの検出動作において、1番目の走査線群から、1行目の画素Pxが検出対象に設定される。第2フレームの検出動作において、2番目の走査線群から、11行目の画素Pxが検出対象に設定される。このように、1つのフレームが表示されるごとに、1行目の画素Pxから531行目の画素Pxまで、10行おきに検出対象はシフトする。
図26に示されるように、第55フレームでは、1番目の走査線群から、2行目の画素Pxが検出対象に設定される。第56フレームでは、2番目の走査線群から、12行目の画素Pxが検出対象に設定される。このように、1つのフレームが表示されるごとに、2行目の画素Pxから532行目の画素Pxまで、10行おきに検出対象はシフトする。
図27に示されるように、第487フレームでは、1番目の走査線群から、10行目の画素Pxが検出対象に設定される。第488フレームでは、2番目の走査線群から、20行目の画素Pxが検出対象に設定される。このように、1つのフレームが表示されるごとに、10行目の画素Pxから540行目の画素Pxまで、10行おきに検出対象はシフトする。これによって、各行の検出データDoutは、フレームがm回表示されるごとに1回更新される。
・なお、m行の走査線が、互いに隣り合う10行の走査線からなる複数の走査線群に区画されるとき、検出データDoutに基づく表示データDinの補正は、以下のような態様で実施されてもよい。
すなわち、制御部50における記憶部53は、m/10行×n列の記憶領域を備え、列方向に沿って並ぶ10個の画素Pxの各々を、1つの記憶領域に対応づける。例えば、記憶部53は、1番目の走査線群における1列目の画素Pxを、1行目1列目の記憶領域に対応づけ、2番目の走査線群における2列目の画素Pxを、2行目2列目の記憶領域に対応づけている。また、記憶部53は、54番目の走査線群における959列目の画素Pxを、54行目959列目の記憶領域に対応づけ、54番目の走査線群における960列目の画素Pxを、54行目960列目の記憶領域に対応づける。
制御部50の画像信号処理部54は、表示データDinの生成に際し、画素Pxごとの階調データと、その画素Pxが対応づけられた検出データDoutとを、記憶部53から読出す。そして、画像信号処理部54は、画素Pxごとの階調データに対し、その画素Pxが対応づけられた検出データDoutに基づく加減演算を施して、画素Pxごとの表示データDinを生成する。
・今回のフレームが表示される期間にて得られた検出データDoutが、次回のフレームが表示される期間において、全ての行の検出データDoutとして取り扱われてもよい。
・検出対象は、フレームごとに同じ行に設定されてもよい。また、検出対象は、フレームごとに不規則に設定されてもよい。なお、検出対象がフレームごとに不規則に設定される場合には、例えば、1からmまでの間でフレームごとに乱数を発生させるランダム関数が制御部50にて用いられる。そして、検出用シフトクロック信号Clkrにてシフト待機部分の出力されるタイミングと、マスクパルス信号MPにてマスク解除部分の出力されるタイミングとが同期し、かつ、発生された乱数に応じた時間だけこれらがスタートパルス信号SP2から遅れる構成であればよい。
・検出対象は、フレームごとに2以上設定されてもよい。この際に、検出用シフトクロック信号Clkrでは、相互に異なるタイミングで2つのシフト待機部分が出力され、マスクパルス信号MPでも、相互に異なるタイミングで2つのマスク解除部分が出力される。そして、2つのシフト待機部分の各々が出力されるタイミングと、2つのマスク解除部分の各々が出力されるタイミングとが同期する。
・例えば、EL装置が起動されるとき、EL装置が休止してから復帰するとき等、1つのフレームが表示される期間以外において、全ての行、もしくは、一部の行の各駆動回路PCCに対して、検出動作が行われてもよい。
・1回の検出動作において印加される検出用電圧VMは、データ線Ldごとに相互に異なる構成であってもよい。この際に、検出動作では、複数のデータ線Ldの各々は、相互に異なる配線を通じてアナログ電源70に接続されてもよい。あるいは、検出用電圧VMは、デジタルデータとしてデータドライバ40からデータ線Ldに供給されてもよい。
・1回の検出動作において検出用電圧VMの印加されるデータ線Ldは、全てのデータ線Ldにおける一部であってもよい。この際に、1回の検出動作では、検出用電圧VMの印加の対象となる一部のデータ線Ldのみが、検出用電圧スイッチSWsを介してアナログ電源70と接続される。
・上記実施形態では、駆動トランジスタTr3の特性としてしきい値電圧Vthが検出され、検出されたしきい値電圧Vthに基づいて発光電圧VDが補正される。これに限らず、駆動トランジスタTr3の特性として電流増幅率βが検出され、検出された電流増幅率βに基づいて発光電圧VDが補正されてもよい。また、駆動トランジスタTr3の特性としてしきい値電圧Vthと電流増幅率βとの両方が検出されてもよい。要するに、検出動作における検出対象は、駆動トランジスタTr3の素子特性のうち、EL素子11に供給される駆動電流に対し影響を与えるパラメータであれよい。
・発光電圧VDの補正に際しては、駆動トランジスタTr3の素子特性に加えて、発光輝度などのEL素子11の発光特性が用いられてもよい。
・発光素子は、有機EL素子であってもよいし、無機EL素子であってもよい。EL装置は、EL表示装置であってもよいし、EL照明装置であってもよい。
・発光素子は、有機EL素子であってもよいし、無機EL素子であってもよい。EL装置は、EL表示装置であってもよいし、EL照明装置であってもよい。
β…電流増幅率、t…緩和時間、Ce…画素容量、Cp…寄生容量、Cs…保持容量、Id…ドレイン電流、L1,L2…曲線、La…電源線、Lb…接地電圧線、Ld…データ線、LP…ラッチパルス信号、Ls…走査線、MP…マスクパルス信号、Px…画素、ts…飽和時間、VD…発光電圧、VDN…非発光電圧、VM…検出用電圧、Din…表示データ、11…有機EL素子、PCC…駆動回路、SP1,SP2…スタートパルス信号、SW1…入力スイッチ、SW2…出力スイッチ、SWd…表示用スイッチ、SWm…検出用スイッチ、SWs…検出用電圧スイッチ、Tr1…サンプリングトランジスタ、Tr2…スイッチングトランジスタ、Tr3…駆動トランジスタ、VEE…アナログ基準電圧、VgH…選択電圧、VgL…非選択電圧、Vgs…ゲート−ソース間電圧、VLd…データ線電位、Vth…しきい値電圧、ΔVth…シフト量、Clkd…データシフトクロック信号、Clks…表示用シフトクロック信号、Clkr…検出用シフトクロック信号、Dout…検出データ、DVSS…アナログ電源電圧、LVDD…ロジック電源電圧、LVSS…ロジック基準電圧、VLds…飽和電圧、ELVDD…駆動電圧、ELVSS…基準電圧、SWtrs…転送スイッチ、WDVSS…書込電圧、10…表示パネル、20…選択ドライバ、21…シフトレジスタ回路、22…レベルシフタ回路、23…バッファ回路、30…電源ドライバ、40…データドライバ、41…シフトレジスタ回路、42…データレジスタ回路、43…データラッチ回路、43a…データラッチ、44…電圧変換回路、45…バッファ回路、46…レベルシフタ、50…制御部、51…画像信号入力部、52…タイミングコントローラ、53…記憶部、54…画像信号処理部、55…表示データ出力部、60…ロジック電源、70…アナログ電源。
Claims (9)
- 基準電圧を有する基準電圧線と、
ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち前記接続端以外が給電端である駆動トランジスタと、
前記基準電圧線と前記接続端とに電気的接続するEL素子と、
を備え、
発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記EL素子を発光させる順方向の電流を流し、
非発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記EL素子を発光させない順方向の電位差を設定する
EL装置。 - 前記ゲートと前記ソースとを電気的接続する保持容量をさらに備え、
前記発光期間において、
前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持させる発光用の書込と、
前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流す発光と、を含み、
前記非発光期間において、
前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持させる非発光用の書込を含む
請求項1に記載のEL装置。 - 第1導通端、および、第2導通端を有するスイッチングトランジスタをさらに備え、
前記第1導通端は、前記ゲートに電気的接続し、
前記第2導通端は、前記給電端に電気的接続し、
前記発光用の書込において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持し、
前記発光において、前記スイッチングトランジスタを非導通状態として前記給電端の電圧を電源電圧に設定し、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流し、
前記非発光用の書込において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持する
請求項2に記載のEL装置。 - 入力端、および、出力端を有するサンプリングトランジスタと、
前記入力端に電気的接続するデータ線と、をさらに備え、
前記出力端は、前記接続端に接続し、
前記発光用の書込において、前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を発光電圧に設定して、前記発光電圧に応じた電位差を前記保持容量に保持し、
前記発光において、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記EL素子に流し、
前記非発光用の書込において、
前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を非発光電圧に設定して、前記非発光電圧に応じた電位差を前記保持容量に保持する
請求項3に記載のEL装置。 - 前記非発光期間において、
前記非発光用の書込から、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記EL素子を通して前記保持容量を放電する
請求項4に記載のEL装置。 - 前記スイッチングトランジスタのゲートと、前記サンプリングトランジスタのゲートとを電気的接続する制御線をさらに備える
請求項4に記載のEL装置。 - 前記非発光期間において、前記駆動トランジスタのしきい値電圧を検出する検出動作を含み、
前記発光期間において、前回の検出動作による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正する
請求項1から6のいずれか1つに記載のEL装置。 - 基準電圧を有する基準電圧線と、
ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち前記接続端以外が給電端である駆動トランジスタと、
前記基準電圧線と前記接続端とに電気的接続するEL素子と、
を備えるEL装置の駆動方法であって、
発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記EL素子を発光させる順方向の電流を流し、
非発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記EL素子を発光させない順方向の電位差を設定する
ことを特徴とするEL装置の駆動方法。 - 前記非発光工程において、
前記駆動トランジスタのしきい値電圧を検出する検出工程をさらに含み、
前記発光工程において、
前回の前記検出工程による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正する
請求項8に記載のEL装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013152967A JP2015022283A (ja) | 2013-07-23 | 2013-07-23 | El装置、および、el装置の駆動方法 |
PCT/JP2014/069169 WO2015012215A1 (ja) | 2013-07-23 | 2014-07-18 | El装置、および、el装置の駆動方法 |
TW103125109A TW201516999A (zh) | 2013-07-23 | 2014-07-22 | El裝置及el裝置之驅動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013152967A JP2015022283A (ja) | 2013-07-23 | 2013-07-23 | El装置、および、el装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015022283A true JP2015022283A (ja) | 2015-02-02 |
Family
ID=52393256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013152967A Pending JP2015022283A (ja) | 2013-07-23 | 2013-07-23 | El装置、および、el装置の駆動方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015022283A (ja) |
TW (1) | TW201516999A (ja) |
WO (1) | WO2015012215A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6255271B2 (ja) | 2014-02-14 | 2017-12-27 | ソニー株式会社 | 受信装置、受信方法、送信装置、及び、送信方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4383852B2 (ja) * | 2001-06-22 | 2009-12-16 | 統寶光電股▲ふん▼有限公司 | Oled画素回路の駆動方法 |
JP5110341B2 (ja) * | 2005-05-26 | 2012-12-26 | カシオ計算機株式会社 | 表示装置及びその表示駆動方法 |
JP5012775B2 (ja) * | 2008-11-28 | 2012-08-29 | カシオ計算機株式会社 | 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法 |
JP2012058634A (ja) * | 2010-09-13 | 2012-03-22 | Sony Corp | 表示装置、表示装置の駆動方法、及び、電子機器 |
-
2013
- 2013-07-23 JP JP2013152967A patent/JP2015022283A/ja active Pending
-
2014
- 2014-07-18 WO PCT/JP2014/069169 patent/WO2015012215A1/ja active Application Filing
- 2014-07-22 TW TW103125109A patent/TW201516999A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2015012215A1 (ja) | 2015-01-29 |
TW201516999A (zh) | 2015-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108122539B (zh) | 显示装置以及用于显示面板的控制器 | |
CN108074528B (zh) | 显示装置及其控制器 | |
JP6089656B2 (ja) | 表示装置、および、表示方法 | |
JP4852866B2 (ja) | 表示装置及びその駆動制御方法 | |
KR102633409B1 (ko) | 전계발광 표시장치와 그의 전기적 특성 센싱방법 | |
JP4798342B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 | |
KR100854857B1 (ko) | 발광구동회로 및 그 구동제어방법, 그리고 디스플레이유닛및 그 디스플레이 구동방법 | |
KR101142627B1 (ko) | 표시구동장치, 표시장치 및 구동방법 | |
JP5230806B2 (ja) | 画像表示装置およびその駆動方法 | |
JP5456901B2 (ja) | 表示装置およびその駆動方法 | |
KR101291433B1 (ko) | 표시 장치 및 그 구동 방법 | |
WO2015029336A1 (ja) | 表示装置、および、表示方法 | |
JP4400438B2 (ja) | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 | |
KR102543041B1 (ko) | 외부 보상용 표시 장치 및 그 구동 방법 | |
JP4400443B2 (ja) | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 | |
JP5399521B2 (ja) | 表示装置およびその駆動方法 | |
JP5182382B2 (ja) | 表示装置 | |
WO2015012215A1 (ja) | El装置、および、el装置の駆動方法 | |
KR20150100997A (ko) | 유기전계발광 표시장치 | |
WO2015012216A1 (ja) | El表示装置、および、el表示装置の駆動方法 | |
JP2006177988A (ja) | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 | |
JP5182383B2 (ja) | 表示装置 | |
JP5365931B2 (ja) | 発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器 |