CN101965616A - 用于访问多模式可编程电阻存储器的方法和装置 - Google Patents

用于访问多模式可编程电阻存储器的方法和装置 Download PDF

Info

Publication number
CN101965616A
CN101965616A CN2009801065087A CN200980106508A CN101965616A CN 101965616 A CN101965616 A CN 101965616A CN 2009801065087 A CN2009801065087 A CN 2009801065087A CN 200980106508 A CN200980106508 A CN 200980106508A CN 101965616 A CN101965616 A CN 101965616A
Authority
CN
China
Prior art keywords
memory
storer
programmable resistance
circuit
resistance memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801065087A
Other languages
English (en)
Inventor
W·帕金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ovonyx Inc
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of CN101965616A publication Critical patent/CN101965616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

能够在多个操作模式之间配置存储器。操作模式可以指示与存储器的存储矩阵内的每个单元相关联的存储等级的数目。

Description

用于访问多模式可编程电阻存储器的方法和装置
技术领域
本发明涉及访问可编程电阻存储器。更特别地，本发明涉及从可编程电阻存储器设备读取以及向可编程电阻存储器设备写入。
背景技术
可编程电阻存储器包括各种各样的存储器，其中之一是相变存储器。相变存储器阵列基于在两个物相或其等级之间切换的存储器元件来表现出对应的不同电特性。在相变存储器单元中可以有利地使用元素周期表的VI族元素(例如Te、S或Se)的合金(其被称为硫族化合物或硫族材料)。在硫族化合物中，当材料从非晶相(阻性更强)过渡到晶相(导性更强)时，电阻率会变化两个或更多量级，并且反之亦然。此外，在非晶状态中，电阻率取决于温度。
硫族化合物存储器设备可以将可用于材料的宽范围电阻值用作存储器操作的基础。每个电阻值对应于硫族化合物材料的不同结构状态，并且一个或多个状态可以被选择并且用于定义操作存储器的状态。硫族化合物材料表现出晶态或晶相，以及非晶态或非晶相。硫族化合物材料的不同结构状态关于硫族化合物材料的给定体积或区域中的晶相和非晶相的相对比例而不同。电阻值的范围通常由硫族化合物材料的设置状态和重置状态限制。按照惯例，设置状态是低电阻结构状态，其电特性主要由硫族化合物材料的晶体部分控制，并且重置状态是高电阻结构状态，其电特性主要由硫族化合物材料的非晶部分控制。
可以通过局部增加温度来感应相变。在150℃之下，两个相位都是稳定的。在200℃之上，存在微晶的迅速成核，并且如果将材料保持在结晶温度足够长的时间，则它将经历相变并变成晶体。为了使硫族化合物回到非晶态，必需将温度升高到熔化温度(大约600℃)之上，并且然后迅速将它冷却，即淬火冷却。从电的观点来看，可以通过使电流流过由焦耳效应来加热硫族材料的晶体电阻元件而达到结晶和熔化温度。
硫族化合物存储器材料的每个存储器状态对应于不同电阻值，并且每个存储器电阻值表示唯一的信息内容。在操作上，可以通过提供适当幅度和持续时间的电流脉冲以将硫族化合物材料变换成具有期望电阻的结构状态来将硫族化合物材料编程为特定的存储器状态。通过控制提供给硫族化合物材料的能量的量，可以控制材料体积内晶相区和非晶相区的相对比例，并且由此控制硫族化合物材料的结构(以及对应存储器)状态以存储信息。
可以通过提供存储器状态的电流脉冲特性来编程每个存储器状态，并且可以通过测量电阻来以无损的方式识别或“读取”每个状态。不同状态之间的编程是完全可逆的，并且存储器设备可以被写入且读取几乎无限循环次数以提供鲁棒且可靠的操作。当前在开始在市场上出现的OUM(双向通用(或统一)存储器)设备中采用了硫族化合物材料的可变电阻存储器功能。例如在美国专利No.6,859,390、No.6,774,387、No.6,687,153、和No.6,314,014以及一些期刊文章(其包括由Pirovana等人在EE transactions on Electron Devices(2004年)第51卷第714-719页中发表的“Low Field Amorphous State Resistance andThreshold Voltage Drift in Chalcogenide Materials”和Weiss在IEEESpectrum(2005年)第167卷第363-364页中发表的“Morphing Memory”)中给出OUM类型设备的基本原理和操作，通过参考将其公开结合于此。
例如在下面的美国专利No.6,671,710、No.6,714,954、No.6,087,674、No.5,166,758、No.5,296,716、No.5,536,947、No.5,596,522、No.5,825,046、No.5,687,112、No.5,912,839和No.3,530,441中已描述了硫族化合物材料的性态(behavior)(包括转换、存储和累积)和化学成分，通过参考将所述美国专利的公开结合于此。这些参考文献给出了所提议的管理硫族化合物材料的性态的机制。参考文献还描述了经由一系列部分晶态从晶态到非晶态(以及反过来)的结构变换，其中在硫族化合物材料的电和光学编程的操作期间，晶区和非晶区的相对比例会变化。
已研究了广泛的硫族化合物成分，以努力优化硫族设备的性能特性。硫族化合物材料通常包括硫族元素以及一个或多个化学或结构改性(modifying)元素。从元素周期表的第VI列中选择硫族元素(例如Te、Se、S)，并且可以例如从元素周期表的第III列(例如Ga、Al、In)、第IV列(例如Si、Ge、Sn)、或第V列(例如P、As、Sb)中选择改性元素。改性元素的作用包括提供包含硫族元素的链之间的分支或交联点。第IV列改性剂可以用作四配位改性剂，其包括硫族化合物链内的两个坐标位置以及允许分支或交联远离硫族化合物链的两个坐标位置。第III和第V列改性剂可以用作三配位改性剂，其包括硫族化合物链内的两个坐标位置以及允许分支或交联远离硫族化合物链的一个坐标位置。根据本发明原理的实施例可以包括二元、三元、四元和更高阶硫族化合物合金。在美国专利No.5,166,758、No.5,296,716、No.5,414,271、No.5,359,205、No.5,341,328、No.5,536,947、No.5,534,712、No.5,687,112、No.5,825,046中描述了硫族化合物材料的示例，通过参考将所述美国专利的所有公开结合于此。硫族化合物材料还可以是利用诸如N2或O2之类的气体的反应溅射过程的结果，从而形成例如硫的氮化物或氧化物，并且可以通过离子注入或其它过程来对硫族化合物进行改性。
尽管可编程电阻存储器(诸如基于OUM的存储器)可以解决各种应用的需求，但是对于一组规范的最优解决方案可以与这种存储器在另一应用中的性能不一致。例如，在一些应用中对高速操作的需求可能与在其他应用中对高密度存储的需求目的相互矛盾。因此将高度需要可以适应对高速操作和高密度存储的需求的存储器。
发明内容
根据本发明原理的存储器能够在多个操作模式之间配置。每个模式可以与唯一的写入和/或读取特性相关联。
在说明性实施例中，存储器可以被配置成在一个模式下将存储器内的存储器单元编程为处于预定数目的状态中的一个，并且在另一模式下将相同单元编程为处于不同预定数目的状态中的一个。因为这些表征较大数目的状态的模式可能需要较多时间来读取或写入，所以存储器或者存储器的部分可以被配置成以较少数目的状态操作以用于需要较高速度的应用。对于其中速度不是那么关键并且需要较高密度的应用来说，相同的存储器可以被配置成以提供较高密度、较低速度的操作的模式进行操作。
在一个说明性实施例中，至少一个编程模式包括四个或更多程序状态，并且一个编程模式包括两个程序状态。全部或部分存储器可以被配置成以任一模式操作。
附图说明
图1是根据本发明原理的相变存储器的概念性框图。
图2是根据本发明原理的可编程电阻存储器的概念性框图，其具有在这种存储器的说明性实施例中利用的模式控制电路的更详细视图。
图3A和图3B分别是根据本发明原理的二进制和四进制操作模式的电阻到逻辑等级的映射图。
图4A是根据本发明原理的模式控制编码器的框图。
图4B是例如可以由根据本发明原理的编码器实施的电阻到逻辑值的映射。
图5是根据本发明原理的使用相变存储器的电子设备的概念性框图。
具体实施方式
尽管将根据某些优选实施例来描述本发明，但是对本领域普通技术人员来说显而易见的其它实施例(包括没有提供本文所阐述的所有优点和特征的实施例)也在本发明的范围内。在不偏离本发明精神或范围的情况下可以进行各种结构、逻辑、过程步骤、化学和电学改变。因此，本发明的范围仅由所附权利要求限定。
如图1的概念性框图所示的那样，根据本发明原理的存储器100包括存储器阵列102、输入/输出(I/O)电路104、以及控制和定时电路106。存储器阵列102包括存储器单元的交叉点矩阵108以及行110和列112驱动器。输入/输出电路104包括用于将信号传送到存储器阵列102外部的电路以及用于从存储器阵列102外部的电路接收信号的驱动器。输入/输出104电路为其提供接口的存储器阵列外部的电路可以与存储器阵列102共享相同的集成电路，或者可以位于另一“芯片”上。定时和控制电路106包括模式控制电路114。
根据本发明的原理，模式控制电路可以被操作以在多个操作模式之间配置存储器100。每个模式可以与唯一的写入和/或读取特性相关联。在说明性实施例中，存储器100可以被配置成在一个模式下将该存储器内的存储器单元编程为处于预定数目的逻辑状态中的一个，并且在另一模式下将相同单元编程为处于更大数目的逻辑状态中的一个。整个存储器100或存储器的一部分(更具体来说，矩阵108)可以被配置成用较少数目的状态操作以用于需要较高速度的应用。对于其中速度不是那么关键并且需要较高密度的应用来说，相同存储器100(更具体来说，矩阵108)或其一部分可以被配置成以提供较高密度、较低速度的操作的模式进行操作。
在图2的说明性实施例中，根据本发明原理的多模式存储器包括存储器访问电路，其被配置成将数据写入到相变存储器阵列200以及从相变存储器阵列200读取数据。相变存储器阵列是已知的并且可以被组织成例如分级存储器。存储器阵列200可以包括以二维矩阵布置的相变存储器单元，其具有例如行(也被称为字线)和列(也被称为位线)解码器和驱动器晶体管设备以及行和列互连导体。相变存储器阵列是已知的，并且例如在授予Lowrey等人的美国专利6,813,177中被讨论，通过参考将其结合于此。
在存储器的每个块内，地址解码、读取、写入和数据信号被用来确定访问哪个单元以及对被访问的单元执行哪个操作。根据本发明原理的存储器对于每个操作(例如读取、写入00、写入01、写入10、写入11等等)可以使用不同电流/电压源，或者可以重新配置相同的源以执行各种访问操作。存储器，更特别地在该说明性实施例中控制电路224不仅预先确定是从单元读取还是向该单元写入，而且另外在其被写入的情况下预先确定向该单元写入什么状态。在下面更详细地描述这样的操作。
访问电路包括地址、数据和读取/写入解码电路，其响应于来自访问存储器的电路的输入而确定将对存储器200内的什么单元执行什么操作(即读取、写入01、写入10、写入11等等)。在该说明性实施例中，模式控制电路114接受一个或多个输入信号(其可以以非易失性存储器、激活的熔丝或反熔丝或其它机制的形式)，并且根据输入到模式控制电路114的信号的值来控制该存储器的操作模式。在该说明性实施例中，控制电路114对微序列器220进行操作以改变该序列器通过微指令存储装置222的路径；所选择的路径与存储在模式控制电路114中的操作模式相关联。微指令存储装置又对控制电路224进行操作以实现对存储器阵列200访问的执行。
根据本发明原理的存储器可以使用分级架构，在该分级架构中存储器的块被分布在阵列中。在所说明的实施例中，可以通过行和列地址缓冲器和解码器来访问存储器的每个块以及该块中的每个位。目标用于写入到该阵列中的存储器单元的信息(例如数据或控制代码)可以被存储在数据缓冲器内，然后以将在下面更详细描述的方式写入到所述单元中。可以使用感测放大器(sense amplifier)来从阵列内的存储器单元读取信息并且然后将该信息存储在数据缓冲器中以通过输入/输出电路“在存储器外(off memou)”进行呈现。
可以使用结合诸如读取、写入和数据值(例如00、01、10和11)之类的信号的解码地址来将适当的电流源路由到所选的存储器单元。根据本发明的原理，模式选择电路114的状态确定存储器200将操作在各种模式中的哪一个。如先前所述的那样，模式选择电路114的状态可以例如通过激活熔丝或反熔丝来设置。这样的模式选择过程可以在例如制造期间、运送期间、与其他电路集成期间或由最终用户实行的定制过程期间发生。
在说明性实施例中，模式选择电路114结合微序列器220一起操作以根据在模式电路114内设置的操作模式来逐步通过存储在微存储装置电路222内的微程序中的可替换位置。在微存储装置222内编码的微程序操作控制电路224以根据操作(例如读取或写入)、数据(例如00、01、10和11)并且根据存储器的操作模式(例如二进制存储或四进制存储)来访问阵列200内的存储器单元。
在说明性实施例中，控制电路224包括数字到模拟转换器，其控制应用于所访问的存储器单元的电流量。根据所存储的微程序操作数字到模拟转换器允许存储器应用不同幅度、持续时间、形状和频率的电流脉冲以便实现各种访问操作。微程序、微序列器以及它们相关联的控制器是已知的，并且例如在存储器自检中使用。使用数字到模拟转换器来在可编程电阻存储器中产生变化的电流脉冲是已知的，并且例如在由Ferdinando Dedeschi等人于2008 IEEE International Solid StateCircuits Conference的会议23中给出的“A MULTI-LEVEL CELLBIPOLAR SELECTED PHASE-CHANGE MEMORY”中被描述，通过参考将其结合于此。
在该说明性实施例中，以8×8阵列的64个存储器块202来组织存储器200。每个块包括存储器单元204阵列以及外围电路，所述外围电路包括提供对每个块202内的各个存储器单元210的访问的列206和行208访问电路。外围阵列电路212包括行和列解码器和驱动器、数据和地址缓冲器、感测放大器和电流源。该外围阵列电路212提供顶级解码以访问存储器块202，并且将适当的读取-或写入缓冲器、感测放大器和电流源切换/使能到所选择的存储器块202中。
在说明性实施例中，至少一个编程模式包括四个或更多程序状态并且一个编程模式包括两个程序模式。全部或部分存储器可以被模式配置成以任一程序状态操作。根据本发明原理的存储器可以包括不同存储器类型的分段，一些更适合于多等级操作(也就是说多于两个存储等级)，一些更适合于二进制操作(使用通常被称为设置和重置的两个存储等级的操作)。可以通过使用例如不同相变材料成分、不同单元类型或者不同单元结构来针对不同类型的存储器分段的相应优选操作模式(例如多等级或二进制)对它们进行优化。模式可以是通过使用非易失性方法(例如接合、激光熔丝熔断(blowing))而硬连线的，或者通过软线技术，例如使用通电时加载的电子密钥(electronickey)，所述密钥例如来自I/O并且存储在易失性或非易失性片上存储器中。
根据本发明的原理，(按地址范围或扇区的)每个存储器分段或块可以被模式配置成以多个程序模式(例如二进制或诸如每个存储器单元4个等级(每个物理存储器单元2个逻辑位)之类的不同程度的多等级操作)来操作。可替换地，来自存储器阵列的模拟信号(即诸如电压信号之类的表示存储器单元的编程等级的信号)可以被提供给外部电路(或者直接提供给管脚或者通过模拟到数字转换器)，并且模式控制电路114可以控制外部读取和写入。
可替换地，存储器的一个或多个部分可以被模式控制电路114分配成在该模式控制电路114的控制下与误差校正电路(ECC)并行运行。以这种方式，当ECC不需要额外存储器时，可以将在该ECC中使用的额外存储器释放出来，并且当模式控制电路114禁用ECC时，用于读取和写入的定时运行得更快。
在其中相变存储器元件以一层堆叠在另一层上地成层堆叠的三维相变存储器实施例中，不同的层或不同层的分段可以被模式控制电路114配置成以不同的程序模式操作。三维堆叠的相变存储器结构是已知的，并且在例如美国专利号6,795,338的标题为“Memory Having AccessDevices Using Phase Change Material Such As Chalcogenide”中被公开，通过参考将其结合于此。
在操作中，外围电路内的(一个或多个)电流源将所选单元编程为同与给定程序模式(例如用于二进制程序模式的设置或重置，用于四进制程序模式的设置、重置或两个中间等级之一，或者设置重置或多于两个中间等级之一)相关联的一个等级相对应的电阻值。图3A的逻辑等级图描绘将在二进制程序模式中用作两个电阻值R1(设置)和R2(重置)的两个等级。为程序等级R1和R2指派范围以便适应存储器内单元之间的变化。在该说明性实施例中，第一范围RA1包括从标称电阻R1之上降至零电阻的电阻，并且第二范围RA2包括从稍低于标称电阻R2到可测量的最高电阻的电阻。
在该说明性实施例中，范围RA1和RA2的起始点可以被选择以使得留下未定义的范围RAun，就二等级存储来说其可以被最小化或消除。范围RA1和RA2的起始点被选择以确保所有有效电阻测量落入所述范围之一内，并且落入未定义的范围RAun内的任何电阻测量都是无效的。可以使用统计电阻分布来适当地设置范围RA1、RA2和RAun。
图3B的逻辑等级图描绘了与例如可以在根据本发明原理的多模式存储器中使用的四进制逻辑等级程序模式相关联的电阻值。在该说明性实施例中，四进制程序模式包括四个标称电阻值R3、R4、R5和R6，它们具有各自相关联的范围RA3、RA4、RA5和RA6。在该说明性实施例中，标称电阻值R3可以是与图3A的二进制模式的电阻值R1相同的电阻值，并且标称电阻值R6可以是大约与图3A的二进制模式的电阻值R2相同的电阻值。此外，范围RA3和RA6可以分别是与图3A中描绘的二进制模式的范围RA1和RA2相同的范围。以这种方式使用相同电阻等级和范围可以减轻当以多个可能的模式之一操作时将逻辑等级指派给所测量的电阻值的任务。
在该说明性实施例中，分别与电阻等级R5和R6相关联的范围RA5和RA6划分图3A的范围RAun。对于相变存储器来说，较低电阻的范围(指派的RA4)可以小于指派的RA5的范围。根据本发明的原理，可以以不同的方式来分布范围和电阻值；四进制模式中的范围和电阻值不需要复制二进制模式的范围或电阻。此外，范围和电阻不需要遍及整个电阻范围而均匀分布；例如将标称电阻等级集中在任意端部处或者朝向可用电阻分布的中间可以是有利的。作为另一个示例，图3B中RA5和RA4的交点可以是也用于区别图3A中的电阻的范围RA1和RA2的交点。这为设置和重置位提供更大的操作区。
在操作中，图2的外围电路212将逻辑值分配给从存储器单元读取或写入到该存储器单元的所测量的电阻值，并且使得这些逻辑值可用于电路，所述电路访问存储器200。在说明性实施例中，外围电路202包括执行逻辑等级指派功能的比较器和感测放大器。在这样的实施例中，感测放大器将对应于被读取的存储器单元的电阻的电压信号提供给为范围RA1-RA6划界的比较器库。
图4A的概念性框图提供诸如可以被包括在根据本发明原理的多模式存储器的外围电路212中的数据转换电路的更详细视图。在该说明性实施例中，逻辑等级分配电路400包括比较器COMP1、COMP2和COMP3以及编码器402。比较器被配置成从连接到所选存储器单元的感测放大器接收信号。比较器的输出被提供给编码器402，所述编码器402根据图4B的列表指派逻辑值。输入到编码器的“模式”控制逻辑值的指派(例如二进制或四进制)。
模式输入还确定由指派电路400驱动到输入/输出电路404的数据位的数目。也就是说，指派电路400在二进制操作模式将一个数据线驱动到输入/输出电路404，并且在四进制操作模式驱动两个数据线。类似地，外围电路212内的地址解码电路通过在二进制操作模式下对数据的每“两个位”访问存储器阵列200内的两个单元，但是在四进制操作模式下对数据的“两个位”仅访问存储器阵列内的一个单元来响应“模式”输入。对于二进制模式，作为代替可以将未定义的范围R4和R5分配给0或1(也就是说在后续的读取期间未定义的范围R4和R5被调整以为电阻中的噪声或变化提供更多余量)。
诸如由模式控制电路114所实现的模式控制的使用可以结合适合于个人化(personalize)芯片、定时和驱动器的不同定时和写入算法以允许将存储器的不同部分或层用作一次可编程存储器(OTP)(具有例如与击穿层串联的二极管)，或者在一个部分或层上为二进制，在另一个部分或层上为四进制，或者在另一个部分或层上为“n进制”。此外，Nand型闪存、Nor型闪存、DRAM或SRAM可以位于第一等级上并且并行结合一个或多个上述层上的相变存储器。所述一个或多个相变存储器层可以被配置成与第一等级上的薄膜二极管(或使用二极管和击穿层的OTP)或双向阈值开关(OTS)串联。
使用二进制模式的某些分段或层可以使用更快的PCM沉积的合金，其中由用于存储器的这些层或部分的模式来适当地选择更快的定时集。类似地，其它部分或层可以是四进制的并且将被称为GST 225的成分用作存储器合金，其中从在微代码中可用并且存储器映象(map)的模式可选择的那些时间集中选择适合的时间集。这种方法允许可选择芯片上的存储器的层次，其中掩膜变化很少或没有，由模式和所沉积的合金(或OTP的击穿层)实现个人化。
在关于前述附图的讨论中所描述的(一个或多个)相变电子设备可以被特别有利地用在各种系统中。图5的示意图将被讨论以说明所述设备在少数这样的系统中的使用。图5的示意图包括许多部件和设备，它们中的一些可以用于根据本发明原理的系统的特定实施例，而其他未被使用。在其它实施例中，可以使用其它类似的系统、部件和设备。一般来说，该系统包括被配置成连同相变存储器一起操作的逻辑电路。该逻辑电路可以是分立的、可编程的、专用的或者是例如微处理器、微控制器或数字信号处理器的形式。并且本文的实施例还可以在芯片内使用或者连接到这样的电路。图5的示例性系统仅为了描述目的。尽管描述可以参考通常在描述特定计算机、通信、跟踪和娱乐系统中使用的术语，但是描述和概念等同地应用于包括具有不同于图5所说明的架构的系统的其它系统。在各种实施例中，电子系统500可以被实施为例如通用计算机、路由器、大规模数据存储系统、便携式计算机、个人数字助理、蜂窝电话、电子娱乐设备(诸如音乐或视频回放设备或电子游戏机)、微处理器、微控制器、数字信号处理器或射频识别设备。图5中所描绘的任何或所有部件可以使用例如相变存储器或硫族化合物电子设备(诸如基于硫族化合物的非易失性存储器和/或阈值开关)。
在说明性实施例中，系统500可以包括：可以与一些或所有微处理器一起实施的中央处理单元(CPU)505，用于信息的临时存储的随机存取存储器(RAM)510，以及用于信息的永久存储的只读存储器(ROM)515。提供存储器控制器520来控制RAM 510。根据本发明的原理，任何存储器元件(例如RAM或ROM)的全部或任何部分可以被实施为基于硫族化合物的非易失性存储器。
根据本发明原理的电子系统500可以是结合嵌入的基于硫族化合物的电子非易失性存储器的微处理器，所述微处理器作为CPU 505来操作，所述基于硫族化合物的电子非易失性存储器作为ROM 510和/或ROM 515或者其一部分来操作。在该说明性示例中，微处理器/硫族化合物非易失性存储器组合可以是独立的，或者可以与其他部件(例如图5中待描述的那些部件)一起操作。
在本发明范围内的实施方式中，总线530互连系统500的部件。提供总线控制器525以控制总线530。中断控制器535可以用于或不用于从系统部件接收各种中断信号并且对其进行处理。例如可以在根据本发明原理的系统(诸如独立计算机、路由器、便携式计算机或数据存储系统)的大规模实施方式中使用诸如总线530、总线控制器525以及中断控制器535之类的部件。
大容量存储设备可以由磁盘542、CD ROM 547或硬盘驱动器552提供。可以经由可移动介质(例如磁盘542和CD ROM 547)与系统500交换数据和软件。磁盘542可插入到磁盘驱动器541中，其又通过控制器540连接到总线530。类似地，CD ROM 547可插入到CD ROM驱动器546，其又通过控制器545连接到总线530。硬盘552是由控制器550连接到总线530的固定盘驱动器551的一部分。尽管在根据本发明原理的系统的该描述中使用了存储设备的常规术语(例如磁盘)，但是可以使用根据本发明原理的基于硫族化合物的非易失性存储器来实施任何或所有所述存储设备。可移动存储装置可以由将根据本发明原理的基于硫族化合物的非易失性存储器用作存储介质的非易失性存储部件(诸如拇指驱动器)来提供。例如将基于硫族化合物的非易失性存储器用作常规可移动存储器(例如盘或CD ROM或拇指驱动器)的“即插即用”代替物的存储系统可以模仿现有的控制器以例如为诸如控制器540、545和550之类的控制器提供透明接口。
可以由多个设备中的任一个来提供对系统500的用户输入。例如，由控制器555将键盘556和鼠标557连接到总线530。如所示的那样，用作麦克风和/或扬声器的音频换能器596由音频控制器597连接到总线530。诸如笔和/或小型报(tabloid)之类的其它输入设备可以连接到总线530并且根据需要连接到合适的控制器和软件以用作输入设备：提供DMA控制器560以执行对RAM 510的直接存储器访问，如先前所描述的那样，RAM可以整体或部分使用根据本发明原理的基于硫族化合物的非易失性存储器设备来实施。视觉显示由控制显示器570的视频控制器565来产生。显示器570可以是适合于给定应用的任何尺寸或技术。
例如，在蜂窝电话或便携式娱乐系统实施例中，显示器570可以包括一个或多个相对小(例如每一侧几英寸的量级)的LCD显示器。在大规模数据存储系统中，显示器可以被实施为大规模多屏液晶显示器(LCD)或包括量子点OLED的有机发光二极管(OLED)。
系统500还可以包括通信适配器590，其允许系统如示意性示出地那样由总线591和网络595互连到局域网(LAN)或广域网(WAN)。输入接口599结合输入设备593来操作以准许用户将命令和控制、数据之类的信息或其它类型的信息发送到系统500。输入设备和接口可以是多个常见接口设备(例如操纵杆、触摸垫、触摸屏、语音识别设备或其它已知的输入设备)的任何一个。在根据本发明原理的系统的一些实施例中，适配器590可以与收发器573和天线575一起操作以例如在蜂窝电话、RFID和wifi计算机实施方式中提供无线通信。
系统500的操作通常由操作系统软件来控制和协调。该操作系统控制系统资源的分配并且除此之外尤其执行诸如处理调度、存储器管理、联网和I/O服务之类的任务。特别地，存在于系统存储器中并且在CPU 505上运行的操作系统协调系统500的其它元件的操作。
根据本发明的原理，系统500的说明性手持电子设备实施例(诸如蜂窝电话、个人数字助理、数字组织器、膝上型计算机、手持信息设备、手持娱乐设备(例如播放音乐和/或视频的设备)、小尺寸输入设备(例如键区、功能键和软键)(这些都是本领域已知的))可以代替例如控制器555、键盘556和鼠标557。具有发射机、记录能力等等的实施例还可以包括麦克风输入(未示出)。
在根据本发明原理的系统500的说明性RFID发射机应答器实施方式中，天线575可以被配置成以频率F1拦截来自基站的询问信号。所拦截的询问信号然后将被传导到调谐电路(未示出)，其接受信号F1并且拒绝所有其他信号。然后该信号传到收发器573，在所述收发器573中以已知的方式来检测、放大并整形包括询问信号的载波F1的调制。然后检测到的询问信号传到解码器和逻辑电路，所述逻辑电路可以被实施为例如低功率应用中的分立逻辑，或者被实施为如先前所描述的微处理器/存储器组合。询问信号调制可以将代码定义成从根据本发明原理的基于硫族化合物的非易失性存储器将数据读取出来或者将数据写入到其中。在该说明性实施例中，以第二载波频率F2把从存储器读取出的数据作为“应答”信号在天线575上传送给收发器573。在无源RFID系统中，从询问信号得到功率并且诸如由根据本发明原理的基于硫族化合物的非易失性存储器提供的存储器特别适合于这种使用。
对于本文的实施例的一些使用，控制器940或CPU可以将电子密钥发送给诸如Ram 910或Rom 915之类的存储器控制器或系统存储器，从而将存储器从二进制变成四进制，以使得存储量被加倍，而所使用的定时更慢(例如2x用于读取，且10x用于写入)。这样的改变可以在现场在驱动所述模式114的电子控制下(例如使用电子密钥)或通过改变到模式114的某些管脚的连接来完成。

Claims (10)

1.一种装置，包括：
相变存储器单元；
模式选择电路，其被配置成接收并存储与所述相变存储器单元的访问模式的选择有关的信息；以及
访问电路，其被配置成根据由所述模式选择电路所存储的模式选择来访问所述相变存储器单元。
2.根据权利要求1所述的装置，其中能够在多个访问模式之间配置所述访问电路，每个访问模式与唯一数目的单元存储等级相关联。
3.根据权利要求1所述的装置，其中编程电流幅度取决于模式选择。
4.根据权利要求1所述的装置，其中编程电流持续时间或下降沿速率取决于模式选择。
5.根据权利要求1所述的装置，其中一系列编程电流脉冲的数目、持续时间、频率、形状或幅度取决于模式选择。
6.一种方法，包括下述步骤：
将模式选择信息存储在与可编程电阻存储器相关联的电路中；以及
根据所存储的模式选择信息来访问所述可编程电阻存储器。
7.根据权利要求6所述的方法，其中访问所述可编程电阻存储器的步骤包括根据与所存储的模式选择信息相关联的多个存储等级来访问存储器。
8.根据权利要求6所述的方法，其中模式选择信息的存储还包括存储用于可编程电阻存储器的不同分段的模式选择信息的步骤，以及访问所述可编程电阻存储器的步骤包括根据为存储器的每个分段所存储的模式选择信息来访问存储器的不同分段。
9.根据权利要求6所述的方法，其中访问的步骤还包括以下步骤：访问包括由在所述存储器的一个部分中的第一操作速度所表征的一个或多个合金的可编程电阻存储器，以及访问包括由在所述存储器的第二部分中的第二操作速度所表征的一个或多个合金的可编程电阻存储器。
10.根据权利要求9所述的方法，其中访问包括不同合金的可编程电阻存储器部分的步骤包括访问位于存储器的不同层上的可编程电阻存储器部分的步骤。
CN2009801065087A 2008-02-26 2009-02-18 用于访问多模式可编程电阻存储器的方法和装置 Pending CN101965616A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/072,411 US8203872B2 (en) 2008-02-26 2008-02-26 Method and apparatus for accessing a multi-mode programmable resistance memory
US12/072411 2008-02-26
PCT/US2009/001000 WO2009108279A2 (en) 2008-02-26 2009-02-18 Method and apparatus for accessing a multi-mode programmable resistance memory

Publications (1)

Publication Number Publication Date
CN101965616A true CN101965616A (zh) 2011-02-02

Family

ID=40998139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801065087A Pending CN101965616A (zh) 2008-02-26 2009-02-18 用于访问多模式可编程电阻存储器的方法和装置

Country Status (6)

Country Link
US (1) US8203872B2 (zh)
JP (1) JP5520842B2 (zh)
KR (1) KR101717247B1 (zh)
CN (1) CN101965616A (zh)
TW (1) TWI537949B (zh)
WO (1) WO2009108279A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956259A (zh) * 2011-08-16 2013-03-06 英特尔移动通信有限责任公司 磁性随机存取存储器
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331168B2 (en) * 2009-04-30 2012-12-11 International Business Machines Corporation Increased capacity heterogeneous storage elements
KR101678886B1 (ko) * 2009-11-25 2016-11-23 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
US8750032B2 (en) * 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9384810B2 (en) 2012-08-10 2016-07-05 Qulacomm Incorporated Monolithic multi-channel adaptable STT-MRAM
WO2015167438A1 (en) * 2014-04-28 2015-11-05 Hewlett-Packard Development Company, L.P. Multimodal memristor memory
TWI727960B (zh) * 2015-07-21 2021-05-21 美商愛德斯托科技公司 具形成於位元線下共用導體之具可程式阻抗元件記憶體裝置
US9613696B1 (en) * 2015-12-16 2017-04-04 Stmicroelectronics International N.V. Memory device including decoder for a program pulse and related methods
US10373682B2 (en) 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
KR20200123898A (ko) * 2019-04-22 2020-11-02 삼성전자주식회사 상이한 동작 모드들에서 동작하는 뱅크들을 포함하는 불휘발성 메모리 장치, 메모리 컨트롤러의 동작 방법, 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097637A (en) * 1994-06-02 2000-08-01 Intel Corporation Dynamic single bit per cell to multiple bit per cell memory
US6501111B1 (en) * 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US20030007384A1 (en) * 2001-07-09 2003-01-09 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
CN1897156A (zh) * 2005-07-13 2007-01-17 三星电子株式会社 具有可变驱动电压的相变随机存取存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993004506A1 (en) * 1991-08-19 1993-03-04 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US6798420B1 (en) * 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6661422B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US7471556B2 (en) * 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6314020B1 (en) * 2000-09-29 2001-11-06 Motorola, Inc. Analog functional module using magnetoresistive memory technology
KR100610014B1 (ko) * 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
KR100744114B1 (ko) * 2005-05-12 2007-08-01 삼성전자주식회사 상 변화 메모리 장치 및 그 워드라인 구동방법
JP2006351061A (ja) * 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd メモリ回路
JP4791806B2 (ja) * 2005-11-21 2011-10-12 株式会社東芝 半導体記憶装置及びそのデータ書き込み方法
KR100781550B1 (ko) * 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
KR101261008B1 (ko) * 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097637A (en) * 1994-06-02 2000-08-01 Intel Corporation Dynamic single bit per cell to multiple bit per cell memory
US6501111B1 (en) * 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US20030007384A1 (en) * 2001-07-09 2003-01-09 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
CN1897156A (zh) * 2005-07-13 2007-01-17 三星电子株式会社 具有可变驱动电压的相变随机存取存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956259A (zh) * 2011-08-16 2013-03-06 英特尔移动通信有限责任公司 磁性随机存取存储器
CN102956259B (zh) * 2011-08-16 2015-09-23 英特尔移动通信有限责任公司 磁性随机存取存储器
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路
CN103716152B (zh) * 2013-12-25 2017-04-26 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路

Also Published As

Publication number Publication date
WO2009108279A3 (en) 2009-12-03
WO2009108279A2 (en) 2009-09-03
US20090213644A1 (en) 2009-08-27
US8203872B2 (en) 2012-06-19
TW200951957A (en) 2009-12-16
JP5520842B2 (ja) 2014-06-11
JP2011513884A (ja) 2011-04-28
TWI537949B (zh) 2016-06-11
KR101717247B1 (ko) 2017-03-16
KR20100117133A (ko) 2010-11-02

Similar Documents

Publication Publication Date Title
CN101965616A (zh) 用于访问多模式可编程电阻存储器的方法和装置
US7808807B2 (en) Method and apparatus for accessing a multi-mode programmable resistance memory
US8344350B2 (en) Phase change device with offset contact
US9208874B2 (en) Nonvolatile memory device having variable resistive elements and method of driving the same
US7920414B2 (en) Asymmetric-threshold three-terminal switching device
US8908413B2 (en) Programmable resistance memory
US9576648B2 (en) Method and apparatus for decoding memory
US7978506B2 (en) Thin film logic device and system
US7839673B2 (en) Thin-film memory system having thin-film peripheral circuit and memory controller for interfacing with a standalone thin-film memory
US7817475B2 (en) Method and apparatus for accessing a phase-change memory
US8228719B2 (en) Thin film input/output
US20090196093A1 (en) Stacked die memory
CN101383180A (zh) 模拟的组合存储设备
US8198158B2 (en) Method for thin film memory
US9851913B2 (en) Methods for operating a memory array
US7859895B2 (en) Standalone thin film memory
JP5837916B2 (ja) 抵抗体を利用する不揮発性メモリ装置及びその駆動方法
CN107093454A (zh) 阻变存储装置和用于阻变存储装置的电压发生电路
US7952087B2 (en) Phase change device with offset contact
US8995203B2 (en) Non-volatile memory device, driving method of memory controller controlling the non-volatile memory device and memory system including the memory controller and the non-volatile memory device
US8363458B2 (en) Memory controller
KR20150002949A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110202