CN101964374B - 光电晶片结构及光电元件 - Google Patents
光电晶片结构及光电元件 Download PDFInfo
- Publication number
- CN101964374B CN101964374B CN2010101968990A CN201010196899A CN101964374B CN 101964374 B CN101964374 B CN 101964374B CN 2010101968990 A CN2010101968990 A CN 2010101968990A CN 201010196899 A CN201010196899 A CN 201010196899A CN 101964374 B CN101964374 B CN 101964374B
- Authority
- CN
- China
- Prior art keywords
- disk body
- photoelectric cell
- photoelectricity
- wafer
- insulation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
一种光电元件系由底座与光电晶片组合而成,其中光电晶片具有一可导电基座,且一晶层构造位于可导电基座的一侧,以及二电极电性连结该晶层构造或该可导电基座,且二电极位在相同侧;底座由一金属盘体搭配一绝缘构造,且复数接脚组设在金属盘体或绝缘构造上;光电晶片系配置在绝缘构造上与各接脚相离,且光电晶片与底座保持绝缘状态;更进一步,一辅助接脚配置在绝缘构造轴向,其可用以承载光电晶片,以及形成断路或是作为光电晶片的一电极;上述的金属盘体与绝缘构造的组合可以由一相对应形状的非金属盘体所取代,且非金属盘体的周边更可具有一延伸墙部与一盖体结合形一光电元件。
Description
技术领域
本发明涉及用以收发光讯号的光电元件晶片结构及光电元件,属于光通讯的技术领域。
背景技术
光电元件系由底座与光电晶片组合而成。其中底座可以是金属盘体(metal stem)与金属接脚的组合,例如To-can Header,或是非金属盘体与金属接脚的组合,例如LeadframeHeader。其次底座上可配置一载体(submount)承载光电晶片,且光电晶片的电极透过接脚与电路板上的电路连接。
上述光电晶片的电极可位在相对面,例如其一位在光电晶片上方表面,另一位在光电晶片下方表面;当光电晶片配置在载体(Submount)上,位在下方表面的电极可与载体接触并形成电性连结;载体更进一步作为打线垫(bounding pad),使得一导线可连接一接脚(电极)与载体;至于位在光电晶片上方表面的电极也可藉一导线与另一接脚(电极)电性连接。值得注意的是,载体与底座的表面需形成不导电的状态。
图1a与图1b显示光电晶片的二个电极位在不同面;以PIN-TIA架构的光电元件为例,光电晶片200位在一异质基板/载体205上,且其组合配置在一底座201;其中光电晶片200电性连接一转阻放大器(TIA)202,且光电晶片200与底座201形成绝缘且可供操作;然而异质基板205的价格较高且体积与面积较大,因此导致光电晶片200的电容提高且降低频率响应。
图1c与图1d显示另一种使光电晶片200能够绝缘地配置在底座201上且供操作的方式。其主要是在一同质的半绝缘基板(semi-insulating substrate,SI基板)206上磊晶(外延)生成P-I-N结构的晶层,并藉由蚀刻技术形成二个电极203、204;然而同质半绝缘基板206同样存在成本高的缺失,而且N+晶层的厚度很薄(通常仅约数个微米,所以须搭配精密的蚀刻制程以预防N+晶层不慎被蚀穿而造成元件无法运作。
另外美国专利6,586,718揭露一种光电晶片,其揭露在一同质的半绝缘基板上磊晶生成P-I-N层;其中N晶层容易因蚀刻过度而被蚀穿。
根据以上所述,传统PIN-TIA架构的光电元件要使光电晶片与底座间形成绝缘,使用异质基板会导致成本高且频宽降低;而使用同质半绝缘基板除了成本高外,还会因为N+晶层薄不易控制蚀刻制程而导致制程参数须相当精准,提高了制作的困难度。
发明内容
本发明的主要目的在于提供一种光电元件,系包含一底座搭配一光电晶片,其中底座的预定区域具有一绝缘构造用以承载光电晶片,藉此使光电元件具有高频宽、低成本、易制作及/或高良率的功效。
为满足上述的功效,本发明的光电晶片特别设计成一端具有较大厚度且可导电的同质基座(N+基座),且一晶层构造位于该基座上;该晶片更具有二个电极且位在同侧及具有相同金属结构;辅以一低介电常数材料层(Low K材料层,如BCB或SOG)降低电容的设计,或在底部铺上SOG造成与底座绝缘的设计,可以使光电元件的制作具有高频宽、低成本、易制作及/或高良率的功效。
底座的绝缘构造除了可直接承载上述光电晶片外,其更可搭配一辅助接脚,且以该辅助接脚来承载光电晶片;如此可使光电晶片与底座间不具导电特性,而且藉由调整辅助接脚的长度,可以达到调整光电晶片的高度,以及让辅助接脚成为断路状态或作为电极。
该光电晶片一般为P-I-N的检光二极体,亦可为雷射二极体或发光二极体。
其次底座可具有一环状的延伸墙部位在底座的盘体周边,且使延伸墙部与一盖体结合形成光电元件,藉此达到组立简便的功效。
本发明的光电元件具有高频宽、低成本、易制作及/或高良率的功效,且组立简便。
附图说明
图1a系习知PIN-TIA结构一的示意图。
图1b系习知PIN-TIA结构一的另一示意图。
图1c系习知PIN-TIA结构二的示意图。
图1d系习知PIN-TIA结构二的另一示意图。
图2系本发明第一实施例的平面示意图。
图3系本发明第一实施例的剖面示意图。
图4a系本发明第一实施例的绝缘构造一端凸出且结合盖体的结构示意图。
图4b系本发明第一实施例的绝缘构造一端凹下且结合盖体的结构示意图。
图5系本发明第二实施例的平面示意图。
图6系本发明第二实施例的剖面示意图。
图7a系本发明第二实施例的绝缘构造一端凸出且结合盖体的结构示意图。
图7b系本发明第二实施例的绝缘构造一端凹下且结合盖体的结构示意图。
图8a系本发明第三实施例具辅助接脚的结构示意图。
图8b系本发明第三实施例的辅助接脚一端凸出承载光电晶片且为断路状态的结构示意图。
图8c系本发明第三实施例的辅助接脚一端凸出承载光电晶片且作为电极状态的结构示意图。
图9a系本发明第四实施例的平面示意图。
图9b系本发明第四实施例的剖面示意图。
图9c系本发明第五实施例的平面示意图。
图9d系本发明第五实施例的剖面示意图。
图9e系本发明根据第五实施例于绝缘构造上形成一凸部的剖面示意图。
图9f系本发明根据第五实施例一辅助接脚配置在绝缘构造轴向且结合一盖体的结构示意图。
图10a系本发明第六实施例结合一盖体的结构示意图。
图10b系本发明依第六实施例结合盖体且一辅助接脚组设在绝缘构造轴向承载光电晶片的结构示意图。
图10c系本发明依第六实施例更具有支撑构造结合光学装置的结构示意图。
图11a系本发明第七实施例的结构示意图。
图11b系本发明根据第七实施例的结构使光电晶片位在金属薄膜开孔范围且配置在非金属盘体表面的结构示意图。
图11c系本发明根据第七实施例的结构使光电晶片位在非金属盘体的凸部端部的结构示意图。
图12a系本发明根据第七实施例的结构使底座具有延伸墙部且结合一盖体的结构示意图。
图12b系本发明根据第七实施例的结构使底座具有延伸墙部结合盖体,以及具有辅助接脚的结构示意图。
图13a系本发明第八实施例且结合盖体的结构示意图。
图13b系本发明第九实施例的外观图。
图13c系本发明的底座与各电极接脚的组合形成连续片状构造的示意图。
图13d系本发明的底座与各电极接脚的组合形成连续片状构造的另一示意图。
图13e系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13f系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13g系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13h系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13i系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13j系本发明的各电极接脚以水平方向结合底座的组合示意图。
图13k系本发明的各电极接脚以水平方向结合底座的组合示意图。
图14a系本发明的绝缘构造的可实施结构一。
图14b系本发明的绝缘构造的可实施结构二。
图14c系本发明的绝缘构造的可实施结构三。
图14d系本发明的绝缘构造的可实施结构四。
图14e系本发明的绝缘构造的可实施结构五。
图15a系本发明的光电晶片结构一。
图15b系本发明的光电晶片结构二。
图15c系本发明的光电晶片结构三。
图15d系本发明的光电晶片结构四。
图15e系本发明的光电晶片结构五。
图15f系本发明的光电晶片结构六。
图15g系本发明的光电晶片结构七。
图15h系本发明的光电晶片结构八。
图15i系本发明的光电晶片结构九。
图15j系本发明的光电晶片结构十。
图15k系本发明的光电晶片结构十一。
图16a系本发明的光电晶片结构一与底座结合的示意图。
图16b系本发明的光电晶片结构一与底座、转阻放大器结合的示意图。
图17系本发明的光电晶片结构二与底座结合的示意图。
元件符号说明
10底座 12金属盘体 14a-14c电极接脚14d接地接脚
16非导电材料 18第一面 19第二面 22嵌孔
24绝缘构造 24a第一端 24b第二端 26光电晶片
26a电极 26b电极 28a-28b导线 30光电元件
32盖体 32a开孔 34光学装置 40底座
42金属盘体 44a-44c接脚 44d接地接脚 48第一面
52嵌孔
54绝缘构造 54a第一端 54b第二端
55凸部 56光电晶片 57凹空
60光电元件 62盖体 62a开口 64光学装置 70辅助接脚
71第一位置 72第二位置 81金属盘体 81a第二面
82嵌孔
83绝缘构造 83a第一端 831凸部 832延伸墙部
832a缺口
833开放口 834盖体 84a-84c电极接脚85电的良导体
86光电晶片 87金属薄膜 88缺空 89开孔
92金属盘体 93绝缘构造 93a支撑构造 93b光学装置
94延伸墙部 95盖体
96光电晶片 100非金属盘体 104a-104c接脚 105电的良导体
106光电晶片 107金属薄膜 108开孔 109凸部
110延伸墙部 111开放口 112盖体 114光学装置
120绝缘构造 121柱体 122端面 123光学元件/光学装置
124光学元件/光学装置 125表面 126柱体 127凹空
128光学元件/光学装置 130可导电基座 130a第一侧 130b第二侧
131电极 132电极
133绝缘层 134低介电常数层 135导线 136转阻放大器
137绝缘保护层 138介面晶层 142底座 144绝缘构造
146光电晶片 150晶层构造 160光电晶片 161晶层构造
162基座 163电极 164电极 165绝缘层
200光电晶片 201底座
202转阻放大器 203、204电极 205异质基板/载体 206半绝缘基板
具体实施方式
上述本发明的功效,可分别藉由以下实施例并搭配附图逐一说明。
图2及图3揭露一种光电元件的底座10结构,其具有一金属盘体(metal stem)12、复数支可作为电极的电极接脚14a-14c及一支接地接脚14d;其中各接脚14a-14d的一端可嵌入该金属盘体12;特别是,电极接脚14a-14c可搭配一非导电材料16,例如玻璃、塑胶材料,或其他类似性质的材料,使得金属盘体12与各接脚14a-14c形成不导电状态。
更进一步,金属盘体12具有一第一面(盘面)18,及一相对第一面18的第二面(底面)19,例如图中之上表面及下表面;一嵌孔22形成在第一面18与第二面19之间且位于第一面18的中央区域;一绝缘构造24,由绝缘材料制成的嵌入件,组设于嵌孔22内或藉嵌入射出(insert molding)方式形成于嵌孔22内。绝缘构造24可以全部或部份的体积位于盘体12的第一面18与第二面19之间,且该绝缘构造24用以承载光电晶片26。
特别是,绝缘构造24具有一第一端24a及一第二端24b,其中第一端24a可相邻且平齐于第一面18,且第一端24a承载光电晶片26。上述的绝缘构造24可为一独立的绝缘件或绝缘部位。
选用电极26a和26b位于同一侧的光电晶片26,且将光电晶片26配置在绝缘构造24的第一端24a,则导线28a和28b可分别连接电极26a和26b与接脚14a和14c;此状态下的光电晶片26与底座10的金属盘体12成为不导电的断路状态。
上述实施例提供一种创新的底座10结构且能够与光电晶片26形成绝缘效果,其有别于传统底座需藉由载体承载光电晶片或是在光电晶片上形成绝缘层的结构形态。
图4a揭露光电元件30可包含上述的底座10及光电晶片26,以及更包含一盖体(cap)32组设在底座10上;其中盖体32一端具有开孔32a,且开孔32a可配置一光学装置34,例如透镜或玻璃片,或开孔32a处无配置任何元件或装置。上述的开孔32a或光学装置34系相对光电晶片26。
图4a显示绝缘构造24的第一端24a系凸出金属盘体12的第一面18;因此光电晶片26位在绝缘构造24的第一端24a除了与金属盘体12形成绝缘外,更可搭配第一端24a的凸出高度而改变与装置34或开孔32a的距离,藉此调整耦光效率。
根据上述实施例的教示,图4b显示,绝缘构造24的第一端24a可以凹低于金属盘体12的第一面18。
再者图4a或图4b中,绝缘构造24的第二端24b可以凸出、齐平或凹入该金属盘体12的第二面19,或参照以下的实施例的说明。
图5及图6显示一个大面积的嵌孔52开设在底座40的金属盘体42上;特别是嵌孔52的面积包括金属盘体42的中央区域及邻近的边缘的区域;绝缘构造54可组设于嵌孔52内,或藉射出方式形成于嵌孔52内。值得注意的是,电极接脚44a-44c位在嵌孔52的范围内且一端结合该绝缘构造54;又光电晶片56配置在绝缘构造54的第一端54a。
上述金属盘体42与各电极接脚44a-44c及接地接脚44d(见图5)可先组合,然后将组合体导入适当的射出成形机具及模具内,搭配嵌入射出方式,将绝缘材料注入嵌孔52内以形成绝缘构造54,同时利用绝缘构造54结合各电极接脚44a-44c;此外可以利用射出制程的合模压力,使接地接脚44d与金属盘体42结合,或另外针对接地接脚44d进行冲压使其结合金属盘体42。
此外图6中显示绝缘构造54的第二端54b齐平金属盘体42的第二面49或嵌孔52的孔缘;然而根据前述说明可知,第二端54b也可以凸出或凹入该金属盘体42的第二面49;或参照以下的实施例的说明。
图7a显示一光电元件60由底座40与光电晶片56组合且更搭配一盖体62而组成;特别是,绝缘构造54的第一端54a具有一体成形的一凸部55;该凸部55凸出金属盘体42的第一面48,且光电晶片56组设在凸部55上。如此光电晶片56与金属盘体42形成绝缘,且光电晶片56可藉此调整与盖体62上的光学装置64相对位置而提高耦光效率。
根据前述实施例的教示,光学装置64是组设在开孔62a内,其可以是透镜或玻璃片;此外,开孔62a处也可无配置任何元件或装置。
又根据前述实施例的教示,图7b显示该绝缘构造54的第一端54a可以具有一凹空57。该凹空57可低于金属盘体42的第一面48,且光电晶片56配置在凹空57内。
上述的绝缘构造24、54可利用第一端24a、54a的凹空57来承载光电晶片26和56,且第一端24a、54a可以平齐、凸出或凹低于第一面18、48。
图8a显示一辅助接脚70配置在绝缘构造24的轴向。辅助接脚70具有一第一位置71及一第二位置72,其中第一位置71可露出绝缘构造24的第一端24a且相邻金属盘体12的第一面18;第二位置72可穿出绝缘构造24的第二端24b;光电晶片26配置在第一位置71上。
图8b显示辅助接脚70的第一位置71可以明显的凸出绝缘构造24的第一端24a,或金属盘体12的第一面18,藉此达到调整光电晶片26所处高度的目的。
再者,由图8a与图8b所揭示的结构中,辅助接脚70的第二位置72明显与电极接脚14a、14c的端部不处于相当(相同)的水平位置,例如将辅助接脚70的部份长度剪断,所以当底座10或其构成的光电元件组设于电路板上时,该辅助接脚70的第二位置72会形成悬空而不与电路连接,进而形成断路。
根据前述的绝缘构造24和54的第一端24a和54a可以平齐、凸出或凹低金属盘体12的第一面18的实施概念,辅助接脚70的第一位置71也可以被设计成平齐、凸出或凹低金属盘体12的第一面18。
上述的光电晶片26可为习知以N+为基座的晶片,且其两个电极使用不同金属层及位在上、下侧;由于光电晶片26下侧的电极与辅助接脚70的第一位置71接触,所以可利用第一位置71作为打线位置。
若光电晶片26的二个电极位在相同侧,例如位在上方侧,则形成断路的辅助接脚70不会影响元件的电极特性。
图8c揭露另一实施例,其主要是调整或改变辅助接脚70的长度,使其第二位置72与其他电极14a、14c的端部处在相当或相同的水平位置;当底座10或其构成的光电元件组设在电路板上,辅助接脚70可与电路连接而形成通路。特别是,光电晶片26的电极位在上、下侧,则下侧的电极可与辅助接脚70电性连接,并以该辅助接脚70作为电极。
图8a~图8c中的底座10是选用图2、图3所显示的结构,所以各接脚14a-14d与绝缘构造24为相离;然而亦可选用图5、图6所揭示的底座40结构,并依上述实施例所教示,将辅助接脚70组设于绝缘构造54的轴向且使得各接脚44a-44c的一端插入绝缘构造54内。
图9a及图9b显示金属盘体81上开设一嵌孔82,且一绝缘构造83嵌入嵌孔82内;特别是,复数电极接脚84a-84c的一端穿过绝缘构造83,且各电极接脚84a-84c的端部具有电的良导体85(见第9b图)。上述电的良导体85可以是金。
此外更有一金属薄膜87配置或镀设在绝缘构造83的第一端83a表面,且使金属薄膜87与金属盘体81形成电性相连。金属薄膜87的周边具有缺空88用以对应各接脚84a-84c,藉此使得金属薄膜87与各接脚84a-84c形成电性相离状态。至于光电晶片86则配置于金属膜87上;若光电晶片86有一电极位于底面且与金属薄膜87接触,则该金属薄膜87可作为打线区域。
再参阅图9b,嵌孔82可被制作成锥形孔状,而且绝缘构造83的外形制作成与嵌孔82形状相符,因此绝缘构造83置入嵌孔82内可据此达到紧密的结合及定位效果。
图9c、9d所揭示的实施例与图9a、9b的实施例的不同在于:金属薄膜87上开设有一开孔89;光电元件86位在该开孔89内且配置在绝缘构造83上。至于金属薄膜87可选择是否与金属盘体81电性相连。
图9e系根据图9d的结构加以演化,其特别处在于:一凸部831凸出地形成在绝缘构造83表面且穿过金属膜87的开孔89;光电晶片86配置在凸部831的端部。
图9f揭露绝缘构造83的周边可进一步延伸形成一延伸墙部832;该延伸墙部832的一端为具有开放口833的开放端;一盖体834组设在延伸墙部832的开放端,藉此可构成光电元件的组态。
此外延伸墙部832具有一缺口832a,如此一来,打线用的尖嘴容易靠近元件;同样的道理亦可用于图10a,10b,12a,12b及图13a所示的结构中。
再者,辅助接脚70可组设在绝缘构造83的轴向,其第一位置71可承载光电晶片86,且调整辅助接脚70的长度或高度,可进而达成调整光电晶片86所处高度的效果;又辅助接脚70的第二位置72伸出绝缘构造83长度若相对其他接脚84a、84c成为悬空状,也就是辅助接脚70的第二位置72比电极接脚84a、84c的自由端更接近盘体81的第二面81a,则未来使用该光电元件时,辅助接脚70可以不位于电路上而形成断路;若第二位置72伸出绝缘构造83的长度或位置与其他接脚84a、84c的端部(自由端)相当,则辅助接脚70可作为电极且用来连接电路。
此外,若要辅接接脚70的长度足以连接电路,但又要使其与光电晶片86形成绝缘或断路,可以在光电晶片86的基座的下配置一个绝缘层构造,例如旋制氧化硅(Spin on glass,SOG),并接触辅助接脚70,如此可达到上述的要求。
图9f所揭露的辅助接脚70的第一位置71明显凸出金属薄膜87或金属盘体81的表面,因此可达到调整光电晶片86所处高度的目的。此外,图9f所揭露的延伸墙部832结构也适用于图9b及图9d所揭示的底座结构。
图10a揭露具有延伸墙部94的绝缘构造93嵌设在金属盘体92的轴向,且一盖体95结合延伸墙部94;本实施例与第9a-9f图所揭露的实施例的不同处在于:本实施例无配置金属薄膜于绝缘构造93表面。
图10b揭露该辅助接脚70组设在绝缘构造93的轴向,且调整辅助接脚70的长度与位置,可以达到调整光电晶片96的高度或位置的效果;其次根据前述说明,辅助接脚70可视需求而等效于光电晶片96的一电极,或与之形成断路。
以上说明的盘体12、42和81主要由金属构造并结合非金属或绝缘材料制成的绝缘构造24、54和83;然而除了上述的结构外,亦有其他构成结构。
图10c揭露更有一支撑构造93a形成在绝缘构造93上且为凸出状。一光学装置93b组设在支撑构造93a上且相对光电晶片96。上述的光学装置93b可以是滤光片或监控检光器(MPD),而支撑构造93a可以是一对凸出的柱体、环体或是其他足以支撑光学装置93b或提供光学装置93b安装位置的构造。
图11a揭露一非金属盘体100,以及复数电极接脚104a-104c组设在非金属盘体100的轴向。其中各接脚104a-104c的一端可凸出于非金属盘体100的第一面101且表面配置有电的良导体105。又金属膜107系配置在非金属盘体100的表面,且光电晶片106组设在金属膜107上。如此光电晶片106的电极可藉导线(未显示)与接脚104a、104c电性连接;或金属薄膜107电性连接光电晶片106的一电极,再以一导线(未显示)连接金属薄膜107与一接脚104a或104c,藉此形成电性连接。
此外在图11a中,若将电极接脚104a、104b或104c上的电的良导体105与金属膜107连接在一起,则可以不使用导线就可以让电极接脚104a、104b或104c与光电晶片106形成电性连通。
图11b所显示的结构与图11a的不同处在于:金属薄膜107上开设有一开孔108;光电晶片106组设在开孔108的范围内且位在非金属盘体100的表面。
图11c所显示的结构与图11b的不同处在于:非金属盘体100具有一体的凸部109;凸部109高出第一面101且可穿过开孔108用以承载光电晶片106。是以凸部109具有调整光电晶片106高度的功能。
值得注意的是,凸部109具有绝缘特性,因此可等同于前述实施例的绝缘构造。进一步可推知,在非金属盘体100上可以将其中央区域定义成用以承载光电晶片106的绝缘构造,而且根据本发明的前述说明,绝缘构造可以齐平、凸出或凹低于非金属盘体100的第一面101。
图12a揭露非金属盘体100的周边可延伸形成一环状构造的延伸墙部110;延伸墙部110的一端为具有开放口111的开放端;一盖体112组设在该延伸墙部110的开放端;其次盖体112一端可具有一光学装置114,例如(球形)透镜、(平面)玻璃,或仅仅是一个开孔且无配置任何元件。
图12b显示一辅助接脚70配置在非金属盘体100的轴向;辅助接脚70的一端凸出非金属盘体100的第一面101且承载光电晶片106;盖体112组设在延伸墙部110的开放端;辅助接脚70凸出第一面101的长度或高度可用以调整光电晶片106的高度,藉此使光电晶片106接近盖体112的光学装置114。此外辅助接脚70也作为光电晶片106的一电极,或是形成断路状态。
在图12a与图12b所揭露的实施例中,非金属盘体100的第一面101上可配置一金属薄膜107。
图13a揭露非金属盘体100的延伸墙部110上配置一盖体112;复数电极接脚104a-104c嵌入非金属盘体100的轴向;光电晶片106或其他的光电/电子元件,配置在其中一电极接脚104b上,且该电极接脚104b可以形成断路,或是作为一电极。本实施例与图12b所示实施例的相异处在于:本实施例无金属薄膜。
图13b揭露的组态与图13a所揭露的组态不同处在于:各电极接脚104a-104c嵌入非金属盘体100的方向;此外光电晶片106为PIN二极体并且电性连接一转阻放大器(TIA);其中电极接脚104c成悬空状态,所以电极接脚104c将为断路。
根据图13b所显示的结构形式,底座的制作可以选用图13c及图13d所显示的形式,其可先制作具有适当的各电极接脚104a-104c的连续金属带或金属片;进而利用射出成型方式,于各电极接脚104a-104c的一端(如图13c)或靠合处(如图13d)成形一非金属盘体100。如此可使非金属盘体100与各接脚104a-104c的射出成型更加方便。
以图13d为例,形成连续带状或片状的底座结构后,可以再逐一的针对每一个底座进行配置光电晶片106、匹配元件及打线(未显示);然后再进行裁切,藉此形成单一颗粒状的光电元件。
传统的光电元件的方式是先制作出单一的底座,然后再逐一固定体积很小的底座及配置光电晶片与打线;其中底座要逐一定位不容易;而本发明可以使复数底座构成连续带状或大面积的片状,方便制作设备夹持与定位,所以本发明可解决传统配置光电晶片与打线时所产生的不便性。
根据图13b-13d所揭露内容的教示,关于非金属盘体100与各接脚104a~104c的组合可推及图13e、13g、13i-13k图所显式的形式及其均等形式。其中在非金属盘体100上可配置一金属膜107。
又图13f及图13h揭露接脚84a-84c配置在金属盘体92与绝缘构造93所组成的混合架构的水平方向。其中绝缘构造93上具有一金属薄膜87,与金属盘体92可电性相连。
在上述实施例中提及绝缘构造24、54、83和93可藉自身在金属盘体12、42、81、和92上形成一个独立的绝缘部件,或搭配辅助接脚70形成一个独立的绝缘部件;更进一步,绝缘构造24、54、83和93的端面可以齐平、凸出或凹下于该金属盘体12、42、81、和92的表面,且光电晶片26、56、86和96可以配置在独立的绝缘部件上。
然而除了上述的架构外,图14a显示绝缘构造120可具有柱体121且端面122为倾斜状,一光学元件/光学装置123系配置在端面122成倾斜状;又图14b及图14c显示绝缘构造120应用其凸出的柱体121及平整的表面125可分别配置光学元件学/光学装置123和124;图14d揭露绝缘构造120可具有二个柱体121和126且分别配置光学元件/光学装置123和124;图14e揭露绝缘构造120更可具有凹空127且供光学元件/光学装置128配置。
由图14a-14e所教示,绝缘构造120上可以具有一或多个柱体121、126及凹空127,且其端面可以形成倾斜面或平面状,更可以在绝缘构造120的柱体121、126、凹空127及表面125配置光学元件/光学装置123、124且互相对应,藉此满足光电元件所要求的光电特性,利用前述条件的任一结合,可设计用来降低回流损耗(return loss),或是顾及监控检光二极体(Monitor photo-diode)产生回授控制或监控的需求。
以图14a为例,光学元件/光学装置123可为一面射型雷射VCSEL或检光二极体(非MPD);以图14b为例,光学元件/光学装置124可为一面射型雷射,而另一光学元件/光学装置123则可为一滤光片(filter)或为MPD;又以图14c为例,光学元件/光学装置123可为VCSEL,而另一光学元件/光学装置124为MPD,至于位在光学元件/光学装置123上方的光学元件/光学装置为滤光片;再以图14d为例,光学元件/光学装置123为VCSEL,而另一光学元件/光学装置124为MPD。
然而图14a-14e中的各光学元件/光学装置123、124与128可以局部或全部由光电晶片取代。
上述实施例所提及的光电晶片可取用先前技术中所揭露的光电晶片,并且配置在本发明所揭露的底座上,藉此组成光电元件。然而更可以采用以下所揭露的光电晶片结构。
图15a揭露一光电晶片146(可取代前述光电晶片26、56、86、96或106)的构成系一包含有第二极性的晶层构造150藉磊晶而形成在一具有第一极性的基座130上。前述的第一极性与第二极性为相异的极性,例如图中所示的晶层构造150上包含有P晶层,也可再包含有I晶层或其它功能的辅助晶层;基座130为N+基座。
根据上述的构成方式,本发明也可以采用晶层构造150包含N晶层来搭配P基座。然而不论采用那一种形式组合,基座130厚度皆要远大于晶层构造150中的晶层厚度。
图15a系以P晶层搭配N基座为例。基座130为高掺杂的可导电基座(N+基座);具有复数磊晶层的晶层构造150系长晶在基座130的第一侧130a;其次二个具有相同金属构成的电极131和132形成在晶层构造150的同侧,例如图中所示之上方侧。
再者高掺杂的可导电基座130具有较大的厚度,其厚度可以是50-1000um之间,而通常落在70-700um之间,以具有厚实的支撑基础,所以可导电基座130的厚度可以是传统N晶层厚度的数十倍至数百倍之间,但随着制程技术的进步,厚度未来有可能再朝向薄型化发展,并能兼顾厚实支撑的需求;在藉蚀刻技术形成独立的电极131来作为打线垫时,即使蚀刻到可导电基座130,仍可以使打线垫保持电极特性,是以本实施例所揭露的光电晶片146结构保有制程控制上的弹性。此外N型的可导电基座130的第二侧(底面)130b并无相同材质的半绝缘或不导电基座。
此外,二电极131和132为具有相同导电金属的结构,通常为萧特基金属,特别是由Ti/Pt/Au堆迭的金属结构,其中Ti(具有与半导体较佳的粘附力)通常为10-100nm、Pt(为一个barrier金属,于某些实施例中,可无此层)通常为50-200nm,而Au(供后续打线或连结的用)通常为100-2000nm,但若结合电镀的制程,Au的厚度将可达数um以上。上述的钛金属可以由铬(Cr)取代,使电极131或132的金属架构成为Cr/Au或是Cr/Pt/Au架构。
上述的晶层的厚度为:P型晶层通常约100nm-2000nm、I型晶层通常约500nm-5000nm。
图15a的光电晶片结构系可特别地搭配图2、3、4a、4b、5、6、7a、7b、8a、8b、9c、9d、9e、10a、10b(例如在辅助接脚为断路状态下)、11b、11c、12a、13b、14a-14e图所揭露的底座,因这些底座都特别使用一个绝缘构造,或是具有与其它接脚脚位不在同平面的辅助接脚,所以使用本发明的低成本的N+基座130,且搭配具有相同材质的P电极132和N电极131,可以使光电晶片146不透过载体而置放于底座上,藉此达到降低成本与元件电容,以及增进高频响应的特性。
请参阅第15b图,本实施例与图15a所显示的实施例的不同在于:一绝缘层133位在可导电基座130的一侧,例如旋制氧化硅(Spin on glass,SOG)。此结构形态可适用于图2-14e的各式底座或是传统的基座(如1a或1c所示),此时可免除异质基板(载体205)的使用,但亦可视需要予以保留。
图15c除了更详细的显示PIN架构外,更加入一低介电常数层(Low-K Layer)134位在P电极的下方,且填充于P磊晶层被蚀刻掉的区域内,或低介电常数层134位于二个电极131、132之间,藉此可以降低元件的电容值。该低介电常数层134可由一厚膜(Thick Film)取代。
图15a-15c所揭露的光电晶片146为因应每一个具绝缘构造的底座而设计,且光电晶片146搭配各底座可构成一种具新颖及进步性的光电元件。
图15d与图15c的差别在于可导电基座130的底面具有一绝缘层133。另外在图15c至图15j的晶层构造中皆有一绝缘保护层137。
延续图15c、15d的实施例内容,光电晶片的架构可以是图15e-15j所显示的架构;其中图15e、15f揭露为一种扩散型(diffusion type)PIN架构,可具有低介电常数层134或厚层;图15g-15j揭露一种平台型(mesa type)PIN架构,其配置有低介电常数层134或厚层,其介电常数或厚层的厚度系以降低电容值20%以上为设计标准。
又图15h至图15j,其揭露P晶层与I晶层之间可有一介面晶层138。该介面晶层138为未搀杂或低搀杂的InP或InAlAs层。此为高能隙材质,用以降低漏电流,一般厚度介于10nm-200nm之间。
上述的低介电常数层134或厚层可以是SOG涂层或是旋布介电层(spin on dielectric,SOD)或CVD介电材料。
图15k显示一种可用于检光二极体(Photo-Diode,PD)的光电晶片160结构。光电晶片160包含一晶层构造161长晶在一基座162上。晶层构造161包含P-I-N+晶层,且基座162为半绝缘基座或是不导电基座,例如磷化铟(InP)或砷化镓(GaAs)。其次,二个电极163和164(或打线垫)位在晶层构造161的同侧。更进一步而言,二个电极163和164可以不在同一水平高度,但由俯视方向则可见到二个电极。
该电极(打线垫)163系电性连接N+晶层,而另一电极(打线垫)164电性连接P晶层。特别是,电极164的构造为具有侧壁(side wall)构造,也就是电极164经由晶层构造161的侧边,其一端位于基座162之上,另一端以少数部份面积电性连接该P晶层,如此可以有效降低二个电极(打线垫)163和164之间的电容值。
更进一步,可在电极164与晶层构造161及基座162之间配置一个绝缘层165。其次,根据前述实施例的教示,该二电极163和164可以具有相同的金属架构。
图16a、16b显示以PIN-TIA光电元件架构为例,其中底座142具有一绝缘构造144(关于绝缘构造的结构形式详见上述的底座结构),光电晶片146配置于绝缘构造144,并使可导电基座130位在绝缘构造144表面,藉此使得光电晶片146与底座142形成绝缘。此外二电极131、132藉导线135与转阻放大器136电性连接(见图16b)。
根据上述实施例的教示,该二电极和和也可以与复数电极接脚中的至少一部份形成电性连接;前面所称的电性连接系包含由电极和直接以导线相连电极接脚,或是利用导线由电极透过其它主/被动元件,转阻放大器、电容等等元件,间接连接到电极接脚;惟不论直接或间接形式均属电极与电极接脚电性连接的范畴。
上述实施例所使用的可导电基座130为一种同质基座,其成本低于传统使用的半绝缘基板,而且该可导电基座130与绝缘构造144的组合形态可以满足光电元件146与底座142形成绝缘要求免除载体的需求,因此具有降低成本提高频宽的功效。
其次可导电基座130的厚度大,所以在蚀刻形成电极131时,即使蚀刻到可导电基座130也不易产生蚀穿的情形,因此蚀刻控制为简便,达到制程参数弹性化及高良率的功效。
再参阅图16a,可一步地配置一辅助接脚(或为PIN接脚)70在绝缘构造144的轴向;辅助接脚70的第一端71可承载光电晶片146,且当辅助接脚70的第一端71凸出绝缘构造144即可达成调整光电晶片146高度的目的。
图17显示同样以PIN-TIA架构为例,本实施例与前实一施例的不同在于:光电晶片146具有绝缘层133;所以辅助接脚70与光电晶片146藉该绝缘层133形成断路,此外光电晶片146与底座142也形成断路。
本发明的可导电基座130除了是具有掺杂的N型基座外,也可以是具有掺杂的P型基座且结合P型磊晶层,此时,图15a-15c、16a及17的PIN结构将反置。
又根据上述实施例的教示,底座可以是一金属盘体结合复数电极接脚,且一绝缘构造的嵌入件嵌入金属盘体;其中绝缘的嵌入件形成独立绝缘部件。
另外底座可以是一金属盘体,及一绝缘构造的嵌入金属盘体且结合复数电极接脚所构成。其中该绝缘构造形为独立绝缘部件。
再者底座系一非金属盘体结合复数电极接脚,且绝缘构造为非金属盘体的一部份或全部。
上述各实施例所揭露的电极接脚数量仅为说明的用;实际上的接脚数量为2~6,亦可视需求增加。
本发明所揭露的各底座,包含TO-can架构或导线架架构,具有绝缘构造,且可以搭配光电晶片形成光电元件,其中光电晶片可以是传统架构,即一半绝缘基板上具有P-I-N磊晶层;光电晶片亦可以是本案所提出的新晶片发明设计,即前述实施例所揭露的架构,其中光电晶片构造为一可导电基座(N+基座)上具有P-I-N磊晶层,且基座的第二侧(底面)无相同材质的半绝缘或不导电基座,再者以相同的金属层构造做为光电晶片的P电极与N电极且同位于同一侧;此外也可以在可导电基座的第二侧(底面)具SOG或SOD或CVD介电材料。而该晶片可再搭配Low K(BCB或SOG)材料的设计可进一步的再降低电容值,提高频宽。
本发明内容所提及的“断路”、“绝缘”系指一端以正常的电压或电流讯号输入后,另一端不易取得此讯号的输出。而本发明所提及的P-I-N+结构省略在某些实施例中存在的n缓冲层、未搀杂或低搀杂的InP或InAlAs层,不论是否具缓冲层或增加其它使元件特性更佳化的磊晶层设计应仍属本发明均等的范围。
另外本发明的绝缘构造的第一面可对应金属盘体的第一面成为凸出、齐平或凹低状构造;同理本发明的绝缘构造的第二面对应金属盘体的第二面成为凸出、齐平或凹入状构造也是本专利欲均等的范围。
此外本发明实施例所提及的绝缘构造的最佳设计系位在与其搭配的金属盘体的几何中心。而金属薄膜上所开设的开孔可以位在与其搭配的非金属盘体的几何中心,但不以此为限。
其次本发明的光电晶片系以N型可导电基板搭配晶层构造的P晶层为例;然而亦可等效的置换为P型可导电基板搭配晶层构造的N晶层的光电晶片,所以P型基板搭配N晶层的构造亦属本专利欲均等的范围。
又本发明可依实际的产品需求,在可导电基座与该底座之间配置有一异质基板(载体),藉此调整光电晶片的位置。
以上乃本发明的较佳实施例,惟较佳实施例以及附图仅是举例说明,并非用于限制本发明的权利范围,凡以均等的技艺手段、或为本发明权利要求书的内容所涵盖的权利范围而实施者,均不脱离本发明的范畴而为申请人的权利范围。
Claims (22)
1.一种光电元件,系光电晶片配置于底座上,其特征在于:
该光电晶片包含:
一可导电基座,其具有第一极性,以及具有第一侧及第二侧;
一晶层构造,其具有至少一晶层且位于该可导电基座的第一侧,该晶层构造具有第二极性且相异于第一极性;
二电极,其位在同一侧并且分别电性连结该晶层构造和该可导电基座;
该底座包含:
一盘体,其具有第一面及第二面,该第一面相对该第二面;
一绝缘构造,具有第一端及第二端,且其至少有一部份位于该盘体的第一面与第二面之间;
复数电极接脚,组装于该盘体上或该绝缘构造上,且与该绝缘构造形成绝缘;
其中该光电晶片以该可导电基座靠在该底座的绝缘机构上,且透过该二电极与至少一部份的复数电极接脚电性连接。
2.如权利要求1所述的光电元件,其特征在于:该可导电基座为N型基座,其厚度为70-700um。
3.如权利要求1所述的光电元件,其特征在于:该可导电基座为N型基座具第一极性,且该晶层构造具有P晶层为第二极性。
4.如权利要求1所述的光电元件,其特征在于:该可导电基座为P型基座具第一极性,且该晶层构造具有N晶层为第二极性。
5.如权利要求1或2所述的光电元件,其特征在于:该可导电基座为N型基座,且其第二侧无相同材质的半绝缘或不导电基座。
6.如权利要求1或2所述的光电元件,其特征在于:该可导电基座与该底座之间具有一异质基板。
7.如权利要求1或2所述的光电元件,其特征在于:该光电晶片的晶层构造还包含一个低介电常数层,其位在该二电极之间,藉此降低该二电极间的电容值至少20%。
8.如权利要求1或2所述的光电元件,其特征在于:还包含一绝缘层,其配置在该光电晶片的可导电基座的第二侧。
9.如权利要求1或2所述的光电元件,其特征在于:该光电晶片的二电极为具有相同导电金属的结构,其为钛/金或铬/金的堆迭构造。
10.如权利要求1或2所述的光电元件,其特征在于:该盘体为金属材料制作的盘体且具有一嵌孔;该绝缘构造为绝缘材料制成的嵌入件,且配置在该嵌孔内;该第一端相邻该盘体的第一面用以承载该光电晶片,且该第一端可凸出、凹低或平齐于该盘体的第一面。
11.如权利要求10所述的光电元件,其特征在于:该嵌孔为一锥形孔,且该嵌入件的外形轮廓匹配于该嵌孔的形状,使得该嵌入件与该嵌孔可藉互相匹配的形状而形成紧密结合。
12.如权利要求1或2所述的光电元件,其特征在于:该绝缘构造的第一端具有一个凸出部;该凸出部凸出该盘体的第一面且用以承载该光电晶片。
13.如权利要求1或2所述的光电元件,其特征在于:该绝缘构造的第一端具有一个凹空部;该凹空部低于该盘体的第一面且用以容置该光电晶片。
14.如权利要求1或2所述的光电元件,其特征在于:还包含一辅助接脚,该辅助接脚的端部分别定义第一位置及第二位置,且该辅助接脚组装于该绝缘构造,其中该辅助接脚的该第一位置可凸出、凹低或平齐于该绝缘构造的第一端,且该第一位置用以承载该光电晶片。
15.如权利要求14所述的光电元件,其特征在于:通过调整或改变该辅助接脚的长度可使得该第二位置比各电极接脚的自由端更接近该盘体的第二面。
16.如权利要求1所述的光电元件,其特征在于:还包含一延伸墙部,其延伸自该绝缘构造且凸出该盘体及形成环状构造,该延伸墙部的内部为一空间,端部为具有开放口的开放端,且该开放口相对该光电晶片。
17.如权利要求16所述的光电元件,其特征在于:该延伸墙部具有一缺口。
18.如权利要求16或17所述的光电元件,其特征在于:还包含一个具有光学元件的盖体,其组装在该延伸墙部的开放端,且该光学元件对应该光电晶片。
19.如权利要求1或2所述的光电元件,其特征在于:还包含一金属薄膜,该金属薄膜结合该绝缘构造的第一端,且相离各电极接脚。
20.如权利要求1或2所述的光电元件,其特征在于:该盘体为非金属材料制成,该绝缘构造与该盘体为一体,且位在该盘体的第一面的局部区域。
21.如权利要求20所述的光电元件,其特征在于:还包含一延伸墙部,其延伸自该盘体周侧且凸出该盘体及形成环状构造,该延伸墙部的内部为一空间,端部为具有开放口的开放端,且该开放口相对该光电晶片。
22.如权利要求21所述的光电元件,其特征在于:还包含一个具有光学元件的盖体,该盖体组装在该延伸墙部的开放端,且该光学元件对应该光电晶片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26824709P | 2009-06-10 | 2009-06-10 | |
US61/268,247 | 2009-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101964374A CN101964374A (zh) | 2011-02-02 |
CN101964374B true CN101964374B (zh) | 2012-11-28 |
Family
ID=43308431
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101968990A Expired - Fee Related CN101964374B (zh) | 2009-06-10 | 2010-06-10 | 光电晶片结构及光电元件 |
CN2010101968948A Pending CN101924143A (zh) | 2009-06-10 | 2010-06-10 | 光电元件底座结构及光电元件 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101968948A Pending CN101924143A (zh) | 2009-06-10 | 2010-06-10 | 光电元件底座结构及光电元件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100252856A1 (zh) |
CN (2) | CN101964374B (zh) |
WO (1) | WO2010142243A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3178459U (ja) * | 2009-09-27 | 2012-09-20 | 東莞市莱碩光電科技有限公司 | 全方向発光led灯 |
US20130163917A1 (en) * | 2011-12-23 | 2013-06-27 | Finisar Corporation | Optical subassembly with an extended rf pin |
US9979154B2 (en) * | 2014-10-15 | 2018-05-22 | Koito Manufacturing Co., Ltd. | Semiconductor laser device |
JP6749807B2 (ja) * | 2016-07-26 | 2020-09-02 | 新光電気工業株式会社 | 光半導体装置 |
DE102018120893B4 (de) * | 2018-08-27 | 2022-01-27 | Schott Ag | TO-Gehäuse mit einer Durchführung aus Glas |
US11973312B2 (en) * | 2019-07-02 | 2024-04-30 | Mitsubishi Electric Corporation | Semiconductor laser device |
JP2022090839A (ja) * | 2020-12-08 | 2022-06-20 | 新光電気工業株式会社 | 半導体パッケージ用ステム |
CN114664958A (zh) * | 2022-03-25 | 2022-06-24 | 福建中科光芯光电科技有限公司 | 一种同侧电极InGaAs背光监控探测器及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5252856A (en) * | 1990-09-26 | 1993-10-12 | Nec Corporation | Optical semiconductor device |
CN1816952A (zh) * | 2003-06-30 | 2006-08-09 | 夏普株式会社 | 氮化物半导体发光器件及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213708A (ja) * | 1995-02-01 | 1996-08-20 | Sharp Corp | 半導体レーザ装置 |
JP3436009B2 (ja) * | 1996-07-31 | 2003-08-11 | 住友電気工業株式会社 | 光半導体素子 |
JP3830583B2 (ja) * | 1996-08-15 | 2006-10-04 | 富士通株式会社 | 光半導体アセンブリ |
CN2513127Y (zh) * | 2001-10-30 | 2002-09-25 | 福州康顺光通讯有限公司 | 单纤双向收发模块 |
JP2005202156A (ja) * | 2004-01-15 | 2005-07-28 | Tdk Corp | 光モジュール |
KR100640421B1 (ko) * | 2004-12-28 | 2006-10-31 | 삼성전자주식회사 | 다파장용 광소자 모듈 |
CN1936637A (zh) * | 2005-09-20 | 2007-03-28 | 财团法人工业技术研究院 | 双向光收发次模块 |
JP2007310083A (ja) * | 2006-05-17 | 2007-11-29 | Fuji Xerox Co Ltd | 光伝送モジュールおよびその製造方法 |
US7364374B2 (en) * | 2006-09-21 | 2008-04-29 | Truelight Corporation | Bi-directional optical signal transmitting and receiving device |
CN200969357Y (zh) * | 2006-10-13 | 2007-10-31 | 鸿坤科技股份有限公司 | 发光二极管组件 |
-
2010
- 2010-06-09 US US12/802,557 patent/US20100252856A1/en not_active Abandoned
- 2010-06-10 WO PCT/CN2010/073746 patent/WO2010142243A1/zh active Application Filing
- 2010-06-10 CN CN2010101968990A patent/CN101964374B/zh not_active Expired - Fee Related
- 2010-06-10 CN CN2010101968948A patent/CN101924143A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5252856A (en) * | 1990-09-26 | 1993-10-12 | Nec Corporation | Optical semiconductor device |
CN1816952A (zh) * | 2003-06-30 | 2006-08-09 | 夏普株式会社 | 氮化物半导体发光器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100252856A1 (en) | 2010-10-07 |
CN101964374A (zh) | 2011-02-02 |
CN101924143A (zh) | 2010-12-22 |
WO2010142243A1 (zh) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101964374B (zh) | 光电晶片结构及光电元件 | |
JP6346911B2 (ja) | 半導体基板用集積フォトダイオード | |
EP1636856B1 (en) | Ultra thin back-illuminated photodiode array structures and fabrication methods | |
US5360987A (en) | Semiconductor photodiode device with isolation region | |
KR100891761B1 (ko) | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 | |
US9537048B2 (en) | Vertical type AC-LED device and manufacturing method thereof | |
KR101806227B1 (ko) | 광전자 반도체 칩 | |
US20110089442A1 (en) | Optoelectronic device | |
CN103140927B (zh) | 发光二极管芯片 | |
US20090184337A1 (en) | Light-Emitting Diode, Package Structure Thereof and Manufacturing Method for the Same | |
US9351382B2 (en) | Device having a plurality of driver circuits to provide a current to a plurality of loads and method of manufacturing the same | |
CN110349982B (zh) | 包含单个光子雪崩二极管spad结构的半导体装置及传感器 | |
CN104145346A (zh) | 光电子半导体芯片 | |
CN104576872A (zh) | 一种半导体发光二极管芯片及其制作方法 | |
US6972469B2 (en) | Lateral PIN diode and method for processing same | |
TW201108365A (en) | Structure of photoelectric chip and photoelectric element | |
US20150111320A1 (en) | Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer | |
US7176546B2 (en) | Diode circuit and method of producing a diode circuit | |
US8906728B2 (en) | Method for manufacturing a photodetector having a bandwidth tuned honeycomb cell photodiode structure | |
US20130071960A1 (en) | Integrated rare earth devices | |
CN111883552B (zh) | 一种集成式led芯片模组及其制作、测试、切割方法 | |
WO2008152552A1 (en) | Led lighting device | |
CN109855728A (zh) | 全周期检波器 | |
CA2225751A1 (en) | A method of manufacturing a monolithic linear optocoupler | |
US9040325B2 (en) | Method for manufacturing light emitting diode package having a voltage stabilizing module consisting of two doping layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121128 Termination date: 20190610 |
|
CF01 | Termination of patent right due to non-payment of annual fee |