CN101960336A - 制造衍射光学元件的方法 - Google Patents

制造衍射光学元件的方法 Download PDF

Info

Publication number
CN101960336A
CN101960336A CN2009801074936A CN200980107493A CN101960336A CN 101960336 A CN101960336 A CN 101960336A CN 2009801074936 A CN2009801074936 A CN 2009801074936A CN 200980107493 A CN200980107493 A CN 200980107493A CN 101960336 A CN101960336 A CN 101960336A
Authority
CN
China
Prior art keywords
insulated substrate
optical element
resistivity
diffraction optical
znse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801074936A
Other languages
English (en)
Other versions
CN101960336B (zh
Inventor
栗巢贤一
今村秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Hardmetal Corp
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Hardmetal Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Hardmetal Corp, Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Hardmetal Corp
Publication of CN101960336A publication Critical patent/CN101960336A/zh
Application granted granted Critical
Publication of CN101960336B publication Critical patent/CN101960336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/18Diffraction gratings
    • G02B5/1847Manufacturing methods
    • G02B5/1857Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

本发明提供了一种制造衍射光学元件的方法,其可以抑制从绝缘基板内部产生热以稳定刻蚀速率。一种制造衍射光学元件的方法,所述衍射光学元件由绝缘基板组成,绝缘基板的表面具有凹凸结构。所述方法包括:测量绝缘基板的电阻率并选择电阻率等于或者大于特定值的绝缘基板;以及对所述选择步骤所选的绝缘基板的表面进行干法刻蚀来在绝缘基板表面上形成凹凸结构。

Description

制造衍射光学元件的方法
技术领域
本发明涉及一种制造衍射光学元件的方法。
背景技术
不同于使用折射和反射的传统光学元件,衍射光学元件(DOE)直接利用光学衍射现象来控制光学相位,表面的较小的凹凸结构处会出现光学衍射现象。DOE是能够实现近年来需求一直增大的电子元器件或器件的小型化的光学元件。这种DOE是通过干法刻蚀制成的,干法刻蚀提供了具有高精度的微细加工。
如下执行干法刻蚀。首先,将由光学元件材料ZnSe等组成的绝缘基板放置在腔室中。通过绝缘基板和当高频功率被提供给绝缘基板时所产生的等离子体中的活性物种之间的化学反应,形成了副产品。同样产生于等离子体中的正离子与副产品碰撞以去除该副产品。从而,执行了干法刻蚀。
但是,传统的干法刻蚀具有这样的问题,当正离子与绝缘基板碰撞时或者当化学反应产生时,绝缘基板的温度增大从而使得刻蚀速率(速度)不稳定。刻蚀速率的这一变化导致绝缘基板的刻蚀深度的变化。从而,不能实现DOE的期望性能。
为了解决这一问题,专利文献1中提出了一种干法刻蚀方法。在该方法中,通过利用导电膏将绝缘基板附接至导体来稳定刻蚀速率,其抑制了当多个绝缘基板同时被干法刻蚀时绝缘基板之间的刻蚀速率的变化。
引用列表
专利文献
专利文献1:JP2005-157344A
发明内容
本发明所解决的技术问题
利用专利文献1所公开的干法刻蚀方法,可改进刻蚀速率的变化。但是,本发明的发明人已经进行了大量的研究,并且发现当利用电阻率等于或者大于特定值的绝缘基板作为光学元件材料来执行干法刻蚀时,可抑制从绝缘基板内部产生热,并且刻蚀速率稳定。因此,完成了本发明。
本发明的一个目的是提供一种制造衍射光学元件的方法,该方法可抑制从绝缘基板内部产生热,并且可以稳定刻蚀速率。
解决所述问题的措施
本发明提供了一种制造衍射光学元件的方法(下文简称为“制造方法”),所述衍射光学元件由绝缘基板组成,绝缘基板的表面具有凹凸结构,所述方法包括:
选择步骤,通过测量绝缘基板的电阻率来选择电阻率等于或者大于特定值的绝缘基板;以及
刻蚀步骤,通过对所述选择步骤所选的绝缘基板的表面进行干法刻蚀来形成凹凸结构。
在本发明的制造方法中,测量绝缘基板的电阻率,并且对电阻率等于或者大于特定值的绝缘基板进行干法刻蚀,以形成其表面上的凹凸结构。由于具有较低电阻(电阻率)的绝缘基板在绝缘基板的晶体中具有许多自由电子,所以当施加高频功率时自由电子振动,并因此从内部产生热量,这就增大了绝缘基板的温度。当温度上升时,绝缘基板与刻蚀气体之间的化学反应的速率增大。于是,刻蚀速率不稳定。相反,由于具有等于或者大于特定值的大电阻率的绝缘基板具有少量的自由电子,所以即使施加了高频功率,也能抑制从内部产生热。从而,可以稳定刻蚀速率。稳定的刻蚀速率导致恒定的刻蚀深度,从而提供令人满意的DOE性能。
优选地,绝缘基板由ZnSe组成,并且特定值等于1011Ωcm或者更高。通过ZnSe与在高频电场下进入等离子体状态的高活性刻蚀气体之间的化学反应来对ZnSe进行干法刻蚀。化学反应的速率随着ZnSe温度升高而加速增大。因此,ZnSe的温度在刻蚀期间需要等于或者小于特定温度,以实现稳定的反应速率,然而可通过将ZnSe所组成的绝缘基板的电阻率调节至1011Ωcm或者更高,来抑制晶体中自由电子的振动所造成的热量产生。从而,抑制绝缘基板温度的升高,并且可以稳定刻蚀速率。
可以通过CVD方法形成绝缘基板。在这种情况下,绝缘基板是多晶体。由于绝缘基板具有1011Ωcm的电阻率或者更高,因此可以抑制晶体中自由电子振动所造成的热量产生。
本发明的有益效果
根据本发明的制造方法,抑制了从绝缘基板内部产生热,并且可以稳定刻蚀速率。
附图说明
图1是示出了可用于本发明的制造方法中的干法刻蚀设备的示例的示意图。
图2是示出了DOE的制造步骤的示意图。
图3是示出了电阻率和刻蚀速率之间的相互关系的示图。
参考标号列表
1干法刻蚀设备
2a,2b RF电源
3ICP线圈
4腔室
5绝缘基板
6导体
7电极
8隔直流电容器
9等离子体
10鞘层区域
20光致抗蚀剂膜
21光掩膜
具体实施方式
现在将参考附图来详细描述本发明的制造方法的实施例。为了使说明更清楚,图1和图2中扩大了厚度方向等的元器件尺寸。
在本发明的制造方法中,通过在电阻率等于或高于特定值的绝缘基板的表面中进行干法刻蚀,来形成凹凸结构。例如,可利用图1所示的干法刻蚀设备1来执行干法刻蚀。干法刻蚀设备1包括RF电源2a和2b、ICP线圈3、以及腔室4。绝缘基板5作为DOE的原材料被附在导体6上,导体6和以氦气等冷却的电极7被布置在腔室4中,从而导体6与电极7进行紧密的电接触。在图1中,隔直流电容器8被布置在接地的RF电源2b和电极7之间。
气体被提供至腔室4,并且由于绝缘基板5上产生的鞘层区域10中的强电场,利用了RF电源2a和2b的高频功率的应用所产生的等离子体9中的正离子与绝缘基板5的表面碰撞。因此,绝缘基板5被干法刻蚀。
可利用选自如下的至少一种等离子体来执行本发明的干法刻蚀方法:例如,ICP等离子体、CCP等离子体、ECR等离子体、以及NLD等离子体。在此情况下,由于可以执行精细的高度各项异性的干法刻蚀,因此可以制造更高质量的DOE。此处,ICP等离子体指的是电感耦合的等离子体,这是通过施加高频功率至ICP线圈而产生的。CCP等离子体指的是电容耦合的等离子体,这是通过电极上电荷所产生的静电场而产生的。ECR等离子体指的是电子回旋共振等离子体,这是通过向在磁场中进行回旋运动的正离子和电子施加交流电场而产生的。NLD等离子体指的是磁中性环路放电等离子体,这是沿着磁场为零的磁中性点的环路而产生的。
可在本发明的制造方法中使用的绝缘基板5的类型在本发明中并不具体限定。例如,可以采用通过CVD方法合成的ZnSe多晶体、ZnSe单晶体、诸如ZnS或ZnTe之类的Ⅱ族-Ⅵ族化合物半导体、诸如合成石英或者熔融石英之类的SiO2、诸如GaAs或GaN之类的Ⅲ族-Ⅴ族化合物半导体、或者诸如Si或者Ge之类的Ⅳ族半导体。由于ZnSe多晶体具有针对红外光的高透射率,所以由ZnSe多晶体组成的DOE可适用于利用发射红外线的二氧化碳气体激光来处理电子元件等。并且,由SiO2组成的DOE可适用于利用YAG激光(例如,基波、二次谐波、三次谐波或四次谐波)来处理电子元件。
本发明的特点在于,电阻率等于或高于特定值的绝缘基板被选为绝缘基板5,并且对所选的绝缘基板5执行干法刻蚀以形成绝缘基板5表面中的凹凸结构。具有等于或高于特定值的大电阻率的绝缘基板具有较小的自由电子数。因此,即使施加了高频功率,也可抑制从内部产生热,这稳定了刻蚀速率。
上面描述的“特定值”根据绝缘基板5的类型而不同。例如,当绝缘基板由ZnSe组成时,绝缘基板优选地具有等于或者大于1011Ωcm的电阻率,如下所述。通过ZnSe和在高频电场下进入等离子体状态的高活性的刻蚀气体之间的化学反应,对ZnSe进行干法刻蚀。化学反应的速率随着ZnSe温度的升高而加速增大。因此,ZnSe的温度在刻蚀期间需要等于或者小于特定温度,从而实现稳定的反应速率,但是可通过将ZnSe所组成的绝缘基板的电阻率调节至1011Ωcm或者更高,来抑制晶体中自由电子的振动所造成的热量产生。
在绝缘基板5由ZnSe组成的情况下,ZnSe可由CVD方法形成。在这种情况下,绝缘基板5是多晶体。由于绝缘基板5具有1011Ωcm的电阻率或者更高,因此可以抑制晶体中自由电子振动所造成的热的产生。ZnSe多晶体具有较高的绝缘性能,但是它不是一个完全的绝缘体,从而具有介于106Ωcm至1012Ωcm范围内的特定电阻率或者更高。如果电阻率低于1011Ωcm,则干法刻蚀期间的刻蚀速率不稳定,从而不能实现所期望的刻蚀深度精度。例如,当采用了针对波长为10.6μm的二氧化碳气体激光的DOE时,则需要执行刻蚀以形成深度精度为3.78±0.04μm的凹陷部分。但是,如果电阻率低于1011Ωcm,则很难实现该范围内的精度。
现在将描述本发明的制造方法的示例,但是本发明并不限于所述示例。利用ZnSe绝缘基板通过下面的步骤来制造DOE。通过CVD方法合成ZnSe绝缘基板,并且ZnSe绝缘基板具有各种电阻率。图2是示出了DOE的制造步骤的示意图。
[光致抗蚀剂膜形成步骤]
利用1H-1D(商品名称,一种可从Mikasa有限责任公司获得的旋涂仪)将光致抗蚀剂AZP4620(商品名称,一种可从AZ ElectronicMaterials公司获得的光致抗蚀剂)涂覆在由ZnSe组成的盘状的绝缘基板5上(直径:50.8mm,厚度:5.08mm)。随后,在烘培炉中将所涂覆的光致抗蚀剂在氮气中加热,以去除光致抗蚀剂的溶剂,并且硬化光致抗蚀剂。于是,厚度约为5μm的光致抗蚀剂膜20被获得(参见图2中的步骤(b))。表Ⅰ示出了应用条件以及烘培条件。
表Ⅰ
  应用条件   4000rpm(25秒),加速和减速各1秒
  烘培条件   氮气氛围,110℃,30分钟
[曝光步骤]
利用Q-4000(商品名称,一种可从Quintel公司获得的接触对准器),使具有与所期望的凹凸结构相对应的二维图案的光掩膜21与前述步骤中形成的光致抗蚀剂膜20的表面紧密接触。接着,将光致抗蚀剂膜20暴露给UV光(曝光量:405nm下600mJ)(参见图2中的步骤(c))。
[图案形成步骤]
随后,利用AZ-Deveropper(商品名称,一种可从AZ ElectronicMaterials公司获得的显影溶液),将曝光后的绝缘基板5在23℃下摇动4分钟,以显影并去除光致抗蚀剂膜20的曝光部分。显影后,通过在纯净的水中将绝缘基板5摇动2分钟,来清洗绝缘基板5。随后,在110℃下在氮气氛围中对绝缘基板5进行后烘培30分钟,以形成光致抗蚀剂图案(参见图2中的步骤(d))。
[干法刻蚀步骤]
对具有光致抗蚀剂图案的绝缘基板5进行干法刻蚀,以实现3.78μm的刻蚀深度。刻蚀气体在ICP高频电场下进入等离子体状态,并且通过刻蚀气体与ZnSe之间的化学反应以及溅射来执行刻蚀(参见图2中的步骤(e))。表Ⅱ示出了刻蚀条件。利用刻蚀时间来控制刻蚀深度。即,利用之前的批量来研究刻蚀速率,并且根据刻蚀速率来确定实现3.78μm的刻蚀深度的刻蚀时间。在此,电阻率为1×1011Ωcm或者更高的绝缘基板被用来研究刻蚀速率。
表Ⅱ
Figure BPA00001213966400071
[光致抗蚀剂去除步骤]
在干法刻蚀步骤完成之后,利用AZ Remover 200(商品名称,一种可从AZ Remover 200 Electronic Materials公司获得的抗蚀剂去除溶液)来去除残留的光致抗蚀剂(参见图2中的步骤(f))。
表Ⅲ示出了绝缘基板的电阻率与所得到的刻蚀深度之间的关系。从表Ⅲ可以清楚地看出,电阻率小于1×1011Ωcm的绝缘基板具有相当高的刻蚀速率,因此不能得到所期望的刻蚀深度。
表Ⅲ
Figure BPA00001213966400072
Figure BPA00001213966400081
表Ⅳ示出了刻蚀过程中光致抗蚀剂膜表面的最大温度。在表Ⅱ所示的条件下执行刻蚀的同时,利用附着于光致抗蚀剂膜表面的WAHL Temp Plate Recorder(商品名称,一种可从I.P.LABOLATORIES公司获得的热色标签)来测量温度。热色标签的颜色根据温度而从灰色改变为黑色,并且一旦改变则不能变回原来的颜色。因此,能够确定最大温度。从表Ⅳ可以清楚地看出,具有低电阻率的绝缘基板具有的最大温度高于具有高电阻率的绝缘基板具有的最大温度。这可能是因为,具有低电阻率的绝缘基板具有很多的自由电子,并且自由电子在干法刻蚀期间由于13.56MHz的高频电场而振动,并且与晶格反复碰撞,从而温度增大。ZnSe的刻蚀反应通过化学反应和溅射来进行。因此,可以相信,如果温度较高,则有利于化学反应,并且化学反应不可控地进行,这增大了刻蚀速率并使得刻蚀不稳定。
表Ⅳ
Figure BPA00001213966400082
图3是示出了电阻率和刻蚀速率之间的相互关系的示图。在图3中,同样的样本被标有相同的标记。从图3可以清楚地看出,当在相同的条件下刻蚀具有低电阻率的绝缘基板,对于每个刻蚀,彼此的刻蚀速率极大地不同。相反,对于电阻率等于或者大于1×1011Ωcm的绝缘基板,则实现了稳定的刻蚀速率。
应该理解的是,所述实施例都是示例性的,而非限制性的。本发明的范围由所附权利要求限定,而不是由所描述的实施例限定,在等同于所附权利要求的本意和范围的情况下,可以做出任何改进。

Claims (3)

1.一种制造衍射光学元件的方法,所述衍射光学元件由绝缘基板组成,绝缘基板的表面具有凹凸结构,所述方法包括:
选择步骤,通过测量绝缘基板的电阻率来选择电阻率等于或者大于特定值的绝缘基板;以及
刻蚀步骤,通过对所述选择步骤所选的绝缘基板的表面进行干法刻蚀来形成凹凸结构。
2.如权利要求1所述的制造衍射光学元件的方法,其中,所述绝缘基板由ZnSe组成,并且所述特定值等于1011Ωcm或者更高。
3.如权利要求2所述的制造衍射光学元件的方法,其中通过CVD方法形成所述绝缘基板。
CN2009801074936A 2009-01-19 2009-11-13 制造衍射光学元件的方法 Active CN101960336B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-008848 2009-01-19
JP2009008848A JP5249064B2 (ja) 2009-01-19 2009-01-19 回折型光学部品の製造方法
PCT/JP2009/069347 WO2010082398A1 (ja) 2009-01-19 2009-11-13 回折型光学部品の製造方法

Publications (2)

Publication Number Publication Date
CN101960336A true CN101960336A (zh) 2011-01-26
CN101960336B CN101960336B (zh) 2012-07-25

Family

ID=42339658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801074936A Active CN101960336B (zh) 2009-01-19 2009-11-13 制造衍射光学元件的方法

Country Status (5)

Country Link
US (1) US8404136B2 (zh)
JP (1) JP5249064B2 (zh)
CN (1) CN101960336B (zh)
IL (1) IL208166A (zh)
WO (1) WO2010082398A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015300A (zh) * 2016-01-28 2017-08-04 青岛海信宽带多媒体技术有限公司 光栅制造方法及光栅

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031851A1 (ja) 2011-08-30 2013-03-07 エルシード株式会社 凹凸構造膜付きガラス基板のドライエッチングを用いた製造方法、凹凸構造膜付きガラス基板、太陽電池、及び、太陽電池の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422888A (en) * 1981-02-27 1983-12-27 Xerox Corporation Method for successfully depositing doped II-VI epitaxial layers by organometallic chemical vapor deposition
US5396103A (en) * 1991-05-15 1995-03-07 Minnesota Mining And Manufacturing Company Graded composition ohmic contact for P-type II-VI semiconductors
KR100230444B1 (ko) * 1992-05-28 1999-11-15 윤종용 반도체 레이저장치 및 이의 제조방법
JP3411539B2 (ja) * 2000-03-06 2003-06-03 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP3501127B2 (ja) 2001-01-29 2004-03-02 住友電気工業株式会社 回折型光学部品
JP2003328160A (ja) * 2002-05-07 2003-11-19 Sumitomo Electric Ind Ltd ZnSe回折型光学部品およびその製造方法
JP2003332303A (ja) * 2002-05-10 2003-11-21 Sumitomo Electric Ind Ltd エッチング方法
JP4241574B2 (ja) * 2003-11-05 2009-03-18 住友電気工業株式会社 回折型光学部品の製造方法および回折型光学部品
US7528073B2 (en) 2004-11-04 2009-05-05 Sumitomo Electric Industries, Ltd. Dry etching method and diffractive optical element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015300A (zh) * 2016-01-28 2017-08-04 青岛海信宽带多媒体技术有限公司 光栅制造方法及光栅

Also Published As

Publication number Publication date
JP2010164890A (ja) 2010-07-29
IL208166A (en) 2015-04-30
CN101960336B (zh) 2012-07-25
US20110011831A1 (en) 2011-01-20
IL208166A0 (en) 2010-12-30
JP5249064B2 (ja) 2013-07-31
US8404136B2 (en) 2013-03-26
WO2010082398A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
KR100322695B1 (ko) 강유전성캐패시터의제조방법
KR101755869B1 (ko) 건식 플라즈마 에칭 동안 선택도 강화를 위한 방법
US8140292B2 (en) Method and system for controlling a voltage waveform
TWI774742B (zh) 矽氮化物之原子層蝕刻
CN106057636A (zh) 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
US10535531B2 (en) Method of cyclic plasma etching of organic film using carbon-based chemistry
US10541146B2 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
CN102054745B (zh) 形成接触孔的方法
KR102412439B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
CN101960336B (zh) 制造衍射光学元件的方法
US10529589B2 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
CN106340457A (zh) 薄膜晶体管及制作方法、显示面板
US20200190664A1 (en) Methods for depositing phosphorus-doped silicon nitride films
CN110764283A (zh) 基于相变材料的可调慢光器件、其制备方法和应用
JPS6310544A (ja) 半導体集積回路の製造方法
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
CN103794550B (zh) 电互连结构的形成方法
US4407859A (en) Planar bubble memory circuit fabrication
Shen BST-inspired Smart Flexible Electronics
CN110577187B (zh) 电热薄膜层结构及制备方法
JP4241574B2 (ja) 回折型光学部品の製造方法および回折型光学部品
CN106033710A (zh) 一种多晶电阻的制作方法
CN115472712A (zh) 端接触的方法、光电晶体管的制备方法及光电晶体管
JPH08199355A (ja) スパッタリング装置及び方法
JPH0621016A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant