CN115472712A - 端接触的方法、光电晶体管的制备方法及光电晶体管 - Google Patents

端接触的方法、光电晶体管的制备方法及光电晶体管 Download PDF

Info

Publication number
CN115472712A
CN115472712A CN202110775019.3A CN202110775019A CN115472712A CN 115472712 A CN115472712 A CN 115472712A CN 202110775019 A CN202110775019 A CN 202110775019A CN 115472712 A CN115472712 A CN 115472712A
Authority
CN
China
Prior art keywords
low
dimensional material
electron beam
etching
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110775019.3A
Other languages
English (en)
Inventor
杨雷静
李�昊
忻向军
张琦
饶岚
孙莉萍
王宁
王拥军
田清华
田凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Posts and Telecommunications
Original Assignee
Beijing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Posts and Telecommunications filed Critical Beijing University of Posts and Telecommunications
Priority to CN202110775019.3A priority Critical patent/CN115472712A/zh
Publication of CN115472712A publication Critical patent/CN115472712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种端接触的方法、光电晶体管的制备方法及光电晶体管，该端接触的方法包括：将低维材料覆盖至目标衬底；将电子束负胶覆盖在低维材料上；对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料；利用设定气体等离子体刻蚀掉暴露出的低维材料；通过设定镀膜方式对刻蚀掉的低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，形成低维材料与金属端接触结构。通过上述方案，能够在常温下，实现低维材料和金属的端接触；端接触结构可有效减小器件的尺寸；应用于多层低维材料，可有效避免因静电屏蔽导致的下层材料无法与下层材料接触的现象。

Description

端接触的方法、光电晶体管的制备方法及光电晶体管
技术领域
本发明涉及半导体技术领域，尤其涉及一种端接触的方法、光电晶体管的制备方法及光电晶体管。
背景技术
低维材料具有优异的性能，使其在光电子技术中极具潜力。目前的研究结果显示，低维材料既可实现中大规模集成电路，又可实现多种光学器件，并且可以通过简单的工艺与硅基无源器件实现集成，在光电子集成技术中具有巨大的潜力。
一方面，受限于有限的厚度，低维材料与光的相互作用效率较低，无法实现光能量的有效利用，为保持低维材料优异的光学性能并提高光的有效利用，需要对低维材料进行多层堆叠。基于传统边接触的多层低维材料器件中，由于静电屏蔽效应，电极并不能与多层材料形成有效接触。另一方面，随着对光电集成集成度需求的不断提高，减小器件尺寸是业界备受关注的问题，减小器件尺寸又不影响器件性能的方法主要有两种，一种是缩小沟道长度，另外一种是缩小电极接触长度。电极与低维材料有两种接触方式，如图1和图2所示，图1为面接触和图2为端接触。显然端接触在构建小尺寸，基于多层低维材料的器件等方面具有巨大潜力。
现有端接触制备技术中存在温度过高对工艺不友好，需要特定金属电极，等问题。
发明内容
鉴于此，本发明实施例提供了一种端接触的方法、光电晶体管的制备方法及光电晶体管，以达到在常温条件下，实现端接触的目的。
为了达到上述目的，本发明采用以下方案实现：
根据本发明实施例的一个方面，提供了一种低维材料与电极端接触的方法，包括：
将低维材料覆盖至目标衬底；
将电子束负胶覆盖在低维材料上；
对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料；
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；
通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性的镀膜方式。
在一些实施例中，所述电子束负胶为HSQ负胶。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发；或，
所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。
在一些实施例中，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极。
在一些实施例中，将低维材料覆盖至目标衬底，包括：
分多次将多个低维材料覆盖至目标衬底。
根据本发明实施例的另一个方面，提供了一种光电晶体管的制备方法，包括：
在目标衬底上制备栅极；
在栅极上制备栅介质层；
将低维材料覆盖至栅介质层；
将电子束负胶覆盖在低维材料上；
对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料；
将电子束正胶覆盖在栅介质层、电子束负胶、目标衬底及暴露出的低维材料上；
对覆盖的电子束正胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料并形成源电极及漏电极的掩膜图形；
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与刻蚀后的低维材料的两端接触的电极，分别作为源电极和漏电极，形成光电晶体管；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性的镀膜方式。
在一些实施例中，所述电子束负胶为HSQ负胶。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发；或，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极。
在一些实施例中，将低维材料覆盖至栅介质层，包括：
分多次将多个低维材料覆盖至栅介质层。
根据本发明实施例的另一个方面，提供了一种光电晶体管，利用如上述任一项实施例所述的方法制备得到。
本发明实施例的端接触的方法、光电晶体管的制备方法及光电晶体管，通过在常温下，使用常用加工方式实现端接触，能够在常温下实现多层低维材料同时与电极形成仅端接触，并且可有效减小器件的尺寸，应用于多层低维材料，可有效避免因静电屏蔽导致的下层材料无法与下层材料接触的现象。
本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。
本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。附图中的部件不是成比例绘制的，而只是为了示出本发明的原理。为了便于示出和描述本发明的一些部分，附图中对应部分可能被放大，即，相对于依据本发明实际制造的示例性装置中的其它部件可能变得更大。在附图中：
图1为一维材料与电极面接触的示意图；
图2为一维材料与电极端接触的示意图；
图3为本发明一实施例的低维材料与电极端接触的方法的流程示意图；
图4为本发明一实施例中的电子束负胶覆盖低维材料的示意图；
图5为本发明一实施例中的电子曝光图形化和刻蚀后的电子束负胶的截面示意图；
图6为本发明一实施例中的刻蚀低维材料过程的示意图；
图7为本发明一实施例的低维材料与电极端接触的截面结构示意图；
图8为本发明一实施例中氩气刻蚀低维材料的截面示意图；
图9为本发明一实施例中氩气刻蚀低维材料后电子束蒸发或磁控溅射得到的电极的截面示意图；
图10为本发明一实施例具有多层低维材料的结构示意图；
图11为本发明一实施例的光电晶体管的制备方法的流程示意图；
图12为本发明一实施例的光电晶体管的结构示意图；
图13为本发明一实施例的多层低维材料的刻蚀过程的示意图；
图14为本发明一实施例的刻蚀后的多层低维材料的截面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
现有技术进行端接触通过在高温下进行的物理和化学反应对制备工艺具有苛刻要求，并且由于温度过高，会出现使材料性能衰退，电极变形的问题；同时，制备过程中具有不确定性，导致成品率低。此外，外界环境通过影响低维材料开环端悬挂键而影响器件接触性能。因此，其不具有普适性，无法用于对设备的批量生产。而本方案则通过使用在室温下进行电子束曝光、刻蚀工艺和镀膜的微加工工艺有效地解决了上述问题。
图3为本发明一实施例的低维材料与电极端接触的方法的流程示意图。如图3所示，本发明实施例提供了一种低维材料与电极端接触的方法，可包括以下步骤S110至步骤S150。
步骤S110：将低维材料覆盖至目标衬底。
步骤S120：将电子束负胶覆盖在低维材料上。
步骤S130：对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料。
步骤S140：利用设定气体等离子体刻蚀掉暴露出的部分的低维材料。
步骤S150：通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极。
在步骤S110中，低维材料可以为一维材料或二维材料等。通过直接生长或转移等方法进行覆盖低维材料，并且可以根据实际需求选择适当大小的低维材料覆盖到目标衬底上，或者对目标衬底进行全覆盖，对低维材料覆盖的层数也根据实际需求而定。目标衬底可以是硅衬底、碳化硅衬底或者蓝宝石衬底等。其中，可以通过多种方式将低维材料覆盖在目标衬底上，例如，可以通过在目标衬底上直接生成低维材料的方式、或者可以通过液体沉积的方式，或者还可以通过制备低维材料后转移至衬底上等其他方式。
在步骤S120中，可以通过使用匀胶机将电子束负胶对低维材料进行覆盖，如图4所示。使用电子束负胶可以对低维材料进行保护。其中，电子束负胶可以选择使用HSQ(hydrogen silsesquioxane，氢硅倍半环氧乙烷)负胶。或者还可以使用其他具有高分辨率，不溶于丙酮，曝光后保留下来的胶的截面可以为正梯形等性质的电子束负胶。电子束负胶可以保护覆盖的低维材料免受等离子体刻蚀伤害；同时，电子束负胶不溶于设定有机溶剂，并且在进行后续微电子工艺时不会影响负胶的形貌，保证实现端接触。例如，可以使用电子束负胶HSQ，具有较高的分辨率，分辨率小于10nm，且其具有较好的线条边缘粗糙度，耐刻蚀性高。电子束负胶经过电子束曝光后保留的是曝光区域的部分。
图5为本发明一实施例中的电子曝光图形化和刻蚀后的电子束负胶的截面示意图。如图5所示，在步骤S130中，可以通过使用电子束曝光获取具有一定形状的电子束负胶，经过显定影工艺，在曝光区域的电子束负胶被留下，未在曝光区域电子束负胶被去掉。曝光后留下的电子束负胶得到形状可以为正梯形。作为后续工艺的掩膜。通过电子束曝光的方式可以使处于曝光区域的低维材料仍被电子束负胶覆盖，而未处于曝光区域的低维材料被暴露出来。
在步骤S140中，设定气体等离子体可以以各向异性的特点刻蚀低维材料。如图6所示，各向异性表示设定气体等离子体在刻蚀的过程中对物体进行刻蚀时具有较好的方向性。
例如，设定气体等离子体可以为氩气或者其他具有各向异性的气体等离子体等。由于选择的刻蚀方式为具有各向异性的设定气体等离子体刻蚀，因此，在刻蚀的过程中由于其具有各向异性，因而实现垂直刻蚀，所以会将没有电子束负胶保护的低维材料刻蚀掉，受电子束负胶保护的低维材料则被保留下来。
图7为本发明一实施例的低维材料与电极端接触的结构示意图。如图7所示，图中的a表示电子束负胶，b表示低维材料的端部，c表示形成的电极。例如，通过使用设定气体等离子体轰击暴露出部分低维材料，使留下的低维材料被电子束负胶覆盖，用于实现电极仅与低维材料的两端接触。
示例性地，将目标衬底、低维材料以及电子束负胶构建的结构放置在操作设备中通过使用氩气对该结构的表面进行轰击，则可以将结构中暴露出来的部分低维材料被打掉，进而完成对部分低维材料的刻蚀。
在步骤S150中，设定镀膜方式可以包括电子束蒸发镀膜方式或磁控溅射镀膜方式等其他方式。例如，可以通过使用磁控溅射镀膜方式将金属原子镀在由目标衬底、低维材料以及电子束负胶构建的结构的表面，使低维材料的两端分别与金属原子进行端接触，并得到源电极与漏电极。
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性镀膜方式。
若使用的刻蚀方式具有各向异性，则可以表示被刻蚀的物体只被刻蚀了设定气体等离子体朝向的位置，被刻蚀的物体并未产生额外被刻蚀的部分，因此，镀膜方式可以选择任意一种，都可以达到只有端接触的情况。
示例性地，在使用的刻蚀方式为氩气等离子体的情况下，氩气等离子体沿垂直于低维材料的方向垂直刻蚀未被电子束负胶保护的低维材料，镀膜方式可以选择电子束蒸发镀膜方式对刻蚀后的低维材料的两端的截面进行镀膜，以实现端接触；或者在使用的刻蚀方式为氩气等离子体的情况下，氩气等离子体沿垂直于低维材料的方向垂直刻蚀未被电子束负胶保护的低维材料，通过磁控溅射镀膜方式对低维材料的两端的截面镀膜。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。
其中，由于氩气等离子体具有各向异性，因此，在使用氩气等离子体对低维材料进行刻蚀的情况下，可以使用具有各向异性或者各向同性的镀膜方式对低维材料的两端进行镀膜。例如，镀膜方式可以选择电子束蒸发镀膜方式或者磁控溅射镀膜方式等。
示例性地，通过将暴露出的部分低维材料利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，之后可以通过磁控溅射方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面。由于氩气具有各向异性，因此，被刻蚀后的低维材料边缘规整，不会刻蚀掉电子束负胶掩膜下的低维材料。
图8为本发明一实施例中氩气刻蚀低维材料的截面示意图。如图8所示，还可以通过将暴露出的部分低维材料b利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，由于氩气具有各向异性，如图8中的箭头方向表示的是氩气等离子体刻蚀的方向，因此，被刻蚀后的低维材料边缘规整，不会刻蚀掉电子束负胶掩膜下的低维材料，之后可以通过电子束蒸发镀膜方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面，如图9所示。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。其中，采用的刻蚀方式为具有各向异性的氩气等离子体的方式，镀膜方式采用磁控溅射的方式。为了避免了外界环境通过影响低维材料开环端悬挂键影响接触性能的可能性，因此，还可以在刻蚀之后不接触空气直接对低维材料进行溅射镀膜。
在一些实施例中，利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，得到与低维材料端接触的电极。
其中，还可以通过不将进行刻蚀后的低维材料暴露在空气中，对其进行镀膜，从而减少空气对低维材料侧壁的开环悬挂键产生的影响，进而降低端接触的效果。因此，可以通过使用反溅射刻蚀工艺对低维材料进行镀膜。
再参见图9所示，通过调节镀膜设备的参数将暴露出的部分低维材料b利用氩气等离子体以垂直于电子束负胶a轰击暴露出的部分低维材料之后，继续通过磁控溅射镀膜方式将金属原子镀在刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料，得到与低维材料端接触的电极。而在一个腔室内依次进行氩气等离子体刻蚀和磁控溅射镀膜，保证了端接触不受空气的影响。
此外，还可以在目标衬底上设置多个低维材料。
在一些实施例中，分多次将多个低维材料覆盖至目标衬底。
其中，多次覆盖低维材料可以构成多层低维材料，低维材料的层数可以为3层、4层或5层等。图10为本发明一实施例具有多层低维材料的结构示意图。如图10所示，在低维材料为三层的情况下，即对低维材料进行了多次转移，则可以通过适当延长刻蚀时间对多层低维材料进行刻蚀。可以利用干法或湿法实现低维材料覆盖，例如，多次低维材料的转移可以通过氟化氢湿法转移等方法。
图11为本发明一实施例的光电晶体管的制备方法的流程示意图。如图11所示，根据本发明实施例的另一方面，提供了一种光电晶体管的制备方法，可包括以下步骤S210至步骤S270。
步骤S210：在目标衬底上制备栅极。
步骤S220：在栅极上制备栅介质层。
步骤S230：将低维材料覆盖至栅介质层。
步骤S240：将电子束负胶覆盖在低维材料上。
步骤S250：对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料。
步骤S260：将电子束正胶覆盖在目标衬底上。
步骤S270：对覆盖的电子束正胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料并形成源电极及漏电极的掩膜图形。
步骤S280：利用设定气体等离子体刻蚀掉暴露出的部分的低维材料。
步骤S290：基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，得到与刻蚀后的低维材料的两端接触的电极，分别作为源电极和漏电极，形成光电晶体管。
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性的镀膜方式。
在步骤S210中，制备栅极的过程可以通过在衬底上覆盖电子束胶，对电子束胶进行电子束曝光，对经过电子束曝光后的结构进行显定影，并对显定影后的结构镀金属膜，并去除残留的电子束胶和金属，形成栅极。
在步骤S220中，制备栅介质层可以通过在栅极上覆盖电子束胶，对电子束胶进行电子束曝光，对经过电子束曝光后的结构进行显定影，并通过原子层沉积在显定影后的结构制备栅介质层。
在步骤S230中，覆盖低维材料可以根据实际需求选择适当大小的低维材料覆盖到栅介质层上，或者还可以对栅介质层进行全覆盖，对低维材料覆盖的层数也根据实际需求而定。其中，可以通过多种方式将低维材料覆盖在目标衬底上，例如，可以通过在目标衬底上生成低维材料的方式、或者可以通过液体沉积的方式，或者还可以通过制备低维材料后转移至衬底上等其他方式。
在步骤S240中，可以通过使用匀胶机将电子束负胶对低维材料进行覆盖。使用电子束负胶可以保护低维材料不被损害。其中，电子束负胶可以选择使用HSQ负胶。或者还可以使用具有高分辨率，不溶于丙酮，曝光后可以为正梯形等性质的电子束负胶；其中，正梯形为该梯形的最长底边与低维材料相接。
在步骤S250中，可以通过使用电子束曝光获取具有一定形状的电子束负胶，在曝光区域的电子束负胶被留下，未在曝光区域电子束负胶被去掉。基于电子束负胶分辨率高等特性，曝光后留下的电子束负胶得到形状可以为正梯形。并且，电子束负胶形成的图形可以作为掩膜，未处于曝光区域的低维材料被暴露出来。
对于上述步骤S250而言，在其他实施例中，该实施例中，可以通过使用电子束正胶以实现只有端接触的器件。通过对整个结构上覆盖电子束正胶，以用于对金属原子的剥离。电子束正胶可以选择使用PMMA(Polymethyl Methacrylate，聚甲基丙烯酸甲酯)或者其他电子束正胶。具体地，通过将电子束正胶覆盖在栅介质层、栅极、被电子束负胶覆盖的低维材料、电子束负胶、以及衬底上之后，对想要去除的部分低维材料的两端上覆盖的PMMA进行电子束曝光。由于需要通过低维材料与电极端接触生成器件，因此需要对电子束正胶进行电子束曝光从而将低维材料的两端暴露出来，以便于对低维材料进行刻蚀。
在步骤S280中，设定气体等离子体可以为具有各向异性的。例如，设定气体等离子体可以为氩气等。通过使用设定气体等离子体轰击暴露出的部分低维材料，以使留下的低维材料均为被电子束负胶覆盖的部分，用于实现电极仅与低维材料的两端接触。
示例性地，将目标衬底、低维材料以及电子束负胶构建的结构放置在操作设备中通过使用氩气对该结构的表面进行轰击，则可以将结构中暴露出来的部分低维材料被刻蚀掉，进而完成对部分低维材料的刻蚀，形成沟道层。
在步骤S290中，设定镀膜方式可以包括电子束蒸发镀膜方式或磁控溅射镀膜方式等其他方式。例如，可以通过使用磁控溅射镀膜方式将金属原子镀在由目标衬底、栅极、栅介质层、低维材料以及电子束负胶以及电子束正胶构建的结构，使低维材料的两端分别与金属原子进行端接触，并得到源电极与漏电极，其中，形成的沟道层的长度和电极面积与设计的沟道层长度和电极面积相吻合，从而减小了不确定性，提高了成品率。
此外，在形成电极后，还包括通过将进行设定气体等离子体刻蚀后的结构浸入丙酮溶剂中，丙酮溶解PMMA，且被镀在PMMA上的金属膜会随之被剥离，最终只有低维材料两端的电极被留下，并得到光电晶体管。
在一些实施例中，所述电子束负胶为HSQ负胶。
其中，电子束负胶可以使用具有较高的分辨率，分辨率小于10nm，且其具有较好的线条边缘粗糙度，耐刻蚀性高，电子束曝光后可以呈现正梯形。电子束负胶可以保护覆盖的低维材料免受等离子体刻蚀伤害；同时，电子束负胶不溶于设定有机溶剂，在后续剥离图形化以外的电极时有效的隔绝开电极与低维材料，保护端接触结构。
利用氩气等离子体对暴露出的低维材料进行刻蚀，由于氩气等离子体具有各向异性，因此，在使用氩气等离子体对低维材料进行刻蚀的情况下，可以使用具有各向异性或者各向同性的镀膜方式对低维材料的两端进行镀膜。例如，镀膜方式可以选择电子束蒸发镀膜方式或者磁控溅射镀膜方式等。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。
通过将暴露出的部分低维材料利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，由于氩气具有各向异性，因此，被刻蚀后的低维材料边缘规整，不会刻蚀掉电子束负胶掩膜下的低维材料，之后可以通过电子束蒸发镀膜方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。
示例性地，通过将暴露出的部分低维材料利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，之后可以通过磁控溅射方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面。由于氩气具有各向异性，因此，被刻蚀后的低维材料边缘规整，不会刻蚀掉电子束负胶掩膜下的低维材料。
在一些实施例中，利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极。
其中，还可以通过不将进行刻蚀后的低维材料暴露在空气中，即真空状态下，对其进行镀膜，从而减少空气对低维材料侧壁的开环悬挂键产生的影响，进而降低端接触的效果。因此，可以通过使用反溅射刻蚀工艺对低维材料进行镀膜。
通过调节镀膜设备的参数将暴露出的部分低维材料利用氩气等离子体以垂直于电子束负胶轰击暴露出的部分低维材料之后，继续通过磁控溅射镀膜方式将金属原子镀在刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料，得到与低维材料端接触的电极，并形成光电晶体管。而在一个腔室内依次进行氩气等离子体刻蚀和磁控溅射镀膜，保证了端接触不受空气的影响。
图12为本发明一实施例的光电晶体管的结构示意图。如图12所示，生成光电晶体管的过程为，在衬底2上制备栅电极3；在栅电极3之上制备栅介质层4；将低维材料5转移至栅介质层4上；样品表面涂抹电子束负胶HSQ6，曝光后刻蚀低维材料形成沟道层；对曝光的低维材料的两端镀膜，在沟道层两侧形成源电极和漏电极7，形成端接触；剥离图形化以外的电极材料。
在一些实施例中，分多次将多个低维材料转移至栅介质层。
其中，图13为多层低维材料的刻蚀过程的示意图。如图13所示，通过多次转移低维材料构建多层低维材料的结构后，对该结构通过电子束负胶进行覆盖，并对其通过气体等离子体对低维材料需要被去除的部分进行刻蚀，图中的箭头表示气体等离子体的刻蚀方向，由于低维材料的层数较多，因此，可以通过适当延长刻蚀时间对多层低维材料进行刻蚀，以达到低维材料不被污染的目的。进一步，通过对刻蚀后的多层低维材料的截面，如图14所示，进行镀膜，得到多层低维材料的晶体管。此方式可以减少静电屏蔽对电流的影响，进而可以提高器件性能。其中，可以通过多种方式将多层低维材料覆盖在目标衬底上，例如，可以通过在目标衬底上多次生成低维材料的方式、或者可以通过液体沉积的方式生成多层低维材料，或者还可以通过制备低维材料后多次转移至衬底上或者还可以为其他方式。
根据本发明实施例的另一方面，提供了一种器件，利用如上述任一项实施例所述的方法制备得到。
综上所述，本发明实施例的端接触的方法、光电晶体管的制备方法及器件。通过在室温下实现电极与低维材料端接触，以避免在高温下的物理和化学反应对制备工艺的苛刻要求；并且制备方法不涉及物理和化学反应，适用于构建任意低维材料和任意电极组合的端接触结构，具有普适性；同时电极面积和沟道长度与设计相吻合，减小了不确定性，提高了成品率。除此之外，本方案的工艺简单，具有普适性，且和CMOS加工工艺兼容，适合未来批量制备。
本实施例中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低维材料与电极端接触的方法，其特征在于，包括：
将低维材料覆盖至目标衬底；
将电子束负胶覆盖在低维材料上；
对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料；
利用设定气体等离子体刻蚀掉暴露出部分的低维材料；
通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性的镀膜方式。
2.如权利要求1所述的低维材料与电极端接触的方法，其特征在于，所述电子束负胶为HSQ负胶。
3.如权利要求1所述的低维材料与电极端接触的方法，其特征在于，
所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发；或，
所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。
4.如权利要求3所述的低维材料与电极端接触的方法，其特征在于，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的电极。
5.如权利要求1所述的低维材料与电极端接触的方法，其特征在于，将低维材料覆盖至目标衬底，包括：
分多次将多个低维材料覆盖至目标衬底。
6.一种光电晶体管的制备方法，其特征在于，包括：
在目标衬底上制备栅极；
在栅极上制备栅介质层；
将低维材料覆盖至栅介质层；
将电子束负胶覆盖在低维材料上；
对电子束负胶进行图形化和刻蚀，暴露出欲去除部分的低维材料；
将电子束正胶覆盖在栅介质层、电子束负胶、目标衬底及暴露出的低维材料上；
对覆盖的电子束正胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料并形成源电极及漏电极的掩膜图形；
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与刻蚀后的低维材料两端接触的源电极和漏电极，形成光电晶体管；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或具有各向同性的镀膜方式。
7.如权利要求6所述的光电晶体管的制备方法，其特征在于，所述电子束负胶为HSQ负胶。
8.如权利要求6所述的光电晶体管的制备方法，其特征在于，
所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发；或所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的源电极和漏电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分的低维材料镀膜，得到与低维材料端接触的源电极和漏电极。
9.如权利要求6所述的光电晶体管的制备方法，其特征在于，将低维材料覆盖至栅介质层，包括：
分多次将多个低维材料覆盖至栅介质层，以得到多层低维材料。
10.一种光电晶体管，其特征在于，利用如权利要求1至9任一项所述的方法制备得到。
CN202110775019.3A 2021-07-08 2021-07-08 端接触的方法、光电晶体管的制备方法及光电晶体管 Pending CN115472712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110775019.3A CN115472712A (zh) 2021-07-08 2021-07-08 端接触的方法、光电晶体管的制备方法及光电晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110775019.3A CN115472712A (zh) 2021-07-08 2021-07-08 端接触的方法、光电晶体管的制备方法及光电晶体管

Publications (1)

Publication Number Publication Date
CN115472712A true CN115472712A (zh) 2022-12-13

Family

ID=84365443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110775019.3A Pending CN115472712A (zh) 2021-07-08 2021-07-08 端接触的方法、光电晶体管的制备方法及光电晶体管

Country Status (1)

Country Link
CN (1) CN115472712A (zh)

Similar Documents

Publication Publication Date Title
CN103943513B (zh) 一种柔性衬底上制备石墨烯器件的方法
IE48479B1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
CN107703722B (zh) 图案化光阻的形成方法
CN115472712A (zh) 端接触的方法、光电晶体管的制备方法及光电晶体管
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JP5573306B2 (ja) フォトマスクブランクの製造方法
JPS649617B2 (zh)
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
CN115472506A (zh) 双栅极器件的制备方法及双栅极器件
US5308740A (en) Electrical measurement of sidewall angle
JP5042456B2 (ja) ステンシルマスクの製造方法
CN1324652C (zh) 制造半导体器件的方法
CN110783321B (zh) 一种制作smim电容结构的方法及电容结构
CN109867260B (zh) 在非导电衬底上进行电子束或离子束聚焦刻蚀及显微成像的方法
KR100776487B1 (ko) 플라즈마 식각 방법
US7495238B2 (en) Two-dimensional patterning method, electronic device using same, and magnetic device fabricating method
US7482225B2 (en) Method of fabricating floating gate of flash memory device
CN1063552C (zh) 一种量子线超微细图形的制作方法
JP2008218673A (ja) 転写マスクおよびその製造方法
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
CN118164427A (zh) 具有微米级氧化物绝缘层孔洞阵列的模板制备方法
CN115639730A (zh) 电子束光刻方法、浅沟槽隔离及电极接触孔的形成方法
JP2016173384A (ja) フォトマスクブランクおよびその加工方法
CN113380607A (zh) 一种晶圆曝光方法
KR100701367B1 (ko) 반도체의 엠아이엠 커패시터 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination