一种同步电路和摄像装置及其同步曝光控制方法
技术领域
本发明涉及一种摄像装置,尤其涉及一种带多个图像传感器的摄像装置的同步曝光控制的改进。
背景技术
在多图像传感器的摄像系统中,以双图像传感器为例,在对运动的目标进行同时拍摄时,由于两个图像传感器的曝光时间可能不一致,会导致两个图像传感器拍到的目标不在同一位置。
目前采用滚动曝光的CMOS图像传感器中,要使两个图像传感器能够每次曝光都同步,可以让两个图像传感器在初始拍摄时同时复位。但这样只解决了两个图像传感器的曝光同时开始,不能保证在开始一段时间之后还会同步曝光。
因此,有必要对现有技术进行改进。
发明内容
本发明的目的在于,针对现有技术的上述缺点,提供了一种能保证多图像传感器系统的多个图像传感器在同步曝光一段时间后,仍能保持同步曝光的同步电路及其摄像装置、和同步曝光控制方法。
本发明的技术方案是:
提供了一种摄像装置,包括:
第一图像传感器,用于接收第一时钟信号,以根据所述第一时钟信号进行曝光并输出第一帧同步信号;
第二图像传感器,用于接收第二时钟信号,以根据所述第二时钟信号进行曝光并输出第二帧同步信号;
所述摄像装置进一步包括:
同步电路,用于接收所述第一帧同步信号和所述第二帧同步信号,并根据所述第一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号,以控制所述第一图像传感器和所述第二图像传感器同步曝光。
本发明所述的摄像装置,其中,所述同步电路接收所述第一时钟信号,并根据所述第一帧同步信号和所述第二帧同步信号产生所述第二时钟信号。
本发明所述的摄像装置,其中,所述同步电路包括:
第一逻辑电路,所述第一逻辑电路的第一输入端接收所述第一帧同步信号,所述第一逻辑电路的第二输入端接收所述第一时钟信号;
第二逻辑电路,所述第二逻辑电路的第一输入端接收所述第二帧同步信号,所述第二逻辑电路的第二输入端接收所述第一时钟信号;
第三逻辑电路,所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端,所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端,所述第三逻辑电路的输出端输出所述第二时钟信号,其中所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电路配置成在所述第一帧同步信号和所述第二帧同步信号不同步时停止所述第二时钟信号的输出。
本发明所述的摄像装置,其中,所述第一逻辑电路包括:
反相器,所述反相器的输入端接收所述第一帧同步信号;
第一与非门,所述第一与非门的第一输入端与所述反相器的输出端连接,所述第一与非门的第二输入端接收所述第一时钟信号;
所述第二逻辑电路包括第二与非门,所述第二与非门的第一输入端接收所述第二帧同步信号,所述第二与非门的第二输入端接收所述第一时钟信号;
所述第三逻辑电路包括第三与非门,所述第三与非门的第一输入端连接所述第一与非门的输出端,所述第三与非门的第二输入端连接所述第二与非门的输出端,所述第三与非门的输出端输出所述第二时钟信号。
本发明所述的摄像装置,其中,所述同步电路接收第三时钟信号,并根据所述第一帧同步信号和所述第二帧同步信号产生所述第一时钟信号和所述第二时钟信号。
本发明所述的摄像装置,其中,包括:
第一图像传感器,用于接收第一时钟信号,以根据所述第一时钟信号进行曝光并输出第一帧同步信号;
第二图像传感器,用于接收第二时钟信号,以根据所述第二时钟信号进行曝光并输出第二帧同步信号;
其特征在于:所述摄像装置进一步包括:
同步电路,用于接收所述第一帧同步信号和所述第二帧同步信号,并根据所述第一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号,以控制所述第一图像传感器和所述第二图像传感器同步曝光;
所述同步电路接收第三时钟信号,并根据所述第一帧同步信号和所述第二帧同步信号产生所述第一时钟信号和所述第二时钟信号;
所述同步电路包括:
第一逻辑电路,所述第一逻辑电路的第一输入端接收所述第一帧同步信号,所述第一逻辑电路的第二输入端接收所述第三时钟信号;
第二逻辑电路,所述第二逻辑电路的第一输入端接收所述第二帧同步信号,所述第二逻辑电路的第二输入端接收所述第三时钟信号;
第三逻辑电路,所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端,所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端,所述第三逻辑电路的输出端输出所述第一时钟信号,其中所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电路配置成在所述第一帧同步信号领先所述第二帧同步信号时停止所述第一时钟信号的输出;
所述同步电路进一步包括:
第四逻辑电路,所述第四逻辑电路的第一输入端接收所述第一帧同步信号,所述第四逻辑电路的第二输入端接收所述第三时钟信号;
第五逻辑电路,所述第五逻辑电路的第一输入端接收所述第二帧同步信号,所述第五逻辑电路的第二输入端接收所述第三时钟信号;
第六逻辑电路,所述第六逻辑电路的第一输入端连接所述第四逻辑电路的输出端,所述第六逻辑电路的第二输入端连接所述第五逻辑电路的输出端,所述第六逻辑电路的输出端输出所述第二时钟信号,其中所述第四逻辑电路、所述第五逻辑电路和所述第六逻辑电路配置成在所述第二帧同步信号领先所述第一帧同步信号时停止所述第二时钟信号的输出。
一种同步电路,用于控制第一图像传感器和第二图像传感器同步曝光;所述第一图像传感器,用于接收第一时钟信号,以根据所述第一时钟信号进行曝光并输出第一帧同步信号;
所述第二图像传感器,用于接收第二时钟信号,以根据所述第二时钟信号进行曝光并输出第二帧同步信号;其中,
所述同步电路,用于接收所述第一帧同步信号和第二帧同步信号,并根据所述第一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号,以控制所述第一图像传感器和所述第二图像传感器同步曝光。
一种摄像装置的同步曝光控制方法,包括以下步骤:
A、获取第一图像传感器根据第一时钟信号输出的第一帧同步信号,及第二图像传感器根据第二时钟信号输出的第二帧同步信号;
B、根据所述第一帧同步信号和第二帧同步信号,控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号,以控制所述第一图像传感器和所述第二图像传感器同步曝光;
其中,根据所述第一帧同步信号和所述第二帧同步信号产生所述第二时钟信号。
控制所述第一图像传感器和所述第二图像传感器同步曝光的方法具体为:
由第一逻辑电路的第一输入端接收所述第一帧同步信号,所述第一逻辑电路的第二输入端接收所述第一时钟信号;
由第二逻辑电路的第一输入端接收所述第二帧同步信号,所述第二逻辑电路的第二输入端接收所述第一时钟信号;
第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端,所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端,由所述第三逻辑电路的输出端输出所述第二时钟信号,所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电路在所述第一帧同步信号和所述第二帧同步信号不同步时,停止所述第二时钟信号的输出。
一种摄像装置的同步曝光控制方法,包括以下步骤:
A、获取第一图像传感器根据第一时钟信号输出的第一帧同步信号,及第二图像传感器根据第二时钟信号输出的第二帧同步信号;
B、根据所述第一帧同步信号和第二帧同步信号,控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号,以控制所述第一图像传感器和所述第二图像传感器同步曝光;
其中,根据所述第一帧同步信号和所述第二帧同步信号产生所述第一时钟信号和所述第二时钟信号;
控制所述第一图像传感器和所述第二图像传感器同步曝光的方法具体为:
由第一逻辑电路的第一输入端接收所述第一帧同步信号,所述第一逻辑电路的第二输入端接收第三时钟信号;
由第二逻辑电路的第一输入端接收所述第二帧同步信号,所述第二逻辑电路的第二输入端接收所述第三时钟信号;
第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端,所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端,由所述第三逻辑电路的输出端输出所述第一时钟信号;所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电路在所述第一帧同步信号领先所述第二帧同步信号时,停止所述第一时钟信号的输出;
由第四逻辑电路的第一输入端接收所述第一帧同步信号,所述第四逻辑电路的第二输入端接收所述第三时钟信号;
由第五逻辑电路的第一输入端接收所述第二帧同步信号,所述第五逻辑电路的第二输入端接收所述第三时钟信号;
第六逻辑电路的第一输入端连接所述第四逻辑电路的输出端,所述第六逻辑电路的第二输入端连接所述第五逻辑电路的输出端,所述第六逻辑电路的输出端输出所述第二时钟信号;所述第四逻辑电路、所述第五逻辑电路和所述第六逻辑电路在所述第二帧同步信号领先所述第一帧同步信号时,停止所述第二时钟信号的输出。
本发明通过采用同步电路,使摄像装置的多个图像传感器在同步曝光一次后,仍能保持同步曝光。
附图说明
图1为本发明实施例一的摄像装置原理图;
图2为本发明实施例一的同步电路原理图;
图3为本发明实施例一的第二图像传感器输出的图像帧领先第一图像传感器时的同步控制时序图;
图4为本发明实施例一的第二图像传感器输出的图像帧落后第一图像传感器时的同步控制时序图;
图5为本发明实施例二的摄像装置原理图;
图6为本发明实施例二的同步电路原理图;
图7为本发明实施例二的第二图像传感器输出的图像帧领先第一图像传感器时的同步控制时序图。
具体实施方式
以下结合附图,将对本发明的较佳实施例加以详细说明。
本发明的同步电路可应用于包括两个、三个或更多个图像传感器的摄像装置,下面以两个图像传感器的摄像装置为例进行说明。
本发明实施例一的摄像装置原理图如图1所示,其包括:第一图像传感器110用于接收第一时钟信号CLK1,以根据第一时钟信号CLK1进行曝光并输出第一帧同步信号C1;第二图像传感器120用于接收第二时钟信号CLK2,以根据第二时钟信号CLK2进行曝光并输出第二帧同步信号C2。该摄像装置还进一步包括一同步电路140,用于接收第一帧同步信号C1和第二帧同步信号C2,并根据第一帧同步信号C1和所述第二帧同步信号C2控制第一时钟信号CLK1和第二时钟信号CLK2中的至少一时钟信号,以控制第一图像传感器110和第二图像传感器120同步曝光。
本实施例中,同步电路接收第一时钟信号CLK1,并根据第一帧同步信号C1和第二帧同步信号C2产生第二时钟信号CLK2。该同步电路具体包括:第一逻辑电路、第二逻辑电路和第三逻辑电路。其中,第一逻辑电路的第一输入端接收第一帧同步信号C1,第一逻辑电路的第二输入端接收第一时钟信号CLK1;第二逻辑电路的第一输入端接收第二帧同步信号C2,第二逻辑电路的第二输入端接收第一时钟信号CLK1,第三逻辑电路的第一输入端连接第一逻辑电路的输出端,第三逻辑电路的第二输入端连接第二逻辑电路的输出端,第三逻辑电路的输出端输出第二时钟信号CLK2,其中第一逻辑电路、第二逻辑电路和第三逻辑电路配置成在第一帧同步信号C1和第二帧同步信号C2不同步时停止第二时钟信号CLK2的输出。
本实施例的同步电路可具体为如图2所示,即以上第一逻辑电路可具体包括:反相器141和第一与非门142。其中反相器141的输入端接收第一帧同步信号C1;第一与非门142的第一输入端与反相器141的输出端连接,第一与非门142的第二输入端接收第一时钟信号CLK1。第二逻辑电路包括第二与非门143,第二与非门143的第一输入端接收第二帧同步信号C2,第二与非门143的第二输入端接收第一时钟信号CLK1;第三逻辑电路包括第三与非门144,第三与非门144的第一输入端连接第一与非门142的输出端,第三与非门144的第二输入端连接第二与非门143的输出端,第三与非门144的输出端输出第二时钟信号CLK2。
需要说明的是,图2所示的同步电路仅为多种同步电路中的一种,可以根据需要对其进行结构变换,只要其原理符合本实施例,即可认为在本发明的保护范围之内。
下面结合具体情况对以上摄像装置及其同步电路作详细分析。
如图1所示,在第一图像传感器110与第二图像传感器120输出的图像帧同步的情况下,帧同步信号端C1和C2相位相同,当C1和C2同时为高电平时,第一时钟信号CLK1从第二与非门143通过,可以输出与第一时钟信号CLK1相同的第二时钟信号CLK2;当C1和C2同时为低电平时,第一时钟信号CLK1从第一与非门142通过,也可以输出CLK2,此时两个图像传感器都能正常工作。
如果由于某种原因使两个图像传感器输出的图像帧不同步,一般会出现两种情况:一种是第二图像传感器120输出的图像帧领先第一图像传感器110,此时第二图像传感器120的帧同步信号将先进入帧消隐状态;一种是第二图像传感器120输出的图像帧落后第一图像传感器110,此时第一图像传感器110的帧同步信号将先进入帧消隐状态。
下面结合第一时钟信号CLK1、第二时钟信号CLK2、第一图像传感器110的帧同步信号端C1及第二图像传感器120的帧同步信号端C2的时序图对以上两种情况具体分析。
其中第一图像传感器的帧消隐时钟周期数和帧有效时钟周期数,以及第二图像传感器的帧消隐时钟周期数和帧有效时钟周期数,均可以在拍摄时根据实际情况设定。在以下分析中,设定第一图像传感器的帧消隐时钟周期数为4个时钟周期,帧有效时钟周期为8个时钟周期;设定第二图像传感器的帧消隐时钟周期数为4个时钟周期,帧有效时钟周期数为9个时钟周期数。
对于第一种情况,其时序图如图3所示,由于第一图像传感器110的帧同步信号端C1为高电平,而第二图像传感器120的帧同步信号端C2为低电平,根据如图2所示的同步电路,第二图像传感器120的第二时钟信号CLK2就会一直输出低电平信号,如图3中的阴影部分所示,直到两个帧同步信号端重新同时为低电平,第二时钟信号CLK2才恢复输出正常的时钟信号,此时第一图像传感器110和第二图像传感器120的帧消隐时钟周期数相同,所以C1和C2可以同时变为高电平,使两个图像传感器下次拍摄可同步曝光。
对于第二种情况,其时序图如图4所示,在第二图像传感器120的帧同步信号端C2刚开始落后第一图像传感器110的帧同步信号端C1时,C1为低电平,C2为高电平,第二时钟信号CLK2不会停止输出。当C1变为高电平时,第二时钟信号CLK2被停止,直到C1再次变为低电平时,第二时钟信号CLK2才有输出。第二图像传感器在它的帧消隐时钟周期数计满后,才会变为帧有效,也即C2才变为高电平。此时的情况是,C2为低电平,C1为高电平,所以第二时钟信号CLK2有输出。第二图像传感器计完其帧有效的时钟周期数之后,又会变为帧消隐时间,C2变为低电平。而此时第一图像传感器仍然处于帧有效状态,即C1为高电平。所以第二时钟信号CLK2又被停止,直到第一时钟信号CLK1也变为帧消隐,即第一时钟信号CLK1变为低电平,第二时钟信号CLK2才输出。此时,两个图像传感器重新同步上。
本发明实施例二还提供了一种摄像装置,如图5所示,与实施例一不同的是,本实施例的图像传感器中,同步电路240接收第三时钟信号CLK3,并根据第一帧同步信号C1和第二帧同步信号C2产生第一时钟信号CLK1和第二时钟信号CLK2。
实施例二中的同步电路同样可由第一逻辑电路、第二逻辑电路和第三逻辑电路组成。其中,第一逻辑电路的第一输入端接收第一帧同步信号C1,第一逻辑电路的第二输入端接收第三时钟信号CLK3;第二逻辑电路的第一输入端接收第二帧同步信号C2,第二逻辑电路的第二输入端接收第三时钟信号CLK3;第三逻辑电路的第一输入端连接第一逻辑电路的输出端,第三逻辑电路的第二输入端连接第二逻辑电路的输出端,第三逻辑电路的输出端输出第一时钟信号CLK1,其中第一逻辑电路、第二逻辑电路和第三逻辑电路配置成在第一帧同步信号C1领先第二帧同步信号C2时停止第一时钟信号CLK1的输出。
本实施例二中的同步电路还进一步包括:第四逻辑电路、第五逻辑电路和第六逻辑电路。其中,第四逻辑电路的第一输入端接收第一帧同步信号C1,第四逻辑电路的第二输入端接收第三时钟信号CLK3;第五逻辑电路的第一输入端接收第二帧同步信号C2,第五逻辑电路的第二输入端接收第三时钟信号CLK3;第六逻辑电路的第一输入端连接第四逻辑电路的输出端,第六逻辑电路的第二输入端连接第五逻辑电路的输出端,第六逻辑电路的输出端输出第二时钟信号CLK2,其中第四逻辑电路、第五逻辑电路和第六逻辑电路配置成在第二帧同步信号领先第一帧同步信号C1时停止第二时钟信号CLK2的输出。
本实施例二中,同步电路具体可以是如图6所示的电路,即以上第一逻辑电路包括第一与非门243,第一与非门243的第一输入端接收第一帧同步信号C1,所述第一与非门243的第二输入端接收第三时钟信号CLK3。
第二逻辑电路包括第一反相器241,第一反相器241的输入端接收第二帧同步信号C1;还包括第二与非门244,第二与非门244的第一输入端与第一反相器241的输出端连接,第二与非门244的第二输入端接收第三时钟信号CLK3。
第三逻辑电路包括第三与非门247,第三与非门247的第一输入端连接第一与非门243的输出端,第三与非门247的第二输入端连接第二与非门244的输出端,第三与非门247的输出端输出第一时钟信号CLK1。
第四逻辑电路包括第二反相器242,第二反相器242的输入端接收第一帧同步信号C1;还包括第四与非门245,第四与非门245的第一输入端与第二反相器242的输出端连接,第四与非门245的第二输入端接收第三时钟信号CLK3。
第五逻辑电路包括第五与非门246,第五与非门246的第一输入端接收第二帧同步信号C2,第五与非门246的第二输入端接收第三时钟信号CLK3。
第六逻辑电路包括第六与非门248,第六与非门248的第一输入端连接第四与非门245的输出端,第六与非门248的第二输入端连接第五与非门246的输出端,第六与非门248的输出端输出第二时钟信号CLK2。
下面结合图7所示的时序图,对实施例二的摄像装置作详细分析。
如前所述,在第一图像传感器210与第二图像传感器220输出的图像帧同步的情况下,帧同步信号端C1和C2相位相同,当C1和C2同时为高电平时,第三时钟信号CLK3可以从第一与非门243,输出与第三时钟信号CLK3相同的第一时钟信号CLK1,第三时钟信号CLK3从第五与非门246通过,输出与第一时钟信号CLK1相同的第二时钟信号CLK2;当C1和C2同时为低电平时,第三时钟信号CLK3从第二与非门244和第四与非门245通过,也可以输出CLK1和CLK2,此时两个图像传感器都能正常工作。
如果由于某种原因使两个图像传感器输出的图像帧不同步,一般会出现两种情况:一种是第二图像传感器220输出的图像帧领先第一图像传感器210,此时第二图像传感器220的帧同步信号将先进入帧消隐状态;一种是第二图像传感器220输出的图像帧落后第一图像传感器210,此时第一图像传感器210的帧同步信号将先进入帧消隐状态。
图6所示的同步电路原理图可以理解为由两个图2所示原理图的并行连接,同时输出控制两个图像传感器的时钟信号。无论哪一个图像传感器的帧同步信号领先进入帧消隐状态,都可以选择其中的一个支路将领先的图像传感器时钟停止,如图7所示。因此,当第二图像传感器输出的图像帧领先第一图像传感器时,也不需要等待一次才能实现同步曝光,其同步效果比实施例一的同步电路更好。
根据以上实施例一和实施例二的摄像装置,本发明还提供了一种摄像装置的同步曝光控制方法,包括以下步骤:a、获取第一图像传感器根据第一时钟信号输出的第一帧同步信号,及第二图像传感器根据第二时钟信号输出的第二帧同步信号;b、根据第一帧同步信号和第二帧同步信号,控制第一时钟信号和第二时钟信号中的至少一时钟信号,以控制第一图像传感器和第二图像传感器同步曝光。
其中,控制第一图像传感器和第二图像传感器同步曝光的方法具体为:由第一逻辑电路的第一输入端接收第一帧同步信号,第一逻辑电路的第二输入端接收第一时钟信号;由第二逻辑电路的第一输入端接收第二帧同步信号,第二逻辑电路的第二输入端接收第一时钟信号;由第三逻辑电路的第一输入端连接第一逻辑电路的输出端,第三逻辑电路的第二输入端连接第二逻辑电路的输出端,第三逻辑电路的输出端输出第二时钟信号,其中第一逻辑电路、第二逻辑电路和第三逻辑电路配置成在第一帧同步信号和第二帧同步信号不同步时停止第二时钟信号的输出。
或者是:由第一逻辑电路的第一输入端接收第一帧同步信号,第一逻辑电路的第二输入端接收第三时钟信号;由第二逻辑电路的第一输入端接收第二帧同步信号,第二逻辑电路的第二输入端接收第三时钟信号;由第三逻辑电路的第一输入端连接第一逻辑电路的输出端,第三逻辑电路的第二输入端连接第二逻辑电路的输出端,第三逻辑电路的输出端输出第一时钟信号,其中第一逻辑电路、第二逻辑电路和第三逻辑电路配置成在第一帧同步信号领先第二帧同步信号时停止第一时钟信号的输出;由第四逻辑电路的第一输入端接收第一帧同步信号,第四逻辑电路的第二输入端接收第三时钟信号;由第五逻辑电路的第一输入端接收第二帧同步信号,第五逻辑电路的第二输入端接收第三时钟信号;由第六逻辑电路的第一输入端连接第四逻辑电路的输出端,第六逻辑电路的第二输入端连接第五逻辑电路的输出端,第六逻辑电路的输出端输出第二时钟信号,其中第四逻辑电路、第五逻辑电路和第六逻辑电路配置成在第二帧同步信号领先第一帧同步信号时停止第二时钟信号的输出。
本发明通过采用同步电路,使得摄像装置的多个图像传感器同步曝光一次后,在下一次或再下次仍能保持曝光同步。依此原理,当摄像装置具有三个或以上图像传感器时,可控制领先进入帧消隐状态的图像传感器的时钟信号停止,一直等到最后一个图像传感器进入帧消隐状态,才启动所有被停止的时钟信号,控制所有的图像传感器同步,解决了现有技术中存在的问题。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。