CN101957527A - Ffs型tft-lcd阵列基板及其制造方法 - Google Patents

Abstract

本发明涉及一种FFS型TFT-LCD阵列基板及其制造方法，阵列基板包括形成在基板上并限定了像素区域的栅线、第一数据线和第二数据线，所述像素区域内形成有公共电极、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极，第一数据线通过第一薄膜晶体管向第一像素电极提供第一数据信号，第二数据线通过第二薄膜晶体管向第二像素电极提供第二数据信号，第一数据信号与第二数据信号相对极性相反，第一像素电极和第二像素电极间隔设置。本发明一方面提高了电场均一性，具有较高的整体透过率，另一方面提高了水平电场强度，具有较好的像素电极充放电特性，不仅可以提高驱动频率，改善面板透过率，而且有利于降低功耗和消除残像。

Description

FFS型TFT-LCD阵列基板及其制造方法

技术领域

本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种FFS型TFT-LCD阵列基板及其制造方法。

背景技术

近年来，由于薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射、显示分辨率高等特点，已开始大量普及并成为主流产品。边缘场开关技术(FringeField Switching，简称FFS)是最近几年出现的可以改善LCD画质的技术之一，能同时实现高穿透性与大视角等要求。

目前，现有技术FFS型TFT-LCD阵列基板通常采用单栅、单像素电极的结构，包括形成在基板上的公共电极、栅线和栅电极，其上形成栅绝缘层，有源层形成在栅绝缘层上并位于栅电极的上方，源电极的一端位于栅电极的上方，另一端与数据线连接，漏电极的一端位于栅电极的上方，另一端与像素电极连接，源电极与漏电极之间形成TFT沟道区域；钝化层形成在上述结构图形上，且在漏电极位置开设有钝化层过孔，条状排列的像素电极形成在钝化层上，通过钝化层过孔与漏电极连接。工作时，每个像素区域内的像素电极采用了相同的电压，通过像素电极与公共电极之间的边缘电场驱动液晶分子的偏转，从而实现黑白和灰度的显示。

对于现有技术上述结构，液晶分子的偏转通过两种作用力实现驱动：边缘电场形成的驱动力和液晶分子之间形成的分子间力。研究表明，像素间距(pixel pitch)越小，这两种作用力的配合越好，透过率越高。然而，受到现有生产中曝光工艺和刻蚀精度等条件限制，目前像素间距只能达到10μm左右，再小的像素间距则无法保证均一性等要求，因此现有结构存在透过率不理想的缺陷。

另一方面，在当前工艺条件下，现有技术为了保证透过率的最大化，像素电极与公共电极需要一定的交叠量，即保持一定的像素电极宽度，像素电极宽度太大或者太小都会导致透过率的降低。图20和图21为现有FFS型TFT-LCD阵列基板所形成电场的示意图，分别反映了像素间距(像素电极宽度+像素电极之间间距)＝10、驱动电压＝6V～7V时两种条件的透过率情况，其中，图20所对应的条件为：像素电极宽度/像素电极之间间距＝4/6，图21所对应的条件为：像素电极宽度/像素电极之间间距＝3/7，图中虚线表示电势线，点划线表示电力线，实线表示透过率。如图20和图21所示，对于像素电极宽度/像素电极之间间距为4/6情况，透过率为38.14％，对于像素电极宽度/像素电极之间间距为3/7情况，透过率为37.88％，像素电极宽度/像素电极之间间距为4/6情况的透过率较优。但像素电极宽度/像素电极之间间距为4/6情况时，像素电极与公共电极之间的交叠量较大，使像素电极与公共电极之间形成了过大的存储电容，因此增加了薄膜晶体管的负载，使像素电极的充放电特性变差。尤其在大尺寸液晶电视应用方面，随着高频率驱动等画面品质改善技术的普及，现有技术在像素电极充放电方面的缺陷越来越明显。为了改善像素电极的充放电特性，现有技术提供了一种采用两个像素电极的技术方案，其中一个像素电极与公共电极连接，另一个像素电极通过薄膜晶体管与数据线连接，通过改变另一个像素电极上的电压实现黑白和灰度的显示。虽然该解决方案通过将部分像素电极与公共电极连接结构提高了像素电极的充放电特性，但却减小了边缘电场强度，使透过率严重降低。

发明内容

本发明的目的是提供一种FFS型TFT-LCD阵列基板及其制造方法，既具有较高的整体透过率，又具有较好的像素电极充放电特性。

为实现上述目的，本发明提供了一种FFS型TFT-LCD阵列基板，包括形成在基板上并限定了像素区域的栅线、第一数据线和第二数据线，所述像素区域内形成有公共电极、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极，所述第一数据线通过第一薄膜晶体管向第一像素电极提供第一数据信号，所述第二数据线通过第二薄膜晶体管向第二像素电极提供第二数据信号，所述第一数据信号与第二数据信号相对极性相反，所述第一像素电极和第二像素电极间隔设置。

所述第一数据信号与第二数据信号相对极性相反具体为：所述第一像素电极与公共电极之间的电压差等于所述公共电极与第二像素电极之间的电压差；即相对于公共电极，在所述第一像素电极具有正性电位时，所述第二像素电极具有负性电位；或在所述第一像素电极具有负性电位时，所述第二像素电极具有正性电位。

所述栅线作为第一薄膜晶体管和第二薄膜晶体管的栅电极，所述第一薄膜晶体管的第一源电极与第一数据线连接，第一漏电极与第一像素电极连接，所述第二薄膜晶体管的第二源电极与第二数据线连接，第二漏电极与第二像素电极连接。

在上述技术方案基础上，所述第一像素电极和第二像素电极为依次排列的电极条结构，每个像素电极的电极条通过连接条相互连接，所述第一像素电极中相邻的两个电极条之间设置有一个第二像素电极的电极条，或第二像素电极中相邻的两个电极条之间设置有一个第一像素电极的电极条。进一步地，所述电极条的宽度为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的间距为8μm～12μm。

为实现上述目的，本发明还提供了一种FFS型TFT-LCD阵列基板制造方法，包括：

步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极的图形；

步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和公共电极线的图形，所述公共电极线与公共电极连接；

步骤3、在完成步骤2的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形；

步骤4、在完成步骤3的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤5、在完成步骤4的基板上沉积透明导电薄膜，通过构图工艺形成包括第一像素电极和第二像素电极的图形，所述第一像素电极通过钝化层第一过孔与第一漏电极连接，所述第二像素电极通过钝化层第二过孔与第二漏电极连接。

所述步骤3可以包括：采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；在所述源漏金属薄膜上涂覆一层光刻胶；采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极图形所在区域，光刻胶半保留区域对应于第一TFT沟道区域和第二TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括第一数据线和第二数据线的图形；通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形；剥离剩余的光刻胶。

所述步骤3也可以包括：采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；采用普通掩模板通过构图工艺形成包括第一数据线、第二数据线、第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形。

在上述技术方案基础上，所述步骤5中形成的第一像素电极和第二像素电极为依次排列的电极条结构，每个像素电极的电极条通过连接条相互连接，所述第一像素电极中相邻的两个电极条之间设置有一个第二像素电极的电极条，或第二像素电极中相邻的两个电极条之间设置有一个第一像素电极的电极条。进一步地，所述电极条的宽度为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的间距为8μm～12μm。

本发明提出了一种FFS型TFT-LCD阵列基板及其制造方法，采用了双薄膜晶体管、双数据线和双像素电极的技术方案，在同一个像素区域内，每个像素电极通过一个薄膜晶体管与一条数据线连接，且两个像素电极的相对极性相反。与仅由边缘电场驱动液晶的现有结构相比，本发明通过间隔设置的两个像素电极，在两个像素电极之间形成水平电场，不仅使液晶由边缘电场和水平电场结合起来驱动，而且两个像素电极之间的水平电场还起到电场均一化的作用，使本发明像素结构不仅可以提高整体透过率，而且具有较好的像素电极充放电特性。此外，本发明还可以提高驱动频率，改善面板透过率，有利于降低功耗和消除残像。

附图说明

图1为本发明FFS型TFT-LCD阵列基板的平面图；

图2为图1中A1-A1向的剖面图；

图3为图1中B1-B1向的剖面图；

图4为本发明FFS型TFT-LCD阵列基板第一次构图工艺后的平面图；

图5为图4中B2-B2向的剖面图；

图6为本发明FFS型TFT-LCD阵列基板第二次构图工艺后的平面图；

图7为图6中A3-A3向的剖面图；

图8为本发明FFS型TFT-LCD阵列基板第三次构图工艺后的平面图；

图9为图8中A4-A4向的剖面图；

图10为图8中B4-B4向的剖面图；

图11为本发明FFS型TFT-LCD阵列基板第四次构图工艺后的平面图；

图12为图11中A5-A5向的剖面图；

图13为图11中B5-B5向的剖面图；

图14为本发明FFS型TFT-LCD阵列基板的等效电路图；

图15和图16为本发明FFS型TFT-LCD阵列基板所形成电场的示意图；

图17为本发明FFS型TFT-LCD阵列基板制造方法的流程图；

图18为本发明FFS型TFT-LCD阵列基板制造方法第一实施例的流程图；

图19为本发明FFS型TFT-LCD阵列基板制造方法第二实施例的流程图；

图20和图21为现有FFS型TFT-LCD阵列基板所形成电场的示意图。

附图标记说明：

1-基板；           3-栅绝缘层；    4-半导体层；

5-掺杂半导体层；   6a-第一源电极； 6b-第二源电极；

7a-第一漏电极；    7b-第二漏电极； 8a-钝化层第一过孔；

8b-钝化层第二过孔；9-像素电极；    9a-第一像素电极；

9b-第二像素电极；  10-公共电极；   11-栅线；

12a-第一数据线；   12b-第二数据线；13-公共电极线。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明FFS型TFT-LCD阵列基板的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图，图3为图1中B1-B1向的剖面图。如图1～图3所示，本发明FFS型TFT-LCD阵列基板的主体结构包括形成在基板1上的公共电极10、栅线11、第一数据线12a、第二数据线12b、第一像素电极9a、第二像素电极9b、第一薄膜晶体管、第二薄膜晶体管和公共电极线13；平行设置的第一数据线12a和第二数据线12b与两条相邻的栅线11定义了像素区域，第一薄膜晶体管、第二薄膜晶体管、第一像素电极9a、第二像素电极9b和公共电极10形成在像素区域内；公共电极10用于提供恒定的公共电压，与公共电极线13连接并通过公共电极线13使相邻像素区域内的公共电极10相互连接；栅线11用于向第一薄膜晶体管和第二薄膜晶体管提供开启信号或关断信号；第一数据线12a与第一薄膜晶体管连接，用于通过第一薄膜晶体管向第一像素电极9a提供第一数据信号，第二数据线12b与第二薄膜晶体管连接，用于通过第二薄膜晶体管向第二像素电极9b提供第二数据信号，且第一数据信号与第二数据信号的相对极性相反；第一像素电极9a和第二像素电极9b均为依次排列的电极条结构，且第一像素电极9a与第二像素电极9b的电极条间隔设置。具体地，本发明FFS型TFT-LCD阵列基板包括形成在基板1上的公共电极10、栅线11和公共电极线13，作为连接线的公共电极线13与公共电极10连接；栅绝缘层3形成在公共电极10、栅线11和公共电极线13上并覆盖整个基板1；第一有源层和第二有源层(每个有源层均包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并分别位于栅线11上两个位置处的上方；第一源电极6a和第一漏电极7a形成在第一有源层上，第一源电极6a的一端位于栅线11的上方，另一端与第一数据线12a连接，第一漏电极7a的一端位于栅线11的上方，另一端与第一像素电极9a连接，第一源电极6a与第一漏电极7a之间形成第一TFT沟道区域，第一TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第一TFT沟道区域的半导体层4暴露出来；第二源电极6b和第二漏电极7b形成在第二有源层上，第二源电极6b的一端位于栅线11的上方，另一端与第二数据线12b连接，第二漏电极7b的一端位于栅线11的上方，另一端与第二像素电极9b连接，第二源电极6b与第二漏电极7b之间形成第二TFT沟道区域，第二TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第二TFT沟道区域的半导体层4暴露出来；钝化层8形成在上述结构图形上并覆盖整个基板1，在第一漏电极7a位置开设有钝化层第一过孔8a，在第二漏电极7b位置开设有钝化层第二过孔8b；第一像素电极9a和第二像素电极9b形成在钝化层8上，第一像素电极9a通过钝化层第一过孔8a与第一漏电极7a连接，第二像素电极9b通过钝化层第二过孔8b与第二漏电极7b连接。本方案中，栅线11实际上作为两个薄膜晶体管的栅电极。

上述技术方案中，为了获得较好的整体透过率和像素电极的充放电特性，第一像素电极和第二像素电极的电极条宽度可以为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的距离可以为8μm～12μm。优选地，相邻的第一像素电极的电极条与第二像素电极的电极条之间的距离为10μm左右。

图4～图13为本发明FFS型TFT-LCD阵列基板制造过程的示意图，可进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。由于第一薄膜晶体管与第二薄膜晶体管的结构形式相同，因此下述过程只示意了第一薄膜晶体管的形成过程。

图4为本发明FFS型TFT-LCD阵列基板第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图5为图4中B2-B2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层透明导电薄膜，采用普通掩模板通过构图工艺在每个像素区域内形成包括公共电极10的图形，如图4和图5所示。

图6为本发明FFS型TFT-LCD阵列基板第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图7为图6中A3-A3向的剖面图。在完成上述图4所示结构图形的基板上，采用磁控溅射或热蒸发的方法沉积一层栅金属薄膜，采用普通掩模板通过构图工艺形成包括栅线11和公共电极线13的图形，公共电极线13与公共电极10连接，使相邻像素区域内的公共电极10相互连接，如图6和图7所示。其中，公共电极线13设置在公共电极10的一侧位置，与另一像素电极的栅线11邻近。

图8为本发明FFS型TFT-LCD阵列基板第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图9为图8中A4-A4向的剖面图，图10为图8中B4-B4向的剖面图。在完成上述图6所示结构图形的基板上，采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，接着采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜。采用半色调或灰色调掩模板通过构图工艺形成包括第一有源层、第二有源层、第一数据线12a、第二数据线12b、第一源电极6a、第一漏电极7a、第二源电极6b和第二漏电极7b的图形，如图8～图10所示。其中，第一数据线12a和第二数据线12b分别位于像素区域的两侧；第一有源层包括半导体层4和掺杂半导体层5，形成在靠近第一数据线12a的栅线11的上方，第一源电极6a和第一漏电极7a形成在第一有源层上，第一源电极6a的一端位于栅线11的上方，另一端与第一数据线12a连接，第一漏电极7a的一端位于栅线11的上方，与第一源电极6a相对设置，第一源电极6a与第一漏电极7a之间形成第一TFT沟道区域，第一TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第一TFT沟道区域的半导体层4暴露出来。第二有源层包括半导体层4和掺杂半导体层5，形成在靠近第二数据线12b的栅线11的上方，第二源电极6b和第二漏电极7b形成在第二有源层上，第二源电极6b的一端位于栅线11的上方，另一端与第二数据线12b连接，第二漏电极7b的一端位于栅线11的上方，与第二源电极6b相对设置，第二源电极6b与第二漏电极7b之间形成第二TFT沟道区域，第二TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第二TFT沟道区域的半导体层4暴露出来。

本次构图工艺是一种多步刻蚀工艺，与现有技术四次构图工艺中形成有源层、数据线、源电极和漏电极的构图工艺基本相同，具体为：首先依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，接着沉积源漏金属薄膜。在源漏金属薄膜上涂覆一层光刻胶。采用半色调或灰色调掩模板曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域；未曝光区域对应于第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极图形所在区域，半曝光区域对应于第一TFT沟道区域和第二TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，未曝光区域的光刻胶厚度减少，形成光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括第一数据线和第二数据线的图形。通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形。最后剥离剩余的光刻胶，完成本次构图工艺。

图11为本发明FFS型TFT-LCD阵列基板第四次构图工艺后的平面图，所反映的是一个像素单元的结构，图12为图11中A5-A5向的剖面图，图13为图11中B5-B5向的剖面图。在完成上述图8所示结构图形的基板上，采用PECVD方法沉积一层钝化层8，采用普通掩模板通过构图工艺形成包括钝化层第一过孔8a和钝化层第二过孔8b的图形，钝化层第一过孔8a位于第一漏电极7a所在位置，钝化层第一过孔8a内暴露出第一漏电极7a的表面，钝化层第二过孔8b位于第二漏电极7b所在位置，钝化层第二过孔8b内暴露出第二漏电极7b的表面，如图11～图13所示。本次构图工艺中，还同时在栅线接口区域(栅线PAD)形成有栅线接口过孔的图形，在数据线接口区域(数据线PAD)形成有第一数据线接口过孔和第二数据线接口过孔的图形。通过构图工艺形成接口过孔图形的工艺和结构已广泛应用于目前的构图工艺中，不再赘述。

最后，在完成图11所示结构图形的基板上，采用磁控溅射或热蒸发的方法沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括第一像素电极9a和第二像素电极9b的图形，如图1～图3所示。其中，第一像素电极9a为依次排列的电极条结构，通过一端的连接条相互连接，形成梳状结构，第一像素电极9a通过钝化层第一过孔8a与第一漏电极7a连接；第二像素电极9b也为依次排列的电极条结构，通过一端的连接条相互连接，形成梳状结构，第二像素电极9b通过钝化层第二过孔8b与第二漏电极7b连接；第一像素电极9a与第二像素电极9b的电极条间隔设置，即第一像素电极9a中相邻的两个电极条之间设置有一个第二像素电极9b的电极条，或第二像素电极9b中相邻的两个电极条之间设置有一个第一像素电极9a的电极条，形成两个梳状结构相对设置且梳齿啮合的结构形式。

本发明提供了一种FFS型TFT-LCD阵列基板，采用了双薄膜晶体管、双数据线和双像素电极的技术方案，在同一个像素区域内，每个像素电极通过一个薄膜晶体管与一条数据线连接，形成双充电模式，且两个像素电极的相对极性相反，从而实现黑白和灰度的显示。图14为本发明FFS型TFT-LCD阵列基板的等效电路图。如图14所示，N条平行的栅线G(如图14中的G1、G2、G3、G4、……、GN)水平设置，分别与栅驱动器连接，各M条平行的第一数据线D1和第二数据线D2(如图14中的D11和D21、D12和D22、D13和D23、……、D2M)竖直设置，分别与数据驱动器连接，每条栅线的一侧还设置有一条公共电极C(如图14中的C1、C2、C3、……)；每对第一数据线D1和第二数据线D2与相邻的两条栅线G定义了像素区域，每个像素区域内形成第一薄膜晶体管T1、第二薄膜晶体管T2、第一像素电极X1和第二像素电极X2；其中，第一薄膜晶体管T1的栅电极与栅线连接，其源电极与第一数据线D1连接，其漏电极与第一像素电极X1连接，第一像素电极X1与公共电极C形成第一存储电容Cst1；第二薄膜晶体管T2的栅电极与栅线连接，其源电极与第二数据线D2连接，其漏电极与第二像素电极X2连接，第二像素电极X2与公共电极C形成第二存储电容Cst2；第一存储电容Cst1与第二存储电容Cst2形成耦合电容Cp-p。本发明技术方案中，第一数据线D1和第二数据线D2提供相对极性相反的数据信号，在正常工作条件下，使第一像素电极X1和第二像素电极X2在充电完成后相对于公共电极C分别具有“+”性电位和“-”性电位，而两个像素电极与公共电极之间的电压差相同。例如，当公共电极的电压为5V时，两个像素电极在充电完成后分别具有4V和6V的电压，两个像素电极与公共电极之间的电压差分别为-1V和+1V。通过上述结构，本发明FFS型TFT-LCD阵列基板一方面提高了电场均一性，具有较高的整体透过率，另一方面提高了水平电场强度，具有较好的像素电极充放电特性。

图15和图16为本发明FFS型TFT-LCD阵列基板所形成电场的示意图，分别反映了像素间距＝10、驱动电压＝5V～6V时两种条件的透过率情况，其中，图15所对应的条件为：像素电极宽度/像素电极之间间距＝3/7，图16所对应的条件为：像素电极宽度/像素电极之间间距＝2/8，图中虚线表示电势线，点划线表示电力线，实线表示透过率。如图15和图16所示，对于像素电极宽度/像素电极之间间距为3/7情况，透过率为41.5％，对于像素电极宽度/像素电极之间间距为2/8情况，透过率为42.6％，因此可以说，在像素间距相同时，像素电极宽度越小，透过率越高。通过与图20和图21对比可以看出，本发明结构在像素间距不变情况下，透过率的优化和存储电容的降低均可以通过减小像素电极宽度来实现，同时驱动电压还可以降低，提高了工作稳定性。在相同的透过率和存储电容情况下，本发明可以适当提高像素间距，降低了生产工艺要求。

分析表明，由于现有技术FFS型TFT-LCD阵列基板只在像素电极9和公共电极10之间产生边缘电场，因此电场分布的均一性比较差，在最大透过率时不同位置的透过率差异大，从而导致整体的透过率较低。相比之下，本发明两个像素电极间隔设置，使两个像素电极之间也形成有水平电场，两个像素电极之间的水平电场起到电场均一化的作用，因此本发明像素结构提高了电场的均一性，在最大透过率时不同位置的透过率差异较小，使整体透过率得以提高。此外，现有技术结构中的液晶仅由边缘电场驱动，而本发明由于在同一个像素区域内设置了两个像素电极，且两个像素电极间隔设置，使两个像素电极之间也形成有水平电场，从而在现有的边缘电场基础上，增加了像素电极之间的水平电场，即本发明结构中的液晶由边缘电场和水平电场结合起来驱动。在像素电极与公共电极的交叠量相同情况下，相对于现有技术，本发明可以提供更强的驱动电场。在驱动电场相同情况下，本发明像素电极之间的距离可以有效加大，而不会对透过率有明显影响，而像素电极之间距离的增加意味着像素电极与公共电极之间交叠量的降低，即本发明像素结构的总存储电容减小，降低了薄膜晶体管的负载，改善了像素电极的充放电特性。需要说明的是，本发明总存储电容包括第一存储电容Cst1、第二存储电容Cst2和耦合电容Cp-p，由于第一像素电极与第二像素电极之间的间距较大，耦合电容Cp-p非常小，因此本发明总存储电容比现有像素结构的存储电容低的多。

以上所说明的构图工艺仅仅是制备本发明FFS型TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本实施例。例如，前述第三次构图工艺可以采用二次构图工艺完成，即通过一次采用普通掩模板的构图工艺形成第一有源层和第二有源层的图形，通过另一次采用普通掩模板的构图工艺形成第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形。

图17为本发明FFS型TFT-LCD阵列基板制造方法的流程图，包括：

步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极的图形；

步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和公共电极线的图形，所述公共电极线与公共电极连接；

步骤3、在完成步骤2的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形；

步骤4、在完成步骤3的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤5、在完成步骤4的基板上沉积透明导电薄膜，通过构图工艺形成包括第一像素电极和第二像素电极的图形，所述第一像素电极通过钝化层第一过孔与第一漏电极连接，所述第二像素电极通过钝化层第二过孔与第二漏电极连接。

本发明提供了一种FFS型TFT-LCD阵列基板制造方法，通过双薄膜晶体管、双数据线和双像素电极的技术方案，一方面提高了电场均一性，具有较高的整体透过率，同时另一方面提高了水平电场强度，具有较好的像素电极充放电特性。本发明第一像素电极和第二像素电极的结构形式和相关参数与本发明FFS型TFT-LCD阵列基板的技术方案相同，不再赘述。

图18为本发明FFS型TFT-LCD阵列基板制造方法第一实施例的流程图，在图17所示技术方案中，步骤3具体为：

步骤11、采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

步骤12、采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

步骤13、在所述源漏金属薄膜上涂覆一层光刻胶；

步骤14、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极图形所在区域，光刻胶半保留区域对应于第一TFT沟道区域和第二TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

步骤15、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括第一数据线和第二数据线的图形；

步骤16、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；

步骤17、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形；

步骤18、剥离剩余的光刻胶。

本实施例是的制备过程已在前述图4～图13所示技术方案中详细介绍。

图19为本发明FFS型TFT-LCD阵列基板制造方法第二实施例的流程图，在图17所示技术方案中，步骤3具体为：

步骤21、采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

步骤22、采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；

步骤23、采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

步骤24、采用普通掩模板通过构图工艺形成包括第一数据线、第二数据线、第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形。

本实施例是一种采用二次构图工艺完成上述结构图形的技术方案，即通过一次采用普通掩模板的构图工艺形成第一有源层和第二有源层的图形，通过另一次采用普通掩模板的构图工艺形成第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形。

在前述实施例基础上，步骤5中形成的第一像素电极和第二像素电极为依次排列的电极条结构，每个像素电极的电极条通过连接条相互连接，第一像素电极中相邻的两个电极条之间设置有一个第二像素电极的电极条，或第二像素电极中相邻的两个电极条之间设置有一个第一像素电极的电极条。进一步地，电极条的宽度为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的间距为8μm～12μm。

最后应说明的是：以上发明仅用以说明本发明的技术方案而非限制，尽管参照较佳发明对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种FFS型TFT-LCD阵列基板，其特征在于，包括形成在基板上并限定了像素区域的栅线、第一数据线和第二数据线，所述像素区域内形成有公共电极、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极，所述第一数据线通过第一薄膜晶体管向第一像素电极提供第一数据信号，所述第二数据线通过第二薄膜晶体管向第二像素电极提供第二数据信号，所述第一数据信号与第二数据信号相对极性相反，所述第一像素电极和第二像素电极间隔设置。

2.根据权利要求1所述的FFS型TFT-LCD阵列基板，其特征在于，所述第一数据信号与第二数据信号相对极性相反具体为：所述第一像素电极与公共电极之间的电压差等于所述公共电极与第二像素电极之间的电压差；即相对于公共电极，在所述第一像素电极具有正性电位时，所述第二像素电极具有负性电位；或在所述第一像素电极具有负性电位时，所述第二像素电极具有正性电位。

3.根据权利要求1所述的FFS型TFT-LCD阵列基板，其特征在于，所述栅线作为第一薄膜晶体管和第二薄膜晶体管的栅电极，所述第一薄膜晶体管的第一源电极与第一数据线连接，第一漏电极与第一像素电极连接，所述第二薄膜晶体管的第二源电极与第二数据线连接，第二漏电极与第二像素电极连接。

4.根据权利要求1～3中任一权利要求所述的FFS型TFT-LCD阵列基板，其特征在于，所述第一像素电极和第二像素电极为依次排列的电极条结构，每个像素电极的电极条通过连接条相互连接，所述第一像素电极中相邻的两个电极条之间设置有一个第二像素电极的电极条，或第二像素电极中相邻的两个电极条之间设置有一个第一像素电极的电极条。

5.根据权利要求4所述的FFS型TFT-LCD阵列基板，其特征在于，所述电极条的宽度为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的间距为8μm～12μm。

6.一种FFS型TFT-LCD阵列基板制造方法，其特征在于，包括：

步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极的图形；

步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和公共电极线的图形，所述公共电极线与公共电极连接；

步骤3、在完成步骤2的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形；

步骤4、在完成步骤3的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤5、在完成步骤4的基板上沉积透明导电薄膜，通过构图工艺形成包括第一像素电极和第二像素电极的图形，所述第一像素电极通过钝化层第一过孔与第一漏电极连接，所述第二像素电极通过钝化层第二过孔与第二漏电极连接。

7.根据权利要求6所述的FFS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

在所述源漏金属薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极图形所在区域，光刻胶半保留区域对应于第一TFT沟道区域和第二TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括第一数据线和第二数据线的图形；

通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形；

剥离剩余的光刻胶。

8.根据权利要求6所述的FFS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

采用普通掩模板通过构图工艺形成包括第一数据线、第二数据线、第一源电极、第一漏电极、第一TFT沟道区域、第二源电极、第二漏电极和第二TFT沟道区域的图形。

9.根据权利要求6～8中任一权利要求所述的FFS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤5中形成的第一像素电极和第二像素电极为依次排列的电极条结构，每个像素电极的电极条通过连接条相互连接，所述第一像素电极中相邻的两个电极条之间设置有一个第二像素电极的电极条，或第二像素电极中相邻的两个电极条之间设置有一个第一像素电极的电极条。

10.根据权利要求9所述的FFS型TFT-LCD阵列基板制造方法，其特征在于，所述电极条的宽度为2μm～4μm，相邻的第一像素电极的电极条与第二像素电极的电极条之间的间距为8μm～12μm。

Images