CN101944339A - 半导体集成电路和液晶驱动电路 - Google Patents

Abstract

这里公开了一种半导体集成电路和液晶驱动电路。所述半导体集成电路包括：线缓冲器；阿尔法通道第一选择器；阿尔法通道数模转换器；贝塔通道数模转换器；冗余数模转换器；阿尔法通道第二选择器；贝塔通道第二选择器；阿尔法通道放大器；以及贝塔通道放大器。

Description

半导体集成电路和液晶驱动电路

技术领域

本发明涉及合并了具有冗余电路的多个D/A(数字-模拟)转换器的半导体集成电路或液晶驱动电路。

背景技术

具有在半导体基底上相互并行形成的多个D/A转换器的半导体集成电路在多个领域中流行。在液晶显示器的液晶面板中，例如，像素每个形成在多个扫描线和多个信号线之间的交叉点之一处，使得扫描和图像信号分别施加到扫描和信号线，以驱动像素(例如，参见日本专利公开No.Hei 8-50796)。图14是图示适于提供图像信号到液晶面板的信号驱动器的D/A转换器100的示意图。逻辑电路120将用于图像显示的串行数据提供到串联连接的线缓冲器131到139。线缓冲器131到139将输入串行数据转换为各个通道的并行数据。D/A转换器141到149的每个将用于通道之一的数字数据转换为模拟数据，并将模拟数据输出到放大器151到159之一。放大器151到159的每个放大从D/A转换器141到149之一馈送的模拟数据，并将放大的数据提供到液晶面板的信号线。包括多个开关和电压电平，D/A转换器141到149的每个响应于从线缓冲器131到139之一馈送的数字信号来激活这些开关，并输出选择的电压。

发明内容

例如，液晶显示器已经演进为提供更大液晶面板、更高清晰度和更高密度，其中信号线的数量超过500。另一方面，现在，提供到液晶面板的电压需要更高精度。这已经导致D/A转换器的更高故障率。如果D/A转换器变为有缺陷，则与故障D/A转换器相关联的信号线不亮，或由于差的灰度级而在其中出现线缺陷。

有鉴于上述，本发明期望提供一种半导体集成电路或液晶驱动电路，其能够通过改变缺陷的和其他D/A转换器的连接来避免使用缺陷的D/A转换器，以便整体上修复集成电路，并防止相同电路变得有缺陷。

为了解决上述问题，本发明已经采取以下措施。

根据本发明实施例，一种半导体集成电路包括：线缓冲器、阿尔法通道第一选择器、和阿尔法和贝塔通道D/A转换器。线缓冲器将串行数据转换为阿尔法和贝塔通道并行数字信号。阿尔法通道第一选择器选择性切换阿尔法和贝塔通道数字信号之一，并输出选择的信号。阿尔法通道D/A转换器将从阿尔法通道第一选择器馈送的数字信号转换为模拟信号。贝塔通道D/A转换器将贝塔通道数字信号转换为模拟信号。该半导体集成电路还包括：冗余D/A转换器、阿尔法和贝塔通道第二选择器、和阿尔法和贝塔通道放大器。冗余D/A转换器将阿尔法通道数字信号转换为模拟信号。阿尔法通道第二选择器选择性切换一个来自冗余D/A转换器、并且另一个来自阿尔法通道D/A转换器的两个模拟信号之一，并输出选择的信号。贝塔通道第二选择器选择性切换一个来自阿尔法通道D/A转换器、并且另一个来自贝塔通道D/A转换器的两个模拟信号之一，并输出选择的信号。阿尔法通道放大器放大从阿尔法通道第二选择器馈送的模拟信号。贝塔通道放大器放大从贝塔通道第二选择器馈送的模拟信号。

根据本发明实施例，半导体集成电路特征如下。即，阿尔法通道包括第一到第n通道，其中第一通道级别(order)较高，并且第n通道级别较低(其中n是等于或大于2的整数)。线缓冲器生成第一到第n通道的数字信号。第一到第n通道的每个包括第一选择器、D/A转换器、第二选择器和放大器。假设冗余D/A转换器是最高级别的第0D/A转换器，第一到第n通道中的D/A转换器分别是第一到第n D/A转换器，其中第一D/A转换器级别较高，并且第n D/A转换器级别较低，并且贝塔通道中的D/A转换器是最低级别的D/A转换器，第一到第n通道的每个中的第一选择器选择性切换自己通道的一个数字信号、和级别比自己通道低的通道的另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的D/A转换器。第一到第n通道的每个中的第二选择器选择性切换一个来自自己通道中的D/A转换器、并且另一个来自较高级别D/A转换器的两个模拟信号之一，并将选择的信号输出到自己通道中的放大器。

根据本发明实施例，半导体集成电路特性如下。即，第一到第n通道的每个中的第一选择器选择性切换自己通道的一个数字信号、和比自己通道低一级别的通道的另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的D/A转换器。第一到第n通道的每个中的第二选择器选择性切换一个来自自己通道中的D/A转换器、并且另一个来自高一级别的D/A转换器的两个模拟信号之一，并将选择的信号输出到自己通道中的放大器。

根据本发明实施例，半导体集成电路特性如下。即，在存在级别比第j通道高的通道时(其中j是等于或大于1并且等于或小于n的整数)，级别比第j通道高的每个通道中的第一选择器响应于切换信号将较低级别通道的数字信号输出到自己通道中的D/A转换器。级别比第j通道低的每个通道中的第一选择器将自己通道的数字信号输出到自己通道中的D/A转换器。在存在第j通道和级别比第j通道高的通道时，级别比第j通道高的每个通道中的第二选择器响应于切换信号，将由较高级别D/A转换器生成的模拟信号输出到自己通道中的放大器。级别比第j通道低的每个通道中的第二选择器将从自己通道的D/A转换器馈送的模拟信号输出到自己通道中的放大器。

根据本发明实施例，半导体集成电路特性如下。即，每个通道中的放大器用作故障检测器，其适于检查自己通道中的D/A转换器，以确定D/A转换器是否故障并生成故障确定信号。每个通道还包括逻辑电路和锁存器电路。在存在级别比自己通道低的通道时，逻辑电路取由自己通道中的放大器生成的故障确定信号、以及由较低级别通道生成的故障检测信号的逻辑和。锁存器电路保持从自己通道中的逻辑电路馈送的逻辑和信号并生成故障检测信号，并且在存在级别比自己通道高的通道时，生成对于较高级别通道的故障检测信号、和要提供到自己通道中的第一和第二选择器的切换信号。

根据本发明实施例，半导体集成电路特性如下。即，每个通道包括第一到第x(其中x是等于或大于2的整数)子通道。每个通道中的第一选择器包括第一到第x子第一选择器。每个通道中的D/A转换器包括第一到第x子D/A转换器。第0D/A转换器包括第一到第x子D/A转换器。每个通道中的第二选择器包括第一到第x子第二选择器。每个通道中的放大器包括第一到第x子放大器。在存在级别比自己通道低的通道时，每个通道中的第p(其中p是1和x之间的整数)子第一选择器选择性切换自己通道的第p子通道的一个数字信号、和较低级别通道的第p子通道另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的第p子D/A转换器。在存在级别比自己通道高的通道时，每个通道中的第p子第二选择器选择性切换一个来自自己通道中的第p子D/A转换器、并且另一个来自较高级别通道的第p子D/A转换器的模拟信号之一，并输出选择的信号。每个通道中的第p子放大器放大从自己通道中的第p子第二选择器输出的模拟信号。

根据本发明实施例，半导体集成电路特性如下。即，每个子数模转换器包括运算放大器。第一到第n子通道的给定子通道包括第三和第四选择器。第三选择器将运算放大器的功能从放大器切换到比较器。第四选择器将运算放大器的输入从来自自己子通道中的第二选择器的输入切换到并行输入，所述并行输入的一个来自自己子通道中的第二选择器，并且另一个来自其他子通道中的第二选择器。

根据本发明实施例，一种液晶驱动电路包括：线缓冲器、第i(其中i是1和n-1之间的整数)通道第一选择器、和冗余第0D/A转换器。线缓冲器将串行数据转换为第一到第n(其中n是等于或大于2的整数)通道的并行数字信号。第i通道第一选择器选择性切换第i通道的一个数字信号、和第i+1通道的另一个数字信号的两个数字信号之一，并输出选择的信号。冗余第0D/A转换器将第一通道的数字信号转换为模拟信号。液晶驱动电路还包括第i D/A转换器、第i通道第二选择器和第i通道放大器。第i D/A转换器将从第i通道第一选择器输出的数字信号转换为模拟信号。第i D/A转换器属于第i通道。第i通道第二选择器选择性切换一个来自第i D/A转换器、并且另一个来自第i-1D/A转换器的两个模拟信号之一，并输出选择的信号。第i通道放大器放大从第i通道第二选择器输出的模拟信号。液晶驱动电路使用由放大器放大的模拟信号作为图像信号。

根据本发明实施例的半导体集成电路包括线缓冲器，适于将串行数据转换为阿尔法和贝塔通道并行数字信号。半导体集成电路还包括阿尔法通道第一选择器和阿尔法通道D/A转换器。阿尔法通道第一选择器选择性切换阿尔法的一个数字信号和贝塔通道的另一个数字信号的两个数字信号之一，并输出选择的信号。阿尔法通道D/A转换器将从阿尔法通道第一选择器馈送的数字信号转换为模拟信号。半导体集成电路还包括贝塔通道D/A转换器和冗余D/A转换器。贝塔通道D/A转换器将贝塔通道数字信号转换为模拟信号。冗余D/A转换器将阿尔法通道数字信号转换为模拟信号。半导体集成电路还包括阿尔法通道第二选择器。阿尔法通道第二选择器选择性切换一个来自冗余数模转换器、并且另一个来自阿尔法通道数模转换器的两个模拟信号之一，并输出选择的信号。半导体集成电路还包括贝塔通道第二选择器。贝塔通道第二选择器选择性切换一个来自阿尔法通道D/A转换器、并且另一个来自贝塔通道D/A转换器的两个模拟信号之一，并输出选择的信号。半导体集成电路还包括阿尔法和贝塔通道放大器。阿尔法通道放大器放大从阿尔法通道第二选择器馈送的模拟信号。贝塔通道放大器放大从贝塔通道第二选择器馈送的模拟信号。即，如果D/A转换器之一被确定为有缺陷，则第一和第二选择器可将连接从被确定为有缺陷的D/A转换器改向冗余D/A转换器。这使得可能避免有缺陷的D/A转换器用于正常操作。

附图说明

图1A和1B是图示根据本发明实施例的半导体集成电路的配置的图；

图2是图示根据本发明实施例的半导体集成电路的配置的图；

图3是图示当根据本发明实施例的半导体集成电路中没有故障D/A转换器时的连接的图；

图4是图示在根据本发明实施例的半导体集成电路中、如果第三通道中的D/A转换器故障的连接的图；

图5是图示根据本发明实施例的选择器的配置的图；

图6是图示根据本发明另一实施例的半导体集成电路的配置示例的图；

图7是图示如果根据本发明实施例的半导体集成电路中的第二和第四通道中的D/A转换器故障的连接的图；

图8是图示根据本发明另一实施例的半导体集成电路的配置的图；

图9是图示根据本发明另一实施例的半导体集成电路的配置的图；

图10是图示根据本发明另一实施例的半导体集成电路的配置的图；

图11A到11D是图示根据本发明实施例的半导体集成电路的第二通道的配置的图；

图12是根据本发明实施例的半导体集成电路的时序图；

图13是图示根据本发明另一实施例的液晶驱动电路的配置的图；以及

图14是图示已经公知的半导体集成电路的配置的图。

具体实施方式

图1A图示根据本发明实施例的半导体集成电路1的基本配置。根据本发明实施例的半导体集成电路1包括阿尔法和贝塔通道和冗余D/A转换器50。阿尔法通道包括线缓冲器31、第一选择器41、D/A转换器51、第二选择器61和放大器71。贝塔通道包括线缓冲器32、D/A转换器52、第二选择器62和放大器72。

线缓冲器31和32接收串行数据，并将其转换为阿尔法和贝塔通道的并行数字信号。冗余D/A转换器50将阿尔法通道数字信号转换为模拟信号。阿尔法通道第一选择器41选择性切换两个数字信号之一，并将选择的信号输出到阿尔法通道D/A转换器51，所述两个数字信号的一个是阿尔法通道的，并且另一个是贝塔通道的。阿尔法通道第二选择器61选择性切换两个模拟信号之一，并将选择的信号输出到阿尔法通道放大器71，所述两个模拟信号的一个来自冗余D/A转换器50，并且另一个来自阿尔法通道D/A转换器51。阿尔法通道放大器71将放大的模拟信号输出到外部设备。

贝塔通道D/A转换器52将贝塔通道数字信号转换为模拟信号。贝塔通道第二选择器62选择性切换两个模拟信号之一，并输出选择的信号到贝塔通道放大器72，所述两个模拟信号的一个来自阿尔法通道D/A转换器51，并且另一个来自贝塔通道D/A转换器。贝塔通道放大器72输出放大的模拟信号到外部设备。

在正常操作下，阿尔法通道第一选择器41选择自己通道的数字信号，并输出该信号到自己通道中的D/A转换器51。此外，阿尔法通道第二选择器61选择来自自己通道中的D/A转换器的模拟信号，并将信号输出到自己通道中的放大器71。贝塔通道第二选择器62选择来自自己通道中的D/A转换器的模拟信号，并将该信号输出到自己通道中的放大器72。

图1B图示由于阿尔法通道D/A转换器51故障、使用冗余D/A转换器50执行的冗余修复。阿尔法通道第二选择器61选择来自冗余D/A转换器50的模拟信号，并将该信号输出到自己通道中的放大器71。这使得可能避免使用有缺陷的D/A转换器，并修复半导体集成电路1。

此外，如果贝塔通道D/A转换器52故障，则阿尔法通道第一选择器41选择贝塔通道数字信号，并将该信号输出到自己通道中的D/A转换器52。贝塔通道第二选择器62选择来自阿尔法通道D/A转换器51的模拟信号，并将该信号输出到自己通道中的放大器72。阿尔法通道第二选择器61选择来自冗余D/A转换器50的模拟信号，并将该信号输出到自己通道中的放大器71。即，通过将信号流朝向冗余D/A转换器偏移一个通道来实现冗余修复。这使得即使在阿尔法和贝塔通道D/A转换器的任一故障的情况下，也可能修复半导体集成电路1。

此外，阿尔法通道可包括第一到第n通道，其中第一通道级别较高，并且第n通道级别较低。第一到第n通道的每个包括第一选择器、D/A转换器、第二选择器和放大器。冗余D/A转换器是最高级别第0D/A转换器。第一到第n通道中的D/A转换器分别是第一到第n D/A转换器，其中第一D/A转换器级别较高，并且第n D/A转换器级别较低。贝塔通道中的D/A转换器是最低级别D/A转换器。

当各个通道中的D/A转换器如上所述排序时，第一到第n通道的每个中的第一选择器选择性切换两个数字信号之一，并将选择的信号输出到自己通道中的D/A转换器，所述两个数字信号的一个是自己通道的，并且另一个是级别比自己通道低的通道的。另一方面，第一到第n通道的每个中的第二选择器选择性切换两个模拟信号之一，并将选择的信号输出到自己通道中的放大器，所述两个模拟信号的一个来自自己通道中的D/A转换器，并且另一个来自较高级别D/A转换器。这使得即使在通道之一中的D/A转换器故障的情况下，也可能允许修复包含多个通道的半导体集成电路。

可替代地，第一到第n通道的每个中的第一选择器可以选择性切换各数字信号之一并输出选择的信号，所述各数字信号的一个是自己通道的，并且其他是级别比自己通道低多个的多个通道的。另一方面，第一到第n通道的每个中的第二选择器可以选择性切换各模拟信号之一，并输出选择的信号，所述各模拟信号的一个由级别与自己通道相同的通道中的D/A转换器生成，并且其他由级别比自己通道高多个的通道中的多个D/A转换器生成。该配置使得即使在多个D/A转换器故障的情况下也可能执行冗余修复。

此外，每个通道中的放大器可另外能够检测自己通道中的D/A转换器是否故障，从而用作使用生成故障确定信号的故障检测器。第一到第n通道的每个包括：逻辑电路，适于取两个信号的逻辑和，所述两个信号是由自己通道中的放大器生成的故障确定信号、以及来自较低级别通道的从比自己通道低一级别的通道输入的故障检测信号。第一到第n通道的每个还包括：锁存器电路，适于保持从自己通道中的逻辑电路馈送的逻辑和信号，并生成切换信号以至少输出到自己通道中的第二选择器。锁存器电路还生成故障检测信号，适于在存在较高级别通道时，向较高级别通道通知已经由较低级别通道生成故障确定信号。

在检测到故障子D/A转换器的情况下，这通过第二选择器至少分离了故障D/A转换器的连接，因此使得可能全局地向冗余D/A转换器偏移级别比故障D/A转换器高的D/A转换器的连接。

此外，每个通道包括多个子通道。每个通道中的第一选择器、D/A转换器、第二选择器和放大器分别包括多个子第一选择器、子D/A转换器、子第二选择器和子放大器。每个通道中的每个子第一选择器选择性切换两个数字信号之一，所述两个数字信号的一个是自己通道的自己子通道的，并且另一个是比自己通道级别低的通道的相关子通道。每个通道中的每个子D/A转换器将从自己通道的自己子通道中的子第一选择器输出的数字信号转换为模拟信号。在存在级别比自己通道高的通道时，每个通道中的每个子第二选择器选择性切换两个模拟信号之一，并输出选择的信号，所述两个模拟信号的一个来自自己通道中的子D/A转换器，并且另一个来自较高级别通道的相关子通道的子D/A转换器。这使得当对于更复杂的D/A转换在每个通道中存在多个子通道时，即使在子D/A转换器之一故障的情况下，也能够执行半导体集成电路1的冗余修复。

此外，每个通道中的放大器包括运算放大器。预定子通道包括：第三选择器，适于将运算放大器的功能从放大器切换到比较器；以及第四选择器，适于切换输入。第四选择器将来自自己通道中的第二选择器的输入切换到并行输入，所述并行输入的一个来自自己子通道中的第二选择器，并且另一个来自其他子通道中的第二选择器。因此，进行检查模式下的自己子通道中的子D/A转换器的输出和其他子通道中的子D/A转换器的输出之间的比较，允许故障子D/A转换器的检测。

下面将参照附图给出本发明优选实施例的具体描述。

<第一实施例>

图2是图示根据本发明第一实施例的半导体集成电路1的配置的图。半导体集成电路1接收串行数据，并输出第一到第n通道的并行模拟信号。下面将给出具体描述。(应当注意，在下面给出的描述中，第n通道是最低级别通道。然而，第n通道不必安排在最后。)

第一到第n通道中的线缓冲器(LB)31到39分别生成第一到第n通道的数字信号。第一通道中的第一选择器41接收两个数字信号，所述两个数字信号的一个来自第一通道中的线缓冲器31，并且另一个来自第二通道中的线缓冲器32，选择性切换两个数字信号的任一并输出选择的信号。第一通道中的D/A转换器51将从第一选择器馈送的数字信号转换为模拟信号。第一通道中的D/A转换器在各D/A转换器中级别是第一。应当注意，在附图中，MUXA(复用器A)表示第一选择器，并且MUXB(复用器B)表示第二选择器。

比第一D/A转换器级别更高的第0D/A转换器50是冗余D/A转换器，适于将来自第一通道中的线缓冲器31的数字信号转换为模拟信号。第一通道中的第二选择器61接收两个模拟信号，并输出两个信号的任一，所述两个信号的一个来自第一级D/A转换器51，并且另一个来自第0冗余D/A转换器50。第一通道中的放大器(AMP)71放大从第一通道中的第二选择器61馈送的模拟信号，并输出放大的信号。

第二通道以与第一通道相同方式配置。第二通道中的第一选择器41接收两个数字信号，选择性切换两个数字信号的任一，并将选择的信号输出到第二通道中的D/A转换器52，所述两个数字信号的一个来自第二通道中的线缓冲器32，并且另一个来自第三通道中的线缓冲器33。第二通道中的第二选择器62接收两个模拟信号，并将两个模拟信号的任一输出到第二通道中的放大器72，所述两个模拟信号的一个来自级别为第二的第二通道中的D/A转换器52，并且另一个来自级别为第一的第一通道中的D/A转换器51。第三和随后的通道以相同方式配置。应当注意，D/A转换器包括级别分别为第一到第n的D/A转换器51到59以及冗余最高级别第0D/A转换器50。

图3和4是用于描述半导体集成电路1的操作的图。相同电路1以与图2相同方式配置。图3图示当D/A转换器51到59都不故障时的第一选择器41到49以及第二选择器61到69的连接。图4图示如果级别第三的第三通道中的D/A转换器53故障的第一选择器41到49以及第二选择器61到69的连接。

如图3所示，当所有D/A转换器适当工作时，各个通道中的第一选择器41到49选择分别从自己通道中的线缓冲器31到39输出的数字信号，并将选择的信号分别输出到自己通道中的D/A转换器51到59。各个通道中的第二选择器61到69选择分别从自己通道中的D/A转换器51到59输出的模拟信号，并将选择的信号分别输出到自己通道中的放大器71到79。

如图4所示，如果第三通道中的第三D/A转换器故障，则第二通道中的第一选择器42将来自第三通道中的线缓冲器33的数字信号输出到第二通道中的第二D/A转换器52。第三通道中的第二选择器63选择从第二通道中的第二D/A转换器52输出的模拟信号，并将选择的信号输出到第三通道中的放大器73。

类似地，第一通道中的第一选择器41将来自第二通道中的线缓冲器32的数字信号输出到第一通道中的第一D/A转换器51。第二通道中的第二选择器62选择从第一通道中的第二D/A转换器51输出的模拟信号，并将选择的信号输出到第二通道中的放大器72。

此外，第一通道中的第二选择器61选择从冗余最高级别第0D/A转换器50输出的模拟信号，并将选择的信号输出到第一通道中的放大器71。

另一方面，在级别比第三通道低的第四到第n通道中，每个第一选择器选择从自己通道中的线缓冲器输出的数字信号，并将选择的信号输出到自己通道中的D/A转换器。每个第二选择器选择由自己通道中的D/A转换器转换的模拟信号，并将选择的信号输出到自己通道中的放大器。

如上所述，如果存在故障D/A转换器，则本实施例通过较高通道中的第一和第二选择器，将每个通道中的信号路径朝冗余D/A转换器偏移，从而绕过故障D/A转换器以用于正常操作。这使得即使在一个D/A转换器的故障的情况下也可能修复半导体集成电路。

尽管在第一实施例中，在级别较高的第一通道一侧提供冗余第0D/A转换器50，但是相同转换器50可以可替代地提供在级别最低的第n通道一侧。各通道可以在半导体基底的表面上相互并行和相邻地形成。

另一方面，冗余D/A转换器50可提供在级别较高的第一通道一侧和级别较低的第n通道一侧。每个通道中的第一选择器接收三个数字信号，一个来自自己通道中的线缓冲器，另一个来自比自己通道高一级别的通道中的线缓冲器，并且另一个来自比自己通道低一级别的通道中的线缓冲器，选择性地切换这三个数字信号之一，并将选择的信号输出到自己通道中的D/A转换器。每个通道中的第二选择器接收三个模拟信号，一个来自自己通道中的D/A转换器，另一个来自比自己通道高一级别的通道中的D/A转换器，另一个来自比自己通道低一级别的通道中的D/A转换器，选择性地切换这些数字信号之一，并将选择的信号输出到自己通道中的放大器。这使得即使在两个D/A转换器故障的情况下，通过朝向最高和最低级别侧偏移信号路径，也可能修复半导体集成电路。

图5是图示根据本发明实施例的半导体集成电路中使用的选择器40的示例的电路图。在本示例中，熔断熔丝以允许选择器选择性地切换两个输入信号之一，并输出选择的信号。

输入信号A馈送到P沟道晶体管Tp1和N沟道晶体管Tn1与其并联连接的各端子之一。另一端子连接到输出端OUT。输入信号B馈送到P沟道晶体管Tp2和N沟道晶体管Tn2与其并联连接的各端子之一。另一端子连接到输出端OUT。

电阻器R和熔丝F串联连接并插入在电压Vc和接地GND之间。电阻器R和熔丝F之间的连接点连接到第一反相器In1的输入端。第一反相器In1的输出端连接到第二反相器In2的输入端以及晶体管Tp1和Tn2的栅极。第二反相器In2的输出端连接到晶体管Tn1和Tp2的栅极。

当电压施加到Vc时，第一反相器In1的输入和输出端分别为低和高，并且第二反相器In1的输入和输出端分别为高和低。结果，晶体管Tp1截止，因为其栅极为高，并且晶体管Tn1也截止，因为其栅极为低。另一方面，晶体管Tp2接通，因为其栅极低，并且晶体管Tn2也接通，因为其栅极高。因此，信号A中断，而信号B输出。

熔丝例如由激光光束熔断。结果，第一反相器In1的输入端的电平变为高电平。这改变了晶体管Tp1、Tn1、Tp2和Tn2的栅极电势，中断信号B并输出信号A。使用熔丝的这种选择器可应用到图2所示的第一选择器41到49以及第二选择器61到69。

例如，图5所示的选择器40用作图2所示的第一选择器41到49和第二选择器61到69。当选择器40用作第一选择器41到49时，馈送两个数字信号，自己通道的一个信号作为信号B，并且级别比自己通道低的通道的另一个信号作为信号A。当选择器40用作第二选择器61到69时，馈送两个模拟信号，来自级别与自己通道相同的D/A转换器的一个信号作为信号A，并且来自级别比自己通道高的通道的D/A转换器的另一个信号作为信号B。

例如，如图4所示，如果第三通道中的D/A转换器53故障，则第一到第三通道中的第一选择器41和42以及第二选择器61到63的熔丝F例如被激光光束熔断。结果，由高一个级别的D/A转换器转换的模拟信号分别在第一到第三通道中馈送和放大。

在上面的描述中，熔丝F从连接切换到断开状态，以便将输入从信号B切换到信号A，如图5所示。替代地，通过其他电路生成的信号(如在检测到故障子D/A转换器的情况下生成的切换信号)可馈送到第一反相器In1的输入端，以便选择性切换信号A和B之一。

参照图4描述了其中当第三通道的第三D/A转换器53故障时修复半导体集成电路的情况。然而，如下所述更普遍地实现修复。即，假设第j通道中的第j D/A转换器故障。在此情况下，当存在级别高于第j通道的通道时，较高级别通道的每个中的第一选择器将比自己通道低一级别的通道的数字信号输出到自己通道中的D/A转换器。此外，级别比第j通道低的每个通道中的第一选择器将自己通道的数字信号输出到自己通道中的D/A转换器。

第j通道和级别比第j通道高的通道的每个中的第二选择器接收切换信号，并将由高一个级别的D/A转换器生成的模拟信号输出到自己通道中的放大器。级别比第j通道低的每个通道中的第二选择器将来自自己通道的D/A转换器的模拟信号输出到自己通道中的放大器。

<第二实施例>

图6是图示根据本发明第二实施例的半导体集成电路10的配置的示意图。在第二实施例中，冗余第0D/A转换器50包括两个D/A转换器50a和50b。在第二实施例中，即使在第一到第n通道中的那些中两个D/A转换器故障的情况下，也能够执行半导体集成电路10的修复。相同的组件和具有相同功能的组件由相同参考标号表示。

逻辑电路2输出串行数据到线缓冲器31到39。相同缓冲器31到39生成第一到第n通道的并行数字信号。第一通道中的第一选择器41接收第一到第三通道的数字信号，选择性切换这些信号之一并输出选择的信号。第一通道中的D/A转换器51将从第一选择器41馈送的数字信号转换为模拟信号。同一转换器51在D/A转换器中级别是第一。

比第一D/A转换器级别更高的第0D/A转换器50包括两个冗余D/A转换器50a和50b。冗余D/A转换器50a接收第一通道的数字信号并将该信号转换为模拟信号。冗余D/A转换器50b接收第二通道的数字信号并将该信号转换为模拟信号。第一通道中的第二选择器61接收三个模拟信号，分别来自第一D/A转换器51和冗余第0D/A转换器50a和50b，并输出这些模拟信号之一。第一通道中的放大器71放大从第一通道中的第二选择器61馈送的模拟信号，并输出放大的信号。

第二通道中的第一选择器42接收第二到第四通道的数字信号，选择性切换这些信号之一并输出选择的信号。第二通道中的D/A转换器52将从第一选择器42馈送的数字信号转换为模拟信号。同一转换器52在D/A转换器中级别是第二。

第二通道中的第二选择器62接收三个模拟信号，分别来自第二D/A转换器52、第一D/A转换器51和冗余第0转换器50b，并输出这些模拟信号之一。第二通道中的放大器72放大从第二通道中的第二选择器62馈送的模拟信号，并输出放大的信号。

第三通道中的第一选择器43接收第三到第五通道的数字信号，选择性切换这些信号之一，并输出选择的信号。第三通道中的D/A转换器53将从第一选择器43馈送的数字信号转换为模拟信号。同一转换器53在D/A转换器中级别是第三。

第三通道中的第二选择器63接收三个模拟信号，分别来自第三D/A转换器53、第二D/A转换器52和第一D/A转换器51，并输出这些模拟信号之一。第三通道中的放大器73放大从第三通道中的第二选择器63馈送的模拟信号，并输出放大的信号。这对第四和随后通道也同样成立。

图7图示如果第二和第四通道中的D/A转换器52和54故障、图6所示的半导体集成电路10的第一选择器41到49和第二选择器61到69的连接。第三通道中的第一选择器43从第四通道中的线缓冲器34接收数字信号，并将信号输出到级别是第三的第三通道中的D/A转换器53。第四通道中的第二选择器64输出从级别是第三的D/A转换器53馈送的模拟信号，并将信号输出到第四通道中的放大器74。

第一通道中的第一选择器41将来自第三通道中的线缓冲器33的数字信号输出到级别第一的第一通道中的D/A转换器51。第三通道中的第二选择器63将来自级别是第一的D/A转换器51的模拟信号输出到第三通道中的放大器73。第二通道中的第二选择器62将来自级别是第0的冗余D/A转换器50b的模拟信号输出到第二通道中的放大器72。第一通道中的第二选择器61将来自级别是第0的冗余D/A转换器50a的模拟信号输出到第一通道中的放大器71。

另一方面，在级别比第四通道低的每个通道中，来自线缓冲器的数字信号由所述通道中的第一选择器输出到所述通道中的D/A转换器。此外，来自D/A转换器的模拟信号经由所述通道中的第二选择器，输出到所述通道中的放大器。

如上所述，即使两个D/A转换器故障，这些D/A转换器也可通过朝向冗余电路偏移信号路径而旁路，因此使得可能修复半导体集成电路。此外，可通过切换信号激活第一和第二选择器实现容易和即时的修复。此外，如果如图7所示故障D/A转换器在顺序上是不连续的，并且如果它们在顺序上是连续的，则都可实现修复。

在第二实施例中，冗余第0D/A转换器包括两个D/A转换器50a和50b以修复两个故障D/A转换器。然而，本发明不限于此。替代地，第0冗余D/A转换器可包括k(其中，k是等于或大于1但小于n的整数)个冗余D/A转换器，以修复k个故障D/A转换器。

在此情况下，第0D/A转换器包括第01到第0k或k个冗余D/A转换器。级别高于第一D/A转换器的第0k冗余D/A转换器接收第k通道的数字数据。级别高于第0k冗余D/A转换器的第0(k-1)冗余D/A转换器从第(k-1)通道接收数字数据。这对于随后的通道也同样成立。即，级别高于第02D/A转换器的第01冗余D/A转换器接收第一通道的数字信号。

此外，第一通道中的选择器接收第一到第(1+k)通道的数字信号，选择性切换各信号之一，并将所述信号输出到级别是第一的D/A转换器。第一通道中的第二选择器从第01到第0k冗余D/A转换器和第一通道中的第一D/A转换器接收模拟信号，选择性切换各信号之一，并将所述信号输出到第一通道中的放大器。第二通道中的第一选择器接收第2到第(2+k)通道的数字信号，选择性切换各信号之一，并将所述信号输出到级别是第二的D/A转换器。第二通道中的第二选择器从第02到第0k冗余D/A转换器和第一和第二通道中的第一和第二D/A转换器接收模拟信号，选择性切换各信号之一，并将所述信号输出到第二通道中的放大器。这对于随后通道也同样成立。即，第k通道中的第一选择器接收第k到第(1+2k)通道的数字信号，选择性切换各信号之一，并将该信号输出到第k通道中的第k D/A转换器。第k通道中的第二选择器从第0冗余D/A转换器和第一到第k通道中的第一到第k D/A转换器接收模拟信号，选择性切换各信号之一，并将选择的信号输出到第k通道中的放大器。

在该配置中，即使在多个D/A转换器故障的情况下，通过第一和第二选择器，通过朝向冗余D/A转换器顺序切换信号路径，也能实现修复。然而，冗余D/A转换器的数量增加越多，布线变得越复杂，并且电路面积变得越大。因此，可考虑到冗余D/A转换器的成本和故障率之间的平衡，适当选择冗余D/A转换器的最优数量。

<第三实施例>

图8是图示根据本发明第三实施例的半导体集成电路20的配置的图。在本实施例中，放大器能够用作D/A转换器的故障检测器。在检测到故障子D/A转换器的情况下，布线自动朝向冗余D/A转换器偏移。

图8中图示的半导体集成电路20包括线缓冲器31到39、第一选择器41到49、D/A转换器51到59、第二选择器61到69、放大器71到79以及冗余D/A转换器50。这些组件和布线与图2所示的第一实施例中的是相同的，并且以相同方式操作。

除了线缓冲器31、第一和第二选择器41和61、D/A转换器51和放大器71外，第一通道包括逻辑电路81，适于取两个信号的逻辑和，所述两个信号为来自放大器71的故障确定信号和由级别较低的第二通道生成的故障检测信号。第一通道还包括锁存器电路91，适于接收来自逻辑电路81的逻辑和信号，并输出切换信号到第一和第二选择器41和61。另一方面，级别比第一通道低的通道中的锁存器电路92到99的每个提供逻辑和信号到高一个级别的通道。

每个通道中的放大器71到79的每个响应于来自逻辑电路2的测试使能信号，检查自己通道中的D/A转换器，以确定D/A转换器是否故障。如果D/A转换器被确定为故障，则放大器71到79的每个生成故障确定信号到自己通道中的逻辑电路。另一方面，每个通道中的锁存器电路91到99的每个在接收到来自逻辑电路2的定时信号时被重置。

放大器71到79的每个可包括运算放大器和选择器。在正常操作下，例如，运算放大器使其输出端连接到其反向输入端，以便用作非反向放大器。在检查模式下，运算放大器使其反向输入端连接到参考电压，并且使其非反向输入端连接到自己通道中的第二选择器的输出端，以便用作比较器。此外，放大器71到79的每个可包括多个运算放大器。例如，相同放大器71到79的每个例如可配置为比较分别来自彼此相邻的D/A转换器的两个模拟信号，因此检测故障D/A转换器。

图8图示的半导体集成电路20以下述方式操作。即，当在检查模式下时，逻辑电路2输出定时信号到锁存器电路91到99以重置这些电路。此外，逻辑电路2输出测试使能信号到放大器71到79，以将这些放大器的每个切换到检查模式连接。因此，放大器71到79的每个用作故障检测器，适于检测自己通道中的D/A转换器的故障。

例如，如果第三通道中的放大器73检测到D/A转换器53的故障，则同一放大器73输出高电平逻辑和信号到包括或电路的逻辑电路83。因为其他D/A转换器51、52和54-59适当运行，所以放大器71、72和74-79分别输出低电平信号到其自己通道中的逻辑电路81、82和84-89。

第三通道中的逻辑电路83接收高电平故障确定信号，并输出高电平逻辑和信号到锁存器电路93。锁存器电路93输出高电平故障检测信号到第二通道中的逻辑电路82。逻辑电路82输出高电平逻辑和信号到锁存器电路92。锁存器电路92输出高电平故障检测信号到第一通道中的逻辑电路81。逻辑电路81输出高电平逻辑和信号到锁存器电路91。另一方面，第三通道中的逻辑电路83例如从级别低于自己通道的通道中的锁存器电路99接收低电平信号。

已经从自己通道中的逻辑电路接收高电平信号的锁存器电路91到93将切换信号分别输出到第一选择器41到43以及第二选择器61到63。第一选择器41到43的每个接收比自己通道低一级别的通道的数字信号，并输出该信号到自己通道中的D/A转换器。第二选择器61到63的每个从级别高于自己通道的通道中的D/A转换器接收模拟信号，并将该信号输出到自己通道中的放大器。即，第三通道和级别高于第三通道的各通道的数字信号的每个由高一级别的D/A转换器转换为模拟信号。模拟信号输出到级别较低的通道。

在级别低于第三通道的通道中的锁存器电路99不生成切换信号。因此，自己通道的数字信号通过自己通道的D/A转换器转换为模拟信号。模拟信号由自己通道中的放大器放大，并且放大的信号输出到外部设备。

如上所述，如果D/A转换器之一故障，则图8所示的半导体集成电路20将信号路径朝向冗余D/A转换器偏移，以便避免故障D/A转换器用于正常操作。此外，当上述第一和第二选择器的故障检测机制和自动切换机制应用于根据第二实施例的半导体集成电路10时，即使在两个D/A转换器故障的情况下，也能自动修复同一电路10。

<第四实施例>

图9是图示根据本发明第四实施例的半导体集成电路20的配置的图。在第四实施例中，适于生成模式的模式/定时发生器添加到根据第三实施例的半导体集成电路。模式/定时发生器生成测试模式数据和测试定时信号，以用于检查模式下的故障D/A转换器的检测。

在图9中，逻辑电路2、线缓冲器31到39、第一选择器41-49、D/A转换器51到59、冗余D/A转换器50、第二选择器61到69、放大器71到79、逻辑电路81到89和锁存器电路91到99以与图8所示的第三实施例相同方式配置。因此，省略其描述。相同组件和具有相同功能的组件由相同参考标号表示。

检测器电路DE接收VDD电压，并生成使能信号和重置信号。振荡器电路OS接收使能信号，并根据使能信号的极性开始振荡，以生成振荡信号。分频器电路DI接收振荡信号，并对振荡信号分频以生成时钟信号CLK。模式/定时电路PG是适于接收时钟信号CLK并生成测试模式信号和测试操作定时信号的模式/定时发生器电路。

上述半导体集成电路以下述方式操作。即，在通电之后，检测器电路DE通过检测电压VDD上升到其正常电平，生成使能信号和重置信号。振荡器电路OS从检测器电路DE接收使能信号，并开始振荡。在从检测器电路DE接收到重置信号之后，分频器电路DI、模式/定时电路PG和逻辑电路2重置。已经开始振荡的振荡器OS输出振荡信号到分频器电路DI。同一电路DI接收振荡信号，并对振荡信号分频，以生成时钟信号CLK，并将同一信号CLK输出到逻辑电路2和模式/定时电路PG。

模式/定时电路PG使用时钟信号CLK生成测试模式信号和测试定时信号，并输出两个信号到逻辑电路2。逻辑电路2生成测试使能信号，并将该信号输出到放大器71到79。逻辑电路2还生成定时信号，并将该信号输出到锁存器电路91到99以重置这些电路。逻辑电路2还生成测试模式数据，并将该数据输出到线缓冲器31到39。放大器71到79的每个用作故障检测器，适于作为接收到测试使能信号的结果检测D/A转换器51到59的故障。在完成测试时，使能信号从高电平变为低电平，因此停止振荡器电路OS的振荡。这终止了检查模式。

该配置使得可能检测D/A转换器51到59的故障，而不用从外部设备提供的任何控制信号或测试模式信号。此外，在D/A转换器之一故障的情况下，半导体集成电路也能自动修复。

应当注意，在上述电路配置中，当接通电源时，提供适于检测电压VDD的检测器电路来激活检查模式。然而，可省略检测器电路DE，使得通过从外部设备提供测试控制信号来激活检查模式。

<第五实施例>

图10是图示根据本发明第五实施例的半导体集成电路30的配置的图。在第五实施例中，每个通道包括四个子通道。相同组件和具有相同功能的组件由相同参考标号表示。

如图10所示，每个通道包括四个子通道Ach到Dch。每个通道包括与四个通道相关联的四个子线缓冲器、四个子第一选择器、四个子D/A转换器、四个子第二选择器、四个子放大器、一个逻辑电路和一个锁存器电路。每个通道的每个子通道包括子线缓冲器、子第一选择器、子D/A转换器、子第二选择器和子放大器。冗余D/A转换器50包括四个子D/A转换器。每个子D/A转换器从第一通道的四个子通道之一中的相关联的子线缓冲器接收数字信号。

下面，将关注于例如第一通道的子通道Ach来给出描述。子第一选择器接收两个数字信号，一个来自自己子通道中的子线缓冲器，并且另一个来自第二通道的子通道Ach，选择性切换信号之一，并将选择的信号输出到自己子通道中的子D/A转换器。子通道Ach中的子D/A转换器将数字信号转换为模拟信号。子通道Ach中的子第二选择器接收两个模拟信号，一个来自适于将自己子通道Ach的数字信号转换为模拟信号的冗余子D/A转换器，另一个来自自己子通道Ach中的子D/A转换器，选择性切换各信号之一，并将选择的信号输出到自己子通道Ach中的子放大器。其他子通道以相同方式配置。

级别比第二通道低的通道中的组件以下面方式操作。即，每个子通道中的每个子第二选择器切换两个模拟信号之一，该两个模拟信号的一个来自比自己通道高一级别的通道的相关联的子通道中的子D/A转换器，并且另一个来自自己子通道中的子D/A转换器，并将选择的信号输出到自己子通道中的子放大器。应当注意，尽管为了描述方便图10所示的半导体集成电路30包括三个通道，但是实际半导体集成电路可包括更多通道。

图11A是示出第二通道的配置的图。图11B图示在正常操作下使用的、正常模式中的放大器72中提供的开关SW1到SW4的连接。图11C图示在适于检查D/A转换器52的、检查模式下的开关SW1到SW4的连接。图11D图示适于检查D/A转换器52的、检查模式2中的开关SW1到SW4的连接。应当注意，开关SW1和SW3对应于第三选择器，并且开关SW2和SW4对应于第四选择器。

如图11A所示，子通道Ach到Dch包括运算放大器OPa到OPd作为子放大器。子通道Ach和Bch中各自的运算放大器OPa和OPb的每个是非反向放大器，使其输出端连接到其反向输入端，其中模拟信号从子第二选择器馈送到其非反向输入端。子通道Cch中的运算放大器OPc具有插入在其输出和反向输入端之间的开关SW1。同一放大器OPc具有插入在其反向和非反向输入端、和子通道Bch和Cch的子第二选择器的输出之间的开关SW2。子通道Dch中的运算放大器OPd具有插入在其输出和反向输入端之间的开关SW4。同一放大器OPd具有插入在其反向和非反向输入端、以及子通道Ach和Dch的子第二选择器的输出之间的开关SW4。

逻辑电路82包括与非电路和或电路。与非电路将运算放大器OPc和OPd输出的负逻辑乘积输出到或电路。或电路输出来自与非电路的负逻辑乘积、和来自级别较低的第三通道的故障检测信号的逻辑和到锁存器电路92。下面将参照图11B和11C给出D/A转换器的故障检测方法和放大器72的操作的具体描述。

图11B图示正常模式下的开关SW1到SW4的连接。开关SW1和SW3的每个处于连接状态。运算放大器OPc和OPd的每个使其输出端连接到其反向输入端，操作为非反向放大器。另一方面，开关SW2和SW4改变其连接以便将由子通道Cch和Dch中的D/A转换器转换的模拟信号分别馈送到运算放大器OPc和OPd的非反向输入端。结果，同一放大器OPc和OPd用作与运算放大器OPa和OPd等效的电流放大器。

当处于检查模式时，逻辑电路2输出测试使能信号到放大器72，因此设置开关SW1到SW4。同时，同一电路2通过定时信号重置锁存器电路92，并将测试数据输出到线缓冲器32。

图11C图示检查模式1(即，第一检查模式)下的开关SW1到SW4的连接。开关SW1改变到打开位置。开关SW2改变其连接以便将子通道Bch中的子第二选择器的输出馈送到运算放大器OPc的反向输入端，并且将自己子通道中的子第二选择器的输出馈送到同一放大器OPc的非反向输入端。因此，运算放大器OPc操作为比较器，适于比较子通道Bch和Cch中的两个子D/A转换器的输出电压。此外，开关SW3改变为打开位置。开关SW4改变其连接以便将子通道Ach中的子第二选择器的输出馈送到运算放大器OPd的反向输入端，并且将自己子通道Dch中的子第二选择器的输出馈送到同一放大器OPd的非反向输入端。因此，运算放大器OPd操作为比较器，适于比较子通道Ach和Dch中的两个子D/A转换器的输出电压。

逻辑电路2将测试数据输出到线缓冲器32，并分别设置子通道Ach、Bch、Cch和Dch中的电压Va、Vb、Vc和Vd。在此情况下，电压Vc设置得比电压Vb高非常小的电压δcb，并且电压Vd设置得比电压Va高非常小的电压δda。在维持上述两个关系的同时，电压Va、Vb、Vc和Vd变化。当所有子D/A转换器适当运行时，在通过子D/A转换器转换的电压之间，维持关系Vc＞Vb和Vd＞Va。因此，从运算放大器OPc和OPd输出高电平信号，并从与非电路输出低电平，指示没有D/A转换器故障。另一方面，如果在由子D/A转换器转换的电压之间关系为Vc＜Vb或Vd＜Va，则从运算放大器OPc和OPd的一个或两个输出低电平。结果，与非电路的输出变为高电平。这将或电路的输出改变为高电平，通知一个D/A转换器故障。

然而，子通道Bch中的子D/A转换器可能变得有缺陷，生成低于设置电压Vb的电压。此外，子通道Ach中的子D/A转换器可能变得有缺陷，生成低于设置电压Va的电压。在这些情况下，在由子D/A转换器转换的电压之间，维持关系Vc＞Vb和Vd＞Va。结果，在一些情况下，可能不能检测子D/A转换器的故障。

为此，如图11D所示，在下一模式或检查模式2中，开关SW2和SW4改变其连接。即，子通道Cch的电压Vc馈送到运算放大器OPc的反向输入端，并且子通道Bch的电压Vb馈送到同一放大器OPc的非反向输入端。此外，子通道Dch的电压Vd馈送到运算放大器OPd的反向输入端，并且子通道Ach的电压Va馈送到同一放大器OPa的非反向输入端。

此外，逻辑电路2将电压Vb设置得比电压Vc高非常小的电压δbc，并且将电压Va设置得比电压Vd高非常小的电压δad。在维持这些关系的同时，同一电路2改变电压Va、Vb、Vc和Vd。当所有子D/A转换器适当运行时，在由子D/A转换器转换的电压之间，维持关系Vb＞Vc和Va＞Vd。因此，从运算放大器OPc和OPd输出高电平信号，并从与非电路输出低电平，指示没有D/A转换器故障。

另一方面，如果在由子D/A转换器转换的电压之间关系是Vb＜Vc或Va＜Vd，则从运算放大器OPc和OPd的一个或两个输出低电平。结果，与非电路的输出改变为高电平。这将或电路的输出变为高电平，通知一个D/A转换器故障。

如果在上述检查模式1或2中检测了D/A转换器的故障，则锁存器电路92从或电路接收高电平信号，并输出切换信号到第一和第二选择器42和62。同时，同一电路92将故障检测信号输出到级别更高的第一通道。第一通道中的逻辑电路81从锁存器电路92接收高电平故障检测信号，并且其或电路输出高电平逻辑和信号。第一通道中的锁存器电路91接收高电平逻辑和信号，并输出切换信号到第一和第二选择器41和61。

结果，第一通道中的每个子第一选择器将第二通道的子通道之一的数字信号输出到自己子通道中的子D/A转换器之一。第一通道中的每个子第二选择器输出由冗余子D/A转换器之一转换的模拟信号到自己子通道中的子放大器。因此，第二通道的子通道的数字信号由第一通道中的D/A转换器51转换。来自D/A转换器51的信号经由第二通道的第二选择器62输出到放大器72(运算放大器OPa到OPd)用于放大。放大的信号输出到外部设备。另一方面，第一通道的子通道的数字信号由冗余D/A转换器50转换。来自D/A转换器50的信号经由第一通道的第二选择器61输出到放大器71(运算放大器OPa到OPd)用于放大。放大信号的输出到外部设备。

如上所述，当每个放大器包括运算放大器OP使得放大器用作正常操作下的电流放大器和检查模式下的比较器时，可能用相对简单的配置检测D/A转换器的故障，并用冗余电路实现冗余修复。

应当注意，根据第五实施例的半导体集成电路30优选地可应用到液晶面板的信号驱动电路。在液晶面板中，正负交替电压关于共同电极施加到液晶层，以防止液晶的劣化和可靠度变差。例如，正(或负)电压施加到子通道Ach和Dch，并且负(或正)电压施加到子通道Bch和Cch。然后，使得子通道Ach和Bch的输出交替，并且还使得子通道Cch和Dch的输出交替，因此施加交替电压到液晶面板。

应当注意，在第五实施例中，四个子通道被当作一个通道，并且如果子通道中的D/A转换器之一故障，则连接逐通道地朝向冗余D/A转换器偏移，以用于冗余修复。在此情况下，每个子通道可被认为是独立通道。即，每个第一选择器选择性切换各数字信号的任一，该数字信号一个是自己通道的，并且另一个是比自己通道低四级别的通道的，并将选择的信号输出到自己通道中的D/A转换器。另一方面，每个第二选择器选择性切换两个模拟信号的任一，该两个模拟信号一个由自己通道中的D/A转换器转换，并且另一个由比自己通道低四级别的通道中的D/A转换器转换，并将选择的信号输出到自己通道中的放大器。

图12是检查模式下的、根据例如图9所示的第四实施例或图10所示的第五实施例的半导体集成电路的时序图。当接通电源之后施加电压VDD时，检测器电路DE输出使能信号和重置信号，并且振荡器电路OS输出振荡器OUT信号。分频器电路DI输出时钟信号CLK。逻辑电路2将TEST/Test_Enable信号从低电平变为高电平以启动检查模式。TEST/Test_Enable信号提供到放大器71到79和锁存器电路91到99。同时，逻辑电路2将数据信号提供到线缓冲器31到39。数据信号包括测试数据。在检查模式下，放大器71到79用作D/A转换器51到59的故障检测器。在故障的情况下，所述放大器的AMP输出信号从低电平变为高电平。这将逻辑电路的输出从低电平变为高电平，将锁存器电路的RS_Latch OUT信号从低电平变为高电平。RS_Latch OUT信号输出到所述通道中和比所述通道级别高的通道中的第一和第二选择器。

<第六实施例>

图13是图示根据本发明第六实施例的液晶驱动电路的示意图。液晶驱动电路包括扫描线驱动器26、信号线驱动器25、逻辑电路2和其他电路。扫描线驱动器26驱动液晶面板27的扫描线。信号线驱动器25驱动信号线。逻辑电路2将驱动信号提供到这些驱动器。信号线驱动器25包括第一到第五实施例中描述的半导体集成电路。从半导体集成电路的第一到第n通道输出的模拟信号提供到液晶面板27的信号线。

具体地，液晶面板27其中形成有500条或更多信号线。作为线缺陷，提供到一条信号线的故障图像信号变为可见。即使在D/A转换器故障的情况下，本液晶驱动电路也可执行冗余修复，有助于液晶驱动电路的显著的成本降低。

本申请包含涉及于2009年7月2日向日本专利局提交的日本优先权专利申请JP 2009-158067中公开的主题，在此通过引用并入其全部内容。

本领域技术人员应当理解，依赖于设计需求和其他因素可以出现各种修改、组合、子组合和更改，只要它们在权利要求或其等效物的范围内。

Claims (8)

1.一种半导体集成电路，包括：

线缓冲器，适于将串行数据转换为阿尔法和贝塔通道并行数字信号；

阿尔法通道第一选择器，适于选择性切换阿尔法和贝塔通道数字信号之一，并输出选择的信号；

阿尔法通道数模转换器，适于将从阿尔法通道第一选择器馈送的数字信号转换为模拟信号；

贝塔通道数模转换器，适于将贝塔通道数字信号转换为模拟信号；

冗余数模转换器，适于将阿尔法通道数字信号转换为模拟信号；

阿尔法通道第二选择器，适于选择性切换一个来自冗余数模转换器并且另一个来自阿尔法通道数模转换器的两个模拟信号之一，并输出选择的信号；

贝塔通道第二选择器，适于选择性切换一个来自阿尔法通道数模转换器并且另一个来自贝塔通道数模转换器的两个模拟信号之一，并输出选择的信号；

阿尔法通道放大器，适于放大从阿尔法通道第二选择器馈送的模拟信号；以及

贝塔通道放大器，适于放大从贝塔通道第二选择器馈送的模拟信号。

2.如权利要求1所述的半导体集成电路，其中

阿尔法通道包括第一到第n通道，其中第一通道级别较高，并且第n通道级别较低，其中n是等于或大于2的整数，

线缓冲器生成第一到第n通道的数字信号，

第一到第n通道的每个包括第一选择器、数模转换器、第二选择器和放大器，

假设冗余数模转换器是最高级别第0数模转换器，第一到第n通道中的数模转换器分别是第一到第n数模转换器，其中第一数模转换器级别较高，并且第n数模转换器级别较低，并且贝塔通道中的数模转换器是最低级别数模转换器，第一到第n通道的每个中的第一选择器选择性切换自己通道的一个数字信号、和级别比自己通道低的通道的另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的数模转换器，并且

第一到第n通道的每个中的第二选择器选择性切换一个来自自己通道中的数模转换器、并且另一个来自较高级别数模转换器的两个模拟信号之一，并将选择的信号输出到自己通道中的放大器。

3.如权利要求2所述的半导体集成电路，其中

第一到第n通道的每个中的第一选择器选择性切换自己通道的一个数字信号、和比自己通道低一级别的通道的另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的数模转换器；并且

第一到第n通道的每个中的第二选择器选择性切换一个来自自己通道中的数模转换器、并且另一个来自高一级别的数模转换器的两个模拟信号之一，并将选择的信号输出到自己通道中的放大器。

4.如权利要求2所述的半导体集成电路，其中

在存在级别比第j通道高的通道时，其中j是等于或大于1并且等于或小于n的整数，级别比第j通道高的每个通道中的第一选择器响应于切换信号将较低级别通道的数字信号输出到自己通道中的数模转换器，并且级别比第j通道低的每个通道中的第一选择器将自己通道的数字信号输出到自己通道中的数模转换器，并且

在存在第j通道和级别比第j通道高的通道时，级别比第j通道高的每个通道中的第二选择器响应于切换信号，将由较高级别数模转换器生成的模拟信号输出到自己通道中的放大器，并且级别比第j通道低的每个通道中的第二选择器将从自己通道的数模转换器馈送的模拟信号输出到自己通道中的放大器。

5.如权利要求2所述的半导体集成电路，其中

每个通道中的放大器用作故障检测器，其适于检查自己通道中的数模转换器，以确定数模转换器是否故障并生成故障确定信号；以及

每个通道还包括：

逻辑电路，适于在存在级别比自己通道低的通道时，取由自己通道中的放大器生成的故障确定信号、以及由较低级别通道生成的故障检测信号的逻辑和；以及

锁存器电路，适于保持从自己通道中的逻辑电路馈送的逻辑和信号，并且在存在级别比自己通道高的通道时，生成对于较高级别通道的故障检测信号、和要提供到自己通道中的第一和第二选择器的切换信号。

6.如权利要求2所述的半导体集成电路，其中

每个通道包括第一到第x子通道，其中x是等于或大于2的整数，

每个通道中的第一选择器包括第一到第x子第一选择器，

每个通道中的数模转换器包括第一到第x子数模A转换器，

第0数模转换器包括第一到第x子数模转换器，

每个通道中的第二选择器包括第一到第x子第二选择器，

每个通道中的放大器包括第一到第x子放大器，

在存在级别比自己通道低的通道时，每个通道中的第p子第一选择器选择性切换自己通道的第p子通道的一个数字信号、和较低级别通道的第p子通道的另一个数字信号的两个数字信号之一，并将选择的信号输出到自己通道中的第p子数模转换器，其中p是1和x之间的整数，

在存在级别比自己通道高的通道时，每个通道中的第p子第二选择器选择性切换一个来自自己通道中的第p子数模转换器、并且另一个来自较高级别通道的第p子数模转换器的模拟信号之一，并输出选择的信号，并且

每个通道中的第p子放大器放大从自己通道中的第p子第二选择器输出的模拟信号。

7.如权利要求6所述的半导体集成电路，其中

每个子数模转换器包括运算放大器，并且

第一到第n子通道的给定子通道包括第三和第四选择器，

第三选择器将运算放大器的功能从放大器切换到比较器，并且

第四选择器将运算放大器的输入从来自自己子通道中的第二选择器的输入切换到并行输入，所述并行输入的一个来自自己子通道中的第二选择器，并且另一个来自其他子通道中的第二选择器。

8.一种液晶驱动电路，包括：

线缓冲器，适于将串行数据转换为第一到第n通道的并行数字信号，其中n是等于或大于2的整数；

第i通道第一选择器，其中i是1和n-1之间的整数，其适于选择性切换第i通道的一个数字信号、和第i+1通道的另一个数字信号的两个数字信号之一，并输出选择的信号；

冗余第0数模转换器，适于将第一通道的数字信号转换为模拟信号；

属于第i通道的第i数模转换器，适于将从第i通道第一选择器输出的数字信号转换为模拟信号；

第i通道第二选择器，适于选择性切换一个来自第i数模转换器、并且另一个来自第i-1数模转换器的两个模拟信号之一，并输出选择的信号；以及

第i通道放大器，适于放大从第i通道第二选择器输出的模拟信号，

其中由放大器放大的模拟信号用作图像信号。

Images