CN101933132A - 制造绝缘体上半导体型衬底的方法 - Google Patents

制造绝缘体上半导体型衬底的方法 Download PDF

Info

Publication number
CN101933132A
CN101933132A CN2009801034731A CN200980103473A CN101933132A CN 101933132 A CN101933132 A CN 101933132A CN 2009801034731 A CN2009801034731 A CN 2009801034731A CN 200980103473 A CN200980103473 A CN 200980103473A CN 101933132 A CN101933132 A CN 101933132A
Authority
CN
China
Prior art keywords
substrate
donor substrate
donor
layer
remainder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801034731A
Other languages
English (en)
Inventor
C·马勒维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101933132A publication Critical patent/CN101933132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

本发明涉及一种制造绝缘体上半导体型衬底(1)的方法，包括以下步骤：在施主衬底(10)或接受衬底(30)上形成氧化物层(20)；在施主衬底中注入原子物质，以形成弱化区(12)；将施主衬底键合到接受衬底(30)上，氧化物层(20)位于键合界面处；在弱化区(12)中断裂施主衬底，并将施主衬底的层转移到接受衬底(30)上；循环使用施主衬底的剩余部分(2)，以形成用于制造第二绝缘体上半导体型衬底的接受衬底(40)。在氧化步骤之前，通过外延在施主衬底(10)上形成半导体材料层(14)。在注入步骤中在所述外延层(14)中形成弱化区(12)，从而被转移的层是外延的半导体材料层(140)。施主衬底(10)被选择为包括密度小于1010/cm3和/或平均尺寸小于500nm的氧沉淀。

Description

制造绝缘体上半导体型衬底的方法
技术领域
本发明涉及一种制造绝缘体上半导体型衬底(Semiconductor on Insulator type substrate)的方法。
背景技术
本发明总体上涉及通过SmartCutTM方法制造绝缘体上半导体(SeOI)型衬底，并涉及循环使用施主衬底的剩余部分。
例如在美国专利5,374,564中详细地描述了SmartCutTM方法。该方法能够将层从施主衬底转移到接受衬底上。
参考图1，可见该方法包括以下步骤：
1)氧化施主衬底10或接受衬底30，以形成氧化物层20；
2)在施主衬底10中进行离子注入，以形成弱化区12；
3)将施主衬底10键合到接受衬底30上，氧化物层20位于界面处；
4)在弱化区12中断裂施主衬底10，并将层11从施主衬底10转移到接受衬底30上；
5)完成通过这种方式形成的SeOI 1的处理。
有利地循环使用施主衬底的剩余部分13，从而将施主衬底应用在SmartCutTM方法的新的实施过程中。抛光之后，施主衬底的剩余部分可以重新用作施主衬底：以下将这一过程称为“上上”循环使用；或者施主衬底的剩余部分可以重新用作接受衬底，在这种情况下，将这一过程称为“上下”循环使用。
特别地，循环使用包括抛光衬底的至少一个面，以便移除被注入和断裂破坏的材料。被移除的厚度可以是几微米。
应指出，本发明涉及后一种情况，即循环使用施主衬底的剩余部分作为接受衬底。施主衬底可以不是“新”的，实际上其可以是先前已经作为施主衬底使用并作为施主衬底被循环使用的，但是只能循环使用有限的次数，以便其不被过度的破坏。
当循环使用施主衬底的剩余部分以构成新的施主衬底时，涉及中温(即低于1000℃)或低温(即低于600℃)下的热处理的SmartCutTM循环的顺序实际上会在衬底中产生限制其使用的缺陷，尤其是在执行氧化和断裂时更是如此。
另一方面，施主衬底的剩余部分作为接受衬底的循环使用使衬底仅经受两次SmartCutTM循环，第一次作为施主衬底，第二次作为循环使用的接受衬底。
因此，这种循环使用模式能够限制衬底经受的热处理的次数，从而使衬底的破坏最小化。
但是，即使在这种情况下，由于在执行SmartCutTM方法的过程中衬底所经受的热处理以及根据其初始特性，循环使用的衬底可能比初始的施主衬底表现出更密集和/或更大的缺陷。这些缺陷分布在材料体中，而不一定在表面上扩散。因此，循环使用的衬底可能比初始的施主衬底的质量差。
这些缺陷被称为体内微缺陷(BMD)。这些缺陷通常对应于衬底内的氧沉淀。这些沉淀的形成是由衬底所经受的热处理引起的，且取决于材料的初始特性。更确切地说，认为BMD缺陷的密度与应用的温度梯度相关，而这些缺陷的平均尺寸与最大处理温度相关。
但是，根据通过这种方式形成的SeOI的预期使用，电子部件制造商限定了技术规范，用于限制BMD缺陷密度的最大值和/或这些缺陷的尺寸的最大值。
因此本发明的第一个目的是提高循环使用的衬底的质量。本发明的第二个目的是在移除必然的材料厚度的抛光步骤结束时能够获得具有所需厚度的循环使用的衬底。本发明的另一个目的是优化SmartCutTM的第一循环结束时SeOI的质量。
发明内容
根据本发明，提出一种制造绝缘体上半导体型衬底的方法，包括以下步骤：
-在施主衬底或接受衬底上形成氧化物层；
-在施主衬底中注入原子物质，以形成弱化区；
-将施主衬底键合到接受衬底上，氧化物层位于键合界面处；
-在弱化区中断裂施主衬底，并将施主衬底的层转移到接受衬底上；
-循环使用施主衬底的剩余部分，以形成用于制造第二绝缘体上半导体型衬底的接受衬底。
该方法的特征在于，在氧化步骤之前，通过外延在施主衬底上形成半导体材料层，在注入步骤中在所述外延层中形成弱化区，从而被转移的层是外延的半导体材料层，以及施主衬底被选择为包括密度小于1010/cm3和/或平均尺寸小于500nm的氧沉淀。
根据优选实施例，在循环使用施主衬底的剩余部分之后，所获得的接受衬底包括外延的半导体材料层，其厚度优选地大于100nm。
在特别有利的方式中，在外延之前执行施主衬底的热处理。
外延的硅层的厚度优选地在0.5至8μm之间。
根据本发明的特别实施例，施主衬底包括2至40ppm的稀释氧。
根据可选实施例，施主衬底包括密度优选地低于1015原子/cm3的氮原子。
施主衬底在其后表面上还可以包括多晶硅层和/或氧化物层。
施主衬底的剩余部分的循环使用包括抛光所述剩余部分的两个面和/或侧边，或者化学机械抛光所述剩余部分的对应于弱化区的面。
外延层有利地包括硅、锗、和/或硅锗。
本发明还涉及一种在完成通过SmartCutTM方法制造第一绝缘体上半导体型衬底时循环使用施主衬底的剩余部分的方法，在制造第二绝缘体上半导体型衬底时，循环使用的衬底用作接受衬底。该方法的特征在于，当制造第一SeOI衬底时：
-施主衬底被选择为包括密度小于1010/cm3和/或平均尺寸小于500nm的氧沉淀，
-通过外延在施主衬底上形成半导体材料层，
-在注入步骤中在所述外延层中形成弱化区。
循环使用的衬底优选地包括外延的半导体材料层，其厚度优选地大于100nm。
附图说明
通过参考附图的以下详细描述，本发明的其他特征和优点将更加清楚，其中：
图1显示SmartCutTM方法的不同步骤；
图2是显示根据本发明的方法的不同步骤的流程图；
图3A至3F以示意的方式表示根据本发明的SeOI的形成以及施主衬底的循环使用。
具体实施方式
参考图2的流程图，所述方法包括以下步骤，下面将详细解释这些步骤：
100)可选地，对施主衬底10进行退火；
101)在施主衬底10上通过外延生长半导体材料层14；
102)在施主衬底10或接受衬底30上形成氧化物层20；
103)在外延层14中注入原子物质；
104)在接受衬底30上键合施主衬底10；
105)断裂施主衬底并将施主衬底10、14的层140转移到接受衬底30上；
106)完成通过这种方式形成的第一SeOI 1；
107)抛光施主衬底的剩余部分2并获得循环使用的衬底40；
108)第二SmartCutTM循环：通过新的施主衬底50并用循环使用的衬底40作为接受衬底重复步骤100)至107)。
步骤100-退火
该步骤是可选的。
其包括进行施主衬底10的退火。
退火的效果是提高施主衬底的表面层的质量，从而增大高质量的硅的厚度并促进高质量的外延层的生长。
退火的条件通常是温度在1000℃至1360℃之间，退火时间为大约30秒至30分钟。具有提高质量的施主衬底的表面层的厚度可以达到几微米。
步骤101-外延
参考图3A，在施主衬底10上执行外延以使半导体材料层14生长到厚度在0.5至8微米之间，优选地在2至5微米之间。
外延层14的材料是例如硅、锗、或硅锗化合物。层14可以不由单一材料构成，而是由两层或更多层的半导体材料重叠形成。
在本文的剩余部分中，选取硅层14，但是如上所述，本发明也应用于其他情况。
外延可以指能使单晶硅生长的任何技术，例如化学气相沉积(CVD)外延、低压化学气相沉积(LPCVD)外延、分子束(MBE)外延、有机金属气相沉积(MOCVD)外延，等等。
外延层14可选地可以是或弱或强的P掺杂或N掺杂，或者表现为P/N结，例如N掺杂的上部和P掺杂的下部。
步骤102-氧化
可以在施主衬底10、14或接受衬底30上执行氧化。这可能涉及热氧化或氧化物的沉积。氧化在衬底的整个表面(即前面、后面和侧面)上产生氧化物层。
优选地，如图3B所示，氧化物层20形成在被外延层14覆盖的施主衬底10上，其使键合界面远离SeOI有源层。
步骤103-注入
参考图3C，在外延层14的厚度中执行原子物质注入。从而在该层的厚度中形成弱化区12。
因此，被转移的层140由晶体质量很高的外延硅形成。从而将获得很高质量的SeOI。
此外，施主衬底的剩余部分2还将包括断裂后的外延硅的残留层141。
步骤104-键合
施主衬底10、14和接受衬底30通过例如分子键合被键合，氧化物层20处于两个衬底之间的界面处。该步骤显示于图3D中。
可以应用退火以便增强键合能量。
步骤105-断裂
通过应用热处理和/或机械力来触发施主衬底10和外延层14沿弱化区12的断裂。
参考图3E，外延硅的层140被转移到接受衬底30上，从而施主衬底的剩余部分从由此形成的SOI上脱离。
应指出，在外延层14的厚度中形成弱化区，通过外延硅形成转移层140，从而施主衬底的剩余部分2包括被外延硅的残留层141覆盖的初始的施主衬底10。
此外，外周的冠没有被转移，因此在剩余部分的外周要执行突出步骤。
步骤106-完成第一SeOI
然后，对获得的第一SeOI 1执行完成步骤，该步骤被设计为使获得的第一SeOI 1适合于预定的应用。这些处理通常是快速退火，被缩写为RTA(快速退火)，或者高温下(大约1200℃)的长期退火。
通过这种方式获得的SeOI 1表现出通过外延形成的有源层140，因此具有很高的晶体质量。
步骤107-施主衬底的剩余部分的循环使用
循环使用的目的是从剩余部分2上除去被注入或断裂破坏的区域或在上述步骤中提到的残留区，并使剩余部分2具有所需的厚度从而从剩余部分制造接受衬底40。
可以通过不同技术或者在需要的情况下通过不同技术的组合来执行循环使用。
根据第一种可能性，在两个面上同时或顺次执行双侧抛光(由缩写DSP表示)，即，顺次双侧抛光是指先执行一个面，然后再执行另一个面(其由缩写SDSP或顺次DSP表示)。
根据第二实施例，仅执行对应于弱化区的面的抛光；为此使用由缩写CMP表示的化学机械抛光。
其他可选实施例包括执行边缘抛光型和/或蚀刻型抛光。被称为边缘抛光的抛光是指通过斜面或两个斜面(顶面和底面)的CMP进行的抛光，其中斜面或两个斜面被所有衬底呈现在其外周上和/或衬底边缘。
在所有情况下，循环使用步骤都导致剩余部分2的较大厚度被移除，该厚度通常是几百纳米或几微米。
剩余部分2包括外延层14的厚度的一部分，因此与初始的施主衬底相比，增大了剩余部分2的厚度。该额外的厚度构成额外的材料储备，从而能补偿执行抛光时消耗的材料。
在包含抛光的循环使用过程中，可以全部或部分地消耗外延硅的残留厚度。图3F显示了后一种情况，其中循环使用的衬底40在其表面上表现出外延硅的微小的残留层142。
残留层142在循环使用的衬底40上的厚度优选地大于100nm。
步骤108-第二SmartCut TM 循环
如在上述步骤100)至107)中一样，执行第二SmartCutTM循环，为此使用新的施主衬底并使用循环使用的衬底40作为接受衬底。
可以看出，如果施主衬底经受氧化，则在第二SmartCutTM循环中，循环使用的衬底不经受氧化。
另一方面，如果接受衬底经受氧化，则在第二SmartCutTM循环中，循环使用的衬底经受氧化，但是其在第一循环的步骤102)中不经受氧化。
换言之，循环使用的衬底只经受单次氧化，或者作为初始的施主衬底，或者作为循环使用的接受衬底。
通过这种方式可以限制热处理，即不能是循环使用的衬底经受两次氧化的“上上”循环使用的情况：第一次作为初始的施主衬底，第二次作为循环使用的施主衬底。
在外延硅的厚度142仍保留在循环使用的衬底40上的情况下，当执行第二SmartCutTM循环时，位于与新的施主衬底的键合界面处的是呈现外延硅的表面。
从而获得的第二SeOI表现出氧化物层下的很高质量的硅层。当通过特别薄(即厚度小于50nm)的氧化物层制造SOI时，这种结构特别有利。在行业内这样的SeOI被称为UT-BOX(Ultra Thin Buried Oxide，极薄埋入氧化物)。
因此，步骤101)中的外延硅的厚度取决于循环使用的衬底的所需表面质量(即，在循环使用的衬底表面所需的很高质量的硅的厚度)、循环使用的衬底的最终厚度、以及外延层的制造成本之间的折衷。
减小步骤101)中的外延厚度并且节省抛光过程中消耗的外延硅的可选方式包括：使通过外延仅形成一层厚度基本上等于将被转移到施主衬底上以形成第一SeOI的层的厚度，抛光施主衬底的剩余部分、然后通过外延在硅层的表面生长具有用作循环使用的接受衬底所需的厚度的硅层。
还可以通过在初始的施主衬底的后表面(即与通过外延生长硅层的面相对的面)上提供多晶硅的层来调节循环使用的衬底的厚度。该层的厚度通常在大约1至2微米之间。在双侧抛光中该层被消耗，从而保持施主衬底的剩余部分的较大厚度。
可选地，初始的施主衬底可以在其后表面上包括通过CVD(化学气相沉积)沉积的氧化物层。该氧化物层保护衬底的后表面，或者若属于这种情况，保护多晶硅层。其还能保持初始的施主衬底的较大厚度。
初始的施主衬底质量
此外，有利地选择初始的施主衬底，例如使其具有低于给定极限的BMD密度和/或平均尺寸。
通常，缺陷密度小于1010/cm3，优选地在105至1010/cm3之间，或者甚至在107至5*109/cm3之间，而缺陷的平均尺寸小于500nm。
通过这种方式，即使在该方法的两个阶段(施主衬底的寿命的两个阶段，即施主衬底和随后的循环使用的接受衬底)中在施主衬底中形成这些BMD型缺陷，也能通过更高的初始质量补偿缺陷。
特别地，由于外延层不包含任何BMD，因此最终的表面质量与BMD无关。
初始的施主衬底可以包括稀释(即非沉积)形式的氧，其含量在2至40ppm之间，根据应用的转换计算，这大致对应于1017至2*1018原子/cm3之间。
可选地，初始的施主衬底还可以包含氮原子-通常密度低于1015原子/cm3。这些氮原子的作用是导致氧以更小的形式沉淀和更多的BMD。当结晶的生长发生时，原子以固相或气相被包含在施主衬底中。

Claims (15)

1.一种制造绝缘体上半导体型衬底(1)的方法，包括以下步骤：
在施主衬底(10)或接受衬底(30)上形成氧化物层(20)；
在施主衬底中注入原子物质，以形成弱化区(12)；
将施主衬底键合到接受衬底(30)上，氧化物层(20)位于键合界面处；
在弱化区(12)中断裂施主衬底，并将施主衬底的层转移到接受衬底(30)上；
循环使用施主衬底的剩余部分(2)，以形成用于制造第二绝缘体上半导体型衬底的接受衬底(40)；
其特征在于，在氧化步骤之前，通过外延在施主衬底(10)上形成半导体材料层(14)；
在注入步骤中在所述外延层(14)中形成弱化区(12)，从而被转移的层是外延的半导体材料层(140)，
以及，施主衬底(10)被选择为包括密度在1010/cm3以下和/或平均尺寸在500nm以下的氧沉淀。
2.根据权利要求1所述的方法，其特征在于，在循环使用施主衬底的剩余部分(2)之后，所获得的接受衬底(40)包括外延的半导体材料层(142)。
3.根据权利要求2所述的方法，其特征在于，外延材料层(142)在循环使用的接受衬底(40)上的厚度在100nm以上。
4.根据权利要求1至3任意一项所述的方法，其特征在于，在外延之前执行施主衬底(10)的热处理。
5.根据权利要求1至4任意一项所述的方法，其特征在于，外延的硅层(14)的厚度在0.5至8μm之间。
6.根据权利要求1至5任意一项所述的方法，其特征在于，施主衬底(10)包括2至40ppm的稀释氧。
7.根据权利要求1至6任意一项所述的方法，其特征在于，施主衬底(10)包括氮原子。
8.根据权利要求7所述的方法，其特征在于，氮原子的密度在1015原子/cm3以下。
9.根据权利要求1至8任意一项所述的方法，其特征在于，施主衬底(10)在其后表面上包括多晶硅层和/或氧化物层。
10.根据权利要求1至9任意一项所述的方法，其特征在于，施主衬底的剩余部分(2)的循环使用包括抛光所述剩余部分的两个面和/或侧边。
11.根据权利要求1至9任意一项所述的方法，其特征在于，施主衬底的剩余部分(2)的循环使用包括化学机械抛光所述剩余部分的对应于弱化区(12)的面。
12.根据权利要求1至11任意一项所述的方法，其特征在于，外延层(14)包括硅、锗、和/或硅锗。
13.一种通过SmartCutTM方法在第一绝缘体上半导体型衬底制造完成时循环使用施主衬底的剩余部分的方法，在制造第二绝缘体上半导体型衬底时，循环使用的衬底(40)用作接受衬底，其特征在于，当制造第一SeOI衬底时：
施主衬底(10)被选择为包括密度在1010/cm3以下和/或平均尺寸在500nm以下的氧沉淀，
通过外延在施主衬底(10)上形成半导体材料层(14)，
在注入步骤中在所述外延层(14)中形成弱化区(12)。
14.根据权利要求13所述的方法，其特征在于，循环使用的衬底(40)包括外延的半导体材料层(142)。
15.根据权利要求14所述的方法，其特征在于，所述外延的半导体材料层(142)在循环使用的衬底(40)上的厚度在100nm以上。
CN2009801034731A 2008-03-11 2009-01-29 制造绝缘体上半导体型衬底的方法 Pending CN101933132A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0851566A FR2928775B1 (fr) 2008-03-11 2008-03-11 Procede de fabrication d'un substrat de type semiconducteur sur isolant
FR0851566 2008-03-11
PCT/EP2009/050994 WO2009112306A1 (en) 2008-03-11 2009-01-29 Method for fabricating a semiconductor on insulator type substrate

Publications (1)

Publication Number Publication Date
CN101933132A true CN101933132A (zh) 2010-12-29

Family

ID=39777862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801034731A Pending CN101933132A (zh) 2008-03-11 2009-01-29 制造绝缘体上半导体型衬底的方法

Country Status (7)

Country Link
US (1) US8216917B2 (zh)
EP (1) EP2269215A1 (zh)
JP (1) JP2011515838A (zh)
KR (1) KR20100123846A (zh)
CN (1) CN101933132A (zh)
FR (1) FR2928775B1 (zh)
WO (1) WO2009112306A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8841177B2 (en) * 2012-11-15 2014-09-23 International Business Machines Corporation Co-integration of elemental semiconductor devices and compound semiconductor devices
FR3110283B1 (fr) * 2020-05-18 2022-04-15 Soitec Silicon On Insulator Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
TWI786782B (zh) * 2021-08-23 2022-12-11 合晶科技股份有限公司 製造絕緣體上矽晶片的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US7056815B1 (en) * 2002-11-12 2006-06-06 The Regents Of The University Of Michigan Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
WO2006030699A1 (ja) * 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法

Also Published As

Publication number Publication date
FR2928775B1 (fr) 2011-12-09
FR2928775A1 (fr) 2009-09-18
EP2269215A1 (en) 2011-01-05
KR20100123846A (ko) 2010-11-25
US8216917B2 (en) 2012-07-10
US20100297828A1 (en) 2010-11-25
JP2011515838A (ja) 2011-05-19
WO2009112306A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101933132A (zh) 制造绝缘体上半导体型衬底的方法
US10658227B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US7285471B2 (en) Process for transfer of a thin layer formed in a substrate with vacancy clusters
US20070087526A1 (en) Method of recycling an epitaxied donor wafer
US20040157409A1 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US7736994B2 (en) Method for manufacturing compound material wafers and corresponding compound material wafer
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
US20120094496A1 (en) Process For Locally Dissolving The Oxide Layer In A Semiconductor-On-Insulator Type Structure
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
EP1542275A1 (en) A method for improving the quality of a heterostructure
US20100167500A1 (en) Method of recycling an epitaxied donor wafer
US6982210B2 (en) Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101229