KR20100123846A - 절연체 상부 반도체형 기판의 제조 방법 - Google Patents

절연체 상부 반도체형 기판의 제조 방법 Download PDF

Info

Publication number
KR20100123846A
KR20100123846A KR1020107018903A KR20107018903A KR20100123846A KR 20100123846 A KR20100123846 A KR 20100123846A KR 1020107018903 A KR1020107018903 A KR 1020107018903A KR 20107018903 A KR20107018903 A KR 20107018903A KR 20100123846 A KR20100123846 A KR 20100123846A
Authority
KR
South Korea
Prior art keywords
substrate
donor substrate
layer
donor
seoi
Prior art date
Application number
KR1020107018903A
Other languages
English (en)
Inventor
크리스토프 말르빌
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20100123846A publication Critical patent/KR20100123846A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 SeOI형 기판의 제조 방법에 관한 것으로, 본 발명의 일 실시예에 따른 SeOI형 기판의 제조 방법은, 도너 기판(10) 또는 리시버 기판(30) 위에 산화층(20)을 형성하는 단계, 취약 영역(12)을 형성하기 위해, 도너 기판 위에 원자종을 주입하는 단계, 산화층(20)이 본딩 경계면에 위치하도록, 도너 기판(10)을 리시버 기판(30) 위에 본딩하는 단계, 취약 영역(12)의 도너 기판을 분리하고, 도너 기판의 층(layer)을 리시버 기판(30)으로 이동시키는 단계 및 제2 SeOI형 기판의 제조에 이용되는 리시버 기판을 형성하도록, 도너 기판의 잔존물(2)을 재활용하는 단계를 포함하고, 산화 단계 이전에, 반도체 물질층(14)은 에피택시(epitaxy)에 의하여 도너 기판(10) 위에 형성되며, 이동된 층(layer)이 에피택시된 반도체 물질층(140)이 되도록, 취약 영역(12)은 주입 단계가 진행되는 동안 에피택시된 층(14)에 형성되며, 도너 기판(10)은 1010/cm3 이하의 밀도 및/또는 500nm 이하의 평균 크기를 가지는 산소 침전물을 포함하도록 선택된다.

Description

절연체 상부 반도체형 기판의 제조 방법 {METHOD FOR FABRICATING A SEMICONDUCTOR ON INSULATOR TYPE SUBSTRATE}
본 발명은 절연체 상부 반도체(Semiconductor on Insulator)형 기판의 제조 방법에 관한 것이다.
본 발명은 일반적으로 SmartCutTM 방법을 이용하고 도너 기판(donor substrate)의 잔존물(remainder)을 재활용하는, SeOI(Semiconductor on Insulator)형 기판의 제조 방법에 관한 것이다.
SmartCutTM 방법은 미국등록특허 5,374,564에 상세하게 기술되어 있다. 이 방법은 층(layer)을 도너 기판(donor substrate)에서 리시버 기판(receiver substrate)으로 이동시킬 수 있는 방법이다.
도 1을 참조하여 설명하면, 상기 방법은,
1) 산화층(20)을 형성하기 위한 도너 기판(10) 또는 리시버 기판(30)의 산화 단계;
2) 취약 영역(weakened zone)(12)을 형성하기 위해 도너 기판(10)에 이온 주입하는 단계;
3) 산화층(20)이 경계면(interface)에 위치하도록, 도너 기판(10)을 리시버 기판(30)위에 본딩(bonding)하는 단계;
4) 취약 영역(weakened zone)(12)의 도너 기판(10)을 분리(fracturing)시키고 층(layer)(11)을 도너 기판(10)에서 리시버 기판(30)으로 이동(transfer)시키는 단계;
5) 이와 같은 방법으로 SeOI(1) 처리를 마치는 단계;를 갖는다.
다시 SmartCutTM 방법을 시행하는 경우에 도너 기판의 잔존물(13)을 재사용하면 매우 유용하다. 이를 폴리싱(polishing)하면, 도너 기판으로 재사용할 수 있고, 이를 탑 포 탑 재활용(top for top recycling)이라 불린다. 또한, 리시버 기판으로 재사용되는 경우에는 이를 탑 포 베이스 재활용(top for base recycling)이라 불린다.
특히, 재활용은 주입(implantation)과 분리(fracturing) 단계에 의하여 손상을 입은 물질을 제거하기 위하여, 적어도 기판의 일 부분을 폴리싱하는 단계를 포함한다. 제거되는 두께는 수 마이크론(micron)이 될 수 있다.
본 발명은 후자의 경우, 즉, 도너 기판의 잔존물을 리시버 기판으로 사용하는 경우를 포함함을 명시한다. 도너 기판은 새것이 아닐 수 있고, 사실 크게 손상되지 않을 정도의 제한 횟수 이내에서, 이미 도너 기판으로 기 사용된 적이 있거나 도너 기판으로 재사용된 적이 있을 수 있다.
도너 기판의 잔존물이 새로운 도너 기판으로서 사용되는 경우, 중온(즉, 1000℃이하) 또는 저온(즉, 600℃이하)의 열처리를 포함하는 SmartCutTM의 순서는, 특히 산화 단계나 분리 단계를 수행할 때, 실질적으로 기판의 손상을 초래하여 재사용 횟수를 제약한다
반면, 도너 기판의 잔존물을 리시버 기판으로 재활용하는 것은 기판으로 하여금 두 번의 SmartCutTM 사이클만을 가능케 하며, 첫번째는 도너 기판으로, 두번째는 리시버 기판으로 재사용된다.
그래서, 이런 재활용 모드는 기판의 열처리 횟수를 제약하여 상기 후자의 손상을 최소화한다.
그러나, 이런 경우에도, SmartCutTM방법에서의 이온 주입이 수행되는 동안 겪게 되는 열처리와 초기 속성 때문에, 재활용 기판은 최초의 도너 기판의 그것보다 더 밀도 높고 큰 결함을 보일지도 모른다. 이러한 결함들은 물질의 부피에 영향을 주게 되지만, 표면에까지 영향을 끼치지는 않는다. 그래서, 재활용 기판은 최초 도너 기판에 비하여 열화된 품질을 가질 수 있다.
이러한 결함들은 벌크 마이크로 결함(Bulk Micro Defects:BMD)로 불린다. 이러한 결함들은 전형적으로 기판 내에서의 산소 침전물(oxygen precipitates)에 대응된다. 이러한 침전물의 형성은 기판에 처리되는 열처리에 의하여 유발되거나 물질의 초기 속성에 따라 일어난다. 더욱 상세하게는, BMD 결함의 농도는 적용되는 온도의 기울기와 연관되어 있다고 알려졌고, 결함의 평균는 크기 최대 처리 온도와 관련이 있다.
그러나, 이러한 방법에 의하여 형성되는 SeOI의 의도된 사용에 의존하여, 전자 부품 제조자들은 BMD 결함의 최대 농도값 및/또는 이러한 결함의 최대 크기를 정해 제품 설명서에 정의한다.
따라서, 본 발명의 첫 번째 목적은, 재활용 기판의 품질을 향상시킴에 있다. 본 발명의 두 번째 목적은, 최종적으로 물질 두께를 제거할 수 있는 폴리싱의 마지막 단계에서, 원하는 두께의 재활용 기판을 얻을 수 있게 함에 있다. 나아가 본 발명은 목적은 SmartCutTM의 첫 번째 사이클을 완료함에 있어서, SeOI의 품질을 최적화함에 있다.
본 발명에 따른 SeOI(Semiconductor On Insulator)형 기판의 제조 방법은,
도너 기판 또는 리시버 기판 위에 산화층을 형성하는 단계;
취약 영역을 형성하기 위해, 상기 도너 기판 위에 원자종(atomic species)을 주입하는 단계;
상기 산화층이 본딩 경계면(bonding interface)에 위치하도록, 상기 도너 기판을 상기 리시버 기판 위에 본딩하는 단계;
상기 취약 영역의 상기 도너 기판을 분리하고, 상기 도너 기판의 층(layer)을 상기 리시버 기판으로 이동시키는 단계;
제2 SeOI형 기판의 제조에 이용되는 리시버 기판을 형성하도록, 상기 도너 기판의 잔존물을 재활용하는 단계;를 포함하고,
상기 산화 단계 이전에, 반도체 물질층은 에피택시(epitaxy)에 의하여 상기 도너 기판 위에 형성되며,
상기 이동된 층(layer)이 에피택시된 반도체 물질층이 되도록, 상기 취약 영역은 상기 주입 단계가 진행되는 동안 상기 에피택시 층에 형성되며,
상기 도너 기판은 1010/cm3 이하의 밀도 및/또는 500nm 이하의 평균 크기를 가지는 산소침전물을 포함하도록 선택되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 도너 기판의 잔존물을 재활용하는 단계 이후에 얻어지는 리시버 기판은 바람직하게는 100nm 이상인 두께를 가지는 에피택시된 반도체 물질층을 포함한다.
특히, 도너 기판의 열처리는 에피택시 이전에 수행되는 것이 유리하다.
에피택시 실리콘층의 두께는 0.5μm에서 8μm 사이인 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 도너 기판은 2ppm에서 4ppm사이의 희석된 산소(dilluted oxygen)를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 도너 기판은 1015 atoms/cm3 이하의 농도를 갖는 질소 원자를 포함하는 것이 바람직하다.
또한, 상기 도너 기판은 다결정(polycrystalline) 실리콘층 및/또는 그 후면의 산화층을 포함할 수 있다.
상기 도너 기판의 잔존물을 재활용하는 단계는 상기 잔존물의 두 면 및/또는 그 측면의 폴리싱(polishing), 또는 상기 취약 영역에 대응되는 상기 잔존물의 정면(face)의 화학적 기계적 폴리싱을 포함한다.
에피택시 층은 실리콘이나, 게르마늄 및/또는 SiGe를 포함하는 것이 유리하다.
또한, 본 발명은 SmartCutTM 방법에 의한 제1 SeOI형 기판의 제조가 완료된 후의 도너 기판의 잔존물의 재활용 방법에 관한 것으로, 상기 재활용 기판은 제2 SeOI형 기판의 제조에 있어서 리시버 기판으로 사용된다. 상기 제1 SeOI 기판이 제조되는 경우의 본 발명의 일 실시예에 따른 방법은,
1010/cm3 이하의 밀도 및/또는 500nm 이하의 평균 크기를 가지는 산소 침전물을 포함하도록 선택된 도너 기판;
상기 도너 기판에서 에피택시에 의하여 형성되는 반도체 물질층; 및
주입 단계에서 상기 에피택시 층에 형성되는 취약 영역을 포함한다.
상기 재활용 기판은 100nm 이상의 두께를 가진 에피택시된 반도체 물질층을 포함하는 것이 바람직하다.
본 발명에 있어서, 다른 구성이나 기술적 효과들은 아래의 도면들을 참조하는 상세한 설명에 의해 명백해 질 수 있을 것이다.
도 1은 SmartCutTM 방법의 단계들을 도시하는 도면,
도 2는 본 발명의 일 실시예에 따른 방법의 단계 나타내는 흐름도, 그리고,
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 SeOI의 형성 및 도너 기판의 재활용을 나타내는 도면이다.
도 2의 흐름도를 참조하면, 본 발명의 일 실시예에 따른 방법은 아래와 같이
100) 선택적으로(optionally) 도너 기판(10)을 어닐링;
101) 도너 기판(10) 상의 반도체 물질층(14)의 에피택시(epitaxy)에 의한 성장;
102) 도너 기판(10) 또는 리시버 기판(30) 위의 산화층(20)의 형성;
103) 에피택시 층(14)에 원자종(atomic species)의 주입;
104) 도너 기판(10)을 리시버 기판(30) 위에 본딩(bonding);
105) 도너 기판의 분리 및 도너 기판(10,14)의 층(layer)(140)을 리시버 기판(30)으로 이동;
106) 이와 같은 과정에 의하여 형성되는 제1 SeOI(1)의 완성;
107) 도너 기판의 잔존물(remainder)(2)의 폴리싱(polishing) 및 재활용 기판(recycled substrate)(40)의 획득;
108) 2차 SmartCutTM 사이클 : 새로운 도너 기판(50)과 함께 재활용 기판(40)을 리시버 기판으로 사용함으로써, 100)단계에서 107)단계를 반복;하는 단계를 포함한다. 이와 관련해서는 아래에서 더욱 상세히 설명하기로 한다.
스텝 100 - 어닐링( Annealing )
이 단계는 선택적으로 수행될 수 있다.
이는 도너 기판(10)에 어닐링을 수행하는 과정을 포함한다.
이러한 어닐링에 의하여, 도너 기판의 표면층의 질을 향상시키는 효과를 가져오며, 양질의 실리콘의 두께를 증대시키고, 양질의 에피택시 층의 성장을 조성할 수 있다.
어닐링은 전형적으로 1000℃에서 1360℃ 사이의 온도 조건에서, 약 30초에서 30분 정도의 어닐링 시간으로 이루어진다. 향상된 품질의 도너 기판의 표면층 두께는 수 마이크론(micron)까지 될 수 있다.
스텝 101 - 에피택시( Epitaxy )
도 3a를 참조하면, 에피택시는 0.5 마이크론에서 8마이크론 사이의 두께, 바람직하게는, 2 마이크론에서 5 마이크론 사이의 두께를 가지는 반도체 물질층(14)의 성장을 위하여 도너 기판(10)에 행해진다.
에피택시 층(14)의 물질은 예를 들면, 실리콘, 게르마늄 또는 SiGe 합성물일 수 있다. 층(14)은 단일 물질로 이루어지지 않아도 되고, 둘 또는 그 이상의 반도체 물질층을 중첩하여 형성될 수도 있다.
이하의 설명에서는, 실리콘층(14)을 상정하여 설명하지만, 본 발명에 대하여 이미 언급된 다른 가능한 물질들이 적용될 수 있음은 물론이다.
에피택시(epitaxy)는 단일결정 실리콘을 성장시킬 수 있는 기술들을 의미하면, 예를 들어 화학기상증착(CVD) 에피택시, 저기압화학기상증착(LPCVD) 에피택시, 분자빔(molecular beam:MBE) 에피택시, 유기금속 기상증착(MOCVD) 에피택시와 같은 기술을 들 수 있다.
에피택시 층(14)는 선택적으로 약하거나 강하게 P형 도핑되거나 N형 도핑될 수 있고, N형 상부(top part) 및 P형 하부(bottom part) 구조를 가지는 P/N 정션(junction)을 나타낼 수도 있다.
스텝 102 - 산화( Oxidation )
산화는 도너 기판(10) 혹은 리시버 기판(30) 상에 수행될 수 있다. 이는 열산화(thermal oxidation) 또는 산화층의 적층(deposition of an oxide)을 포함할 수 있다. 산화는 기판의 전체 영역, 즉, 전면(front face), 후면(rear face) 및 측면들(side faces) 모두에 산화층을 생성시킨다.
바람직하게는, 도 3b에 도시된 바와 같이, 산화층(20)은 에피택시 층(14)으로 덮힌 도너 기판(10) 위에 형성되어, 본딩 경계면(bonding interface)을 SeOI 능동층(active layer)으로부터 이동되도록 한다.
스텝 103 - 주입( Implantation )
도 3c를 참조하면, 원자종(atomic species)의 주입이 에피택시 층(14)의 두께 내에 수행된다. 그렇기 때문에, 이렇게 형성된 취약 영역(weakened zone)(12)은 에피택시 층의 두께를 갖게 된다.
이후 이동될 층(140)은 양질의 결정을 가지는 에피택시 실리콘으로부터 형성된다.
도너 기판의 잔존물(2)은 분리 단계 이후에 생기는 에피택시 실리콘의 잔여층(residual layer)(141)을 더 포함할 것이다.
스텝 104 - 본딩( Bonding )
도너 기판(10,14) 및 리시버 기판(30)은 분자 본딩(molecular bonding)에 의하여 본딩되며, 산화층(20)은 상기 두 기판의 경계면사이에 위치하게 된다. 이러한 스텝은 도 3d에 도시되어 있다.
본딩 에너지를 강화시키기 위하여 어닐링 단계가 추가될 수 있다.
스텝 105 - 분리( fracturing )
열처리 및/또는 물리적인 힘을 가함으로써, 취약 영역(12)을 따라, 도너 기판(10) 및 에피택시 층(14)의 분리가 시작된다.
도 3e를 참조하면, 에피택시 실리콘층(140)은 리시버 기판(30)으로 이동되며, 여기서 생기는 도너 기판의 잔존물은 SOI 기판으로부터 분리된다.
에피택시 층(14)의 두께에 형성되어 있던 취약 영역을 상기한다면, 이동되는 층(140)은 에피택시 실리콘으로 형성되며, 도너 기판의 잔존물(2)은 에피택시 실리콘의 잔존층(140)으로 커버된 초기의 도너 기판(10)을 포함한다.
게다가, 주변의 크라운(peripheral crown)은 이동되지 않고, 잔존물의 주변에서 중요한 단계가 이루어진다.
스텝 106 - 제1 SeOI 의 완성( Finishing of the firstSeOI )
이렇게 생성된 제1 SeOI는 이후에, 예정된 사용에 적합하도록 설계된 단계들을 끝마치게 된다. 이러한 처리들은 일반적으로 축약 급속열처리방법(abbreviation RTA)이나 고온(약 1200℃)에서 이루어지는 롱 어닐(long anneal)이 된다.
이러한 방법으로 생성된 SeOI(1)는 에피택시에 의하여 형성된 능동층(140)을 보여서 매우 좋은 결정질(crystalline quality)을 나타낸다.
스텝 107 - 도너 기판의 잔존물의 재활용
재활용 단계의 목적은 잔존물(2)로부터 상술한 단계에서의 주입 단계나 분리 단계, 혹은 잔존 영역에 의하여 손상된 영역을 제거하고, 그것으로부터 원하는 두께의 리시버 기판(40)을 얻기 위함이다.
재활용 단계는 필요하다면 함께 이루어질 수 있는 다른 기술들에 의하여 수행될 수 있다.
첫 번째 가능한 방법은, 더블 사이드 폴리싱(축약 DSP에 의하여) 단계가 양면에 동시에 수행되거나, 일면에 먼저 수행되고 나중에 다른 면에 수행되는 것과 같이 순차적으로 수행(축약 SDSP나 순차 DSP에 의하여)되는 것이다.
또 다른 실시예에 따르면, 취약 영역에 대응되는 면만을 폴리싱하는 방법이다. 이를 위해서 축약 CMP(abbreviation CMP)에 의한 화학적 기계적 폴리싱이 사용된다.
다른 가능한 실시예는 에지 폴리시 타입(edge polish type)의 폴리싱 및/또는 식각 과정을 수행하는 것을 포함한다. 에지 폴리싱이라 불리는 폴리싱은 방법은 사면(bevel)이나 모든 기판의 주변부에 있는 양 사면(상부 및 하부) 및/또는 기판의 에지(edge)의 CMP에 의하여 폴리싱되는 방법이다.
어떠한 경우에도, 재활용 단계는 잔존물(2)의 상당한 두께를 제거하게 되며,전형적으로 수백 나노미터 또는 수 마이크론에 해당하게 된다.
잔존물(2)이 에피택시 층(14)의 두께의 일부를 포함한다는 사실은 최초 도너 기판의 두께와 비교한다면, 두께의 상승을 가져온다. 이렇게 부가되는 두께는 폴리싱이 수행될 때 물질의 소비를 보상하는 부가적인 여분 물질을 포함한다.
에피택시 실리콘의 여분의 두께는 폴리싱을 포함하는 재활용 단계가 수행되는 동안 전체적으로 혹은 부분적으로 소비될 수 있다. 부분적으로 소비되는 경우는 도 3f에 도시된 바와 같이, 재활용 기판(40)의 표면에 에피택시 실리콘의 미세한 잔여층(142)을 보인다.
재활용 기판(40)의 잔여층(142)의 두께는 100nm 이상인 것이 바람직하다.
스텝 108 - 2차 SmartCut TM 사이클
2차 SmartCutTM 사이클은, 새로운 도너 기판을 이용하여 리시버 기판으로 재활용하여 사용할 목적으로, 상술한 단계 100 내지 단계 107과 같이 수행된다.
산화 단계를 거친 도너 기판인 경우에는 상기 재활용 기판은 2차 SmartCutTM 사이클에서 산화 과정을 거치지 않아도 됨을 알 수 있다.
반면에, 리시버 기판이 산화 과정을 거친다면, 재활용 기판은 2차 SmartCutTM 사이클에서 산화과정을 겪게 되지만, 1차 사이클에서의 단계 102)의 산화 과정을 겪지는 않았을 것이다.
다시 말하면, 재활용 기판은 최초 도너 기판이던지 재활용된 리시버 기판이던지, 한 차례의 산화 단계만을 거친다.
마찬가지로 열처리 역시 이와 같이 제한될 수 있지만, 재활용 기판이 최초 도너 기판 및 재활용 도너 기판에서 각각 한번씩, 총 두 번의 산화 단계를 거치게 되는 탑 포 탑 재활용(top for top recycling)에서는 이에 해당하지 않을 것이다.
에피택시 실리콘의 두께(142)가 여전히 재활용 기판(40)에 남아있는 경우에, 2차 SmartCutTM 사이클이 수행되면, 에피택시 실리콘을 보이는 전면이 새로운 도너 기판과의 본딩 경계면에 위치하게 된다.
이렇게 형성되는 제2 SeOI는 산화층 아래서 양질의 실리콘층을 보인다. 이러한 특징은 극세 산화층(ultra oxide layer)(예를 들어, 50nm 이하의 두께)을 가지는 SOI를 제조하는 경우에 매우 유용할 것이다.이런 SeOI는 상업적으로 UT-BOX(Ultra Thin Buried Oxide)라고 알려져 있다.
그래서, 스텝 101)에서의 에피택시 실리콘의 두께는, 재활용 기판에서 요구되는 표면의 질(즉, 재활용 기판의 표면에 요구되는 양질의 실리콘의 두께) 재활용 기판의 최종 두께 및 에피택시 층의 제조 원가 등을 고려해서 결정된다.
스텝 101)에서의 에피택시된 두께를 감소시키거나 폴리싱 동안 소비되는 에피택시 실리콘을 절약하기 위한 대체적인 방법은 오직, 제1 SeOI를 형성하기 위하여 도너 기판으로 이동되는 층의 두께와 상당히 동일한 두께를 갖는 하나의 층을 에피택시에 의하여 형성하거나, 도너 기판의 잔존물을 폴리싱하거나, 이후, 에피택시에 의하여 후자의 표면에, 재활용 리시버 기판으로 사용되기 위해 요구되는 두께를 가지는 실리콘층을 성장시킴에 있다.
게다가, 재활용 기판의 두께는 최초 도너 기판의 후면(즉, 에피택시에 의하여 성장된 실리콘층이 있는 면의 반대면)에 다결정 실리콘층을 제공함으로써 조정될 수 있다. 이 층의 두께는 전형적으로 약 1에서 2 마이크론 정도이다. 이 층은 더블 사이드 폴리싱(double-side polishing) 단계에서 소비되며, 도너 기판의 잔존물이 더 두껍게 유지되도록 한다.
또한, 최초의 도너 기판은 후면에 화학기상증착(CVD)에 의하여 증착된 산화층을 포함할 수 있다. 이 산화층은 기판의 후면을 보호할 수 있고, 상기 경우라면 다결정 실리콘층이 보호될 것이다. 또한, 산화층은 최초 도너 기판이 더 두껍게 유지될 수 있도록 한다.
최초 도너 기판의 질( quality )
게다가, 최초 도너 기판은 원래 한계보다 더 작은 BMD 밀도 및/또는 평균 크기를 갖도록 선택되는게 좋다.
일반적으로, 결함 밀도는 1010/cm3보다 작고, 바람직하게는 105/cm3 내지 1010/cm3 사이이거나, 107/cm3 내지 5*109/cm3 사이인 것이 좋다. 그리고, 결함의 평균 크기는 500nm 이하인 것이 바람직하다.
이러한 BMD형 결함들(BMD type defects)이, 본 방법에 따르는 두 단계(도너 기판의 2단계 수명, 즉, 도너 기판으로 사용된 후 다시 재활용 리시버 기판으로 사용되는 것)동안 형성된다고 하여도, 그들은 더 나은 최초 기판의 품질에 의하여 보상될 수 있다.
특히, 최종적인 표면의 질은 에피택시 층이 아무것도 포함하고 있지 않기 때문에, BMD와는 독립적이다.
최초 도너 기판은 희석된 형태(즉, 침전되지 않은)의 산소를, 대략 1017 atoms/cm3 및 2*1018 atoms/cm3 정도에 해당하는, 2ppm 내지 40ppm 가량 포함하고 있다.
선택적으로, 최초 도너 기판은 일반적으로 1015 atoms/cm3 이하의 밀도를 가지는 질소 원자들을 더 포함할 수 있다. 이러한 질소 원자들은 더 작고, 더 많은 수의 BMD의 형태의 산소 침전을 일으키는 효과를 갖는다. 원자들은 잉곳(ingot)의 성장이 일어나면 고체나 기체의 형태로 도너 기판 물질에 혼입(incorporated)된다.

Claims (15)

  1. 도너 기판(10) 또는 리시버 기판(30) 위에 산화층(20)을 형성하는 단계;
    취약 영역(12)을 형성하기 위해, 상기 도너 기판에 원자종을 주입하는 단계;
    상기 산화층(20)이 본딩 경계면(bonding interface)에 위치하도록, 상기 도너 기판(10)을 상기 리시버 기판(30) 위에 본딩하는 단계;
    상기 취약 영역(12)에서 상기 도너 기판을 분리하고, 상기 도너 기판의 층(layer)을 상기 리시버 기판(30)으로 이동시키는 단계; 및
    제2 SeOI형 기판의 제조에 이용되는 리시버 기판을 형성하도록, 상기 도너 기판의 잔존물(2)을 재활용하는 단계;를 포함하고,
    상기 산화 단계 이전에, 반도체 물질층(14)은 에피택시(epitaxy)에 의하여 상기 도너 기판(10) 위에 형성되며,
    상기 이동된 층(layer)이 에피택시된 반도체 물질층(140)이 되도록, 상기 취약 영역(12)은 상기 주입 단계가 진행되는 동안 상기 에피택시된 층(14)에 형성되며,
    상기 도너 기판(10)은 1010/cm3 이하의 밀도 및/또는 500nm 이하의 평균 크기를 가지는 산소 침전물을 포함하도록 선택되는 SeOI형 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 도너 기판의 잔존물(2)을 재활용하는 단계 이후에 얻어지는 리시버 기판은, 에피택시된 반도체 물질층(142)을 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  3. 제 2항에 있어서,
    상기 재활용된 리시버 기판(40)의 상기 에피택시된 물질층(142)의 두께는 100nm 이상인 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  4. 제 3항에 있어서, 상기 도너 기판(10)의 열처리는 상기 에피택시 이전에 수행되는 것을 특징으로 SeOI형 기판의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 에피택시된 실리콘층(14)의 두께는 0.5μm에서 8μm 사이인 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 도너 기판(10)은 2ppm에서 40ppm의 희석된 산소를 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 도너 기판(10)은 질소 원자를 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  8. 제 7항에 있어서,
    상기 질소 원자의 농도는 1015atoms/cm3 이하인 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 도너 기판(10)은 후면에 다결정 실리콘층 및/또는 산화층을 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 도너 기판의 잔존물(2)을 재활용하는 단계는, 상기 잔존물의 두 면 및/또는 그 측면을 폴리싱(polishing)하는 단계를 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  11. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 도너 기판의 잔존물(2)을 재활용하는 단계는, 상기 취약 영역(12)에 대응되는 상기 잔존물의 정면(face)의 화학적 기계적 폴리싱을 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    상기 에피택시된 층(14)은 실리콘, 게르마늄 및/또는 SiGe를 포함하는 것을 특징으로 하는 SeOI형 기판의 제조 방법.
  13. SmartCutTM 방법에 의한 제1 SeOI형 기판의 제조가 완료된 후의 도너 기판의 잔존물의 재활용 방법에 있어서, 상기 제1 SeOI형 기판의 제조가 수행되면, 제2 SeOI형 기판의 제조의 리시버 기판으로 사용되는 상기 재활용 기판(40)은,
    1010/cm3 이하의 밀도 및/또는 500nm 이하의 평균 크기를 가지는 산소 침전물을 포함하도록 선택된 도너 기판(10);
    상기 도너 기판(10)에서 에피택시에 의하여 형성되는 반도체 물질층(14); 및
    주입 단계에서 상기 에피택시된 층(14)에 형성되는 취약 영역(12)을 포함하는 재활용 방법.
  14. 제 13항에 있어서,
    상기 재활용 기판(40)은 에피택시된 반도체 물질층(142)을 포함하는 것을 특징으로 하는 재활용 방법.
  15. 제 14항에 있어서,
    상기 재활용 기판(40)의 상기 에피택시된 반도체 물질층(142)의 두께는 100nm 이상인 것을 특징으로 하는 재활용 방법.
KR1020107018903A 2008-03-11 2009-01-29 절연체 상부 반도체형 기판의 제조 방법 KR20100123846A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0851566A FR2928775B1 (fr) 2008-03-11 2008-03-11 Procede de fabrication d'un substrat de type semiconducteur sur isolant
FR0851566 2008-03-11

Publications (1)

Publication Number Publication Date
KR20100123846A true KR20100123846A (ko) 2010-11-25

Family

ID=39777862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018903A KR20100123846A (ko) 2008-03-11 2009-01-29 절연체 상부 반도체형 기판의 제조 방법

Country Status (7)

Country Link
US (1) US8216917B2 (ko)
EP (1) EP2269215A1 (ko)
JP (1) JP2011515838A (ko)
KR (1) KR20100123846A (ko)
CN (1) CN101933132A (ko)
FR (1) FR2928775B1 (ko)
WO (1) WO2009112306A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8841177B2 (en) * 2012-11-15 2014-09-23 International Business Machines Corporation Co-integration of elemental semiconductor devices and compound semiconductor devices
FR3110283B1 (fr) * 2020-05-18 2022-04-15 Soitec Silicon On Insulator Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
TWI786782B (zh) * 2021-08-23 2022-12-11 合晶科技股份有限公司 製造絕緣體上矽晶片的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US7056815B1 (en) * 2002-11-12 2006-06-06 The Regents Of The University Of Michigan Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
WO2006030699A1 (ja) * 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法

Also Published As

Publication number Publication date
FR2928775B1 (fr) 2011-12-09
FR2928775A1 (fr) 2009-09-18
EP2269215A1 (en) 2011-01-05
US8216917B2 (en) 2012-07-10
US20100297828A1 (en) 2010-11-25
JP2011515838A (ja) 2011-05-19
CN101933132A (zh) 2010-12-29
WO2009112306A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
US10784146B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US10083855B2 (en) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
CN110178211B (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
JP2022070890A (ja) 多層構造
JP7191886B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
KR20100123846A (ko) 절연체 상부 반도체형 기판의 제조 방법
JP4092874B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid