CN101930527A - 射频识别设备及其测试方法 - Google Patents

Abstract

本发明公开了一种射频识别(RFID)设备及其测试方法。在该测试方法中，RFID设备根据时间共享机制，接收不同种类的标签选择地址和存储地址，以测试一个或多个RFID标签。RFID设备包括标签芯片和测试芯片。标签芯片在从外部节点接收到测试输入信号时执行测试操作，并且向外输出指示测试操作的结果的测试输出信号。测试芯片在测试模式期间经测试焊盘从外部节点接收到地址和数据时，测试所述标签芯片。

Description

射频识别设备及其测试方法

相关申请的交叉引用

本申请要求享有2009年6月24日提交的韩国专利申请No.10-2009-0056372，10-2009-0056374，10-2009-0056388，10-2009-0056389和10-2009-0056390的优先权，在此通过引用参考将其整体并入本文。

技术领域

本发明的实施例涉及射频识别设备及其测试方法，更具体地说涉及使得一个测试芯片能够对包括在晶片级(即，在晶片被切割成各个电路之前)的标签芯片阵列中的多个标签芯片进行测试的技术。

背景技术

通过使用射频(RF)信号，已经广泛地使用射频识别(RFID)标签芯片来自动识别对象。为了使用RFID标签芯片来自动识别对象，首先将RFID标签粘附到待识别的对象上，并且RFID读取器与所述对象的RFID标签进行无线通信而不需与RFID标签进行视线或者物理接触。由于这种RFID技术的广泛使用，可大大降低相关的自动识别技术诸如条形码及光学特征识别技术的缺点。

近来，RFID已被广泛地用于物流管理系统、用户身份认证系统、电子货币(e-money)、运输系统等。例如，物流管理系统一般使用其中记录数据的集成电路(IC)而不是使用送货单或标签来执行库存中的货物识别或者货物管理。此外，用户身份认证系统一般使用包含个人信息等的IC卡来执行入口与出口管理功能等。

同时，非易失性铁电存储器可被用作RFID标签中的存储器。一般来说，非易失性铁电存储器即铁电随机存取存储器(FeRAM)，具有类似于动态随机存取存储器(DRAM)的数据处理速度，并且即使在断电的情况下仍可保存数据，使得许多研发人员对FeRAM进行广泛研究以作为下一代存储设备。

上述FeRAM具有非常类似于DRAM的结构，并且使用铁电电容器作为存储装置。铁电物质具有高度剩余极化特性，使得数据不会因去除电场而丢失。

图1为说明一般的RFID设备的方框图。

现有技术的RFID设备一般包括天线单元1、模拟单元10、数字单元20以及存储单元30。

在此情况下，天线单元1从外部RFID读取器接收射频(RF)信号。来自天线单元1的RF信号经天线焊盘11与12被输入到模拟单元10。

模拟单元10放大该输入RF信号，以产生电源电压VDD，该电源电压提供用于RFID标签的驱动电压。模拟单元10检测来自输入RF信号的操作命令信号，以及将命令信号CMD输出到数字单元20。此外，在模拟单元10检测输出电压VDD后，将时钟CLK和用于控制复位操作的上电复位信号POR输出到数字单元20。

数字单元20从模拟单元10接收电源电压VDD、上电复位信号POR、时钟CLK以及命令信号CMD，以及响应所接收的信号将响应信号RP输出到模拟单元10。数字单元20将地址ADD、输入/输出数据(I/O)、控制信号CTR以及时钟CLK输出到存储单元30。存储单元30使用存储设备来读取和写入数据，并将数据储存于其中。

在此情况下，RFID设备使用各种频带的时钟。一般来说，当降低频带值时，RFID设备具有较低的识别速度、较短的操作距离，并且受环境影响较少。相反，当增加频带值时，RFID设备具有较高的识别速度、较大的操作距离，并且受周围环境影响较大。

能够测试RFID标签是否正常操作的最佳测试方法如下。RF信号被输入到每一个RFID焊盘的天线焊盘11和12。RF信号由包含在RFID标签中的数字单元20处理，以产生响应信号RP，然后，调制该响应信号RP并将其传送到RFID读取器。因此，上述测试方法可确定RFID读取器所接收的信号是否为正确信号。

然而，在一块晶片中存在超过数千个的RFIF标签，使得将RF信号施加到所有RFID标签的每一个的上述测试方法并不符合成本效益并且没有效率。

发明内容

本发明的各种实施例是提供一种RFID设备及其测试方法，其基本上消除由于现有技术的限制及缺点所造成的一个或多个问题。

根据本发明的一个方面，射频识别(RFID)设备包括：标签芯片，配置用于当从外部节点接收测试输入信号时，执行它的测试操作，以及向外输出指示该测试操作的结果的测试输出信号；以及测试芯片，配置用于在测试模式期间当从外部节点接收到地址及数据时，测试所述标签芯片。

根据本发明的另一个方面，射频识别(RFID)设备包括：存储单元，配置用于响应内部控制信号，从单元阵列读取数据和/或将数据写入该单元阵列；以及测试接口单元，当激活测试激活信号时，当从外部节点接收到地址和数据时，产生所述内部控制信号，执行对存储单元的测试操作，并且向外部将指示测试操作的结果的测试输出信号输出到外部节点。

根据本发明的另一个方面，一种测试包括存储单元和测试接口单元的射频识别(RFID)设备的方法，所述测试接口单元响应经单个公共测试焊盘从外部节点接收到的地址与数据，测试所述存储单元，该方法包括：经所述公共测试焊盘顺序地接收所述地址和数据；执行对该存储单元的测试操作；以及经该公共测试焊盘将该存储单元的测试操作结果输出到外部节点。

根据本发明的另一个方面，一种射频识别(RFID)设备，包括：标签芯片阵列，配置为具有多个标签芯片，每一个标签芯片包括存储单元；测试芯片，配置用于在测试模式期间当从外部节点接收到地址与数据时，测试该标签芯片阵列；和个或多个数据总线，配置用于使该标签芯片阵列与该测试芯片互连，其中该测试芯片控制经该数据总线所接收的标签芯片的输出电流，并且因此将标签芯片与测试芯片中的每一个的失效状态输出到外部节点。

根据本发明的另一个方面，一种测试包括测试芯片和配置有存储单元的标签芯片的射频识别(RFID)设备的方法，该测试芯片响应于从外部节点接收的地址及数据，测试该标签芯片，并且经数据总线连接到该标签芯片，该方法包括：接收对应于该标签芯片与该测试芯片中的每一个的地址；以及响应于测试命令，检测施加到该数据总线的电流，然后，当在电流中检测到下拉电流时，确定该标签芯片或该测试芯片处于失效模式。

根据本发明的另一个方面，一种射频识别(RFID)设备，其包括：数字单元，由测试串行输入信号与测试时钟(或者测试时钟信号)激活，在激活周期期间，响应于从外部节点接收的测试输入信号，执行测试操作，以及当完成该测试操作时，输出响应信号；和输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压、接地电压、该测试串行输入信号、该测试时钟以及该测试输入信号。

根据本发明的另一个方面，一种测试包括数字单元和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述数字单元由测试串行输入信号与测试时钟激活，在激活周期期间，响应于从外部节点接收的测试输入信号执行测试操作，以及当完成该测试操作时输出响应信号，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压、接地电压、该测试串行输入信号、该测试时钟以及该测试输入信号，该方法包括：由该测试串行输入信号与该测试时钟激活该数字单元；经该输入/输出(I/O)焊盘单元接收该测试输入信号；该数字单元响应于该测试输入信号，执行该测试操作，并且产生测试输出信号；将该测试输出信号输出到外部节点；以及比较该测试输入信号与该测试输出信号。

根据本发明的另一个方面，一种射频识别(RFID)设备，包括：移位寄存器，配置用于接收测试串行输入信号与测试时钟、产生测试串行输出信号和输出该测试串行输出信号；测试电路，由该测试串行输出信号激活，并且在激活周期期间，响应于从外部节点接收的测试输入信号执行测试操作；以及输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压、接地电压、该测试串行输入信号、该测试时钟、以及该测试输入信号，并输出该测试串行输出信号。

根据本发明的另一个方面，一种射频识别(RFID)设备，包括：移位寄存器，配置用于接收测试串行输入信号与测试时钟、产生测试串行输出信号，并且输出该测试串行输出信号；测试电路，由该测试串行输出信号激活，以及在激活周期期间，响应于从外部节点接收的地址、数据及控制信号执行测试操作；和输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压和接地电压，接收该测试串行输入信号、该测试时钟、该地址、该数据以及该控制信号，并输出该测试串行输出信号。

根据本发明的另一个方面，一种测试包括移位寄存器、测试电路和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述移位寄存器配置用于接收测试串行输入信号与测试时钟、产生测试串行输出信号以及输出该测试串行输出信号，所述测试电路由该测试串行输出信号激活，并且在激活周期期间，响应于从外部节点接收的测试输入信号执行测试操作，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压以及接地电压，接收该测试串行输入信号、该测试时钟、该测试输入信号，并且输出该测试串行输出信号，该方法包括：由该测试串行输出信号激活该测试电路；经该输入/输出(I/O)焊盘单元接收该测试输入信号；通过允许该测试电路响应于该测试输入信号执行该测试操作而产生测试输出信号；将该测试输出信号输出到外部节点；以及比较该测试输入信号与该测试输出信号。

根据本发明的另一个方面，一种测试包括移位寄存器、测试电路和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述移位寄存器配置用于接收测试串行输入信号和测试时钟、产生测试串行输出信号，并且输出该测试串行输出信号，所述测试电路由该测试串行输出信号激活，并且在激活周期期间，响应于从外部节点接收的地址、数据及控制信号而执行一测试操作，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压和接地电压，接收该测试串行输入信号、该测试时钟、该地址、该数据以及该控制信号，并输出该测试串行输出信号，该方法包含：由该测试串行输出信号激活该测试电路；经该输入/输出(I/O)焊盘单元接收该地址及该控制信号；通过允许该测试电路响应于该地址与该控制信号执行该测试操作，产生测试输出信号；将该测试输出信号输出到外部节点；以及比较该测试输入信号与该测试输出信号。

根据本发明的另一个方面，一种射频识别(RFID)设备，包括：测试芯片，配置为由电源电压初始化，以开始测试操作；以及第一至第N个RFID标签(其中，N为等于或大于2的自然数)，顺序地串联连接到该测试芯片，其中当从外部节点接收到电源电压以及接地电压时，顺序地激活第一至第N个RFID标签，以执行对第一至第N个RFID标签的测试操作。

附图说明

图1是说明现有技术的RFID设备的方框图。

图2是说明根据本发明的第一实施例的RFID设备的结构图。

图3是说明测试根据本发明的第一实施例的RFID设备的方法的流程图。

图4是说明图2所示的测试接口单元的操作的流程图。

图5是说明安排在图2所示的RFID设备的晶片上的测试芯片与标签芯片的配置结构。

图6是说明图2所示的RFID设备中、测试芯片经划片道连接到标签芯片的结构图。

图7是说明用于根照本发明的第一实施例的RFID设备中的测试芯片的焊盘的结构图。

图8是说明图2所示的测试接口单元的详细电路框图。

图9是说明图8所示的地址锁存单元的详细电路图。

图10是说明图8所示的地址合成单元的详细电路图。

图11是说明图8所示的测试接口单元的操作的波形图。

图12是说明图2所示的测试接口单元的详细电路图。

图13是说明图12所示的数据锁存单元的详细电路图。

图14是说明图12所示的数据合成单元的详细电路图。

图15是说明图12所示的测试合成单元的波形图。

图16是说明根照本发明的第二实施例的RFID设备的详细电路图。

图17和18是说明测试根据本发明的第二实施例的RFID设备的方法的流程图。

图19是说明根据用于图16所示的RFID设备的测试方法来测试标签芯片和测试芯片的方法的流程图。

图20是说明当在根据本发明的实施例的RFID设备的测试方法中对测试芯片测试时执行的自动失效识别功能的流程图。

图21是说明用于图16所示的RFID设备中的测试芯片的焊盘的结构图。

图22是说明图2所示的测试接口单元的详细电路图。

图23是说明包含在图16所示的RFID设备的测试芯片中的输出电路的方框图。

图24是说明包含在图23所示的测试芯片选择控制器中的解码器的详细电路图。

图25是说明包含在图23所示的测试芯片选择控制器中的锁存单元的详细电路图。

图26和27分别是说明与图23所示的测试芯片的数据总线D_bus_1相关的构成元件的操作的详细电路图及时序图。

图28和29分别是说明与图23所示的测试芯片的数据总线D_bus_n相关的电流检测器及驱动器的详细电路图及时序图。

图30示出根据本发明的第三实施例的包括多个RFID标签阵列的晶片。

图31是说明根据本发明的第三实施例的一个RFID标签阵列的结构图。

图32是说明顺序激活根据本发明的第三实施例的RFID标签阵列中的多个RFID标签的过程的示意图。

图33说明根据本发明的第三实施例的RFID标签阵列的电路图。

图34和35是说明顺序激活包含在根据本发明的第三实施例的RFID标签阵列中的多个RFID标签的过程的电路图。

图36是说明在根据本发明的第三实施的RFID标签阵列中各个RFID标签经划片道互相连接的电路图。

图37是说明根据本发明的第三实施例的RFID设备的结构图。

图38是说明根据本发明的第四实施例的RFID设备的结构图。

图39是说明图37和38所示的时隙计数控制器的详细电路图。

图40是说明用于测试图37和38所示的RFID标签中所使用的输入/输出(I/O)焊盘的结构图。

图41是说明图37和38所示的时隙计数控制器的操作的时序图。

图42是说明顺序激活图37和38所示的多个RFID标签的时序图。

图43是说明测试图37及38所示的多个RFID标签的方法的流程图。

图44是说明图37和38所示的测试输入缓冲器的电路图。

图45和46是说明图44所示的测试输入缓冲器的操作的时序图。

图47是说明图37和38所示的测试输出驱动器的电路图。

图48是说明图47所示的测试输出驱动器的操作的时序图。

图49是说明根据本发明的第五实施例的RFID设备的结构图。

图50是说明根据本发明的第六实施例的RFID设备的结构图。

图51是说明图49和50所示的移位寄存器的详细电路图。

图52是说明用于测试图37和38所示的RFID设备的输入/输出(I/O)焊盘的结构图。

图53是说明图51所示的移位寄存器的操作的时序图。

图54是说明顺序激活图49和50所示的多个RFID标签的时序图。

图55和56是说明测试包含在图49和50所示的RFID标签阵列中的多个RFID标签的方法的流程图。

图57是说明图49和50所示的测试输入缓冲器的详细电路图，以及图58和59是说明测试输入缓冲器的操作的时序图。

图60是说明图52所示的I/O电路的详细方框图。

图61和62分别是说明图49和50所示的测试输出驱动器的详细电路图及时序图。

图63和64分别是说明图49和50所示的控制输出驱动器的详细电路图及时序图。

图65是说明图60所示的地址I/O单元的电路图。

图66是说明图60所示的数据I/O单元的详细电路图。

图67是说明图60所示的控制信号I/O单元的详细电路图。

图68是说明图60所示的控制信号I/O单元的详细电路图。

图69是说明第52所示的静电保护单元的电路图。

具体实施方式

现在将详细介绍本发明的实施例，其示例示于附图中。只要有可能，在整个附图中使用相同的附图标记来指代相同或类似的部件。

图2是说明根据本发明的实施例的用于RFID设备中的射频识别(RFID)标签芯片的结构图。在本发明的实施例中，多个焊盘P1，P2...P13设置在测试芯片中。

在本发明的实施例中，当芯片仍然在晶片上时，经公共测试焊盘发送测量信号(即，不需要经天线接收射频(RF)信号)，使得可以容易地测试RFID标签的性能或吞吐量。

根据本发明的该实施例的RFID设备包括电压放大器110，调制器120，解调器130，上电复位单元140，时钟发生器150，测试输入缓冲器160，测试输出驱动器170，数字单元200，测试接口单元300，存储单元400，和测试控制器500。

在这种情况下，响应于从电源电压施加焊盘P2接收到的电源电压VDD，电压放大器110产生RFID驱动电压。调制器120调制从数据字单元200接收到的响应信号RP。解调器130响应于电源电压施加焊盘P2的输出电压，产生操作命令信号DEMOD，并输出产生的操作命令信号DEMOD到测试输入缓冲器160。

上电复位单元140检测从电源电压施加焊盘P2接收到的电压，并响应于检测的电压，输出上电复位信号POR到数字单元200以控制复位操作。时钟发生器150输出时钟CLK到数字单元200，其中，时钟CLK能够响应于电源电压施加焊盘P2的输出电压，控制数字单元200的操作。

在此情况下，上电复位信号POR的详细操作如下。当在电源电压从低电平改变至高电平的瞬变时间期间上电复位信号POR与电源电压同时增加时，一旦电源电压VDD达到其操作电平，上电复位信号POR就从高电平改变至低电平。上电复位信号POR保持高电平足够长的时间以复位包含在RFID标签中的电路。

测试输入缓冲器160从测试信号输入焊盘P4接收测试输入信号RX1，从解调器130接收操作命令信号DEMOD，从测试控制器500接收测试激活信号TSTEN，并且响应于所接收的信号，将命令信号CMD输出到数字单元200。

换言之，当在正常操作模式中去激活测试激活信号TSTEN时，测试输入缓冲器160响应于从解调器130接收的操作命令信号DEMOD，将命令信号CMD输出到数字单元200。另一方面，当在测试操作模式期间激活测试激活信号TSTEN时，测试输入缓冲器160将命令信号CMD输出到数字单元200，所述命令信号CMD能够响应于来自测试信号输入焊盘P4的测试输入信号RXI测试RFID标签。

测试输出驱动器170响应于从数字单元200接收的响应信号RP，驱动测试输出信号TXO，使得测试输出驱动器170经测试信号输出焊盘P1将对每一个RFID标签执行的命令的结果输出到外部设备(或外部节点)。如在此使用的一样，“外部设备”或“外部节点”指处于所讨论的部件或设备的外的位置。例如，标签芯片的外部节点为该标签芯片的外的任何节点。

在此情况下，在测试RFID性能的测试操作模式期间，由从外部电源电压施加焊盘P2接收的电源电压VDD和从外部接地电压施加焊盘P3接收的接地电压GND驱动电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160以及测试输出驱动器170。

换言之，电源电压施加焊盘P2是在测试晶片上的多个RFID标签时接收电源电压VDD的焊盘。此外，接地电压施加焊盘P3是在测试晶片上的多个RFID标签时接收接地电压GND的焊盘。

当RFID标签通过与RFID读取器进行无线通信而从RFID读取器接收RF信号时，电压放大器110可提供电源电压VDD。相反，因为本发明的实施例所示的RFID设备测试此RFID标签而没有使用RF信号，其分别经额外的电源电压施加焊盘P2与额外的接地电压施加焊盘P3接收电源电压VDD和接地电压GND。

数字单元200接收电源电压VDD、上电复位信号POR、时钟CLK和命令信号CMD，分析命令信号CMD，以及产生控制信号和处理该信号。数字单元200将对应于所述控制与处理信号的响应信号RP输出到调制器120。

数字单元200将地址DADD、数据DI、芯片使能信号DCE、写使能信号DWE和输出使能信号DOE输出到测试接口单元300。数字单元200从测试接口单元300接收输出数据DO。

由从测试控制器500接收的测试使能信号TSTEN激活测试接口单元300。当激活测试接口单元300时，测试接口单元300从外部设备接收标签选择地址X0～X7、存储地址XA0～XA7、输入数据XDI0～XDI7和控制信号DIN_LATP、ADD_LATP、XCE、XWE、XOE以及TACT，并使用所接收的信息测试存储单元400。

在上述控制信号中，DIN_LATP为数据锁存激活信号，ADD_LATP为地址锁存激活信号，以及XCE为芯片使能信号。此外，XWE为写使能信号，XOE为输出使能信号，以及TACT为测试操作信号。

在此情况下，测试接口单元300经公共测试焊盘P5接收标签选择地址X0～X7、存储地址XA0～XA7和输入数据XDI0～XDI7。响应于经控制信号输入焊盘P6、P7、P9、P10及P11接收的控制信号DIN_LATP、ADD_LATP、XCE、XWE与XOE，以及经测试输入焊盘P12接收的另一控制信号TACT，测试接口单元300产生地址ADD、数据I以及控制信号CE、WE与OE，使得该测试接口单元300使用所产生的信息来测试存储单元400。此外，测试接口单元300从存储单元400接收控制结果信号O，并经数据输出焊盘P8将输出数据XDO输出到外部设备。

同时，如果激活测试接口单元300，当从数字单元200接收到地址DADD、数据DI、以及控制信号DCE、DWE与DOE时，测试接口单元300测试RFID标签的内部电路。在此情况下，内部电路可包括电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200以及存储单元400的全部。

为了测试RFID标签的所有操作，数字单元200响应于测试输入信号RXI所产生的命令信号CMD，产生地址DADD、数据DI和控制信号DCE、DWE与DOE。

测试接口单元300响应于地址DADD、数据DI以及控制信号DCE、DWE与DOE，产生地址ADD、数据I、以及控制信号CE、WE与OE，使得测试接口单元300可测试RFID标签的所有操作。测试接口单元300从存储单元400接收指示测试结果的控制结果信号O，并产生控制结果信号DO。

数字单元200响应于控制结果信号DO，产生响应信号RP。测试输出驱动器170响应于响应信号RP，驱动测试输出信号TXO，以及将测试输出信号TXO输出到测试输出焊盘P1。

存储单元400包括多个存储元件，每一个存储元件将数据写入储存单元和从储存单元读取数据。在此情况下，该存储单元400可以是非易失性铁电存储器(FeRAM)。该FeRAM具有类似于DRAM的数据处理速度。此外，该FeRAM具有十分类似于DRAM的结构，并使用铁电物质作为电容材料，以使其具有高剩余极化特性。由于该高剩余极化特性，即使去除电场也不会丢失数据。

测试控制器500在测试模式期间选择性地激活RFID标签。测试控制器500从测试输入焊盘P12接收测试操作信号TACT，以及从测试时钟输入焊盘P13接收测试时钟TCLK。测试控制器500将用于控制RFID标签的激活或去激活的测试激活信号TSTEN输出到测试输入缓冲器160与测试接口单元300。

如上所述，根据本发明的实施例，若在测试模式中激活所述测试激活信号TSTEN，可经测试信号输出焊盘P1或数据输出焊盘P8将RFID设备的测试结果传送到外部设备。

也就是，若测试了RFID设备的所有操作，将经测试信号输入焊盘P4接收的测试输入信号RXI传送到数字单元200、测试接口单元300和存储单元400。之后，在测试输入信号RXI通过测试接口单元300、数字单元200和测试输出驱动器170后，经测试输出焊盘P1输出测试输入信号RXI。因此，外部测试设备测量测试信号输出焊盘P1的输出，使得该外部设备可从所述输出测试RFID设备的所有操作。

另一方面，在仅测试RFID设备的存储单元400的情况下，在经公共测试焊盘P5接收的地址及数据通过测试接口单元300后，所述地址及数据被传送到存储单元400，并且接着所述地址及数据在通过测试接口单元300后经数据输出焊盘P8输出。因此，外部测试设备测量测试信号输出焊盘P8的输出，使得该外部设备可测试存储单元400的所有操作。

图3是说明测试根据本发明的实施例的RFID设备的方法的流程图。

参见图3，在步骤S1，经公共测试焊盘P5将标签选择地址X施加到测试接口单元300，以激活相应的标签芯片。接着，经公共测试焊盘P5将存储地址XA施加到测试接口单元300，以激活相应的地址，步骤S2。之后，经公共测试焊盘P5将输入数据XDI施加到测试接口单元300，以激活相应的地址，步骤S3。

本发明的上述实施例根据时间共享机制，经公共测试焊盘P5控制不同的输入线(即，标签选择地址X、存储地址XA和输入数据XDI)。标签选择地址X、存储地址XA和输入数据XDI在不同时间被输入，使得可测试RFID标签芯片的性能或吞吐量。因此，本发明的实施例不仅可降低测试芯片中所包含的焊盘数量，而且可简化测试芯片的布局。

图4是说明使用根据本发明的实施例的RFID设备的测试接口单元300来测试标签芯片的方法的流程图。

参见图4，若将电源电压VDD施加到RFID设备，则初始化该测试芯片，以使其首先被激活，步骤S11。在步骤S12，经公共测试焊盘P5将用于选择第一标签芯片的标签选择地址X施加到测试接口单元300。

之后，若将高电平的第一测试操作信号TACT和高电平脉冲的第一测试时钟TCLK施加到测试接口单元300，则激活测试激活信号TSTEN，步骤S13。接下来，若测试激活信号TSTEN被激活到至高电平，则激活相应的(即，选择的)标签芯片，步骤S14。

接着，在步骤S15，经公共测试焊盘P5将用于选择相应的地址的存储地址(XA0～XA7中的任何一个)施加到测试接口单元300。之后，在步骤S16，经焊盘P7将地址锁存激活信号ADD_LATP施加到测试接口单元300。

接下来，在步骤S17，经公共测试焊盘P5将输入数据(XDI0～XDI7中的任何一个)施加到接口单元300。在此情况下，经数据输出焊盘P8将输出数据XDO输出。

在步骤S18，经焊盘P6将数据锁存激活信号DIN_LATP施加到测试接口单元300。之后，在步骤S19，经具有芯片使能信号XCE、写使能信号XWE和输出使能信号XOE的输入焊盘P9～P11将存储测试信号施加到测试接口单元300。

在步骤S20，确定是否完成对第一标签芯片的测试操作。若在步骤S20已经完成对第一标签芯片的测试操作，则经公共测试焊盘P5将用于选择第二标签芯片的标签选择地址X施加到测试接口单元300。接着，在步骤S22，将高电平的第二测试操作信号TACT以及高电平脉冲的第二测试时钟TCLK施加到测试接口单元300。之后，重复上述测试操作直到激活并且完全对最后一个标签芯片的测试。

图5是说明根据本发明的实施例的、安排在图2所示的RFID设备的晶片上的测试芯片与标签芯片的配置结构。

参见图5，在一个晶片上以行和列方向形成多个标签芯片，以形成标签芯片阵列。每一标签芯片阵列包括多个标签芯片。即，标签芯片阵列表示经划片道互连的一组RFID标签芯片(即，在划片道中设置互连线)。

单个标签芯片阵列包括单个测试芯片和多个标签芯片。在此情况下，单个测试芯片可被安排在标签芯片阵列的中心。单个测试芯片测试安排在相应的标签芯片阵列中的所有标签芯片，从而能够减少测试所需的时间及成本。

如在此使用的一样，术语“射频识别设备”或“RFID设备”指包括一个或多个测试芯片和一个或多个标签芯片的设备或产品。例如，术语“RFID设备”可指包含一个或多个测试芯片和多个标签芯片的整个晶片，或者可指包含测试芯片和一个或多个标签芯片的晶片的一部分，所述多个标签芯片还没有被切割并且分成单独的芯片。

图6是说明在图2所示的RFID设备中、测试芯片经划片道连接到标签芯片的结构图。在本实施例中，测试芯片经在划片道(或划片区域)中形成的一或多个互连连接到一个或多个标签芯片，以传送需要用于测试标签芯片的信息。

参见图6，单个标签芯片阵列包括测试芯片和多个标签芯片。在图6中，指示测试命令和测试结果的I/O信号经在标签芯片中形成的划片道、在测试芯片和标签芯片之间交换。即，测试芯片和标签芯片经在X轴和Y轴方向上安排的多个划片道而互相连接。

因此，在通过安排在X轴及Y轴方向上的多个划片道之后，已经从外部设备接收的电源电压VDD、接地电压GND、控制信号、地址和数据经标签芯片的I/O焊盘被施加到每一个标签芯片的内部电路。然而，在通过测试芯片的I/O焊盘之前，从标签芯片产生的测试输出信号TXO、该控制结果信号等经在X轴及Y轴方向上安排的多个划片道被传送到外部设备。

在此情况下，为了测试标签芯片阵列，初始化测试芯片。可使用各种方法来初始化测试芯片。例如，若经I/O焊盘接收到电源电压VDD，则可根据需要建立测试芯片的初始化。

图6所示的上述实施例允许仅使用一个测试芯片，经划片道将测试命令和I/O数据与多个标签芯片进行交换，从而可减少布局面积。

图7是说明用于根据本发明的实施例的RFID设备中的测试芯片的焊盘的结构图。

测试芯片包括公共测试焊盘P5，根据时间共享机制将标签选择地址X0～X7、存储地址XA0～XA7和输入数据XDI0～XDI7公共输入到该公共测试焊盘P5。在此情况下，该公共测试焊盘P5包括公共输入焊盘PS0～P57，该公共输入焊盘将标签选择地址X0～X7、存储地址XA0～XA7和输入数据XDI0～XDI7分别输入到测试接口单元300。

测试芯片进一步包括：测试信号输出焊盘P1，用于将测试输出信号TXO输出到外部设备；电源电压施加焊盘P2，用于接收电源电压VDD；以及接地电压施加焊盘P3，用于接收接地电压GND。此外，测试芯片包括：测试信号输入焊盘P4，用于接收测试输入信号RXI；焊盘P6，用于接收数据锁存激活信号DIN_LATP；以及焊盘P7，用于接收地址锁存激活信号ADD_LATP。测试芯片进一步包括：数据输出焊盘P8，用于输出指示该控制结果信号的输出数据XDO；焊盘P9，用于接收芯片使能信号XCE；焊盘P10，用于接收写使能信号XWE；以及焊盘P11，用于接收输出使能信号XOE。此外，测试芯片包括测试输入焊盘P12，用于接收测试操作信号TACT；以及测试时钟输入焊盘P13，用于接收测试时钟TCLK。

图7所示的上述实施例设计用于经公共测试焊盘P5接收用于选择标签芯片的标签选择地址X0～X7、存储地址XA0～XA7和输入数据XDI0～XDI7，使得可以减少包含于测试芯片中的焊盘数量和测试芯片的布局。

图8是与根据本发明的实施例的RFID设备的地址锁存操作相关的测试接口单元300的详细电路图。为了便于说明，下文将描述将标签选择地址X0～X7施加到测试接口单元300的示例情况。

参见图8，测试接口单元300包括地址锁存单元310和地址合成单元320。

在此情况下，当激活测试激活信号TSTEN时，地址锁存单元310从公共测试焊盘P5接收标签选择地址X0～X7。地址锁存单元310响应于地址锁存激活信号ADD_LATP的激活，锁存标签选择地址X0～X7，并且输出锁存的地址XA0_LAT～XA7_LAT。

地址合成单元320合成锁存的地址XA0_LAT至XA7_LAT和从数字单元200接收的其它地址DADD0至DADD7，并将结果地址ADD0至ADD7输出到存储单元400。

图9是图8所示的地址锁存单元310的详细电路图。

参见图9，地址锁存单元310包括传输门T1及T2、NAND门ND1和反相器IV1及IV2。

在此情况下，当激活地址锁存激活信号ADD_LATP时，传输门T1使标签选择地址X0通过。另一方面，当去激活地址锁存激活信号ADD_LATP并且激活TSTEN时，传输门T2锁存标签选择地址X0。此外，当激活测试激活信号TSTEN时，NAND门ND1和反相器IV2输出锁存的地址XA0_LAT。若将测试激活信号TSTEN去激活至低电平，锁存的地址XA0_LAT变为低电平。

图10是说明图8所示的地址合成单元的详细电路图。

参见图10，地址合成单元320包括NOR门NOR1和反相器IV3。在此情况下，NOR门NOR1对锁存的地址XA0_LAT和来自数字单元200的地址DADD0执行NOR运算，并输出NOR运算结果。反相器IV3将NOR门NOR1的输出反相并且输出地址ADD0。

上述地址合成单元320对地址DADD0与锁存的地址XA0_LAT执行逻辑OR运算，使得当激活两个地址DADD0与XA0_LAT中的至少一个时，可激活地址ADD0。

换言之，若在整个RFID测试操作中激活测试输入信号RXI，则响应于经数字单元200接收的内部地址DADD0而产生内部地址ADD0。在此情况下，测试接口单元300响应于从数字单元200接收的控制信号DCE、DWE以及DOE，产生内部控制信号CE、WE以及OE。

另一方面，若在存储单元400的测试操作中激活经公共测试焊盘P5接收的标签选择地址X0，则响应于锁存的地址XA0_LAT而产生内部地址ADD0。在此情况下，测试接口单元300响应于经焊盘P9～P11接收的外部控制信号XCE、XWE及XOE，产生内部控制信号CE、WE、以及OE。

图11是说明与地址锁存操作相关的图8所示的测试接口单元300的操作的波形图。

参见图11，经公共测试焊盘P5将标签选择地址X0～X7施加到测试接口单元300。在此情况下，为了测试存储单元400，将测试激活信号TSTEN激活至高电平，以便保持高电平测试激活信号TSTEN。若将地址锁存激活信号ADD_LATP激活至高电平，则地址锁存单元310锁存标签选择地址X0～X7，并输出锁存的地址XA0_LAT～XA7_LAT。

若数字单元200不操作，则将地址DADD0至DADD7设定为逻辑低电平，使得锁存的地址XA0_LAT～XA7_LAT被输出作为地址ADD0～ADD7而不发生任何改变。

图12是说明与根据本发明的实施例的RFID设备的输入数据锁存操作相关的测试接口单元300的详细电路图。为了便于说明，下文将描述将输入数据XDI0～XDI7施加到测试接口单元300的示例情况。参见图12，测试接口单元300包括数据锁存单元330和数据合成单元340。

在此情况下，当激活测试激活信号TSTEN时，数据锁存单元330从公共测试焊盘P5接收输入数据XDI0～XDI7。数据锁存单元330响应于数据锁存激活信号DIN_LATP的激活而锁存输入数据XDI0～XDI7，并且输出锁存的数据DIN0_LAT～DIN7_LAT。数据合成单元340将锁存的数据DIN0_LAT～DIN7_LAT和从数字单元200接收的其它数据DI0～DI7进行合成，并将结果输入数据I0～I7输出到存储单元400。

图13是图12所示的数据锁存单元330的详细电路图。参见图13，地址锁存单元330包括传输门T3与T4、NAND门ND2和反相器IV4与IV5。

在此情况下，当激活数据锁存激活信号DIN_LATP时，传输门T3使数据XDI0通过。另一方面，当去激活数据锁存激活信号DIN_LATP且激活TSTEN时，传输门T4使数据XDI0被锁存。此外，当激活测试激活信号TSTEN时，NAND门ND2与反相器IV5输出锁存的数据DIN0_LAT。若测试激活信号TSTEN被去激活至低电平，则锁存的数据DIN0_LAT变为低电平。

图14是说明图12所示的数据合成单元340的详细电路图。

参见图14，数据合成单元340包括NOR门NOR2以及反相器IV6。在此情况下，NOR门NOR2对锁存的数据DIN0_LAT和来自数字单元200的数据DI0执行NOR运算，并输出该NOR运算结果。反相器IV6将NOR门NOR2的输出反相并输出数据I0。上述数据合成单元340对输入数据XDI0与锁存的数据DIN0_LAT执行逻辑OR运算，使得当激活二个数据XDI0与DIN0_LAT中的至少一个时，可激活数据I0。

换言之，若在所有RFID测试操作中激活测试输入信号RXI，则响应于经数字单元200接收的内部数据DI0而产生输入数据I0。另一方面，若在存储单元400的测试操作中激活经公共测试焊盘P5接收的输入数据XDI0，则响应于锁存的数据DIN0_LAT而产生输入数据I0。

图15是说明图12所示的测试接口单元300的操作波形图。

参见图15，将输入数据XDI0～XDI7经公共测试焊盘P5而施加到测试接口单元300。在此情况下，测试激活信号TSTEN被激活至高电平，以便保持高电平的测试激活信号TSTEN。若数据锁存激活信号DIN_LATP被激活至高电平，则数据锁存单元330锁存输入数据XDI0～XDI7，并输出锁存的地址DIN0_LAT～DIN7_LAT。若没有操作数字单元200，则将数据DI0～DI7设定成逻辑低电平，使得锁存的数据DIN0_LAT～DIN7_LAT被输出作为数据I0～I7而不发生任何改变。

图16是说明根据本发明的第二实施例的RFID设备的结构图。

在本发明的实施例中，经公共测试焊盘直接从晶片级接收测量信号，而没有经天线接收RF信号，使得可以容易地测试RFID标签芯片的性能或吞吐量。

根据本发明的第二实施例的RFID设备包括电压放大器、调制器120、解调制器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200、测试接口单元300、存储单元400和测试控制器500。

在此情况下，电压放大器110响应从电源电压施加焊盘P2接收的电源电压VDD，产生RFID标签驱动电压。调制器120调制从数字单元200接收的响应信号RP。解调制器130响应于电源电压施加焊盘P2的输出电压，产生操作命令信号DEMOD，以及将所产生的操作命令信号DEMOD输出到测试输入缓冲器160。

上电复位单元140检测从电源电压施加焊盘P2接收的电压，并响应于检测的电压，将上电复位信号POR输出到数字单元200，以控制复位操作。时钟发生器150将时钟CLK输出到数字单元200，其中时钟CLK能够响应于电源电压施加焊盘P2的输出电压而控制该数字单元200的操作。

测试输入缓冲器160从测试信号输入焊盘P4接收测试输入信号RX1，从解调制器130接收操作命令信号DEMOD，从测试控制器500接收测试激活信号TSTEN，并响应于接收的信号，将命令信号CMD输出到数字单元200。

换言之，当在正常操作模式期间去激活测试激活信号TSTEN时，测试输入缓冲器160响应于从解调制器130接收的操作命令信号DEMOD，将命令信号CMD输出到数字单元200。另一方面，当在测试操作模式期间激活测试激活信号TSTEN时，测试输入缓冲器160将命令信号CMD输出到数字单元200，该命令信号CMD能够响应于来自测试信号输入焊盘P4的测试输入信号RXI，测试RFID标签。

测试输出驱动器170响应于从数字单元200接收的响应信号RP，驱动测试输出信号TXO，使得测试输出驱动器170将每一个RFID标签上执行的命令的结果经测试信号输出焊盘P1输出到外部设备。

在此情况下，在用于测试RFID性能的测试操作模式期间，由从外部电源电压施加焊盘P2接收的电源电压VDD和从外部接地电压施加焊盘P3接收的接地电压GND驱动电压放大器110、调制器120、解调制器130、上电复位单元140、时钟发生器150、测试输入缓冲器160和测试输出驱动器170。

换言之，当通过激活各个RFID标签而测试晶片上的多个RFID标签时，电源电压施加焊盘P2是接收电源电压VDD的焊盘。此外，当测试晶片上的多个RFID标签时，接地电压施加焊盘P3是接收接地电压GND的焊盘。

换言之，若RFID标签通过与RFID读取器进行无线通信而从RFID读取器接收RF信号，则电压放大器110提供电源电压VDD。相反，因为本发明的实施例所示的RFID设备测试晶片上的RFID标签，RFID设备经额外的电源电压施加焊盘P2与额外的接地电压施加焊盘P3分别接收电源电压VDD和接地电压GND。

数字单元200接收电源电压VDD、上电复位信号POR、时钟CLK和命令信号CMD，分析命令信号CMD，并产生控制信号以及处理信号。数字单元200将对应于控制与处理信号的响应信号RP输出到调制器120。

数字单元200将地址DADD、数据DI、芯片使能信号DCE、写使能信号DWE和输出使能信号DOE输出到测试接口单元300。数字单元200从测试接口单元300接收输出数据DO。

测试接口单元300由从测试控制器500接收的测试使能信号TSTEN激活。当激活测试接口单元300时，测试接口单元300从外部设备接收地址XADD、输入数据XDI[0:1]和控制信号XCE、XWE、XOE以及TACT，并使用接收的信息来测试存储单元400。上述控制信号中，XCE为芯片使能信号。此外，XWE为写使能信号，XOE为输出使能信号，以及TACT为测试操作信号。

在此情况下，响应来自测试焊盘P14的地址XADD，来自数据输入焊盘P15的输入数据XDI[0:1]以及来自控制信号输入焊盘P17～P20的控制信号XCE、XWE、XOE与TACT，测试接口单元300产生地址ADD、数据I以及控制信号CE、WE与OE，使得测试接口单元使用所产生的信息来测试存储单元400。此外，测试接口单元300从存储单元400接收控制结果信号O，并将输出数据XDO经数据输出焊盘P16输出到外部设备。

同时，若激活测试接口单元300，测试接口单元300当从数字单元200接收地址DADD、数据DI、以及控制信号DCE、DWE与DOE时，测试RFID标签的内部电路。在此情况下，内部电路可包含电压放大器110、调制器120、解调制器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200以及存储单元400的所有部件。

为了测试RFID标签的所有操作，数字单元200响应于测试输入信号RXI产生的命令信号CMD，产生地址DADD、数据DI、以及控制信号DCE、DWE与DOE。

测试接口单元300响应于地址DADD、数据DI以及控制信号DCE、DWE与DOE，产生地址ADD、数据I、以及控制信号CE、WE与OE，使得测试接口单元测试该RFID标签的所有操作。测试接口单元300接收指示存储单元400的测试结果的控制结果信号O，并产生控制结果信号DO。

数字单元200响应于控制结果信号DO，产生响应信号RP。测试输出驱动器170操作响应信号RP，并将其输出到测试输出焊盘P1。

存储单元400包含多个存储元件，每一个存储元件将数据写入储存单元并从储存单元读取数据。在此情况下，存储单元400可为非易失性铁电存储器(FeRAM)。FeRAM具有类似于DRAM的数据处理速度。此外，FeRAM具有十分类似于DRAM的结构，以及使用铁电物质作为电容材料，以使其具有高剩余极化特性。由于高剩余极化特性，即使去除电场数据也不会丢失。

测试控制器501在测试模式中激活RFID标签。测试控制器501接收测试控制信号TSTEP，并从测试时钟输入焊盘P21接收测试时钟TCLK。测试控制器501将用于控制RFID标签的激活或去激活的测试激活信号TSTEN输出到测试输入缓冲器160与测试接口单元300。

如上所述，根据本发明的实施例，若在测试模式中激活测试激活信号TSTEN，则RFID设备的测试结果可经测试信号输出焊盘P1或数据输出焊盘P16被传送到外部设备。

即，若测试RFID设备的所有操作，则将经测试信号输入焊盘P4接收的测试输入信号RXI传送到数字单元200、测试接口单元300和存储单元400。之后，在通过测试接口单元300、数字单元200和测试输出驱动器170后，经测试输出焊盘P1输出测试输入信号RXI。因此，外部测试设备测量测试信号输出焊盘P1的输出，使得其可测试RFID设备的所有操作。另一方面，在仅测试RFID设备的存储单元400的情况下，将经测试焊盘P14接收的地址XADD经测试接口单元300传送到存储单元400。因此，外部测试设备测量测试信号输出焊盘P16的输出，使得其可响应测量的输出而测试存储单元400的所有操作。

如上所述，测试根据本发明的实施例的RFID设备中标签芯片的方法可被分类成利用测试输入信号RXI和测试输出信号TXO的方法，以及利用测试接口单元300的方法。

图17是说明利用测试输入信号RXI与测试输出信号TXO来测试标签芯片的方法的流程图。

参见图17，若将电源电压VDD施加到RFID设备，则初始化测试芯片以首先激活测试芯片，步骤S30。在步骤S31，将用于选择第一标签芯片的地址经测试焊盘P14施加到测试接口单元300。

之后，在步骤S32，若将高电平脉冲的第一测试时钟TCLK施加到测试接口单元300，则激活测试激活信号TSTEN。接下来，若激活测试激活信号TSTEN至高电平，则激活对应的标签芯片，步骤S33。

接着，在步骤S34，激活经测试信号输入焊盘P4接收的测试输入信号RXI。因此，外部测试设备对经测试信号输出焊盘P1输出的测试输出信号TXO进行检查，使得能够测试RFID标签的所有操作，步骤S35。

接着，在步骤S36，将用于选择第二标签芯片的地址经测试焊盘P14施加到测试接口单元300。之后，若将高脉冲的第二测试时钟TCLK施加到测试接口单元300，则激活测试激活信号TSTEN，步骤S37。接下来，若第二测试激活信号TSTEN被激活至高电平，则激活对应的标签芯片，步骤S38。

接着，在步骤S39，激活经测试信号输入焊盘P4接收的测试输入信号RXI。因此，外部测试设备检查经测试信号输出焊盘P1输出的测试输出信号TXO，使得可能可测试RFID标签的所有操作，步骤S45。之后，重复上述测试操作，直到激活并且完全测试最后的标签芯片。

图18是说明利用根据本发明的实施例的RFID设备的测试接口单元300来测试标签芯片的存储单元400的方法的流程图。

参见图18，若将电源电压VDD施加到RFID设备，则初始化该测试芯片，以首先激活测试芯片，步骤S40。在步骤S42，将用于选择第一标签芯片的地址经测试焊盘P14施加到测试接口单元300。

之后，若将高电平脉冲的第一测试时钟TCLK施加到测试接口单元300，则激活测试激活信号TSTEN，步骤S43。接下来，若测试激活信号TSTEN被激活至高电平，则激活对应的标签芯片，步骤S44。

接着，在步骤S45，将地址XADD、输入数据XDI[0:1]和控制信号XCE、XWE以及XOE分别经测试焊盘P14、数据输入焊盘P15和控制信号输入焊盘P17～P20施加到测试接口单元300。在此情况中，经数据输出焊盘P16输出输出数据XDO。

之后，外部测试设备检查经数据输出焊盘P16输出的输出数据XDO，使得可能测试RFID标签的存储单元400的所有操作，步骤S46。

接着，在步骤S47，经测试焊盘P14将用于选择第二标签芯片的地址施加到测试接口单元300。之后，若将高电平脉冲的第二测试时钟TCLK施加到测试接口单元300，则激活测试激活信号TSTEN，步骤S48。

随后，若第二测试激活信号TSTEN被激活至高电平，则激活对应的标签芯片，步骤S49。

接着，在步骤S50，将地址XADD、输入数据XDI[0:1]、控制信号XCE、XWE与XOE分别经测试焊盘P14、数据输入焊盘P15和控制信号输入焊盘P17～P20施加到测试接口单元300。

之后，外部测试设备检查经数据输出焊盘P16输出的输出数据XDO，使得可能测试RFID标签的存储单元400的所有操作，步骤S51。

之后，重复上述测试操作，直到激活并且完全测试最后的标签芯片。

图19是说明根据图16所示的RFID设备的测试方法来测试标签芯片以及测试芯片的方法的流程图。

参见图19，在步骤S60，顺序地将对应地址施加至测试芯片以及标签芯片。在步骤S61，外部测试设备施加相同测试命令到标签芯片和测试芯片，而不用区别标签芯片以及测试芯片。之后，若接收到测试命令，则检查连接到每一个标签的输出数据总线D_bus_n的信号状态。步骤S62。

在此情况下，以输出数据总线D_bus_n的状态为失效模式的方式建立测试芯片。换句话说，下拉驱动器PDD下拉连接到测试芯片的对应数据总线D_bus_n，使得当测试所述测试芯片时，电流状态自动被改变至失效模式。在此情况下，可以容易地将测试芯片与标签芯片区分，而不管测试芯片本身的位置在何处。

因此，在步骤S63，当检查输出数据总线D_bus_n的信号状态时，若确定是失效模式，则对应标签芯片或测试芯片是失效的(或者摒弃的)。相反，在步骤S64。若在检查输出数据总线D_bus_n的信号状态时，确定是通过模式，则对应的标签芯片通过。

图20是说明当以根据本发明的实施例的RFID设备的测试方法来对测试芯片测试时执行的失效自动识别功能的流程图。

参见图20，在步骤S70，将对应于测试芯片的地址施加到RFID设备。之后，在步骤S71，RFID设备从外部测试设备接收测试命令。在步骤S72，激活用于选择测试芯片的测试芯片选择控制器TCSC，使得选择信号TCSC_EN被使能。

之后，如果在步骤S73由使能的选择信号TCSC_EN激活下拉驱动器PDD，则在步骤S74中，则下拉连接到测试芯片的对应数据总线D_bus_1。

接着，在步骤S75，确定对应的输出数据总线D_bus_1是否在下拉状态。在步骤S76，若输出数据总线D_bus_1为下拉状态，则此状态意味着失效模式，故对应的测试芯片为失效的。

根据本发明的上述实施例，若在测试模式中选择测试芯片，则下拉连接到测试芯片的数据总线D_bus_1，使得可以容易地识别测试芯片。

图21是说明用于根据本发明的实施例的RFID设备中的测试芯片的焊盘的结构图。

参见图21，测试芯片包括向其输入地址XADD的测试焊盘P14。在此情况下，测试焊盘P14包括输入焊盘P50_1～P57_1，用于分别接收地址XADD0～XADD7。

测试芯片进一步包括：测试信号输出焊盘P1，用于将测试输出信号TXO输出至外部设备；电源电压施加焊盘P2，用于接收电源电压VDD；以及接地电压施加焊盘P3，用于接收接地电压GND。

此外，测试芯片包括：测试信号输入焊盘P4，用于接收测试输入信号RXI；焊盘P15，用于接收输入数据XDI[0:1]；以及数据输出焊盘P16，用于产生输出数据XDO。测试芯片进一步包括：焊盘P17，用于接收芯片使能信号XCE；焊盘P10，用于接收写使能信号XWE；以及焊盘P18，用于接收输出使能信号XOE。此外，测试芯片包括测试输入焊盘P20，用于接收测试操作信号TACT；以及测试时钟输入焊盘P21，用于接收测试时钟TCLK。

图22是说明包含在根据本发明的实施例的RFID设备中的标签芯片以及测试芯片的输出电路的详细电路图。

参见图22，标签芯片包括多个输出驱动器OD_1～OD_n。在此情况下，多个输出驱动器OD_1～OD_n以一对一的方式连接到多个数据总线D_bus_1～D_bus_n。优选地，数据总线D_bus_1～D_bus_n可形成于晶片的划片道上。

例如，数据总线D_bus_1表示用于接收标签芯片的输出数据XDO的总线。数据总线D_busn_为用于接收标签芯片的测试输出信号TXO的总线。输出驱动器OD_1～OD_n的每一个是基于开漏极方式作为下拉输出驱动器而操作。

因此，若输出驱动器OD_1～OD_n接通，则预定的下拉电流流过数据总线D_bus_1～D_bus_n。否则，若输出驱动器OD_1～OD_n截止，则没有预定的下拉电流流过数据总线D_bus_1～D_bus_n，从而基本上可能防止电流流过数据总线D_bus_1～D_bus_n。

测试芯片包括多个电流检测器CD_1～CD_n、多个驱动器D_1～D_n，以及输出焊盘OP1与OP2。在此情况下，多个电流检测器CD_1～CD_n以一对一的方式连接到多个数据总线D_bus_1～D_bus_n。电流检测器CD_1～CD_n检测标签芯片的输出驱动器OD_1～OD_n是否被以电流在其中流过的方式而导通，或者标签芯片的输出驱动器OD_1～OD_n是否被以阻断电流的方式而截止。

此外，多个电流检测器CD_1～CD_n以一对一的方式连接到多个驱动器。输出焊盘OP1与OP2以一对一的方式连接到多个驱动器D_1～D_n。此外，标签芯片的输出驱动器D_1～D_n以及该测试芯片的电流检测器CD_1～CD_n经数据总线D_bus_1～D_bus_n互相连接。

因此，标签芯片的输出驱动器OD_1～OD_n的输出数据经数据总线D_bus_1～D_bus_n分别被施加到测试芯片的电流检测器CD_1～CD_n。经输出焊盘OP1与OP2向外部分别输出电流检测器CD_1～CD_n的输出信号。

在此情况下，输出焊盘OP1可为用于产生输出数据XDO的数据输出焊盘P16，并且其它输出焊盘OP2可为用于输出该测试输出信号TXO的测试信号输出焊盘P1。

本发明的上述实施例对经数据总线D_bus_1～D_bus_n接收的标签芯片的输出电流进行控制，以向外输出标签芯片与测试芯片的失效状态，从而便于测试操作并减少测试时间。

图23是说明包含在图16所示的RFID设备中的输出电路的方框图。

参见图23，测试芯片包括多个电流检测器CD_1～CD_n、多个驱动器D_1～D_n、输出焊盘OP1与OP2、下拉驱动器PDD和测试芯片选择控制器TCSC。

在此情况下，电流检测器CD_1～CD_n检测数据总线D_bus_1～D_bus_n的电流，并将检测的电流输出到驱动器D_1～D_n。驱动器D_1～D_n接收电流检测器CD_1～CD_n的输出信号，以及将接收的信号分别输出到输出焊盘OP1与OP2。

此外，测试芯片选择控制器TCSC接收测试操作信号TACT以及测试时钟TCLK。此外，测试芯片选择控制器TCSC输出选择信号TCSC_EN，用于根据从测试焊盘P5接收的地址XADD0～XADD7来选择对应的测试芯片。当激活选择信号TCSC_EN时，下拉驱动器PDD控制连接到电流检测器CD_1的数据总线D_bus_1将为下拉。

在此情况下，数据总线D_bus_1不是单独连接到电流检测器CD_1，而是与下拉驱动器PDD的输出有关。即，数据总线D_bus_1连接到标签芯片的输出驱动器OD_1和下拉驱动器PDD的输出端，使得数据总线D_bus_1受二个信号的影响。

因此，若去激活标签芯片，则关闭输出驱动器OD_1，没有电流流过数据总线D_bus_1。在此情况下，若激活测试芯片，则可由下拉驱动器PDD下拉数据总线D_bus_1。

另一方面，若激活标签芯片，则输出驱动器OD_1被接通或关闭，而使电流在该数据总线D_bus_1中流过或不流过。在此情况下，若去激活测试芯片，则下拉驱动器PDD不下拉数据总线D_bus_1。通过上述操作，数据总线D_bus_1可反映测试模式中标签芯片与该测试芯片的控制信号。

在测试模式中，若电流大小达到测试测试芯片的大小，则设定测试芯片的模式为失效模式。即，若在经额外的地址使标签芯片与测试芯片互相分离后执行测试操作，则测试程序是很复杂的。

因此，本发明的实施例将相同的测试信号施加到标签芯片与该测试芯片，而不用区别标签芯片与测试芯片。在此情况下，若于测试模式中选择测试芯片，则测试芯片无条件地下拉连接到测试芯片本身的数据总线D_bus_1。因此，外部测试设备确定标签芯片为失效，或者对应芯片作为测试芯片，从而导致该芯片在操作中失效。在此情况下，外部测试设备确定经输出焊盘OP1接收的输出数据XDO是否为下拉电压，从而确定对应的芯片是否为测试芯片。

作为参考，在测试模式中，数据总线D_bus_n不是单独地被下拉。测试输出信号TXO系经连接到数据总线D_bus_n的输出焊盘OP2而被传送外部设备。通过人工输入的测试输入信号RXI产生测试输出信号TXO。因此，虽然没下拉数据总线D_bus_n，但当测试输出信号TXO经输出焊盘OP2输出时识别通过模式，并且当测试输出信号TXO没有经输出焊盘OP2输出时识别失效模式。

图24是说明第23图中所示的测试芯片选择控制器TCSC中所包含的解码器的详细电路图。在图24中，为便于说明并且对本发明更好了解，将选择并使用行地址R2(0110)与列地址C5(0101)。

参见图24，解码器包括多个NAND门ND3～ND10、多个反相器IV7～IV18、以及NMOS晶体管N1，使得解码器对从测试焊盘P14接收的地址XADD0～XADD7解码。

在此情况下，NAND门ND3与反相器IV11对其它地址XADD1和由反相器IV7反相的一个地址XADD0进行AND运算。

NAND门ND5与反相器IV13对一个地址XADD4和由反相器IV9反相的另一地址XADD5执行AND运算。

NAND门ND6与反相器IV14对一个地址XADD6和由反相器IV10反相的另一地址XADD7执行AND运算。

NAND门ND7与反相器IV15对反相器IV11与IV12的输出信号执行AND运算。NAND门ND8与反相器IV16对反相器IV13与IV14的输出信号执行AND运算。NAND门ND97与反相器IV17对反相器IV15与IV16的输出信号执行AND运算。

NMOS晶体管N1经源极端与栅极端接收接地电压，并经漏极端接收测试操作信号TACT。NAND门ND10与反相器IV18对测试操作信号TACT和反相器IV17的输出信号执行AND运算，以及将AND运算结果输出到节点Node_1。

解码器经解码单元对从测试焊盘P14输入的地址XADD0～XADD7进行解码，以及当激活测试信号TACT时，将解码的信号输出到节点Node_1。

图25是说明图23所示的该测试芯片选择控制器TCSC中所包含的锁存单元的详细电路图。

参见图25，锁单元包含NMOS晶体管N2、NOR门NOR3、反相器IV19～IV22以及传输门T5及T6。

NMOS晶体管N2经源极端与栅极端接收接地电压，以及经由漏极端接收测试时钟TCLK。NOR门NOR3与该反相器IV19对接地电压GND和测试时钟TCLK执行OR运算。传输门T5和T6以及反相器IV20响应于反相器IV19的输出，选择性地锁存施加到节点Node_1的信号。反相器21与IV22延迟传输门T5的输出而没有将输出反相，以及因此输出选择信号TCSC_EN。

当将测试时钟TCLK激活至高电平时，上述锁存单元锁存节点Node_1的信号，以及因此输出选择信号TCSC_EN。

图26是说明与图23所示的测试芯片的数据总线D_bus_1相关的电流检测器CD_1、驱动器D_1以及下拉驱动器PDD的详细电路图。

图26中，电流检测器CD_1包含作为上拉负载元件的PMOS晶体管P1以及作为箝位元件的NMOS晶体管N3。

PMOS晶体管P1连接于电源电压VDD与节点A之间，并且经栅极端而接收接地电压GND。NMOS晶体管N3连接于节点A与数据总线D_bus_1之间，以及经栅极端接收电源电压VDD。

具有上述构成元件的电流检测器CD_1使PMOS晶体管P1与NMOS晶体管N3能保持在ON状态。因此，电流检测器CD_1检测数据总线D_bus_1的电流，以及将其输出到节点A。驱动器D_1包含该输出缓冲器OB1。输出缓冲器OB1缓冲节点A的输出信号，以及将缓冲的信号输出到输出焊盘OP1。

下拉驱动器PDD包括作为下拉元件的NMOS晶体管N4。NMOS晶体管N4连接于数据总线D_bus_1与接地电压GND之间，使得其经栅极端接收选择信号TCSC_EN。当选择信号TCSC_EN被激活至高电平时，NMOS晶体管N4将数据总线D_bus_1下拉至接地电压电平。

图27是说明与图23所示的测试芯片的数据总线D_bus_1相关的操作的时序图。

参见图27，在激活周期(也称作活动周期)期间，将地址XADD0～XADD7从测试焊盘P14传送到测试芯片。测试芯片选择控制器TCSC通过解码器的解码操作，将高电平信号输出到节点Node_1。在此情况下，测试操作信号TACT变成高电平。

在测试操作信号TACT为高电平的情况下，高电平脉冲的测试时钟TCLK被传送到测试芯片。因此，选择信号TCSC_EN与测试时钟TCLK同步，使得选择信号TCSC_EN被改变成高电平信号。选择信号TCSC_EN由测试芯片选择控制器TCSC的锁存单元锁存。在此情况下，选择信号TCSC_EN保持锁存状态，直到测试时钟TCLK再度转为高电平。

之后，若选择信号TCSC_EN变为高电平，则导通下拉驱动器PDD的NMOS晶体管N4，使得该数据总线D_bus_1被下拉至接地电压电平。因此，数据总线D_bus_1的下拉电压经NMOS晶体管N3与输出缓冲器OB1被传送到输出焊盘OP1，以经输出焊盘OP1向外部输出低电平信号。

图28是说明与图23所示的测试芯片的数据总线D_bus_n相关的电流检测器CD_1与驱动器D_1的详细电路图。

图28中，电流检测器CD_n包括作为上拉负载元件的PMOS晶体管P2和作为箝位元件的NMOS晶体管N4。

PMOS晶体管P2连接于电源电压VDD与节点B之间，以及经栅极端接收接地电压GND。NMOS晶体管N4连接于节点B与数据总线D_bus_n之间，以及经栅极端接收电源电压VDD。

具有上述构成元件的电流检测器CD_n使PMOS晶体管P2与NMOS晶体管N4能保持在ON状态。因此，电流检测器CD_1检测数据总线D_bus_n的电流，以及将其输出到节点B。驱动器D_n包含该输出缓冲器OB2。输出缓冲器OB2缓冲节点B的输出信号，以及将缓冲的信号输出到输出焊盘OP2。

图29是说明与图23所示的测试芯片的数据总线D_bus_n相关的操作的时序图。

参见图第29，在激活周期期间，将地址XADD0～XADD7从测试焊盘P14传送到测试芯片。测试芯片选择控制器TCSC通过解码器的解码操作，将高电平信号输出到节点Node_1。在此情况下，测试操作信号TACT变为高电平。

在测试操作信号TACT为高电平的情况下，高电平脉冲的测试时钟TCLK被传送到测试芯片。因此，选择信号TCSC_EN与测试时钟TCLK同步，使得选择信号TCSC_EN被改变成高电平信号。选择信号TCSC_EN由测试芯片选择控制器TCSC的锁存单元锁存。在此情况下，选择信号TCSC_EN保持锁存状态，直到测试时钟TCLK再度达到高电平脉冲状态。

在此情况下，电流检测器CD_n将经数据总线D_bus_n接收的信号经节点B与输出缓冲器OB2输出到输出焊盘OP2。因此，输出焊盘OP2输出高电平信号。

如上所述，本发明的实施例对经数据总线D_bus_1～D_bus_n接收的标签芯片的输出电流进行控制，以向外部输出测试芯片及标签芯片的失效状态，以便于测试操作并减少测试时间。此外，在测试模式中，若选择测试芯片，则下拉连接到测试芯片的数据总线D_bus_1，从而可以容易地识别测试芯片。

图30示出根据本发明的第三实施例的包含多个RFID标签阵列的晶片。参见图30，多个标签阵列系被安排在晶片上。每一个RFID标签阵列包含多个RFID标签。即，RFID标签阵列表示经划片道互连的一组RFID标签。

图31是说明根据本发明的第三实施例的RFID标签阵列的结构图。

参见图31，RFID标签阵列包含测试芯片以及多个RFID标签。当接收电源电压VDD时，初始化测试芯片，使得测试芯片被首先激活。因此，顺序激活RFID标签TAG1～TAGN。

图32是说明顺序地激活根据本发明的第三实施例的RFID标签阵列中的多个RFID标签的过程的概念图。

参见图32，在第一行中，若初始化测试芯片，按照X轴的正向方向顺序地激活RFID标签TAG01～TAG09，以测试包含于第一行中的各个RFID标签。此外，在第三行中，按照X轴的正向方向顺序地激活RFID标签TAG20～TAG29，以测试包含于第三行中的各个RFID标签。在此方式下，包含于该RFID标签阵列中的所有RFID标签均被顺序地激活和测试。

出于示例目的，已公开上述实施例中所示的操作次序，因此，根据使用者的意向。通过改变划片道的安排，可将激活几个RFID标签的次序改变至另一次序。例如(i)，在第一列中在已经按造Y轴的负方向激活RFID标签后，在第二列中，可按照Y轴的正方向来激活RFID标签。对于另一个例子(ii)，可以对角方向，即按照RFID标签TAG01→RFID标签TAG19→RFID标签TAG20→RFID标签TAG18的次序，来激活RFID标签。

图33是说明根据本发明的第三实施例的RFID标签阵列的电路图。

参见图33，RFID标签阵列包含测试芯片以及多个RFID标签。在图33中，已经从外部设备接收的电源电压VDD和接地电压GND在通过以X及Y轴方向安排的多个划片道后，经RFID标签的I/O焊盘被施加到每一个RFID标签的内部电路。

在通过以X及Y轴方向安排的多个划片道后，已经从外部设备接收的测试输入信号TI、测试时钟TCLK、控制信号、地址等经RFID标签的I/O焊盘被施加到每一个RFID标签的内部电路。然而，从RFID标签输出的测试输出信号TXO、控制结果信号等，在通过RFID标签的每一内部电路的I/O焊盘后，经以X及Y轴方向安排的多个划片道，从RFID标签内部电路而被传送到外部设备。

测试芯片、RFID标签TAG01和其它RFID标签TAG02～TAGN经按照X及Y轴方向安排的多个划片道互相连接。测试串行输入信号TSI与测试串行输出信号TSO经划片道在RFID标签中被顺序地传送。

图34是说明根据本发明的实施例、顺序地激活RFID标签阵列中所包含的多个RFID标签以及测试RFID标签一激活周期的过程的电路图。

参见图34，为了测试RFID标签阵列，需要初始化测试芯片。可使用各种方法来初始化测试芯片。例如，若经I/O焊盘接收电源电压VDD，则可根据需要建立测试芯片的初始化。

若初始化测试芯片，则将测试串行输入信号从输出端TSO00传送到RFID标签TAG01的输入端TSI01。在此情况下，为便于说明，虽然“TSO”表示输出端且“TSI”表示输入端，但应注意的是，TSO与TSI实质上分别表示测试串行输出信号TSO与测试串行输入信号TSI。

在接收电源电压VDD、接地电压GND以及测试串行输入信号的情况下，使RFID标签TAG01与测试时钟TCLK同步，从而可激活RFID标签TFG01。当激活RFID标签TAG01时，测试输入信号T1经I/O焊盘被施加到RFID标签TAG01，以执行测试操作。

若已完成RFID标签TAG01的测试操作，则在与测试时钟TCLK同步后，产生测试串行输出信号。测试串行输出信号从输出端TSO01被传送到输入端TSI02。

图35是说明根据本发明的实施例、顺序地激活RFID标签阵列中所包含的多个RFID标签以及测试RFID标签一激活周期的的电路图。

在接收电源电压VDD、接地电压GND以及测试串行输入信号的情况下，使RFID标签TAG02与测试时钟TCLK同步，从而可激活RFID标签TAG02。当激活RFID标签TAG02时，测试输入信号T1经I/O焊盘被施加到RFID标签TAG02，以执行测试操作。

若已完成RFID标签TAG02的测试操作，则在与该测试时钟TCLK同步后，产生测试串行输出信号。测试串行输出信号从输出端TSO02被传送到输入端TSI03。

同样地，测试输出信号被输入到RFID标签TAG03～TAGN以激活各个RFID标签，使得可在激活周期期间测试各个RFID标签。

图36是说明根据本发明的第三实施例、经RFID标签阵列中的划片道互相连接的各个RFID标签的电路图。

参见图36，RFID标签阵列包含一个测试芯片以及多个RFID标签。以X及Y轴方向来安排多个划片道。以X及Y轴方向安排的划片道中的多个互连可形成在诸如M1及M2层的不同层中。

在M1层中，可以在X轴方向上形成划片道中的多个互连。在M2层中，可以在Y轴方向上形成划片道中的多个互连。M1层的互连与M2层的互连可经接触点(contact)而互相连接。

在顺序地通过以M1层的X轴方向安排的划片道、接触点和以M2层的Y方向安排的其它划片道后，已经从外部设备接收的电源电压与接地电压经RFID标签的I/O焊盘被施加到每一个RFID标签的内部电路。

在顺序地通过以M1层的X轴方向安排的划片道、接触点和以M2层的Y方向安排的其它划片道后，已经从外部设备接收的测试输入信号、测试时钟、控制信号和地址经RFID标签的I/O焊盘被施加到每一RFID标签的内部电路。

经RFID标签的I/O焊盘，将从RFID标签所输出的测试输出信号、测试串行输出信号、控制输出信号等从RFID标签的内部电路传送划片道。接着，将这些信号顺序地施加到以M2层的Y轴方向安排的划片道、接触点和其它以M1层的X轴方向安排的划片道，并且然后传送到外部设备。

经M2层中的Y轴方向划片道和接触点、M1层中的X轴方向划片道与接触点、以及M2层的Y轴方向划片道，将测试串行输入信号与测试串行输出信号在测试芯片、RFID标签TAG01和其它RFID标签TAG02～TAGN中传送。

根据本发明的上述实施例，若假设仅将一测试芯片被指定给每一个标签阵列并且初始化测试芯片，则连接到测试芯片的几个RFID标签被顺序地激活和测试。因此，可容易地测试多个RFID标签。

此外，若假设仅将一个测试芯片指定给每一个标签阵列并且初始化测试芯片，则测试输出信号被顺序地转送至互相串联连接的几个RFID标签，以激活RFID标签，使得这些RFID标签可在本发明的实施例中被测试。若假设测试输入/输出信号被同时施加到所有RFID标签以及从所有RFID标签产生，则需要额外的划片道用于测试输入/输出信号的I/O操作。然而，本发明的实施例可由不需要额外的划片道而互相串联连接的多个RFID标签来实现，因此可减少设计尺寸并且简化电路结构。

图37是说明根据本发明的第三实施例的RFID设备的结构图。

参见图37，根据本发明的第三实施例的RFID设备包含天线单元ANT、电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200和存储单元400。

天线单元ANT从RFID读取器接收一或多个RF信号。所接收的RF信号经由天线焊盘A_P1与A_P2而被传送到电压放大器110。电压放大器110整流并升压经天线单元ANT接收的RF信号，产生作为RFID标签驱动电压的电源电压。调制器120调制从数字单元200接收的响应信号RP，以及将调制的响应信号RP输出到天线单元ANT。

解调器130响应电压放大器110的输出电压，对从天线单元ANT接收的RF信号进行解调，以产生解调信号DEMOD，以及将产生的解调信号DEMOD输出到测试输入缓冲器160。

上电复位单元140检测电压放大器110中产生的电源电压，以及响应所检测的电源电压，将上电复位信号POR输出到数字单元200，以控制复位操作。时钟发生器150将时钟CLK输出到数字单元200，其中时钟CLK能够响应从电压放大器110输出的电源电压，控制数字单元200的操作。

测试输入缓冲器160响应来自测试信号输入焊盘P30的测试输入信号T1以及来自解调器130的解调信号DEMOD，检测操作命令信号，以及因此产生命令信号CMD。

电源电压施加焊盘P32为当测试晶片上的多个激活的RFID标签时可接收电源电压VDD的焊盘。接地电压施加焊盘P33为当测试晶片上的多个RFID标签时可接收接地电压GND的焊盘。

换言之，若RFID标签通过与RFID读取器通信而接收来自RFID读取器的RF信号，则电压放大器110提供电源电压VDD。相反地，当根据本发明的第三实施例测试晶片上的RFID标签时，图37所示的RFID设备分别经额外的电源电压施加焊盘P32以及额外的接地电压施加焊盘P33而接收电源电压VDD以及接地电压GND。

相反地，因为在本发明的实施例所示的RFID设备可测试晶片上的RFID标签，其分别经额外的电源电压施加焊盘P32以及额外的接地电压施加焊盘P33接收电源电压VDD以及接地电压GND。

测试输出驱动器170响应从数字单元200接收的响应信号RP，驱动测试输出信号TO，以及经测试信号输出焊盘P31输出测试输出信号TO。

数字单元200接收电源电压VDD、上电复位信号POR以及时钟CLK，使用所接收的信号来分析命令信号CMD，以及产生控制信号和处理该信号。数字单元200将对应于控制和处理信号的响应信号RP输出到调制器120。

数字单元200包含时隙计数控制器600，用于激活各个RFID标签。时隙计数控制器600接收来自测试时钟输入焊盘P34的测试时钟TCLK，以及接收来自测试串行信号I/O焊盘35的测试串行输入信号TSI。时隙计数控制器600接收来自上电复位单元140的上电复位信号POR。

时隙计数控制器600产生时隙计数位来控制RFID标签的激活或去激活，产生测试串行输出信号TSO并经测试串行信号输出焊盘P36而将其输出至另一RFID标签。

数字单元200将地址ADD、输入/输出数据I/O、控制信号CTR以及时钟CLK输出到存储单元400。存储单元400将从数字单元200接收的信息写入储存单元中，以及从储存单元读取该信息。

在此情况下，存储单元400可为非易失性铁电存储器(FeRAM)。FeRAM具有类似于DRAM的数据处理速度。此外，FeRAM具有十分类似于DRAM的结构，以及使用铁电物质作为电容材料，使得其具有高剩余极化特性。由于该高剩余极化特性，故即使去除电场也不会丢失数据。

图38是说明根据本发明的第四实施例的RFID设备的结构图。

参见图38，根据本发明的第四实施例的RFID设备包含天线单元ANT、电压放大器110、调制器120、解调制器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200以及存储单元400。

第四实施例中所示的天线单元ANT、数字单元200和存储单元400与第三实施例中的那些单元基本相同，但第四实施例进一步包括不同于第三实施例的施加方式的限压器180。为了基本上防止RFID标签的内部电路被超出电源电压VDD的非预期的电压损坏，限压器180将电压放大器110放大的电压或者从外部接收的电源电压限制至预定电压电平值或者更小。

图39是说明图37及38所示的时隙计数控制器600的详细电路图。

参见图39，时隙计数控制器600包含时隙计数器601以及移位寄存器602。测试时钟TCLK经测试时钟输入焊盘P34被传送到时隙计数器601与移位寄存器602。焊盘电阻器Rpd1连接于测试时钟输入焊盘P34与接地端之间。

若测试时钟TCLK没有被施加到时隙计数器601作为高电平信号，则焊盘电阻器Rpd1允许测试时钟TCLK被偏压。具体而言，在噪声发生在测试时钟TCLK中使得测试时钟TCLK具有介于低电平与高电平之间的中间电平，并且然后被施加到时隙计数器601的情况下，焊盘电阻器Rpd1允许具有中间电平的测试时钟TCLK被偏压至低电平，以使没有噪声施加到时隙计数器601。然而，若测试时钟TCLK被传送到时隙计数器601作为高电平信号，此高电平测试时钟TCLK本身具有驱动能力，以使其不会被焊盘电阻器Rpd1偏压至低电平信号。

来自测试芯片的测试串行输入信号TSI或者来自另一RFID标签的测试串行输出信号TSO经测试串行信号I/O焊盘35被施加到移位寄存器602。焊盘电阻器Rpd2并联连接于测试串行信号I/O焊盘35与接地端之间。

若测试串行输入(输出)信号TSI(TSO)没有被施加到移位寄存器602作为高电平信号，则焊盘电阻器Rpd2允许接收的信号TSI被偏压。具体而言，在噪声发生在测试时钟TCLK中使得测试串行输入(输出)信号TSI(TSO)具有介于低电平与高电平之间的中间电平，并且接着被施加到移位寄存器602的情况下，焊盘电阻器Rpd2允许具有中间电平的测试串行输入(输出)信号TSI(TSO)被偏压至低电平，以使没有噪声施加到移位寄存器602。然而，若测试串行输入(输出)信号TSI(TSO)被传送到移位寄存器602作为高电平信号，此高电平测试串行输入(输出)信号TSI(TSO)本身具有驱动能力，以使其不会被焊盘电阻器Rpd2偏压至低电平信号。

时隙计数器601由测试时钟TCLK设定，使得其输出低电平的时隙计数位。时隙计数器601由从移位寄存器602输出的测试串行输出信号TSO复位，使得其输出高电平的时隙计数位。若时隙计数器601输出低电平的时隙计数位，激活该RFID标签。否则，若时隙计数器601输出高电平的时隙计数位，去激活该RFID标签。

移位寄存器602储存从测试芯片接收的测试输入信号TSI或从另一RFID标签接收的测试串行输出信号TSO的值。若移位寄存器602被测试时钟TCLK激活，则测试输入信号TSI或从另一RFID标签接收的测试串行输出信号TSO的值被传送作为测试串行输出信号TSO。测试串行输出信号TSO被传送到时隙计数器601和测试串行信号输出焊盘P36。移位寄存器602从上电复位单元140接收上电复位信号POR，以使其被复位。

图40是说明根据本发明的第三及第四实施例的用于测试图37及38所示的RFID标签的输入/输出(I/O)焊盘的结构图。

参见图40，RFID测试芯片的I/O焊盘包含测试信号输入焊盘P30、测试信号输出焊盘P31、电源电压施加焊盘P32、接地电压施加焊盘P33、测试时钟输入焊盘P34、测试串行信号输入焊盘P34以及测试串行信号输出焊盘P36。

测试输入信号TI经测试信号输入焊盘P30被施加到RFID测试芯片的I/O焊盘，以及测试输出信号TO经测试信号输出焊盘P31输出。电源电压VDD经电源电压施加焊盘P32施加到I/O焊盘，以及接地电压GND经接地电压施加焊盘P33施加到I/O焊盘。测试时钟TCLK经测试时钟输入焊盘P34施加到I/O焊盘，测试串行输入信号TSI经测试串行信号I/O焊盘35施加到I/O焊盘，以及测试串行输出信号TSO经测试串行信号输出焊盘P36施加到I/O焊盘。

图41是说明图37及38所示的时隙计数器控制器600的操作的时序图。

参见图41，在时间Ti，电源电压VDD被施加至测试芯片，使得测试芯片被初始化。在此情况下，上电复位信号POR也从低电平被初始化至高电平。上电复位信号POR被施加到移位寄存器602，使得移位寄存器602也被上电复位信号POR初始化。

在时间T0，测试串行输入信号TSI自低电平变为高电平。即，测试串行输入信号TSI从测试芯片施加到RFID标签TAG01的测试串行信号输入焊盘TSI01。输入到RFID标签TAG01的测试串行输入信号TSI被施加到时隙计数控制器600的移位寄存器602。

在测试时钟TCLK为低电平时激活移位寄存器602。因此，当在时间T1测试时钟TCLK自低电平变为高电平时，移位寄存器602被去激活。因此，在RFID标签TAG01的移位寄存器602被初始化直到其被激活的情况下，移位寄存器602输出低电平的测试串行输出信号TSO。

在时间T1，测试时钟TCLK被输入到时隙计数器601的设定端。在此情况下，若测试时钟TCLK自低电平变为高电平，则设定时隙计数器601使得其输出表示为“111...”的时隙计数位。若从时隙计数器601输出时隙计数位“111...”，则RFID标签被去激活，从而无法测试RFID标签。

在时间T2，若测试时钟TCLK从高电平变至低电平，则激活移位寄存器602。若在时间T2激活移位寄存器602，则移位寄存器602储存在时间T2所取得的测试串行输入信号的值，以及输出所储存的TSI值作为测试串行输出信号TSO。

移位寄存器602储存激活时产生的输入信号，接着连续输出储存的信号直到被去激活。因此，尽管测试串行输出信号TSO在时间T3被转变至低电平，但测试时钟TCLK仍被持续保持在低电平。当移位寄存器602被保持在激活状态时，测试串行输出信号TSO为高电平。在此，优选的，测试串行输入信号TSI在到达测试时钟TCLK被转变至高电平的下个时间T4前被转变至低电平。

测试串行输出信号TSO还被输入到时隙计数器601的复位端。若测试串行输出信号TSO为高电平，则时隙计数器601被复位以使其输出表示为“000...”的时隙计数位。若输出时隙计数位“000...”，则RFID标签被激活。

换言之，时隙计数器601保持在复位模式直到移位寄存器因高电平测试时钟TCLK的输入而被去激活为止。因此，产生时隙计数位“000...”直到到达测试时钟TCLK被转变至高电平的时间T1，使得RFID标签在到达时间T1前被保持在激活状态。因此，RFID标签的测试操作可针对激活保持时间被执行。

测试操作可根据用户对于RFID标签的意向而由模拟电路单元、数字单元200或者存储单元400来执行。在此，应注意的是，术语“模拟电路单元”在概念上包括电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160以及测试输出驱动器170。

例如，当执行存储单元400的测试操作时，将复位数据写入存储单元400的每一存储元件中。经I/O焊盘输入测试输入信号TI。测试输入信号TI被输入到测试输入缓冲器160，以产生命令信号CMD。命令信号CMD包含操作信号，该操作信号使写入在RFID标签中的数据被读取。

数字单元响应命令信号CMD，使用控制信号CTR来读取写入在存储单元400中的数据。从数字单元200产生的响应信号RP包含关于读取数据的信息。响应信号RP由测试输出驱动器170驱动，并通过测试信号输出焊盘P31以测试输出信号TO的形式输出。数字单元200从测试输出信号TO获得关于读取数据的信息。设在RFID标签外部的外部测试设备比较读取数据与写入数据，以及确定读取数据是否本质上与写入数据相同。若读取数据本质上与写入数据相同，则数字单元200决定存储单元400在正常模式中。否则，数字单元200决定存储单元400在失效模式中，以完成存储单元400的测试操作。

在时间T4，若测试时钟TCLK从低电平变至高电平，则去激活移位寄存器602。移位寄存器602连续地输出高电平的测试串行输出信号TSO直到被下个低电平的测试时钟TCLK去激活。若输出高电平的测试串行输出信号TSO，则复位时隙计数器602，以使其输出时隙计数位“000...”。若输出时隙计数位“000...”，则激活RFID标签TAG01。

在时间T5，若测试时钟TCLK从高电平变至低电平，则RFID标签TAG01的移位寄存器602被重新激活。若移位寄存器602被激活，则移位寄存器602储存在时间T5时被输入到RFID标签TAG01的测试串行输入信号TSI的值，以及接着输出储存的TSI值作为测试串行输出信号TSO。

因此，在时间T5，测试串行输入信号TSI转变至低电平，使得测试串行输出信号TSO也从高电平变至低电平。测试串行输出信号TSO还被输入到时隙计数器601的复位端。因此，若假设测试串行输出信号TSO保持在低电平，则时隙计数器601保持在设定模式，以使其输出时隙计数位“111...”。若时隙计数位”111...”被输出，则保持RFID标签TAG01的去激活。

图42是说明顺序地激活图37和38所示的多个RFID标签的时序图。

参见图42，在时间Ti，电源电压VDD开始流入测试芯片，使得测试芯片被初始化。在时间Ti，上电复位信号POR也从低电平被初始化至高电平。上电复位信号POR还被输入到移位寄存器602，使得移位寄存器602也被上电复位信号POR初始化。

在时间T0，测试串行输入信号TSI从低电平变为高电平。即，测试串行输入信号TSI从测试芯片输出到RFID标签TAG01的测试串行信号输入焊盘TSI01。于RFID标签TAG01中接收的测试串行输入信号TSI被输入到时隙计数控制器600的移位寄存器602。

在测试时钟TCLK为低电平时，激活移位寄存器602。因此，在时间T1，当测试时钟TCLK从低电平变为高电平时，移位寄存器602被去激活。因此，在RFID标签TAG0的移位寄存器602被初始化直到其被激活的情况下，移位寄存器602输出低电平的测试串行输出信号TSO。

在时间T1，测试时钟TCLK被输入到时隙计数器601的设定端。在此情况下，若测试时钟TCLK从低电平变为高电平，设定该时隙计数器601使得其输出表示为“111...”的时隙计数位。若从时隙计数器601输出时隙计数拉“111...”，则RFID标签被去激活，从而无法测试RFID标签。

在时间T2，若测试时钟TCLK从高电平变为低电平，则激活移位寄存器602。在时间T2，若激活移位寄存器602，则移位寄存器602储存在时间T2时获得的测试串行输入信号的值，以及接着输入储存的TSI值作为测试串行输出信号TSO。

在时间T2，测试串行输入信号TSI为高电平，使得测试串行输出信号TSO也从低电平变至高电平。测试串行输出信号TSO还被输入到时隙计数器601的复位端。若测试串行输出信号TSO为高电平，则时隙计数器601被复位以使其输出时隙计数位“000...”，从而激活RFID标签TAG01。

移位寄存器602储存激活时产生的输入信号，以及接着连续输出储存的信号直到被去激活。因此，在时间T3，尽管测试串行输入信号TSI转变至低电平，但测试时钟TCLK仍被持续保持在低电平。当移位寄存器602被保持在激活状态时，测试串行输出信号TSO为高电平。在此，在达到测试时钟TCLK转变至高电平的下个时间T4前，测试串行输入信号TSI可转变至低电平。

测试串行输出信号TSO还被输入到时隙计数器601的复位端。若测试串行输出信号TSO为高电平，则复位时隙计数器601使得其输出表示为“000...”的时隙计数位。若输出时隙计数位“000...”，则RFID标签被激活。

在时间T4，若测试时钟TCLK从低电平变至高电平，移位寄存器602被去激活。移位寄存器602连续输出高电平的测试串行输出信号TSO，直到其被下个低电平的测试时钟TCLK去激活。若输出高电平的测试串行输出信号TSO，复位时隙计数器602使得其输出时隙计数位“000...”。若时隙计数位“000...”被输出，则RFID标签TAG01被激活。

在时间T5，若测试时钟TCLK从高电平变至低电平，则RFID标签TAG01的移位寄存器602被去激活。若移位寄存器602被激活，移位寄存器602储存在时间T5时被输入到RFID标签TAG01的测试串行输入信号TSI的值，然后输出储存的TSI值作为测试串行输出信号TSO。

因此，在时间T5，测试串行输入信号TSI转变至低电平，使得测试串行输出信号TSO从高电平变至低电平。测试串行输出信号TSO还被输入到时隙计数器601的复位端。因此，若假设该测试串行输出信号TSO保持在低电平，时隙计数器601在设定模式中被保持住，使得其输出时隙计数位“111...”。若时隙计数位“111...”被输出，则RFID标签TAG01被去激活。

同时，RFID标签TAG01的测试串行输出信号TSO被输入到测试串行信号输入端TSI02。

在时间T5，若测试时钟TCLK从高电平变至低电平，则RFID标签TAG02的移位寄存器602被激活。若移位寄存器602被激活，则移位寄存器602储存在时间T5时被输入到RFID标签TAG02的测试串行输入信号TSI的值，接着输出储存的TSI值作为测试串行输出信号TSO。

在实际电路中，在测试时钟TCLK的转变时间与测试串行输出信号TSO的转变时间之间出现很小的时间延迟。即，在时间T5，测试时钟TCLK从高电平变至低电平。此外，在经过很小的时间延迟后，输入到RFID标签TAG02的测试串行输出信号TSO从高电平变至低电平。因此，在时间T5，输入到RFID标签TAG02的测试串行输出信号TSO为高电平，使得RFID标签TAG02的移位寄存器602输出高电平的测试串行输出信号TSO。

测试串行输出信号TSO还被输入到时隙计数器601的复位端。若测试串行输出信号TSO为高电平，复位该时隙计数器601使得其输出表示为“000...”的时隙计数位。若输出时隙计数位“000...”，则RFID标签TAG02被激活。

在时间T6，若测试时钟TCLK从低电平变至高电平，移位寄存器602被去激活。移位寄存器602连续输出高电平的测试串行输出信号TSO，直到其被下个低电平的测试时钟TCLK去激活。若输出高电平的测试串行输出信号TSO，复位时隙计数器602使得其输出时隙计数位“000...”。若时隙计数位“000...”被输出，则RFID标签TAG02依然被激活。

在时间T7，若测试时钟TCLK从高电平变至低电平，则RFID标签TAG02的移位寄存器602被去激活。若移位寄存器602被激活，则移位寄存器602储存在时间T7时被输入到RFID标签TAG02的测试串行输入信号TSI的值，接着输出储存的TSI值作为测试串行输出信号TSO。

因此，在时间T7时，测试串行输出信号TSO为低电平并且接着被输入，使得测试串行输出信号TSO从高电平变至低电平。因此，在时间T5，测试串行输出信号TSO转变至低电平，使得测试串行输出信号TSO也从高电平变至低电平。测试串行输出信号TSO还被输入到时隙计数器601的复位端。因此，若假设测试串行输出信号TSO保持在低电平，时隙计数器601在设定模式中被保持住，使得其输出时隙计数位“111...”。若输出时隙计数位“111...”，RFID标签TAG02被去激活。

同样地，RFID标签TAG02的测试串行输出信号TSO被输入到测试串行信号输入端TSI03。

在时间T7，若测试时钟TCLK从高电平变至低电平，RFID标签TAG03的移位寄存器602被激活。若移位寄存器602被激活，移位寄存器602储存在时间T5被输入到RFID标签TAG03的测试串行输入信号TSI的值，接着输出储存的TSI值作为测试串行输出信号TSO。

在实际电路中，在测试时钟TCLK的转变时间与测试串行输出信号TSO的转变时间之间出先很小的时间延迟。即，在时间T5，测试时钟TCLK从高电平变至低电平。此外，在经过很小的时间延迟后，输入到RFID标签TAG03的测试串行输出信号TSO从高电平变至低电平。因此，在时间T7，输入到RFID标签TAG03的测试串行输出信号TSO为高电平，使得RFID标签TAG03的移位寄存器602输出高电平的测试串行输出信号TSO。

测试串行输出信号TSO还被输入到时隙计数器601的复位端。因此，若测试串行输出信号TSO为高电平，复位该时隙计数器601使得其输出表示为“000...”的时隙计数位。若时隙计数位“000...”从时隙计数器601输出，RFID标签TAG03被激活。

在时间T8，若测试时钟TCLK从低电平变至高电平，移位寄存器602被去激活。移位寄存器602持续输入高电平的测试串行输出信号TSO，直到其被下个低电平的测试时钟TCLK去激活。若输出高电平的测试串行输出信号TSO，复位该时隙计数器602以使其输出时隙计数位“000...”。若输出时隙计数位“000...”，则RFID标签TAG03依然被激活。

如上所述，RFID标签TAG04～TAGN也可被顺序地激活及测试。

同样地，测试串行输出信号TSO还被输入至其它RFID标签TAG04～TAGN，以便激活各个RFID标签，使得各个RFID标签可在其激活周期期间被测试。

图43说明根据本发明的第三及第四实施例的用于顺序地测试多个RFID标签的方法的流程图。

参见图43，在步骤S101，将电源电压VDD施加到包含于RFID标签阵列中的测试芯片，使得该测试芯片被初始化。在步骤S102，包含于RFID标签阵列中的多个RFID标签系由上电复位信号POR复位。

在步骤S103，若测试芯片被初始化，则测试芯片产生测试串行输入信号TSI，并将其输出到RFID标签TAG01。若RFID标签TAG01接收测试串行输入信号TSI，则RFID标签TAG01与测试时钟TCLK同步，从而被激活。接着，在步骤S104，在RFID标签TAG01开始去激活前，在激活周期期间，测试芯片执行对RFID标签TAG01的测试操作。

在步骤S105，RFID标签TAG01将测试串行输出信号输出到RFID标签TAG02。之后，在步骤S106，重复上述测试操作直到激活并测试最后的标签芯片，在上述测试操作中，测试串行输出信号被输出到下一个RFID标签并对此RFID标签进行作测试。

图44是说明根据本发明的第三及第四实施例的测试输入缓冲器60的电路图。

在图44所示的测试输入缓冲器160中，测试输入信号T1和解调信号DEMOD被输入到逻辑元件OR1。

焊盘电阻器Rpd3连接于逻辑OR门OR1的输入端与接地端之间。

若没有将测试输入信号TI输入到测试输入缓冲器160作为高电平信号，焊盘电阻器Rpd3允许输入信号TI被偏压。

具体而言，在噪声出现在测试输入信号TI中使得测试输入信号TI具有介于低电平与高电平之间的中间电平并且接着被施加到测试输入缓冲器160的情况下，焊盘电阻器Rpd3允许具有中间电平的测试输入信号TI被偏压至低电平，以使没有噪声输入到测试输入缓冲器160。然而，若测试输入信号TI被输出到测试输入缓冲器160作为高电平信号，则此高电平测试输入信号TI本身具有驱动能力，以使其不会被焊盘电阻器Rpd3偏压至低电平信号。

逻辑元件OR1在测试输入信号与解调信号DEMOD间执行逻辑OR运算。即，若测试输入信号TI与解调信号DEMOD的任何一个被激活，则逻辑元件OR1激活CMD，并将其输出到数字单元200。

图45是说明根据本发明的第三和第四实施例、在去激活RFID标签的情况下测试输入缓冲器160的操作的时序图。

参见图45，若低电平的测试输入信号TI被输入到测试输入缓冲器160，无法执行对RFID标签的测试操作。若将解调信号DEMOD输入到测试输入缓冲器160，则命令信号CMD与解调信号DEMOD同步以使其被激活。即，若将高电平的解调信号DEMOD输入到测试输入缓冲器160，则命令信号CMD被输出作为高电平信号。若将低电平的解调信号DEMOD输入到测试输入缓冲器160，命令信号CMD被输出作为低电平信号。

图46是说明根据本发明的第四实施例、在激活RFID标签的情况下，测试输入缓冲器160的操作的时序图。

参见图46，将电源电压VDD和接地电压GND施加到RFID标签。若在RFID标签中执行测试操作，优选地，在RFID标签中不接收RF信号，使得低电平的解调信号DEMOD被输入到测试输入缓冲器160。测试输入缓冲器160与测试输入信号TI同步，使得测试输入缓冲器输出命令信号CMD。换言之，若高电平的测试输入信号TI被输入到测试输入缓冲器160，从测试输入缓冲器160输出高电平的命令信号CMD。若低电平的测试输入信号TI被输入到测试输入缓冲器160，输出低电平的命令信号CMD。

图47是说明根据本发明的实施例的测试输出驱动器170的电路图。

参见图47，测试输出驱动器170包括配置有开路漏极结构的NMOS晶体管N5。NMOS晶体管N5通过栅极端接收响应信号RP，它的源极端连接到接地端，并且它的漏极端连接到测试信号输出焊盘P31。

若高电平的响应信号RP被输入到测试输出驱动器170，则NMOS晶体管N5接通。因此，源极与漏极端接通，从而以低电平驱动测试输出信号TO。若低电平的响应信号RP被输入到测试输出驱动器170，则NMOS晶体管N5截止。因此，源极端与漏极端被阻断，从而以高电平驱动测试输出信号TO。

图48是说明根据本发明的第三及第四实施例的测试输出驱动器170的操作的时序图。

参见图48，将电源电压VDD和接地电压GND施加到RFID标签。若低电平的响应信号RP被输入到测试输出驱动器170，则NMOS晶体管N5截止，使得高电平的测试输出信号TO从测试输出驱动器170输出。另一方面，若高电平的响应信号RP被输入到测试输出驱动器170，则NMOS晶体管N5接通，使得测试输出驱动器170输出低电平的测试输出信号TO。即，测试输出驱动器170将测试输出信号TO输出到测试信号输出焊盘14，其中，测试输出信号TO具有与响应信号RP相反的相位。

图49是说明根据本发明的第五实施例的RFID设备的结构图。

参见图49，根据本发明的第五实施例的RFID设备包含天线单元ANT、电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、移位寄存器800、数字单元200、测试电路700和存储单元400。

天线单元ANT从RFID读取器接收一个或多个RF信号。经天线焊盘A_P1与A_P2，接收的RF信号被传送到电压放大器110。电压放大器110对天线单元ANT接收的RF信号进行整流并升压，并产生作为RFID标签驱动电压的电源电压。

调制器120调制从数字单元200接收的响应信号RP，并经天线单元ANT将调制的响应信号RP输出到RFID读取器。

解调器130响应电压放大器110的输出电压，解调从天线单元ANT接收的RF信号，以产生解调信号DEMOD，并将产生的解调信号DEMOD输出到测试输入缓冲器160。

上电复位单元140检测电压放大器110产生的电源电压，并响应检测的电源电压，将上电复位信号POR输出到移位寄存器800与数字单元200，以控制复位操作。时钟发生器150将时钟CLK输出到数字单元200，其中时钟CLK能够响应从电压放大器110输出的电源电压，控制数字单元200的操作。

测试输入缓冲器160响应来自测试信号输入焊盘P30的测试输入信号T1和来自解调器130的解调信号DEMOD，检测操作命令信号，以及因此产生命令信号CMD。

当测试晶片上的多个RFID标签时，电源电压施加焊盘P32为能够接收电源电压VDD的焊盘。当测试晶片上的多个RFID标签时，接地电压施加焊盘P33为能够接收接地电压GND的焊盘。

换言之，若RFID标签通过与RFID读取器通信而接收来自RFID读取器的RF信号，则电压放大器110提供电源电压VDD。相反地，当根据本发明的第五实施例测试晶片上的RFID标签时，图49所示的RFID设备分别经额外的电源电压施加焊盘P32和额外的接地电压施加焊盘P33，接收电源电压VDD以及接地电压GND。测试输出驱动器170驱动从数字单元200接收的响应信号RP，以使其产生测试输出信号TO。

数字单元200接收电源电压VDD、上电复位信号POR和时钟CLK，利用接收的信号来分析命令信号CMD，并产生控制信号与处理信号。数字单元200将对应于该控制与处理信号的响应信号RP输出到调制器120。

测试电路700由测试串行输出信号TSO激活，其中，该测试串行输出信号TSO通过激活移位寄存器800而产生。若测试电路700被激活，当从外部设备接收到地址XADD与XBANK、输入数据XDI以及控制信号XCE、XWE与XOE，或者从数字单元200接收到地址DADD与DBANK、输入数据DI、以及控制信号DCE、DWE与DOE时，测试电路700测试包含于RFID标签中的内部电路、数字单元200以及存储器400。在此，应注意的是，术语“内部电路”在概念上包含电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160和测试输出驱动器170。

当接收到由经测试信号输入焊盘P30接收的测试输入信号TI产生的命令信号CMD时，数字单元200产生地址DADD与DBANK、数据DI、以及控制信号DCE、DWE与DOE。测试电路700响应地址DADD与DBANK、数据DI、以及控制信号DCE、DWE与DOE，产生地址ADD与BANK、数据I、以及控制信号CE、WE与OE，以及因而测试存储单元400。测试电路700从存储单元400接收表示测试结果的控制结果信号O，以及产生控制结果信号DO。数字单元200响应于控制结果信号DO，产生响应信号RP，并将该响应信号RP输出，使得测试输出驱动器170经测试信号输出焊盘P31输出该响应信号RP。

当不仅从地址输入焊盘P44接收到地址XADD与XBANK，而且从控制信号输入焊盘P45～P48接收到数据XDI和控制信号XCE、XWE与XOE，测试电路700产生地址ADD与BANK、数据I以及控制信号CE、WE与OE，使得测试电路利用产生的信息来测试存储单元400。测试电路700从存储单元400接收表示测试结果的控制结果信号O，以及产生输出数据XDO。测试电路700将输出数据XDO输出，并将输出数据XDO传送到控制输出驱动器810，使得输出数据XDO从控制信号输出焊盘P49输出。

存储单元400包括多个存储元件，每一个存储元件可将数据写入储存单元和从储存单元读取数据。

存储单元400可为非易失性铁电存储器(FeRAM)。FeRAM具有类似于DRAM的数据处理速度。此外，该FeRAM具有十分类似于DRAM的结构，并使用铁电物质作为电容材料，使得其具有高剩余极化特性。由于该高剩余极化特性，故即使去除电场也不会丢失数据。

图50是说明根据本发明的第六实施例的该RFID设备的结构图。

参见图50，根据本发明的第六实施例的RFID设备包括天线单元ANT、电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160、测试输出驱动器170、数字单元200、测试电路700和存储单元400。

第六实施例中所示的天线单元ANT、数字单元200、测试电路700以及存储单元400基本上与第五实施例相同，然而第六实施例与第五实施例不同之处在于其包括限压器190。为了基本上防止RFID标签的内部电路被突然超出电源电压VDD的非预期的电压损坏，限压器190将电压放大器110放大的电压或者从外部接收的电源电压的大小限制至预定电压电平值或者更小。

图51是说明根据本发明的第五及第六实施例的移位寄存器800的详细电路图。移位寄存器800包含移位寄存器电路801、静电保护单元802和输入缓冲器803。

参见图51，移位寄存器电路801储存来自测试芯片的测试串行输入信号TSI的值或者来自另一RFID标签的测试串行输出信号TSO的值。若移位寄存器电路801被测试时钟TCLK激活，移位寄存器电路801将测试串行输入信号TSI的值或者从另一RFID标签接收的测试串行输出信号TSO的值作为测试串行输出信号TSO。

移位寄存器电路801由从上电复位单元140接收的上电复位信号POR或者从测试复位信号输入焊盘P42接收的测试复位信号TRST复位。若移位寄存器电路801被复位，则其不论输入信号如何，输出低电平的测试串行输出信号TSO。

测试时钟TCLK通过测试时钟输入焊盘P40被输入到移位寄存器800。静电保护单元802并联连接于测试时钟输入焊盘P40与接地端之间。

静电保护单元802包括NMOS晶体管ND1。在NMOS晶体管ND1中，栅极端与源极端连接到接地端，并且漏极端连接到测试时钟输入焊盘P40。NMOS晶体管ND1将其栅极端连接到接地端，使得其保持在OFF状态。然而，若因测试时钟输入焊盘P40中产生的静电而将高压瞬间施加到静电保护单元802，则NMOS晶体管ND1接通，使得电流流到接地端。因此，静电保护单元802基本上防止大电流流入移位寄存器电路801。

输入缓冲器803接收上电复位信号POR和测试复位信号TRST，使得其将复位信号输出到移位寄存器电路801的复位端。输入缓冲器803可被实施为逻辑OR元件OR2。

若将高电平的上电复位信号POR输入到移位寄存器800，即，若电源电压开始施加至RFID标签，高电平的上电复位信号POR被输入到输入缓冲器803。逻辑OR门OR2输出复位信号作为高电平信号，使得其将移位寄存器电路801复位。因此，不论输入信号如何，移位寄存器电路801输出低电平的测试串行输出信号TSO。

若逻辑OR门OR2从外部设备接收高电平的测试复位信号TRST以复位移位寄存器电路801，逻辑OR门OR2输出高电平的复位信号，以使其复位移位寄存器电路801。因此，不论输入信号如何，移位寄存器电路801输出低电平的测试串行输出信号TSO。

图52是说明根据本发明的第五及第六实施例的RFID设备的输入/输出(I/O)焊盘900的结构图。

参见图52，根据第五及第六实施例的I/O焊盘900包括位于其中心部位的I/O电路单元910。该I/O焊盘900还包括位于该中心部位的周围区域的：测试信号输入焊盘P30、测试信号输出焊盘P31、电源电压施加焊盘P32、接地电压施加焊盘P33、测试时钟输入焊盘P40、测试串行信号输入焊盘P41、测试串行信号输出焊盘P43、测试复位信号输入焊盘P42、地址输入焊盘P44、控制信号输入焊盘P45～P48和控制信号输出焊盘P49。静电保护单元920基本上防止I/O电路910被输入焊盘产生的静电所破坏。

图53是说明根据本发明的第五及第六实施例的RFID标签TAG01中所包含的移位寄存器800的操作时序图。

参见图53，在时间Ti时，电源电压VDD被施加至测试芯片，使得测试芯片被初始化。在此情况下，上电复位信号POR从低电平被初始化为高电平。上电复位信号POR被输入到移位寄存器电路801，使得其复位移位寄存器电路801。即使在时间Ti时将高电平的测试复位信号TRST输入到移位寄存器800，移位寄存器电路801也会被复位。

在时间T0，测试串行输入信号TSI从低电平变至高电平。即，测试串行输入信号TSI从测试芯片被施加到RFID标签TAG01的测试串行信号输入端TSI01。输入到RFID标签TAG01的测试串行输入信号TSI被施加到移位寄存器800的移位寄存器电路801。

在时间T1，若高电平的测试时钟TCLK被输入到移位寄存器800，移位寄存器801储存在时间T1获得的测试串行输入信号TSI的值，以及输出储存的TSI值作为测试串行输出信号TSO。因为在时间T1，高电平的测试串行输入信号TSI被输入到移位寄存器800，故移位寄存器800输出高电平的测试串行输出信号TSO。

由测试时钟TCLK设定移位寄存器801。因此，测试串行输出信号TSO在从接收高电平测试时钟TCLK的时间T1至接收高电平测试时钟TCLK的另一时间T4的范围内持续保持高电平。因此，虽然测试时钟TCLK在时间T2时转变成低电平，或者测试串行输入信号TSI在时间T3时转变至低电平，从移位寄存器801输出高电平的测试串行输出信号TSO。

为了去激活RFID标签TAG01，优选地，在下个测试时钟TCLK被输出为高电平信号前，将测试串行输入信号TSI设为低电平。换言之，在本发明的实施例中，当测试串行输入信号TSI开始为低电平信号而被输入到RFID标签TAG01时，仅需要在从时间T1至另一时间T4的范围内，将作为低电平信号的测试串行输入信号TSI输入到RFID标签TAG01，以完成本发明的目的。

若输出高电平的测试串行输出信号TSO，则激活测试电路700，使得执行测试操作，同时输出高电平的测试串行输出信号TSO。

若在时间T4输入高电平信号的测试时钟TCLK，移位寄存器电路801储存在时间T4时获得的测试串行输入信号TSI的值，以及输出储存的TSI值作为测试串行输出信号TSO。由于在时间T4时输入低电平的测试串行输入信号TSI，故在时间T4时输出低电平的测试串行输出信号TSO。若在时间T4时输出低电平的测试串行输出信号TSO，去激活测试电路700，使得测试电路无法执行测试操作。

图54是说明本发明的第五及第六实施例的多个RFID标签顺序地被激活的时序图。

参见图54，在时间Ti，将电源电压VDD施加至测试芯片，使得该测试芯片被初始化。在时间Ti时，上电复位信号POR也被输入到移位寄存器电路801，使得移位寄存器电路801也被上电复位信号POR初始化。即使在时间Ti时将高电平的测试复位信号TRST输入到移位寄存器800，移位寄存器电路801也被复位。

在时间T0，测试串行输入信号TSI从低电平变至高电平。即，测试串行输入信号TSI被从测试芯片施加到RFID标签TAG01的测试串行信号输入端TSI01。输入到RFID标签TAG01的测试串行输入信号TSI被施加到移位寄存器800的移位寄存器电路801。

在时间T1，若高电平的测试时钟TCLK被输入到移位寄存器800，移位寄存器801储存在时间T1获得的测试串行输入信号TSI的值，并输出储存的TSI值作为测试串行输出信号TSO。因为在时间T1，高电平的测试串行输入信号TSI被输入到移位寄存器800，移位寄存器800输出高电平的测试串行输出信号TSO。

由测试时钟TCLK设定移位寄存器801。因此，在从接收高电平测试时钟TCLK的时间T1至接收高电平测试时钟TCLK的另一时间T4的范围内，测试串行输出信号TSO持续保持高电平。因此，测试时钟TCLK在时间T2转变为低电平。虽然测试串行输入信号TSI在时间T3时转变至低电平，仍从移位寄存器801输出高电平的测试串行输出信号TSO。

为了使RFID标签TAG01去激活，优选地，在下个测试时钟TCLK被输出为高电平信号前，将测试串行输入信号TSI设定为低电平。换言之，在本发明的实施例中，当测试串行输入信号TSI作为低电平信号而开始被输入到RFID标签TAG01时，仅需要在一时间T1至另一时间T4的范围内，将作为低电平信号的测试串行输入信号TSI输入到RFID标签TAG01，以完成本发明的目的。

若RFID标签TAG01输出高电平的测试串行输出信号TSO，则激活测试电路700。因此，可执行测试操作，同时输出高电平的测试串行输出信号TSO。

若在时间T4输入高电平的测试时钟TCLK，RFID标签TAG01的移位寄存器电路801储存在时间T4获得的测试串行输入信号TSI的值，以及将储存的TSI值输出作为测试串行输出信号TSO。由于在时间T4输入低电平的测试串行输入信号TSI，在时间T4时输出低电平的测试串行输出信号TSO。若在时间T4，RFID标签TAG01输出低电平的测试串行输出信号TSO，则去激活测试电路700，使得RFID标签TAG01也被去激活。

同时，RFID标签TAG01的测试串行输出信号TSO被输入到RFID标签TAG02的测试串行信号输入端TSI02。

在时间T4时，高电平的测试时钟TCLK被输入到RFID标签TAG02。RFID标签TAG02的移位寄存器电路801储存在时间T4时获得的测试串行输出信号TSO的值。之后，通过RFID标签TAG02的测试串行信号输出端TSO02输出测试串行输出信号TSO。

若在时间T4将高电平的测试时钟TCLK输入到RFID标签TAG01，RFID标签TAG01的测试串行输出信号TSO在时间T4从高电平变至低电平。在实际电路中，在测试时钟TCLK的转变时间与测试串行输出信号TSO的转变时间之间出现很小的时间延迟。在时间T4，输入到RFID标签TAG02的测试串行输出信号TSO为高电平。因此，RFID标签TAG02的移位寄存器电路801储存高电平值于其中，并且通过RFID标签TAG02的输出焊盘TSO02，输出高电平的测试串行输出信号TSO。

若从RFID标签TAG02的移位寄存器电路800输出的测试串行输出信号TSO被输出为高电平信号，则RFID标签TAG02的测试电路700变为激活。因此，可执行RFID标签TAG02的测试操作，同时将测试串行输出信号TSO输出为高电平信号。

由测试时钟TCLK来设定RFID标签TAG02的移位寄存器电路801。因此，在从时间T4开始至另一时间T6的范围内，测试串行输出信号TSO持续保持高电平，其中在T4时，高电平的测试时钟TCLK被输入到移位寄存器电路801，在T6时，该高电平的测试时钟TCLK被再度输入到移位寄存器电路801。因此，虽然测试时钟TCLK在时间T5转变至低电平，但从RFID标签TAG02的移位寄存器电路800输出的测试串行输出信号TSO仍保持高电平，直到下个时间T6。

若在时间T6输入高电平信号的测试时钟TCLK，RFID标签TAG02的移位寄存器电路801在时间T6储存输入到RFID标签TAG02的测试输出信号TSO的值，并且输出所储存的TSO值作为测试输出信号TSO。由于低电平的测试串行输入信号TSI在时间T6被输入到RFID标签TAG02，故测试输出信号TSO在时间T6被输出作为低电平信号。

若低电平的测试输出信号TSO从RFID标签TAG02的移位寄存器电路801输出，这意味着测试电路700被去激活，使得RFID标签TAG02也被去激活。

RFID标签TAG02的测试输出信号TSO也被输入到RFID标签TAG03的测试串行信号输入端TSI02。

若在时间T6将高电平测试时钟TCLK输入到RFID标签TAG03，RFID标签TAG03的移位寄存器电路801储存在时间T6输入的测试串行输出信号TSO的值，然后，通过RFID标签TAG03的测试串行信号输出端TSO03输出储存的TSO值作为测试串行输出信号TSO。

若在时间T6时输入高电平的测试时钟TCLK，则RFID标签TAG02的测试串行输出信号TSO在时间T6从高电平改变至低电平。在实际电路中，在测试时钟TCLK的转变时间与测试串行输出信号TSO的转变时间之间出现很小的时间延迟。在时间T6，输入到RFID标签TAG03的测试串行输出信号TSO为高电平。因此，RFID标签TAG03的移位寄存器电路801储存高电平值。此外，移位寄存器电路801通过RFID标签TAG03的输出端TSO03输出高电平的测试串行输出信号TSO。

若从RFID标签TAG03的移位寄存器电路800输出的测试串行输出信号TSO被输出为高电平信号，RFID标签TAG03的测试电路700变为激活。因此，可执行RFID标签TAG03的测试操作，同时将测试串行输出信号TSO输出为高电平信号。

由测试时钟TCLK来设定RFID标签TAG03的移位寄存器电路801。因此，在从时间T6开始至时间T8的范围内，测试串行输出信号TSO持续保持高电平，其中在T6时，高电平的测试时钟TCLK被输入到移位寄存器电路801，在T8时，该高电平的测试时钟TCLK被再度输入到移位寄存器电路801。因此，虽然测试时钟TCLK在时间T7变至低电平，从RFID标签TAG03的移位寄存器电路801输出的该测试串行输出信号TSO仍保持高电平，直到下个时间T8。

若在时间T6输入高电平的测试时钟TCLK，RFID标签TAG03的移位寄存器电路801在时间T8时储存输入到RFID标签TAG03的测试串行输出信号TSO的值，以及输出储存的TSO值作为测试串行输出信号TSO。由于低电平的测试串行输入信号TSI在时间T8时被输入到RFID标签TAG03，测试串行输出信号TSO在时间T8时被输出为低电平信号。

若低电平的测试串行输出信号TSO从RFID标签TAG03的移位寄存器电路801输出，意味着去激活测试电路700，使得RFID标签TAG03也被去激活。

同样地，将RFID标签TAG03的测试串行输出信号TSO输入到RFID标签TAG04的测试串行信号输入端TSI04。此外，如上所述，顺序地激活RFID标签TAG04～TAGN，使得可在RFID标签TAG04～TAGN的激活周期期间执行RFID标签TAG04～TAGN的测试操作。

在激活周期期间的测试操作如下。

根据用户对于RFID标签的意向，可由模拟电路单元、数字单元200或存储单元400执行测试操作。在此，应注意的是，术语“模拟电路单元”概念上包含电压放大器110、调制器120、解调器130、上电复位单元140、时钟发生器150、测试输入缓冲器160和测试输出驱动器170。

例如，当在存储单元上执行测试操作时，复位数据被写入存储单元400中。测试输入信号TI经I/O焊盘输入。输入信号TI被输入到测试输入缓冲器160中，以产生命令信号CMD。命令信号CMD包含操作信号，其使写入RFID标签中的数据被读取。

测试电路700响应于命令信号CMD，利用控制信号读取写入到存储单元400的数据。从数字单元200产生的响应信号RP包括关于读取数据的信息。响应信号RP由测试输出驱动器170驱动，并且通过测试信号输出焊盘P31以测试输出信号TO的形式被输出。数字单元200从测试输出信号TO取得关于读取数据的信息。设在RFID标签外部的外部测试设备比较所述读取数据与写入数据，并确定所述读取数据是否本质上与写入数据等同。若读取数据本质上与写入数据等同，数字单元200判定存储单元400在正常模式。否则，数字单元200判定存储单元400在失效模式，以完成对存储单元400的测试操作。

图55是说明测试根据本发明的第一实施例的RFID标签阵列中所包含的几个RFID标签的每一个的方法的流程图。

参见图55，在步骤S200，当激活每一RFID标签时，经此RFID标签的测试信号输入焊盘P30输入测试输入信号TI。在步骤S201，当接收到测试输入信号TI时，测试电路700执行测试操作，并且将测试结果信号TXO输出到测试输出驱动器170。

在步骤S202，测试输出驱动器170通过操作测试结果信号TXO，产生测试输出信号TO，并且将测试输出信号TO经测试信号输出焊盘P31输出到外部设备。外部测试设备比较测试输入信号TI与测试输出信号TO，以确定RFID标签是否被正常操作，步骤S203。

图56是说明测试根据本发明的第五及第六实施例的RFID标签阵列中包含的几个RFID标签的每一个的方法的流程图。

在步骤S300，当激活RFID标签时，地址XADD与XBANK、输入数据XDI和控制信号XCE、XWE与XOE经RFID标签的地址输入焊盘P44与控制信号输入焊盘P45～P48被输入。在步骤S301，测试电路700响应于地址XADD与XBANK、输入数据XDI和控制信号XCE、XWE与XOE，执行测试操作，并将输出数据XDO输出到控制信号输出驱动器810。

在步骤S302，控制信号输出驱动器810通过操作输出数据XDO而产生控制输出信号XO，并将控制输出信号XO通过控制信号输出焊盘P49输出到外部设备。在步骤S303，外部测试设备将地址XADD与XBANK、输入数据XDI和控制信号XCE、XWE与XOE，与控制输出信号XO作比较，以确定RFID标签是否正常操作。

图57是说明根据本发明的第五及第六实施例的测试输入缓冲器160的详细电路图。

参见图57，测试输入缓冲器160接收来自解调器130的解调信号DEMOD，接收来自外部设备的测试输入信号TI，以及接收来自移位寄存器800的测试串行输出信号TSO。

测试输入信号TI与测试串行输出信号TSO被输入到逻辑AND元件AND1。逻辑AND元件AND1对测试输入信号TI与测试串行输出信号TSO执行逻辑AND运算。

逻辑OR元件OR3接收解调信号DEMOD以及逻辑AND元件AND1的输出信号，对解调信号DEMOD与逻辑AND元件AND1的输出信号执行逻辑OR运算，并产生命令信号CMD。该命令信号CMD被输出到数字单元200。

图58是说明根据本发明的第五及第六实施例在去激活RFID标签的情况下测试输入缓冲器160的操作的时序图。

参见图58，由于去激活RFID标签，故无法对RFID标签执行测试操作。因为不能对RFID标签执行测试操作，测试输入信号TI也被作为低电平信号输入到测试输入缓冲器160。若低电平的测试输入信号TI被输入到测试输入缓冲器160，则逻辑AND元件AND1执行逻辑AND运算，以输出低电平信号。

逻辑OR元件OR3执行逻辑OR运算。由于逻辑AND元件AND1的输出信号为低电平，逻辑OR元件OR3响应于解调信号DEMOD而产生命令信号CMD。即，当将高电平的解调信号输入到逻辑OR元件OR3时，逻辑OR元件OR3输出高电平的命令信号CMD。当接收到低电平的解调信号时，逻辑OR元件OR3输出低电平的命令信号CMD。

图59是说明根据本发明的第五及第六实施例、在激活RFID标签的情况下测试输入缓冲器160的操作的时序图。

参见图59，若激活RFID标签，此RFID标签可由测试输入信号TI测试。若RFID标签被激活，电源电压到达到电源电压电平(VDD)，并且接地电压达到接地电压电平(GND)。若将低电平的测试输入信号TI输入到测试输入缓冲器160，则逻辑AND元件AND1执行逻辑AND运算，以输出低电平信号。

因为激活RFID标签，高电平的测试串行输出信号TSO被输入到逻辑AND元件AND1。逻辑AND元件AND1执行逻辑AND运算，使得从逻辑AND元件AND1输出与测试输入信号TI同步的信号。

在测试操作期间，低电平的解调信号DEMOD被输入到测试输入缓冲器160。逻辑OR元件OR3执行解调信号DEMOD与逻辑AND元件AND1的输出信号之间的逻辑OR运算，以产生命令信号CMD。换言之，高电平的测试输入信号TI被输入到测试输入缓冲器160，测试输入缓冲器160输出高电平的命令信号。若将低电平的测试输入信号TI输入到测试输入缓冲器160，则测试输入缓冲器160输出低电平的命令信号CMD。

图60是说明根据本发明的第五及第六实施例的I/O电路单元910的详细方框图。

参见图60，I/O电路单元910包括测试输出驱动器170、控制输出驱动器810、地址输入/出(I/O)单元172、数据输入/出(I/O)单元173以及控制信号输入/出(I/O)单元174及175。

测试输出驱动器170包含上拉驱动器PU_T和驱动器DRV_T。上拉驱动器PU_T连接到接地端，使得其将从数字单元200输出的响应信号RP上拉。驱动器DRV_T通过操作从数字单元200输出的响应信号RP，产生测试输出信号，使得其经测试信号输出焊盘P31向外部输出测试输出信号TO。

控制输出驱动器810包含上拉驱动器PU_X和驱动器DRV_X。上拉驱动器PU_X响应经控制信号输入焊盘P48输入的控制信号XOE，选择性地将输出数据XDO上拉。驱动器DRV_X操作从控制信号I/O单元174输出的输出数据XDO，产生控制输出信号XO，以及经控制信号输出焊盘P49向外部输出控制输出信号XO。

控制信号I/O单元172包括互相并联连接的多个逻辑OR元件。每一个逻辑OR元件从外部设备接收地址XADD，从数字单元200接收地址DADD，从移位寄存器800接收测试串行输出信号TSO，产生地址ADD，以及将地址ADD输出到存储单元400。

数据I/O单元173包括互相并联连接的多个逻辑OR元件。每一个逻辑OR元件从外部设备接收输入数据XDI，从数字单元200接收控制信号DI，从移位寄存器800接收测试串行输出信号TSO，产生控制信号I，以及将控制信号I输出到存储单元400。

控制信号I/O单元174包括互相并联连接的多个逻辑XOR元件。各个逻辑XOR元件从存储单元400接收控制信号O，从移位寄存器800接收测试串行输出信号TSO，产生输出数据XDO，以及将输出数据XDO输出到控制输出驱动器810。

控制信号I/O单元175包括互相并联连接的多个逻辑OR元件。每一个逻辑OR元件从数字单元200接收控制信号DCE、DWE与DOE，从外部设备接收控制信号XCE、XWE与XOE，产生控制信号CE、WE与OE，以及将控制信号CE、WE与OE输出到存储单元400。

图61是说明本发明的第五及第六实施例的测试输出驱动器170的详细电路图。

参见图61，测试输出驱动器170包括上拉驱动器PU_T和驱动器DRV_T。上拉驱动器PU_T包括PMOS晶体管P3。将接地电压施加焊盘P33的接地电压GND施加到PMOS晶体管P3的栅极端。电源电压施加焊盘P32的电源电压VDD被输入到PMOS晶体管P3的漏极端。PMOS晶体管P3的源极端连接到驱动器DRV_T的输入端。将接地电压GND施加到PMOS晶体管P3的栅极端，使得PMOS晶体管P3保持在ON状态。因此上拉驱动器PU_T上拉输入到驱动器DRV_T的响应信号RP。

由于总是激活上拉驱动器PU_T，驱动器DRV_T操作从数字单元200接收的响应信号RP。驱动器DRV_T产生测试输出信号TO，并且通过测试信号输出焊盘P31输出测试输出信号TO。

图62是说明根据本发明的第五及第六实施例的测试输出驱动器170的操作时序图。

参见图62，测试输出驱动器170通过上拉驱动器PU_T给驱动器DRV_T的输入端提供电源电压电平VDD的上拉电压。因此，驱动器DRV_T利用上拉电压，将从数字单元200接收的响应信号RP输出作为测试输出信号TO。

当从数字单元200接收到低电平的响应信号RP，驱动器DRV_T操作或驱动测试输出信号TO为低电平信号。如果将高电平的响应信号RP输入到驱动器DRV_T，从驱动器DRV_T输出高电平的测试输出信号TO。

图63是说明根据本发明的第五及第六实施例的控制输出驱动器810的详细电路图。

参见图63，控制输出驱动器810包括上拉驱动器PU_X和驱动器DRV_X。上拉驱动器PU_X包括PMOS晶体管P4。从控制信号输入焊盘P48接收的控制信号XOE被输入到PMOS晶体管P4的栅极端。此外，将电源电压VDD施加到PMOS晶体管P4的漏极端，并且将PMOS晶体管P4的源极端连接到驱动器DRV_X的输入端。

如果高电平的控制信号XOE被输入到控制输出驱动器810，PMOS晶体管P4被截止。因此，阻止提供电源电压VDD，使得上拉驱动器PU_X不上拉输入到驱动器DRV_X的输出数据XDO。如果低电平的控制信号XOE被输入到控制输出驱动器810，PMOS晶体管P4接通。因此，电源电压VDD被输入到驱动器DRV_X的输入端，使驱动器DRV_X上拉输出数据XDO。因此，当低电平的控制信号XOE被输入到驱动器DRV_X时，尽管低电平的输出数据XDO被输入到驱动器DRV_X，输出数据XDO被上拉以使其被复位为高电平。驱动器DRV_X操作从数字单元200接收的输出数据XDO，使得驱动器DRV_X产生控制输出信号XO。此外，驱动器DRV_X经控制信号输出焊盘P49将控制输出信号XO输出到外部设备。

如果低电平的控制信号XOE被输入到控制输出驱动器810，激活上拉驱动器PU_X。因此，输出数据XDO被复位为高电平，使得驱动器DRV_X操作输出数据XDO。之后，如果高电平的控制信号XOE被输入到控制输出驱动器810，去激活上拉驱动器PU_X，使得驱动器DRV_X不上拉输出数据XDO。

图64是说明根据本发明的第五及第六实施例的控制输出驱动器810的操作的时序图。

参见图64，在时间周期T1期间，将低电平的控制信号XOE输入到控制输出驱动器810，以激活上拉驱动器PU_X。如果激活上拉驱动器PU_X，电源电压VDD被施加到驱动器DRV_X的输入端。因此，输入到驱动器DRV_X的输出数据XDO被上拉，使其被复位为高电平。

如果控制信号XOE在时间周期T2期间从低电平变至高电平，去激活上拉驱动器PU_X。如果去激活上拉驱动器PU_X，不将电源电压VDD施加到驱动器DRV_X的输入端。因此，响应数字单元200的输出电平而驱动输入到驱动器DRV_X的输出数据XDO。换言之，若将低电平的输出数据XDO输入到控制输出驱动器810，驱动器DRV_X允许控制输出信号XO为低电平。如果将高电平的输出数据XDO输入到控制输出驱动器810，驱动器DRV_X允许控制输出信号XO为高电平。

如果控制信号XOE在时间周期T3期间从高电平变回低电平，激活上拉驱动器PU_X，使输出数据XDO被上拉至高电平。因此，驱动器DRV_X允许输出数据XDO为高电平。

图65是说明图60所示的地址I/O单元172的电路图。

地址I/O单元172包括互相并联连接的多个逻辑元件OR4～OR9。逻辑元件OR4～OR9中的每一个从外部设备接收地址XADD，从数字单元200接收地址DADD，以及从移位寄存器800接收测试串行输出信号TSO，使得其产生地址ADD并将地址ADD输出到存储单元400。

利用控制信号XCE、XWE与XOE，从外部设备接收的地址XADD用于测试RFID标签。利用测试输入信号TI，从数字单元200接收的地址DADD用于测试RFID标签。

地址I/O单元172接收地址XADD与DADD，根据将用于RFID标签的测试方法而产生地址ADD，并将地址ADD输出到存储单元400。地址ADD表示关于存储单元400所包含的存储元件的位置的信息，以及可选择性地测试包含在存储单元400中的所有存储元件或者特定的存储元件。

地址I/O单元172包括互相并联连接的多个逻辑元件OR4～OR9。逻辑元件OR4～OR9中的每一个对地址DADD和AND运算结果执行OR运算，其中该AND运算结果是在对地址XADD与测试串行输出信号TSO的AND运算的结果。

当执行测试操作时，逻辑元件OR4～OR9仅输出地址ADD，以输出为高电平信号的测试串行输出信号TSO。当输出高电平的测试串行输出信号TSO以及输入到地址I/O单元172的地址DADD或XADD为高电平时，输出为高电平信号的地址ADD。如果地址XADD与DADD中的每一个被以低电平信号输入，则输出低电平信号的地址ADD。

换言之，当利用测试输入信号T1执行测试时，地址I/O单元172响应于地址XADD而产生地址ADD。当利用控制信号XCE、XWE与XOE执行测试时，地址I/O单元172响应于地址DADD而产生地址ADD。

图66是说明图60所示的数据I/O单元173的详细电路图。

参见图66，数据I/O单元173包括互相连接的多个逻辑元件OR10～OR17。逻辑元件OR10～OR17中的每一个从外部设备接收输入数据XDI，从数字单元200接收控制信号DI，以及从移位寄存器800接收测试串行输出信号TSO，使得其产生控制信号I并将控制信号I输出到存储单元400。

利用控制信号XCE、XWE与XOE，从外部设备接收的输入数据XDI被用于测试RDID标签。利用测试输入信号TI，从数字单元200接收的控制信号DI被用于测试RFID标签。

数据I/O单元173包括互相连接的多个逻辑元件OR10～OR17。逻辑元件OR10～OR17中的每一个对控制信号DI和AND运算结果执行逻辑OR运算，其中，该AND运算结果是对输入数据XDI和测试串行输出信号TSO进行AND运算的结果。在图66所示的实施例中，二个输入数据部分XDI<0>与XDI<1>被分支，然后被输入至四个逻辑元件OR14～OR17。然而，输入数据部分的数量XDI可根据用户的意向而作各种改变

当执行测试操作时，逻辑元件OR10～OR17仅输出该控制信号I，以输出高电平信号的测试串行输出信号TSO。当输出为高电平信号的测试串行输出信号TSO，并且输入到逻辑元件OR10～OR17中的每一个的输入数据XDI或控制信号DI为高电平信号时，每一逻辑元件输出为低电平信号的控制信号I。

下列表1示出根据本发明的第五及第六实施例的数据I/O单元173之间的I/O关系。

[表1]

参见表1，测试电路700根据输入数据XDI<0>与XDI<I>的逻辑电平，利用控制信号I来测试存储单元400，以及因此将输出数据XDO输出作为测试结果。

例如，假设测试电路700接收低电平的输入数据XDI<0>、高电平的输入数据XDI<1>以及低电平的数据DI<0>～DI<7>，输出高电平的数据I<1>、I<3>、I<5>与I<7>，使得可以测试相应的存储元件。之后，测试电路700输出指示测试结果的高电平输出数据XDO。

在另一个示例中，假设测试电路700接收高电平的输入数据XDI<0>、高电平的输入数据XDI<I>以及低电平的数据DI<0>～DI<7>，输出高电平的数据I<1>～I<7>以测试所有的存储元件。之后，测试电路700输出指示测试结果的高电平输出数据XDO。

图67是说明图60所示的控制信号I/O单元174的详细电路图。

参见图67，控制信号I/O单元174包括互相连接的多个逻辑元件XOR1～XOR6。逻辑元件XOR1～XOR6中的每一个从存储单元400接收控制结果信号O，从移位寄存器800接收测试串行输出信号TSO，产生输出数据XDO，以及将输出数据XDO输出到控制输出驱动器810。

控制结果信号O指示测试该存储单元400的结果。控制信号I/O单元174对从存储单元400接收的控制结果信号O<0>～O<7>执行异或(XOR)运算。换言之，对控制结果信号O<0>与O<1>进行异或(XOR)运算，对控制结果信号O<2>与O<3>进行异或(XOR)运算，对控制结果信号O<4>与O<5>进行异或(XOR)运算，以及对控制结果信号O<6>与O<7>进行异或(XOR)运算。将控制结果信号O<0>与O<1>之间的XOR运算结果以及控制结果信号O<2>与O<3>之间的XOR运算结果进行XOR运算，以产生第一XOR操作信号。将控制结果信号O<4>与O<5>之间的XOR运算结果以及控制结果信号O<6>与O<7>之间的XOR运算结果进行XOR运算，以产生第二XOR操作信号。对第一及第二XOR操作信号进行XOR运算，以产生控制结果信号XOROUT。

控制信号I/O单元174的输出端包括二个互相串联连接的NMOS晶体管ND2与ND3。NMOS晶体管ND2经栅极端接收控制结果信号XOROUT。NMOS晶体管ND2经漏极端将输出数据XDO输出。此外，NMOS晶体管ND2的源极端连接到NMOS晶体管ND3的漏极端。NMOS晶体管ND3经栅极端接收测试输出信号TSO。NMOS晶体管ND3的漏极端连接到NMOS晶体管ND2的源极端，以及NMOS晶体管ND3的源极端连接到接地端。

在控制信号I/O单元174中，在控制结果信号XOROUR与测试串行输出信号TSO同时为高电平时，NMOS晶体管ND2与ND3接通。因此，输出数据XDO被输出作为接地电平。

图68是说明图60所示的控制信号I/O单元175的详细电路图。

参见图68，控制信号I/O单元175包括互相连接的多个逻辑元件AND10～AND12，以及互相连接的多个OR门。控制信号I/O单元175从数字单元200接收控制信号DCE、DWE与DOE，从外部设备接收控制信号XCE、XWE与XOE，产生控制信号CE、WE与OE，以及将控制信号CE、WE与OE输出到存储单元400。

利用控制信号XCE、XWE与XOE，从外部设备接收的输入数据XDI被用于测试RFID标签的存储单元400。利用测试输入信号TI，从数字单元200接收的控制信号DI被用于测试RFID标签。

逻辑元件AND10对控制信号XCE与测试输出信号TSO执行逻辑AND运算。逻辑元件OR18对控制信号DCE与逻辑元件AND10的输出信号执行逻辑OR运算，使得其输出控制信号CE。逻辑元件AND11对控制信号XWE与测试输出信号TSO执行逻辑AND运算。逻辑元件OR19对控制信号DWE和逻辑元件AND11的输出信号执行逻辑OR运算，使得其输出控制信号WE。逻辑元件AND12对控制信号XOE与测试输出信号TSO执行逻辑AND运算。逻辑元件OR20对控制信号DOE与逻辑元件AND12的输出信号执行逻辑OR运算，使得其输出控制信号OE。

图69是说明图52所示的静电保护单元920的详细电路图。

参见图69，测试串行信号输入焊盘P41从外部设备接收测试串行输入信号TSO或者测试串行输出信号TSO，以及将测试串行输入信号TSO或者测试串行输出信号TSO传送到移位寄存器800。静电保护单元920连接于测试串行信号输入焊盘P41与接地端之间。

静电保护单元920包括NMOS晶体管ND4。在NMOS晶体管ND4中，栅极端与源极端连接到接地端。漏极端连接到测试串行信号输入焊盘P41。由于NMOS晶体管ND4的栅极端连接到接地端，NMOS晶体管ND4维持OFF状态。然而，如果因在测试串行信号输入焊盘P42中所产生的静电将高压瞬间施加到静电保护单元920，则NMOS晶体管ND4接通，使得电流流到接地端。因此，静电保护单元920基本上防止大电流流过包含在RFID标签中的移位寄存器电路800。

根据上述说明，很明显，根据本发明的实施例的RFID设备及其测试方法可以使一个测试芯片能够测试包含在晶片级的标签芯片阵列中的多个标签芯片，从而在测试操作中降低成本并提高效率。

虽然已说明与本发明相符的很多示例实施例，但应当理解，本领域普通技术人员做出的许多其它修改和实施例将落入本公开内容的原理的精神与范围内。特别地，在本公开内容、附图和所附权利要求的范围内，对部件和/或结构进行许多变化和修改是可能的。除了对部件和/或结构进行各种变化和修改，替代使用对于所属技术领域技术人员来说也是显而易见的。

图中的每一个元件的符号

110：电压放大器

120：调制器

130：解调器

140：上电复位单元

150：时钟发生器

160：测试输入缓冲器

170：测试输出驱动器

200：数字单元

300：测试接口单元

400：存储单元

500：测试控制器

Claims (119)

1.一种射频识别(RFID)设备，包括：

标签芯片，配置用于当从该标签芯片的外部的节点接收到测试输入信号时执行测试操作，并且将测试输出信号输出到该外部节点，所述测试输出信号提供所述测试操作的结果；和

测试芯片，配置用于当从该测试芯片的外部的节点接收到地址和数据时测试所述标签芯片。

2.如权利要求1所述的射频识别(RFID)设备，其中，所述测试芯片根据时间共享机制，经单个公共测试焊盘接收地址和数据。

3.如权利要求1所述的射频识别(RFID)设备，其中，所述地址包括标签选择地址和存储地址。

4.如权利要求3所述的射频识别(RFID)设备，其中，按照预定的顺序输入所述标签选择地址、存储地址和数据。

5.如权利要求1所述的射频识别(RFID)设备，其中，所述标签芯片是按照列和行方向排列的、定义标签芯片阵列的多个标签芯片中的一个标签芯片，和

其中，所述测试芯片配置用于控制所述标签芯片阵列的测试操作。

6.如权利要求5所述的射频识别(RFID)设备，其中，所述标签芯片和测试芯片经形成在划片区域上的互连彼此连接。

7.如权利要求5所述的射频识别(RFID)设备，其中，所述测试芯片被安排在所述标签芯片阵列的中心。

8.如权利要求1所述的射频识别(RFID)设备，其中，所述标签芯片包括存储单元，所述存储单元包括非易失性铁电存储器以执行数据的读/写操作。

9.如权利要求1所述的射频识别(RFID)设备，其中，所述测试芯片进一步包括：

测试信号输出焊盘，配置用于将所述测试输出信号输出到外部部分；

电源电压施加焊盘，配置用于接收电源电压；

接地电压施加焊盘，配置用于接收地电压；和

测试信号输入焊盘，配置用于接收所述测试输入信号。

10.如权利要求1所述的射频识别(RFID)设备，其中，所述测试芯片进一步包括：

第一焊盘，配置用于接收能够控制所述数据的锁存操作的数据锁存激活信号；

第二焊盘，配置用于接收能够控制所述地址的锁存操作的地址锁存激活信号；

数据输出焊盘，所述标签芯片经该数据输出焊盘将存储单元的测试结果输出到外部节点；

第三焊盘，配置用于从外部节点接收芯片使能信号；

第四焊盘，配置用于从外部节点接收写使能信号；

第五焊盘，配置用于从外部节点接收输出使能信号；

测试输入焊盘，配置用于接收能够激活测试模式的测试操作信号；和

测试时钟输入焊盘，配置用于接收能够控制所述测试模式的操作的测试时钟信号。

11.一种射频识别(RFID)设备，包括：

具有单元阵列的存储单元，所述单元阵列被配置用于响应于内部控制信号存储数据；

测试接口单元，配置用于当激活测试激活信号时、一旦从外部节点接收到地址信息和数据，产生所述内部控制信号，执行对所述存储单元的测试操作，并且将指示所述测试操作的结果的测试输出信号输出到外部节点。

12.如权利要求11所述的射频识别(RFID)设备，进一步包括：

测试控制器，配置用于当从外部节点接收到测试操作信号和测试时钟信号时产生所述测试激活信号。

13.如权利要求12所述的射频识别(RFID)设备，其中，所述测试控制器包括：

测试输入焊盘，配置用于接收所述测试操作信号；和

测试时钟输入焊盘，配置用于接收所述测试时钟信号。

14.如权利要求11所述的射频识别(RFID)设备，进一步包括：

公共测试焊盘，配置用于根据时间共享机制，从外部节点接收所述地址信息和数据。

15.如权利要求14所述的射频识别(RFID)设备，其中，所述地址信息包括标签选择地址和存储地址。

16.如权利要求15所述的射频识别(RFID)设备，其中，按照预定的顺序输入所述标签选择地址、存储地址和数据。

17.如权利要求11所述的射频识别(RFID)设备，其中，所述测试接口单元包括：

地址锁存单元，配置用于响应于地址锁存激活信号锁存所述地址信息，所述地址锁存激活信号是当激活所述测试激活信号时从外部节点接收到；和

地址合成单元，配置用于合成地址锁存单元的输出地址及数字单元的输出地址，并且将合成的结果输出到所述存储单元。

18.如权利要求17所述的射频识别(RFID)设备，其中，所述地址锁存单元在所述测试激活信号处于低电平时输出低电平信号，并且在激活所述测试激活信号时、一旦接收到高电平脉冲的地址锁存激活信号，锁存所述地址。

19.如权利要求17所述的射频识别(RFID)设备，其中，当所述地址锁存单元的输出地址或所述数字单元的输出地址处于高电平，或者所述地址锁存单元的输出地址和所述数字单元的输出地址都处于高电平时，所述地址合成单元输出高电平地址到所述存储单元。

20.如权利要求11所述的射频识别(RFID)设备，其中，所述测试接口单元包括：

地址锁存单元，配置用于当激活所述测试激活信号时、响应于从外部节点接收的数据锁存激活信号，锁存所述数据；和

数据合成单元，配置用于合成所述数据锁存单元的输出数据及数字单元的输出数据，并且将合成的结果输出到所述存储单元。

21.如权利要求20所述的射频识别(RFID)设备，其中，所述数据锁存单元在所述测试激活信号处于低电平时输出低电平的数据，并且在激活所述测试激活信号时、一旦接收到高电平脉冲的数据锁存激活信号，锁存所述数据。

22.如权利要求20所述的射频识别(RFID)设备，其中，当所述数据锁存单元的输出数据或所述数字单元的输出数据处于高电平，或者所述数据锁存单元的输出数据和所述数字单元的输出数据都处于高电平时，所述数据合成单元将高电平的数据输出到所述存储单元。

23.如权利要求11所述的射频识别(RFID)设备，进一步包括：

测试输入缓冲器，配置用于响应于从外部节点接收的测试输入信号，输出命令信号；

测试输出驱动器，配置用于输出与响应信号相应的测试输出信号到外部节点；和

数字单元，配置用于响应于所述命令信号输出操作控制信号，并且输出所述响应信号到所述测试输出驱动器。

24.如权利要求23所述的射频识别(RFID)设备，进一步包括：

测试信号输入焊盘，配置用于接收所述测试输入信号；

测试信号输出焊盘，配置用于将所述测试输出信号输出到外部节点；

电源电压施加焊盘，配置用于接收电源电压；和

接地电压施加焊盘，配置用于接收地电压。

25.如权利要求11所述的射频识别(RFID)设备，所述测试接口单元进一步包括：

第一焊盘，配置用于接收能够控制所述数据的锁存操作的数据锁存激活信号；

第二焊盘，配置用于接收能够控制所述地址的锁存操作的地址锁存激活信号；

数据输出焊盘，所述测试操作的结果经该数据输出焊盘输出到外部节点；

第三焊盘，配置用于从外部节点接收芯片使能信号；

第四焊盘，配置用于从外部节点接收写使能信号；和

第五焊盘，配置用于从外部节点接收输出使能信号。

26.如权利要求11所述的射频识别(RFID)设备，其中，所述存储单元包括非易失性铁电存储器。

27.一种测试包括存储单元和测试接口单元的射频识别(RFID)设备的方法，所述测试接口单元用于响应于经单个公共测试焊盘从外部节点接收的地址信息和数据，测试所述存储单元，所述方法包括：

经所述公共测试焊盘接收所述地址信息和数据；

执行对所述存储单元的测试操作；和

经所述公共测试焊盘将对所述存储单元的测试操作的结果输出到外部节点。

28.如权利要求27所述的方法，其中，所述接收步骤包括：

通过经所述公共测试焊盘接收用于选择标签芯片的标签选择地址，激活相应的标签芯片；

通过经所述公共测试焊盘接收存储地址，激活相应的地址；和

通过经所述公共测试焊盘接收输入数据，激活相应的数据，所述公共测试焊盘设置在所述RFID设备的测试芯片中。

29.如权利要求28所述的方法，其中，所述激活标签芯片的步骤包括：

从外部节点接收电源电压；

接收所述标签选择地址；

在与测试时钟信号同步之后，接收测试操作信号；和

响应于测试激活信号，激活所述标签芯片。

30.如权利要求28所述的方法，其中，所述激活地址的步骤包括：

接收所述存储地址；和

响应于地址锁存激活信号，锁存所述存储地址。

31.如权利要求28所述的方法，其中，所述激活数据的步骤包括：

接收所述输入数据；和

响应于数据锁存激活信号，锁存所述输入数据。

32.如权利要求27所述的方法，其中，所述执行步骤还包括：

经设置在所述RFID设备的测试芯片上的控制信号输入焊盘，从外部节点接收用于测试标签芯片的控制信号。

33.一种射频识别(RFID)设备，包括：

标签芯片阵列，具有多个标签芯片，每一个标签芯片包括存储单元；

测试芯片，配置用于当从外部节点接收到地址信息和数据时，测试所述标签芯片阵列；和

将所述标签芯片阵列连接到所述测试芯片的数据总线，该数据总线为要提供给所述测试芯片的所述标签芯片阵列的输出电流提供位于所述标签芯片阵列和所述测试芯片之间的通路，

其中，所述测试芯片根据接收到的所述标签芯片阵列的输出电流，将所述标签芯片阵列中的一个或多个标签芯片的状态输出到外部节点。

34.如权利要求33所述的射频识别(RFID)设备，其中，每一个标签芯片包括输出驱动器，该输出驱动器用于根据所述标签芯片的激活或去激活，选择性地给所述数据总线提供下拉电流。

35.如权利要求34所述的射频识别(RFID)设备，其中，所述输出驱动器包括配置为开漏极结构的下拉元件。

36.如权利要求33所述的射频识别(RFID)设备，其中，所述测试芯片下拉所述数据总线，使得在从外部节点接收用于选择所述测试芯片的地址之后，所述数据总线输出下拉结果。

37.如权利要求33所述的射频识别(RFID)设备，其中，所述测试芯片包括：

电流检测器，配置用于检测所述数据总线的电流；

驱动器，配置用于驱动所述电流检测器的输出；和

输出焊盘，配置用于将所述驱动器的输出输出到外部节点。

38.如权利要求37所述的射频识别(RFID)设备，其中，所述电流检测器包括：

上拉负载元件，配置用于给第一节点提供上拉负载电压；和

在第一节点和所述数据总线之间连接的箝位元件。

39.如权利要求37所述的射频识别(RFID)设备，其中，所述驱动器包括用于缓冲所述电流检测器的输出的缓冲器。

40.如权利要求37所述的射频识别(RFID)设备，其中，所述测试芯片包括：

测试焊盘，配置用于从外部节点接收地址信息；

测试芯片选择控制器，配置用于响应于测试操作信号和测试时钟信号，解码所述测试焊盘的输出地址，并且锁存所解码的结果；和

下拉驱动器，配置用于响应于所述测试芯片选择控制器的输出，下拉所述数据总线。

41.如权利要求40所述的射频识别(RFID)设备，其中，所述测试芯片选择控制器包括：

解码器，配置用于当激活所述测试操作信号时解码所述地址信息；和

锁存单元，配置用于当激活所述测试时钟信号时锁存所述解码器的输出。

42.如权利要求40所述的射频识别(RFID)设备，其中，所述下拉驱动器包括：

下拉驱动元件，连接于所述数据总线和接地电压端之间，使得该下拉驱动元件可以经栅极端接收所述测试芯片选择控制器的输出。

43.如权利要求33所述的射频识别(RFID)设备，其中，所述测试芯片配置用于下拉流经所述数据总线的电流。

44.如权利要求33所述的射频识别(RFID)设备，其中，所述数据总线形成在划片区域中。

45.如权利要求33所述的射频识别(RFID)设备，其中，所述测试芯片设置在所述标签芯片阵列的中心区域。

46.如权利要求33所述的射频识别(RFID)设备，其中，所述存储单元包括非易失性铁电存储器，以执行数据的读/写操作。

47.一种测试包括标签芯片和测试芯片的射频识别(RFID)设备的方法，所述测试芯片配置用于响应于从外部节点接收到的地址和数据，测试所述标签芯片，并且所述测试芯片经数据总线连接到所述标签芯片，所述方法包括：

接收与所述标签芯片和测试芯片中的每一个相应的地址；

响应于测试命令，检测施加到所述数据总线的电流；和

基于检测的下拉电流的电流量，确定所述标签芯片或测试芯片是否处于失效模式。

48.如权利要求47所述的方法，其中，所述失效模式的确定还包括：

当接收到所述测试命令时，给连接到所述测试芯片的数据总线提供下拉电流；和

当经所述测试芯片的输出焊盘检测到下拉电流时，确定相应的测试芯片处于失效模式。

49.如权利要求47所述的方法，还包括：

当没有检测到下拉电流时，确定所述标签芯片处于通过模式。

50.一种射频识别(RFID)设备，包括：

数字单元，配置为由测试串行输入信号和测试时钟信号激活，响应于在激活周期期间从外部节点接收到的测试输入信号执行测试操作，并且当完成所述测试操作时输出响应信号；和

输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压、接地电压、所述测试串行输入信号、所述测试时钟信号和所述测试输入信号。

51.如权利要求50所述的射频识别(RFID)设备，其中，所述数字单元包括：

移位寄存器，配置用于存储所述测试串行输入信号的值，并且通过建立与所述测试时钟信号的同步，输出所述测试串行输入信号的值作为测试串行输出信号；和

时隙计数器，配置用于输出控制RFID标签的激活或去激活的时隙计数位。

52.如权利要求51所述的射频识别(RFID)设备，其中，所述移位寄存器配置为由上电复位信号复位。

53.如权利要求51所述的射频识别(RFID)设备，其中，所述时隙计数器配置为由所述测试串行输出信号复位。

54.如权利要求53所述的射频识别(RFID)设备，其中，所述RFID标签配置为当复位所述时隙计数器时被激活，并且配置为在激活周期期间接收所述测试输入信号，以可以执行对所述RFID标签的测试操作。

55.如权利要求51所述的射频识别(RFID)设备，其中，所述时隙计数器配置为由所述测试时钟信号设置。

56.如权利要求55所述的射频识别(RFID)设备，其中，所述RFID标签配置为当设置所述时隙计数器时被去激活。

57.如权利要求51所述的射频识别(RFID)设备，其中，所述输入/输出(I/O)焊盘单元包括：

电源电压施加焊盘，配置用于接收所述电源电压；

接地电压施加焊盘，配置用于接收所述接地电压；

测试串行信号输入焊盘，配置用于接收所述测试串行输入信号；

测试串行信号输出焊盘，配置用于输出所述测试串行输出信号；

测试时钟输入焊盘，配置用于接收所述测试时钟信号；和

测试信号输入焊盘，配置用于接收所述测试输入信号。

58.如权利要求51所述的射频识别(RFID)设备，其中，所述数字单元包括：

第一电阻元件，并联连接在接地端和所述时隙计数器的输入端之间，使得第一电阻元件可以允许所述测试时钟信号偏压到低电平。

59.如权利要求58所述的射频识别(RFID)设备，其中，所述数字单元包括：

第二电阻元件，并联连接在接地端和所述移位寄存器的输入端之间，使得第二电阻元件可以允许所述测试串行输入信号偏压到低电平。

60.如权利要求50所述的射频识别(RFID)设备，进一步包括：

测试输入缓冲器，配置用于当激活解调信号或所述测试输入信号或都激活解调信号和所述测试输入信号时，激活命令信号，所述解调信号通过解调已经从RFID读取器接收到的射频(RF)信号获得。

61.如权利要求60所述的射频识别(RFID)设备，其中，所述测试输入缓冲器包括：

第三电阻元件，并联连接在接地端和接收所述测试输入信号的输入端之间，使得第三电阻元件可以允许所述测试输入信号偏压到低电平。

62.如权利要求50所述的射频识别(RFID)设备，进一步包括：

测试输出驱动器，配置用于响应于所述响应信号驱动测试输出信号，并且输出所驱动的测试输出信号。

63.如权利要求62所述的射频识别(RFID)设备，其中，所述测试输出驱动器包括金属氧化物半导体(MOS)晶体管，

其中，所述MOS晶体管配置用于经栅极端接收所述响应信号，将源极端连接到接地端，并且经漏极端输出所述测试输出信号。

64.如权利要求63所述的射频识别(RFID)设备，其中，响应于所述响应信号接通和/或关断所述MOS晶体管，其中，

如果接通所述MOS晶体管，以低电平驱动所述测试输出信号，以产生低电平测试输出信号，和

如果关断所述MOS晶体管，以高电平驱动所述测试输出信号，以产生高电平测试输出信号。

65.如权利要求50所述的射频识别(RFID)设备，进一步包括：

限压器，配置用于限制从所述外部节点接收的电源电压的电平。

66.如权利要求50所述的射频识别(RFID)设备，进一步包括：

包括多个存储元件的存储单元，每一个存储元件包括非易失性铁电存储区域以存储数据。

67.如权利要求66所述的射频识别(RFID)设备，其中，所述数字单元响应于所述测试输入信号，选择性地测试所述存储元件中待测试的存储元件。

68.一种测试具有数字单元和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述数字单元配置为由测试串行输入信号和测试时钟信号激活，响应于在激活周期期间从外部节点接收的测试输入信号执行测试操作，并且当完成所述测试操作时输出响应信号，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压、接地电压、所述测试串行输入信号、所述测试时钟信号和所述测试输入信号，所述方法包括：

利用所述测试串行输入信号和所述测试时钟信号激活所述数字单元；

经所述输入/输出(I/O)焊盘单元接收所述测试输入信号；

响应于所述测试输入信号，由所述数字单元执行所述测试操作，以产生测试输出信号；

将所述测试输出信号输出到外部节点；和

将所述测试输入信号与所述测试输出信号比较。

69.如权利要求68所述的方法，其中，产生所述测试输出信号包括：

从所述测试输入信号中产生地址和控制信号；

响应于所述地址和控制信号，执行测试操作；和

在完成所述测试操作之后，产生所述测试输出信号。

70.一种射频识别(RFID)设备，包括：

移位寄存器，配置用于接收测试串行输入信号和测试时钟信号，产生测试串行输出信号，并且输出所述测试串行输出信号；

测试电路，配置为由所述测试串行输出信号激活，并且响应于在激活周期期间从外部节点接收的测试输入信号，执行测试操作；和

输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压、接地电压、所述测试串行输入信号、所述测试时钟信号和所述测试输入信号，并且输出所述测试串行输出信号。

71.如权利要求70所述的射频识别(RFID)设备，其中，所述移位寄存器配置用于存储所述测试串行输入信号的值，并且通过建立与所述测试时钟信号的同步，输出所述测试串行输入信号的值作为测试串行输出信号。

72.如权利要求71所述的射频识别(RFID)设备，其中，所述移位寄存器配置为由上电复位信号复位。

73.如权利要求70所述的射频识别(RFID)设备，其中，所述移位寄存器配置为由从外部节点接收的测试复位信号复位。

74.如权利要求70所述的射频识别(RFID)设备，进一步包括：

测试输入缓冲器，配置用于在已经激活所述测试串行输出信号的情况下，当激活解调信号和所述测试输入信号中的至少一个时，激活命令信号，所述解调信号通过解调已经从RFID读取器接收的射频(RF)信号获得。

75.如权利要求70所述的射频识别(RFID)设备，进一步包括：

测试输出驱动器，当完成所述测试操作时，驱动从所述测试电路产生的测试结果信号作为测试输出信号，并且输出该测试输出信号。

76.如权利要求75所述的射频识别(RFID)设备，其中，所述测试输出驱动器包括：

驱动器，配置用于通过驱动所述测试结果信号产生所述测试输出信号；和

上拉驱动器，配置用于上拉输入到所述驱动器的输入端的所述测试结果信号。

77.一种射频识别(RFID)设备，包括：

移位寄存器，配置用于接收测试串行输入信号和测试时钟信号，产生测试串行输出信号，并且输出该测试串行输出信号；

测试电路，配置为由所述测试串行输出信号激活，并且响应于在激活周期期间从外部节点接收的地址、数据和控制信号，执行测试操作；和

输入/输出(I/O)焊盘单元，配置用于从外部节点接收电源电压和接地电压，接收所述测试串行输入信号、所述测试时钟信号、所述地址、所述数据和所述控制信号，并输出所述测试串行输出信号。

78.如权利要求77所述的射频识别(RFID)设备，其中，所述移位寄存器配置用于存储所述测试串行输入信号的值，并且通过建立与所述测试时钟信号的同步，输出所述测试串行输入信号的值作为测试串行输出信号。

79.如权利要求77所述的射频识别(RFID)设备，其中，所述测试电路配置用于响应于所述地址、所述数据和所述控制信号，执行所述测试操作，产生控制结果信号，并输出该控制结果信号。

80.如权利要求79所述的射频识别(RFID)设备，进一步包括：

控制信号输出驱动器，配置用于通过驱动所述控制结果信号，产生控制输出信号。

81.如权利要求80所述的射频识别(RFID)设备，所述控制信号输出驱动器包括：

驱动器，配置用于通过驱动所述控制结果信号来产生所述测试输出信号；和

上拉驱动器，配置用于响应于上拉控制信号，选择性地上拉所述控制结果信号。

82.如权利要求81所述的射频识别(RFID)设备，其中，所述上拉驱动器包括PMOS晶体管，

其中，所述PMOS晶体管配置用于经栅极端接收上拉控制信号，将漏极端连接到电源电压端，并且将源极端连接到所述控制信号输出驱动器的输入端。

83.如权利要求77所述的射频识别(RFID)设备，进一步包括：

限压器，配置用于限制从所述外部节点接收的电源电压的电平。

84.如权利要求77所述的射频识别(RFID)设备，进一步包括：

存储单元，包括多个存储元件，每一个存储元件包括非易失性铁电存储区域以存储数据。

85.如权利要求84所述的射频识别(RFID)设备，其中，所述测试电路配置用于响应于所述测试输入信号，选择性地测试所述存储元件中待测试的存储元件。

86.如权利要求77所述的射频识别(RFID)设备，其中，所述输入/输出(I/O)焊盘单元包括：

电源电压施加焊盘，配置用于接收所述电源电压；

接地电压施加焊盘，配置用于接收所述接地电压；

测试串行信号输入焊盘，配置用于接收所述测试串行输入信号；

测试串行信号输出焊盘，配置用于输出所述测试串行输出信号；

测试时钟输入焊盘，配置用于接收所述测试时钟信号；

测试信号输入焊盘，配置用于接收所述测试输入信号；和

测试信号输出焊盘，配置用于输出所述测试输出信号。

87.如权利要求77所述的射频识别(RFID)设备，其中，所述输入/输出(I/O)焊盘单元包括：

电源电压施加焊盘，配置用于接收所述电源电压；

接地电压施加焊盘，配置用于接收所述接地电压；

测试串行信号输入焊盘，配置用于接收所述测试串行输入信号；

测试串行信号输出焊盘，配置用于输出所述测试串行输出信号；

测试时钟输入焊盘，配置用于接收所述测试时钟信号；

地址输入焊盘，配置用于接收所述地址；

数据输入焊盘，配置用于接收所述数据；

控制信号输入焊盘，配置用于接收所述控制信号；和

控制信号输出焊盘，配置用于输出所述控制输出信号。

88.一种测试包括移位寄存器、测试电路和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述移位寄存器配置用于接收测试串行输入信号和测试时钟信号，产生测试串行输出信号和输出该测试串行输出信号，所述测试电路配置为由所述测试串行输出信号激活，并响应于在激活周期期间从外部节点接收的测试输入信号执行测试操作，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压和接地电压，接收所述测试串行输入信号、所述测试时钟信号、所述测试输入信号，并输出所述测试串行输出信号，所述方法包括：

基于所述测试串行输出信号激活所述测试电路；

经所述输入/输出(I/O)焊盘单元接收所述测试输入信号；

响应于所述测试输入信号，通过允许所述测试电路执行所述测试操作，产生测试输出信号；

将所述测试输出信号输出到外部节点；和

将所述测试输入信号与所述测试输出信号比较。

89.如权利要求88所述的方法，其中，所述产生步骤包括：

从所述测试输入信号中产生地址和控制信号；

响应于所述地址和所述控制信号，执行测试操作；和

在完成所述测试操作之后，产生所述测试输出信号。

90.一种测试包括移位寄存器、测试电路和输入/输出(I/O)焊盘单元的射频识别(RFID)设备的方法，所述移位寄存器配置用于接收测试串行输入信号和测试时钟信号，产生测试串行输出信号和输出该测试串行输出信号，所述测试电路配置为由所述测试串行输出信号激活，并响应于在激活周期期间从外部节点接收的地址、数据和控制信号执行测试操作，所述输入/输出(I/O)焊盘单元配置用于从外部节点接收电源电压和接地电压，接收所述测试串行输入信号、所述测试时钟信号、所述地址、所述数据和所述控制信号，并输出所述测试串行输出信号，所述方法包括：

利用所述测试串行输出信号激活所述测试电路；

经所述输入/输出(I/O)焊盘单元接收所述地址和控制信号；

响应于所述地址和控制信号，通过允许所述测试电路执行所述测试操作，产生测试输出信号；

将所述测试输出信号输出到外部节点；和

将所述测试输入信号与所述测试输出信号比较。

91.一种射频识别(RFID)设备，包括：

测试芯片，配置为由电源电压初始化，并开始测试操作；和

串联连接到所述测试芯片的多个RFID标签，

其中，当从外部节点接收到电源电压和接地电压时，顺序地激活所述RFID标签，使得可以执行对所述RFID标签的测试操作。

92.如权利要求91所述的射频识别(RFID)设备，其中，所述测试芯片配置为由所述电源电压初始化，产生第一测试串行信号，并输出第一测试串行信号到所述RFID标签中的第一位置处的第一RFID标签。

93.如权利要求92所述的射频识别(RFID)设备，其中，所述第一RFID标签配置为当从所述测试芯片接收到第一测试串行信号时被激活，以执行对第一RFID标签的测试操作，并且当完成该测试操作时产生第二测试串行信号，使得第二测试串行信号被输出到所述RFID标签中的第二位置处的第二RFID标签。

94.如权利要求93所述的射频识别(RFID)设备，其中，所述RFID标签中的第M个位置处的第M个RFID标签配置为当从所述RFID标签的第M-1个位置处的第M-1个RFID标签接收到第M个测试串行信号时被激活，产生第M+1个测试串行信号，并且将第M+1个测试串行信号输出到所述RFID标签中的第M+1个位置处的第M+1个RFID标签。

95.如权利要求94所述的射频识别(RFID)设备，其中，如果通过接收所述各个测试串行信号激活所有的RFID标签，每一个RFID标签配置用于从外部节点接收测试输入信号，以执行测试操作并输出指示所述测试操作的结果的第一测试输出信号。

96.如权利要求95所述的射频识别(RFID)设备，其中，每一个RFID标签包括：

测试信号输入焊盘，配置用于接收所述测试输入信号；和

测试信号输出焊盘，配置用于输出第一测试输出信号。

97.如权利要求94所述的射频识别(RFID)设备，其中，每一个RFID标签与移位寄存器相关，每一个移位寄存器配置用于与测试时钟信号同步，以产生用于RFID标签的测试串行信号。

98.如权利要求94所述的射频识别(RFID)设备，其中，每一个移位寄存器配置为由上电复位信号复位。

99.如权利要求94所述的射频识别(RFID)设备，其中，每一个移位寄存器配置为由从外部节点接收的测试复位信号复位。

100.如权利要求99所述的射频识别(RFID)设备，其中，每一个RFID标签进一步包括：

测试复位信号输入焊盘，配置用于接收所述测试复位信号。

101.如权利要求96所述的射频识别(RFID)设备，其中，每一个RFID标签进一步包括：

天线单元，配置用于接收来自RFID读取器的射频(RF)信号；

调制器，配置用于通过解调从所述天线单元接收到的射频(RF)信号，产生解调信号；和

测试输入缓冲器，配置用于接收所述测试输入信号和解调信号，当执行测试操作时输出所述测试输入信号，并且当不执行测试操作时输出所述解调信号。

102.如权利要求95所述的射频识别(RFID)设备，其中，每一个RFID标签包括配置具有多个存储元件的存储单元，每一个存储元件具有铁电电容元件以存储数据。

103.如权利要求102所述的射频识别(RFID)设备，其中，所述测试电路配置用于接收地址、数据和用于选择所述存储元件中待测试的存储元件的控制信号，并选择性地执行测试操作。

104.如权利要求103所述的射频识别(RFID)设备，其中，每一个RFID标签包括：

地址输入焊盘，配置用于接收所述地址；

数据输入焊盘，配置用于接收所述数据；和

控制信号输入焊盘，配置用于接收所述控制信号。

105.如权利要求102所述的射频识别(RFID)设备，进一步包括：

测试串行信号输入焊盘，配置用于接收第一到第N个测试串行信号中的每一个。

106.如权利要求105所述的射频识别(RFID)设备，其中，每一个RFID标签包括静电保护单元，并联设置在所述测试串行信号输入焊盘和接地端之间，配置用于当施加高电压到所述测试串行信号输入焊盘时施加电流到接地端。

107.如权利要求106所述的射频识别(RFID)设备，其中，所述静电保护单元包括金属氧化物半导体(MOS)晶体管，在该MOS晶体管中，栅极端和源极端连接到接地端或电源电压端，漏极端连接到所述测试串行信号输入焊盘。

108.如权利要求91所述的射频识别(RFID)设备，其中，所述测试芯片和每一个RFID标签经划片区域互连。

109.如权利要求95所述的射频识别(RFID)设备，其中，每一个RFID标签进一步包括：

电源电压输入焊盘，配置用于当所述测试电路执行测试操作时从外部节点接收电源电压；和

接地电压输入焊盘，配置用于从外部节点接收接地电压。

110.如权利要求109所述的射频识别(RFID)设备，其中，每一个RFID标签进一步包括：

限压器，配置用于从所述电源电压输入焊盘接收所述电源电压，以维持所述电源电压基本为恒定的电压电平。

111.如权利要求96所述的射频识别(RFID)设备，其中，每一个RFID标签进一步包括：

第一驱动器，配置用于驱动从所述测试电流产生的第一测试输出信号，并输出所述驱动的第一测试输出信号到所述测试信号输出焊盘。

112.如权利要求111所述的射频识别(RFID)设备，其中，第一驱动器包括上拉驱动器，上拉驱动器配置用于响应于控制信号选择性地上拉第一驱动器。

113.如权利要求112所述的射频识别(RFID)设备，其中，所述上拉驱动器包括PMOS晶体管，在该PMOS晶体管中，栅极端接收控制信号，漏极端连接到电源电压端，源极端连接到所述驱动器的输入端。

114.如权利要求96所述的射频识别(RFID)设备，进一步包括：

数字单元，配置用于接收来自所述测试电路的测试结果的信息，并产生第二测试输出信号；和

第二驱动器，配置用于驱动从所述数字单元产生的第二测试输出信号，并输出所述驱动的第二测试输出信号。

115.一种测试具有测试芯片和与该测试芯片串联连接的多个RFID标签的射频识别(RFID)设备的方法，该方法包括：

在接收电源电压之后初始化所述测试芯片；

当通过初始化所述测试芯片开始测试操作时，接收所述电源电压和接地电压；和

顺序地激活所述RFID标签，测试该顺序激活的RFID标签。

116.如权利要求115所述的方法，进一步包括：

当由所述电源电压初始化所述测试芯片时，产生第一测试串行信号；和

将第一测试串行信号输出到所述RFID标签中的第一位置处的第一RFID标签。

117.如权利要求116所述的方法，其中，通过顺序激活所述RFID标签来测试所述RFID标签包括：

使用第一测试串行信号激活第一RFID标签；

通过施加测试输入信号到激活的第一RFID标签，执行测试操作；和

利用第一RFID标签产生第二测试串行信号，并将第二测试串行信号输出到所述RFID标签中的第二位置处的第二RFID标签，

其中，针对其余的RFID标签重复所述激活、执行和产生步骤。

118.如权利要求115所述的方法，进一步包括：

在激活每一个RFID标签之前，将复位信号输入到每一个RFID标签。

119.如权利要求118所述的方法，其中，所述复位信号是从外部节点接收到的上电复位信号或测试复位信号。

Images