CN101901804B - Vdmos器件及其制作方法 - Google Patents
Vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN101901804B CN101901804B CN2010101731330A CN201010173133A CN101901804B CN 101901804 B CN101901804 B CN 101901804B CN 2010101731330 A CN2010101731330 A CN 2010101731330A CN 201010173133 A CN201010173133 A CN 201010173133A CN 101901804 B CN101901804 B CN 101901804B
- Authority
- CN
- China
- Prior art keywords
- zone
- devices
- epitaxial loayer
- network configuration
- vdmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种VDMOS器件以及制作方法，包括衬底、衬底上的外延层以及外延层上注入形成的P+区域，所述P+区域呈网络结构且全部相互连接。本发明P+区域为全部连接的网络结构的区域，不存在孤立的P+区域，从而使得该版图结构中，所有P+二极管结构单元存在于一个全部连通的网络结构中。当有器件承受反向能量时，没有孤立的P+二极管，反向能量由网络结构连接的所有P+二极管共同承受，从而大大提高了器件的反向冲击能力，保护器件，使器件不易烧毁损坏，减少器件的损坏率，大大提高了器件的安全性能，避免浪费，节约了成本。
Description
【技术领域】
本发明涉及半导体领域，尤其涉及一种垂直双扩散金属氧化物半导体(VDMOS)器件及其制作方法。
传统技术，在VDMOS器件的P+二极管的版图结构设计中，元胞结构有方型，多边形以及条形的结构。常见的方型以及多边形的元胞结构P+二极管区域都是孤立的单元，条形结构中也有很多的P+条形区域在P+版图中与其它的P+区域是不连接在一起的孤立单元。
由于VDMOS器件中存在孤立的P+二极管结构单元，当VDMOS器件承受反向能量时，孤立的P+二极管结构单独承受的很大反向能量，但由于其承受能力有限，当有反向电流流经VDMOS器件P+区域时，孤立的P+二极管结构很容易烧毁，导致整个器件损坏，从而影响器件的稳定工作，造成浪费和安全隐患。
有鉴于此，有必要针对上述VDMOS器件承受反向能量时容易烧毁损坏的问题，提出一种承受反向能量时不易烧毁损坏的VDMOS器件。
一种垂直双扩散金属氧化物半导体器件，包括衬底、衬底上的外延层以及外延层上注入形成的P+区域，还包括在所述外延层表面的栅氧化层，栅氧化层上的多晶硅层，多晶硅层表面的保护层以及保护层上的电极，所述P+区域呈网络结构且全部相互连接。
优选的，所述P+区域为条形结构P+区域，所述条形结构P+区域通过平行和垂直分布，全部连接呈网络结构。
一种垂直双扩散金属氧化物半导体器件制作方法，包括如下步骤：
在衬底上形成外延层；
在外延层上生长氧化层；
对氧化层进行光刻，刻蚀出一个全部连接的呈网络结构的刻蚀区域；
对外延层进行P+注入，形成全部连接的呈网络结构的P+区域。
优选的，所述P+区域为条形结构P+区域，所述条形结构P+区域通过平行和垂直分布，全部连接呈网络结构。
优选的，还包括进行后续工艺的步骤；所述后续工艺包括在外延层上形成栅氧化层，在栅氧化层上形成多晶硅层，多在晶硅层表面形成保护层以及在保护层上形成电极。
上述VDMOS器件及其制作方法，P+区域为全部连接的网络结构的区域，不存在孤立的P+区域，从而使得该版图结构中，所有P+二极管结构单元存在于一个全部连接的网络结构中。当有器件承受反向能量时，没有孤立的P+二极管，反向能量由网络结构连接的所有P+二极管共同承受，从而大大提高了器件的抗反向冲击能力，保护器件，使器件不易烧毁损坏，减少器件的损坏率，大大提高了器件的安全性能，避免浪费，节约了成本。
【附图说明】
图1是一个实施例中VDMOS器件版图结构的剖面图；
图2是一个实施例中VDMOS器件版图结构的俯视图；
图3是一个是实施例中VDMOS器件版图结构制作方法的流程图。
【具体实施方式】
下面结合附图，对本发明的具体实施方式进行详细描述。
图1是一个实施例中VDMOS器件版图结构的剖面图。图2是一个实施例中VDMOS器件版图结构的俯视图。
结合图1和图2，该VDMOS器件版图结构包括衬底110、衬底110上的外延层120，在外延层120上注入形成的P+区域130以及外延层120表面的栅氧化层(图未示)，栅氧化层上的多晶硅层，多晶硅层表面的保护层，以及保护层 上的电极。
P+区域130为全部连接的呈网络结构的区域，不存在孤立的P+区域130，从而使得该版图结构中，所有P+二极管结构单元存在于一个全部连接的网络结构中。
该实施例中，P+区域130在外延层120上注入形成时，为条形结构。在终端210中，各个条形的P+区域130通过平行和垂直分布，形成全部连接的一个网络结构。
在其他实施例中，P+区域130还可为圆形结构或者多边形结构，各个圆形结构或者多边形结构的P+区域130全部连接，形成网络结构。
此外，还提供一种VDMOS器件版图结构的制作方法。
图3是一个是实施例中VDMOS器件版图结构制作方法的流程图，该方法包括如下步骤：
S31：在衬底上形成外延层。
S32：在外延层上生长氧化层。
S33：对氧化层进行光刻，刻蚀出一个全部连接的网络结构的刻蚀区域。
S34：对外延层进行P+注入，形成全部连接的网络结构的P+区域。
P+区域为全部连接的呈网络结构的区域，不存在孤立的P+区域，从而使得该版图结构中，所有P+二极管结构单元存在于一个全部连接的网络结构中。
在该实施例中，P+区域在外延层上注入形成时，为条形结构。在版图终端中，各个条形的P+区域通过平行和垂直分布，形成全部连接的一个网络结构。
在其他实施例中，P+区域还可为圆形结构或者多边形结构，各个圆形结构或者多边形结构的P+区域全部连接，形成网络结构。
此后，进行后续工艺，后续工艺主要包括：在外延层上形成栅氧化层，在栅氧化层上形成多晶硅层，多在晶硅层表面形成保护层以及在保护层上形成电极，后续工艺采用常用工艺，不再赘述。
上述VDMOS器件版图结构及其制作方法，P+区域为全部连接的网络结构 的区域，不存在孤立的P+区域，从而使得该版图结构中，所有P+二极管结构单元存在于一个全部连接的网络结构中。当有器件承受反向能量时，没有孤立的P+二极管，反向能量由网络结构连接的所有P+二极管共同承受，从而大大提高了器件的抗反向冲击能力，保护器件，使器件不易烧毁损坏，减少器件的损坏率，大大提高了器件的安全性能，避免浪费，节约了成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种垂直双扩散金属氧化物半导体器件，包括衬底、衬底上的外延层以及外延层上注入形成的P+区域，其特征在于，还包括在所述外延层表面的栅氧化层，栅氧化层上的多晶硅层，多晶硅层表面的保护层以及保护层上的电极，所述P+区域呈网络结构且全部相互连接。
2.根据权利要求1所述的垂直双扩散金属氧化物半导体器件，其特征在于，所述P+区域为条形结构P+区域，所述条形结构P+区域通过平行和垂直分布，全部连接呈网络结构。
3.一种垂直双扩散金属氧化物半导体器件制作方法，包括如下步骤：
在衬底上形成外延层；
在外延层上生长氧化层；
对氧化层进行光刻，刻蚀出一个全部连接的呈网络结构的刻蚀区域；
对外延层进行P+注入，形成全部连接的呈网络结构的P+区域。
4.根据权利要求3所述的垂直双扩散金属氧化物半导体器件制作方法，其特征在于，所述P+区域为条形结构P+区域，所述条形结构P+区域通过平行和垂直分布，全部连接呈网络结构。
5.根据权利要求3所述的垂直双扩散金属氧化物半导体器件制作方法，其特征在于，还包括进行后续工艺的步骤；所述后续工艺包括在外延层上形成栅氧化层，在栅氧化层上形成多晶硅层，多在晶硅层表面形成保护层以及在保护层上形成电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101731330A CN101901804B (zh) | 2010-05-10 | 2010-05-10 | Vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101731330A CN101901804B (zh) | 2010-05-10 | 2010-05-10 | Vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101901804A CN101901804A (zh) | 2010-12-01 |
| CN101901804B true CN101901804B (zh) | 2013-03-20 |
Family
ID=43227214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101731330A Expired - Fee Related CN101901804B (zh) | 2010-05-10 | 2010-05-10 | Vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101901804B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589405A (en) * | 1992-02-18 | 1996-12-31 | Sgs-Thomson Microelectronics, S.R.L. | Method for fabricating VDMOS transistor with improved breakdown characteristics |
| CN1779988A (zh) * | 2005-10-14 | 2006-05-31 | 西安电子科技大学 | 可集成的高压vdmos晶体管结构及其制备方法 |
| CN201171045Y (zh) * | 2007-11-24 | 2008-12-24 | 衡阳晶体管有限公司 | <100>n－/n+/p+网状埋层扩散抛光片 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0122120D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Edge termination in MOS transistors |
| CN201466028U (zh) * | 2009-09-04 | 2010-05-12 | 上海华虹Nec电子有限公司 | 网格阵列二极管 |
-
2010
- 2010-05-10 CN CN2010101731330A patent/CN101901804B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589405A (en) * | 1992-02-18 | 1996-12-31 | Sgs-Thomson Microelectronics, S.R.L. | Method for fabricating VDMOS transistor with improved breakdown characteristics |
| CN1779988A (zh) * | 2005-10-14 | 2006-05-31 | 西安电子科技大学 | 可集成的高压vdmos晶体管结构及其制备方法 |
| CN201171045Y (zh) * | 2007-11-24 | 2008-12-24 | 衡阳晶体管有限公司 | <100>n－/n+/p+网状埋层扩散抛光片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101901804A (zh) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103534809B (zh) | 半导体器件及半导体器件的制造方法 | |
| CN104981903B (zh) | 半导体装置 | |
| EP4297097A3 (en) | Semiconductor device, and method for manufacturing the same | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN101419970A (zh) | 具有控制电路的半导体器件 | |
| CN105304696A (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN107170836A (zh) | 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 | |
| WO2011078467A3 (ko) | 산화아연 나노로드를 이용한 레이저 다이오드 및 그 제조 방법 | |
| US8735973B2 (en) | Trench-gate MOSFET device and method for making the same | |
| CN103367398B (zh) | 终端保护环及其制造方法 | |
| CN201611658U (zh) | 一种深沟槽功率mos器件 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN101901804B (zh) | Vdmos器件及其制作方法 | |
| CN103187250B (zh) | 多次外延生长方法 | |
| CN102184894B (zh) | 半导体器件及形成方法、vdmos晶体管及形成方法 | |
| CN203071073U (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| CN103151380A (zh) | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 | |
| CN204991717U (zh) | 能实现反向阻断的mosfet | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN104465773A (zh) | 金属氧化物半导体场效应管的终端结构及其制造方法 | |
| CN104393028A (zh) | 采用多晶截止场板的半导体器件终端单元结构及制造方法 | |
| CN202178259U (zh) | 一种保护栅源电极与栅漏电极的vdmos功率器件 | |
| CN105185832A (zh) | 超高压隔离结构 | |
| CN201741702U (zh) | 网格保护结构肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Baolong Baolong Industrial City seven road in Longgang District of Shenzhen City, Guangdong Province, No. 3 518118 Applicant after: Shenzhen Si Semiconductors Co., Ltd. Address before: 518029, 3 floor, building 2, three optical fiber street, Bagua Road, Shenzhen, Guangdong, Futian District Applicant before: Shenzhen SI Semiconductor Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHENZHEN SI SEMICONDUCTORS CO., LTD. TO: SHENZHEN SI SEMICONDUCTORS CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130320 Termination date: 20180510 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |