CN101901156A

CN101901156A - 一种处理器应用程序动态加载方法及其系统

Info

Publication number: CN101901156A
Application number: CN2010102360728A
Authority: CN
Inventors: 何敏; 黄卫
Original assignee: Sichuan Jiuzhou Electric Group Co Ltd
Current assignee: Sichuan Jiuzhou Electric Group Co Ltd
Priority date: 2010-07-26
Filing date: 2010-07-26
Publication date: 2010-12-01
Anticipated expiration: 2030-07-26
Also published as: CN101901156B

Abstract

本发明涉及一种处理器应用程序动态加载技术，以及用于实现该技术的硬件系统。该系统主要包含DSP处理器11，FPGA处理器17，CPLD16、FLASH存储器13，SDRAM存储器12，接口芯片14，电源模块15。其中，FLASH存储器13内固化程序包括：DSP引导程序，DSP管理程序，FPGA、DSP应用程序若干。其实现方法特点是：使用管理程序实现FPGA应用程序、DSP应用程序的动态加载与在线升级；使用DSP技术实现引导程序、管理程序、应用程序之间的跳转，完成动态加载功能；使用CPLD接管FPGA配置总线，配合DSP实现FPGA的应用程序加载。

Description

一种处理器应用程序动态加载方法及其系统

技术领域

本发明涉及一种可对处理器应用程序进行动态加载的系统及其实现方法。

背景技术

诸如陆、海、空敌我识别、通信导航、电子对抗、导弹跟踪等功能都是由独立的电子设备实现的，如无线电高度表、敌我识别器、塔康设备、DME设备。这些分立的电子设备都属于无线电通信系统，其系统构成大同小异，由执行特定应用程序的处理器实现其功能。典型地，所述处理器可以是数字信号处理器（DSP）、ARM处理器等微控制器、现场可编程门阵列（FPGA）、PowerPC，或者PC等当中采用的通用处理器。

在这些分立式电子设备中，其应用程序放置在外部存储器中，上电时将其加载至处理器内部或外部存储器中运行，设备运行的软件固定，实现的功能单一，不能够根据需要动态配置、增加、改变其功能，要实现多种功能必须同时装备多个分立设备。

但是，使用多个分立式设备实现多种功能存在一定缺陷，如：系统重量大大增加、资源浪费严重、生产成本高、灵活性低、维护性差、在线升级难等，且其中一个设备故障，无法用其它设备的资源代替。随着军事现代化的发展，综合化、模块化趋势越来越重要，要求将硬件结构相似的设备综合化设计，使用相同的硬件资源，如：接收模块、激励模块、功放模块、天线模块等，在通用信号处理模块内，通过加载不同应用程序实现不同功能。因此，需要一种能够对处理器程序进行动态加载的技术满足系统的综合化设计。

发明内容

为了克服目前电子设备功能固定、功能单一、灵活性差等弱点，本发明的目的在于提供一种处理器应用程序动态加载系统，另一目的在于提供一种实现处理器应用程序动态加载的方法。

为了实现所述目的，本发明提供一种处理器应用程序动态加载硬件系统。该系统硬件包括DSP处理器，FPGA处理器，CPLD，外部FLASH存储器，外部SDRAM存储器，接口芯片和电源，DSP处理器分别与所述这些部件连接。

本发明的另一方案是提供一种实现处理器应用程序动态加载的方法，该方法采用的技术包括：使用管理程序实现FPGA应用程序、DSP应用程序的动态加载与在线升级；使用DSP技术实现引导程序、管理程序、应用程序之间的跳转，完成动态加载功能；使用CPLD接管FPGA配置总线，配合DSP实现FPGA的应用程序加载。

本发明人发现利用DSP技术与特定的处理过程可以对处理器应用程序进行动态加载，并且兼容通用的信号处理硬件结构。典型地，大部分DSP处理器加电后会自动从外部存储器加载引导程序执行，引导程序一般较小，如在TMSC3206000系列中为1K字节，引导程序仅搬移管理程序至DSP内存中执行。管理程序常驻内存，用于应用程序动态加载、软件在线升级等功能。管理程序可根据系统指令从外部FLASH中加载指定的FPGA应用程序至FPGA，然后再对自身完成应用程序加载，管理程序还可根据系统指令，对外部FLASH内的软件进行在线升级、更新、扩展。应用程序为系统功能程序，其存储在外部FLASH存储器中，在FPGA和DSP的内存中运行。DSP功能程序在正常运行过程中，若接收到功能切换的指令，则调用功能切换函数，加载指定的FPGA和DSP程序。加载的过程是：首先DSP从FLASH中读出FPGA程序代码，然后通过DSP总线和CPLD中的加载控制单元来实现FPGA程序的加载。最后管理程序进行DSP自身功能程序的二次加载，二次加载完成后，DSP运行其新的功能软件。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

本发明的方法与系统不仅能够在不影响系统功能情况下对设备功能软件进行动态加载、功能软件在线升级，而且实现简单，便于系统复用、改进与升级。典型地，可利用相同的硬件资源通过动态加载不同的应用程序实现多种的功能，如在同一系统中完成塔康、敌我识别、DME等功能，并可根据需要实时在线升级、进行系统功能扩展。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是本发明的硬件结构框图。

图2是本发明的上电程序加载顺序图。

图3是本发明的管理程序执行流程图。

图4是本发明的应用程序执行流程图。

图5是本发明的应用程序加载流程图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

下面结合附图详细说明本发明的优选实施例。

参见图1，如其中的实施例所示，能够对应用程序进行动态加载的硬件系统1主要包括：一个DSP处理器11（TMS320C6416），一个FPGA处理器17（XCR5VSX50T），一个可编程逻辑器件CPLD16（XCR3128XL），一个FLASH存储器13（S29GL512N），一个SDRAM存储器12（MT48LC32M16A2），一个接口芯片14（MAX490E）,一个电源模块15，该DSP处理器分别与FLASH存储器、CPLD、SDRAM存储器、接口芯片相连，FPGA处理器与CPLD相连。FLASH存储器13内固化程序包括：DSP引导程序，DSP管理程序，多个功能的FPGA应用程序1至N，多个功能的DSP应用程序1至N。

参加图2，详细说明设备上电时程序加载顺序。系统加电后，DSP处理器11首先会从外部FLASH存储器13中读取1K字节的引导程序到DSP内部的0H地址空间执行（步骤110），然后引导程序从外部FLASH存储器13中读取管理程序到SDRAM存储器12的管理程序空间中执行（步骤120），最后管理程序根据系统指令，从外部FLASH存储器13中读取FPGA应用程序完成FPGA处理器17加载，读取DSP应用程序完成自身加载执行（步骤130）。

参见图1、图2、图3和图4，详细说明本发明的应用程序动态加载、在线升级和系统工作流程。系统运行可分为两个过程。

一个过程是管理程序运行时，首先完成系统初始化（步骤210），然后读取系统指令进行功能判断（步骤220），若为应用程序在线升级，则通过系统接口接收应用程序代码（步骤230），将应用程序代码烧写至FLASH中相应的位置（步骤240），烧写完成后加载默认的FPGA应用程序和DSP程序（步骤260），加载完成后执行默认功能程序（步骤280）。

如果读取系统指令进行功能判断（步骤220）时，不为应用程序在线升级，则判断是否为应用程序动态加载（步骤250），如果不进行动态加载，则加载默认的FPGA应用程序和DSP程序（步骤260），最后执行默认功能程序（步骤280）。如果为应用程序动态加载，则加载相应的FPGA应用程序和DSP程序（步骤270），加载完成后执行新加载的功能程序（步骤280）。

另一个过程是在应用程序正常运行过程中（步骤320），若接收到系统控制指令（步骤330），则判断指令类型（步骤340），若为功能切换（动态加载），则将指令字作为功能切换函数的入口参数调用功能切换函数（步骤350），跳转至管理程序执行。

参见图5，详细说明本发明的应用程序加载过程。为减轻加载时的总线数据传输压力，减少传输延时，待加载的DSP和FPGA应用程序代码储存在大容量通用FLASH存储器上。加载时，DSP处理器首先根据主机控制指令由EMIF B总线将FLASH存储器中相应的FPGA应用程序读出，暂存在SDRAM存储器中（步骤410），然后通过CPLD中的配置总线控制器接管FPGA的加载总线，完成对FPGA的加载（步骤420）。最后，DSP处理器从FLASH存储器中读取相应的DSP应用程序至SDRAM存储器的应用程序空间（步骤430），加载完成后跳转至相应的地址运行（步骤440）。

本发明中，DSP管理程序非常关键，可以说，应用程序动态加载与在线升级大部分工作都是在管理程序中实现的。设备加电后，管理程序在其专门的管理程序空间中常驻内存，任何DSP应用程序不允许破坏管理程序空间中的数据。当系统需要功能重构或软件在线升级时，由应用程序跳转至管理程序，完成新程序的动态加载或在线升级。DSP应用程序在SDRAM中应用程序空间中运行，由管理程序动态加载。

显然，本领域的技术人员可以对本发明的应用程序动态加载技术与系统进行各种改动和变型而不脱离本发明的思想和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内；本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims

1.一种处理器应用程序动态加载方法，包括以下步骤：

(1)在管理程序中完成FPGA（17）应用程序、DSP处理器（11）应用程序的动态加载；(2)在管理程序中实现FPGA（17）应用程序、DSP处理器（11）应用程序的在线升级；(3)使用DSP处理器（11）实现引导程序、管理程序、应用程序间的跳转，完成动态加载功能；(4)使用CPLD（16）接管FPGA（17）配置总线，配合DSP处理器（11）实现FPGA（17）的应用程序加载。

2.一种应用权利要求1所述的处理器应用程序动态加载方法的系统，其特征在于，该系统包括DSP处理器（11）、FPGA（17）处理器、CPLD（16）、FLASH存储器（13）、SDRAM存储器（12）、接口（14）芯片及外围电路构成，其中，DSP处理器（11）分别与FLASH存储器（13）、SDRAM存储器（12）、CPLD（16）、接口（14）芯片相连；FPGA（17）处理器与CPLD（16）相连；DSP处理器（11）的引导程序与管理程序保存在FLASH存储器（13）中；各DSP处理器（11）、FPGA（17）处理器应用程序保存在FLASH存储器（13）中。

3.根据权利要求2所述的应用权利要求1所述的处理器应用程序动态加载方法的系统，其中所述DSP处理器（11）是可运行软件的处理器DSP或ARM或PowerPC或单片机或通用PC处理器或可编程逻辑器件的处理器FPGA。

4.根据权利要求2所述的应用权利要求1所述的处理器应用程序动态加载方法的系统，其中FLASH存储器（13）是Nand FLASH或Nor FLASH或EEPROM或SD卡或CF卡或硬盘或通用半导体存储介质。

5.根据权利要求2所述的应用权利要求1所述的处理器应用程序动态加载方法的系统，其中SDRAM存储器（12）是RAM或SDRAM或DDR等。