CN106201605B - 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法 - Google Patents

基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法 Download PDF

Info

Publication number
CN106201605B
CN106201605B CN201610517841.9A CN201610517841A CN106201605B CN 106201605 B CN106201605 B CN 106201605B CN 201610517841 A CN201610517841 A CN 201610517841A CN 106201605 B CN106201605 B CN 106201605B
Authority
CN
China
Prior art keywords
fpga
flash
chip
processor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610517841.9A
Other languages
English (en)
Other versions
CN106201605A (zh
Inventor
刘宇波
施文韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Original Assignee
CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU GOLDENWAY ELECTRONIC Co Ltd filed Critical CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Priority to CN201610517841.9A priority Critical patent/CN106201605B/zh
Publication of CN106201605A publication Critical patent/CN106201605A/zh
Application granted granted Critical
Publication of CN106201605B publication Critical patent/CN106201605B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，所述PowerPC处理器通过Local Bus总线与FPGA芯片连接，且所述PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；所述FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，包括以下步骤：S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件；S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片；S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中。本发明增加了应用的灵活性和功能性。

Description

基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法
技术领域
本发明涉及图形开发技术领域，具体涉及一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法。
背景技术
目前，随着对板卡性能的要求越来越高，FPGA越来越广泛的应用在各个系统中。现有的FPGA升级需要使用JTAG下载器固化代码，导致系统的灵活性低。
发明内容
本发明的目的在于针对现有技术的不足，提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法，可以很好地解决现有的FPGA升级使用JTAG下载器固化代码导致系统的灵活性低的问题。
为达到上述要求，本发明采取的技术方案是：提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，PowerPC处理器通过Local Bus总线与FPGA芯片连接，且PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块。
基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，包括以下步骤：
S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件；
S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片；
S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中。
该基于FPGA和PowerPC的FPGA启动加载FLASH升级系统具有的优点如下：将不同的FPGA版本存储在不同的FLASH存储空间中，PowerPC通过对FPGA芯片的加载复位脚和FLASH芯片地址线的控制可以实现4个版本FPGA代码的自由切换，无需使用JTAG下载器固化代码，不仅为调试系统提供了很大的便利，而且在各种不同的应用中使用方便，大大节省了人力和时间，增加了应用的灵活性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请系统的框架示意图；
图2为本申请方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。
在以下描述中，对“一个实施例”、“实施例”、“一个示例”、“示例”等等的引用表明如此描述的实施例或示例可以包括特定特征、结构、特性、性质、元素或限度，但并非每个实施例或示例都必然包括特定特征、结构、特性、性质、元素或限度。另外，重复使用短语“根据本申请的一个实施例”虽然有可能是指代相同实施例，但并非必然指代相同的实施例。
为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
根据本申请的一个实施例，提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，如图1所示，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，PowerPC处理器通过Local Bus总线与FPGA芯片连接，且PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块，实现FPGA芯片对FLASH芯片的读写。
提供一种基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，如图2所示，包括以下步骤：
S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件，每个版本的FPGA文件包含将Local Bus接口转换为FLASH接口的程序模块；
S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片，此时FPGA芯片上已经有了将Local Bus接口转换为FLASH接口的程序模块；
S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中，其中版本1对应00，版本2对应01，版本3对应10，版本4对应11。
烧写完成后重新上电，之后PowerPC处理器就能通过对FPGA芯片的加载复位脚和FLASH芯片地址线的控制来实现4个版本FPGA代码的自由切换，具体方法为：先切换地址，然后将FPGA芯片的加载复位脚置高，此时FPGA芯片将加载对应的FPGA版本。
以上所述实施例仅表示本发明的几种实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明保护范围。因此本发明的保护范围应该以所述权利要求为准。

Claims (3)

1.基于FPGA和PowerPC的FPGA启动加载FLASH升级系统，其特征在于，包括PowerPC处理器、FPGA芯片、FLASH芯片及用于实现数据传输的数据传输模块，所述PowerPC处理器通过Local Bus总线与FPGA芯片连接，且所述PowerPC处理器通过2位的GPIO引脚与FLASH芯片的地址高两位连接；所述FPGA芯片内设有用于将Local Bus接口转换为FLASH接口的FPGA总线转换模块，所述FPGA芯片通过FPGA总线转换模块与Flash芯片相连接。
2.基于FPGA和PowerPC的FPGA启动加载FLASH升级方法，其特征在于，包括以下步骤：
S1、在Vivado中生成需要自动转换的四个FPGA版本对应的二进制文件；
S2、将任意FPGA版本的bit文件通过JTAG下载器写进FPGA芯片；
S3、PowerPC处理器控制切换FLASH芯片的地址高两位形成4个FLASH存储空间，PowerPC处理器将FPGA芯片中的每个FPGA版本依次烧写至对应的FLASH存储空间中。
3.根据权利要求2所述的FPGA启动加载FLASH升级方法，其特征在于，所述每个版本的FPGA文件包含将Local Bus接口转换为FLASH接口的程序模块。
CN201610517841.9A 2016-06-30 2016-06-30 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法 Expired - Fee Related CN106201605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610517841.9A CN106201605B (zh) 2016-06-30 2016-06-30 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610517841.9A CN106201605B (zh) 2016-06-30 2016-06-30 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法

Publications (2)

Publication Number Publication Date
CN106201605A CN106201605A (zh) 2016-12-07
CN106201605B true CN106201605B (zh) 2019-02-19

Family

ID=57465966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610517841.9A Expired - Fee Related CN106201605B (zh) 2016-06-30 2016-06-30 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法

Country Status (1)

Country Link
CN (1) CN106201605B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241281B (zh) * 2020-10-14 2024-02-06 四川九洲空管科技有限责任公司 数字雷达tr组件fpga程序批量升级方法及系统
CN112256312B (zh) * 2020-10-14 2024-03-22 四川九洲空管科技有限责任公司 基于PowerPC的FPGA程序便捷升级方法及系统
CN112256313B (zh) * 2020-10-14 2024-04-30 四川九洲空管科技有限责任公司 二次雷达设备fpga程序远程升级系统管理方法及系统
CN112650543A (zh) * 2020-12-21 2021-04-13 北京神州飞航科技有限责任公司 一种fpga动态配置方法
CN113434162B (zh) * 2021-03-30 2022-10-28 西南电子技术研究所（中国电子科技集团公司第十研究所） 远程在线更新fpga多版本程序的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901156A (zh) * 2010-07-26 2010-12-01 四川九洲电器集团有限责任公司 一种处理器应用程序动态加载方法及其系统
CN102662718A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种单片flash启动多用户程序模块
CN104063257A (zh) * 2014-07-23 2014-09-24 武汉邮电科学研究院 一种fpga自动加载系统及方法
CN105302593A (zh) * 2015-07-17 2016-02-03 天津市英贝特航天科技有限公司 PowerPC主机板的远程升级系统及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901156A (zh) * 2010-07-26 2010-12-01 四川九洲电器集团有限责任公司 一种处理器应用程序动态加载方法及其系统
CN102662718A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种单片flash启动多用户程序模块
CN104063257A (zh) * 2014-07-23 2014-09-24 武汉邮电科学研究院 一种fpga自动加载系统及方法
CN105302593A (zh) * 2015-07-17 2016-02-03 天津市英贝特航天科技有限公司 PowerPC主机板的远程升级系统及方法

Also Published As

Publication number Publication date
CN106201605A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106201605B (zh) 基于FPGA和PowerPC的FPGA启动加载FLASH升级系统及方法
CN110634530B (zh) 芯片的测试系统和测试方法
CN106507341B (zh) 智能识别配置文件的方法、系统及移动终端
CN205450909U (zh) 一种基于fpga实现的bmc
CN107678988A (zh) 一种多功能串口装置及实现方法
CN105159731A (zh) 一种fpga配置文件远程升级的装置
CN105279127A (zh) 一种基于PCI或PCIe总线的FPGA程序下载系统及方法
CN106406936A (zh) 一种fpga程序多版本管理装置及方法
CN101303708B (zh) 一种芯片引脚复用的代码编码的方法及装置
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN105808290A (zh) 用于多fpga整机系统的远程动态更新系统和方法
CN105302621A (zh) 一种远程实现服务器BIOS Setup恢复初始值的方法
CN102346677A (zh) Fpga程序的升级方法
CN104978225A (zh) 固件更新方法和装置
CN103676911A (zh) 一种设备控制系统及控制方法
CN101788946B (zh) Cpld上连接有e2prom设备的固件烧结方法及装置
CN102566481B (zh) 一种基于c语言的plc控制系统及其实现方法
CN102629212A (zh) 一种基于j-link间接烧写程序到nandflash的方法
CN103744965A (zh) 一种简易的多平台个人化智能卡方法
CN102855145B (zh) 嵌入式电子设备启动方法及系统
CN109522507B (zh) 一种网页组件统一管理的方法
CN102609253A (zh) 一种智能卡的应用实现方法及系统
CN107168923A (zh) 一种配置多个fpga的装置及方法
CN209570925U (zh) 用于tee测试的板卡设备
CN102662883A (zh) 用于多硬件平台的飞腾服务器的机器类型识别方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190219

Termination date: 20190630