CN101894828A - 具有测试焊垫的硅晶圆及其测试方法 - Google Patents

具有测试焊垫的硅晶圆及其测试方法 Download PDF

Info

Publication number
CN101894828A
CN101894828A CN 200910145414 CN200910145414A CN101894828A CN 101894828 A CN101894828 A CN 101894828A CN 200910145414 CN200910145414 CN 200910145414 CN 200910145414 A CN200910145414 A CN 200910145414A CN 101894828 A CN101894828 A CN 101894828A
Authority
CN
China
Prior art keywords
block
layer
metal level
silicon substrate
detection welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910145414
Other languages
English (en)
Other versions
CN101894828B (zh
Inventor
陈纪翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200910145414 priority Critical patent/CN101894828B/zh
Publication of CN101894828A publication Critical patent/CN101894828A/zh
Application granted granted Critical
Publication of CN101894828B publication Critical patent/CN101894828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明关于一种具有测试焊垫的硅晶圆及其测试方法。该硅晶圆包括一硅基材、一绝缘层、至少一测试焊垫及一介电层。该测试焊垫包括一第一金属层、一第二金属层及至少一第一内连结金属。该第一金属层位于该绝缘层上，具有一第一区块及一第二区块，该第一区块与该第二区块彼此电性独立。该第二金属层位于该第一金属层上方。该第一内连结金属连接该第一金属层的第二区块及该第二金属层。藉此，后续在形成一穿孔及一晶种层时，经由测试可得知该晶种层是否接触到该测试焊垫的第一金属层的第二区块，进而得知该穿孔是否合格，以提升后续工艺的良率。

Description

具有测试焊垫的硅晶圆及其测试方法
技术领域
本发明是关于一种硅晶圆及其测试方法，详言之，是关于一种具有测试焊垫的硅晶圆及其测试方法。
背景技术
参考图1，显示第一种已知硅晶圆的剖面示意图。该硅晶圆1包括一硅基材11、一绝缘层12、一焊垫13及一介电层14。该绝缘层12位于该硅基材11上。该焊垫13位于该绝缘层12上。该介电层14位于该绝缘层12上，包覆该焊垫13，且显露该焊垫13的一表面131。
该已知硅晶圆1的缺点如下。当欲形成一穿导孔19于该焊垫13下方时，须先蚀刻该硅基材11以形成一穿孔15，然而该穿孔15的形成过程中，其中央的蚀刻速率大于外围的蚀刻速率，所以该穿孔15的上端略呈弧形，而只显露了少部分的焊垫13，后续当形成一晶种层16于该穿孔15的孔壁时，虽然该焊垫13与该晶种层16已经相互电性连接，但由于连接面积小，导致该焊垫13与该晶种层16之间具有较高的电阻值，而对电性有不良影响。
参考图2，显示第二种已知硅晶圆的剖面示意图。该硅晶圆1A由该硅晶圆1(图1)再形成一导电层17于该晶种层16上，并移除部分该硅基材11，以形成数个沟槽18，该等沟槽18围绕该晶种层16。该等沟槽18用以填充一绝缘材(图中未示)，以电性隔绝该晶种层16及该硅基材11。因此，该等沟槽18必须贯穿该硅基材11，且显露该绝缘层12。然而，已知技术中，必须在形成该等沟槽18之后做切片处理，以观察其剖面结构，才能得知该等沟槽18是否确实贯穿该硅基材11，导致制造成本提高。
因此，有必要提供一种具有测试焊垫的硅晶圆及其测试方法，以解决上述问题。
发明内容
本发明提供一种具有测试焊垫的硅晶圆。该硅晶圆包括一硅基材、一绝缘层、至少一测试焊垫及一介电层。该硅基材具有一第一表面及一第二表面。该绝缘层位于该硅基材的第一表面。该测试焊垫位于该绝缘层上，具有一表面。该测试焊垫包括一第一金属层、一第二金属层及至少一第一内连结金属。该第一金属层位于该绝缘层上，该第一金属层具有一第一区块及一第二区块，该第一区块与该第二区块彼此电性独立。该第二金属层位于该第一金属层上方。该第一内连结金属连接该第一金属层的第二区块及该第二金属层。该介电层位于该绝缘层上，且显露该测试焊垫的表面。
本发明更提供一种具有测试焊垫的硅晶圆的测试方法。该测试方法包括以下步骤：(a)提供一硅晶圆，该硅晶圆包括一硅基材、一绝缘层、至少一测试焊垫及一介电层，该硅基材具有一第一表面及一第二表面，该绝缘层位于该硅基材的第一表面，该测试焊垫位于该绝缘层上，具有一表面，该测试焊垫包括一第一金属层、一第二金属层及至少一第一内连结金属，该第一金属层位于该绝缘层上，该第一金属层具有一第一区块及一第二区块，该第一区块与该第二区块彼此电性独立，该第二金属层位于该第一金属层上方，该第一内连结金属连接该第一金属层的第二区块及该第二金属层，该介电层位于该绝缘层上，且显露该测试焊垫的表面；(b)从该硅基材的第二表面移除部分该硅基材及部分该绝缘层，以形成至少一穿孔，且显露部分该第一金属层；(c)形成至少一晶种层于该穿孔的孔壁及该硅基材的第二表面；及(d)利用二第一探针测量电阻值。
藉此，后续在形成一穿孔及一晶种层时，经由测试可得知该晶种层是否接触到该测试焊垫的第一金属层的第二区块，进而得知该穿孔是否合格，以提升后续工艺的良率。
附图说明
图1显示第一种已知硅晶圆的剖面示意图；
图2显示第二种已知硅晶圆的剖面示意图；
图3至图6显示本发明具有测试焊垫的硅晶圆的测试方法的第一实施例的示意图；
图7显示本发明具有测试焊垫的硅晶圆的测试方法的第二实施例的示意图；及
图8显示本发明具有测试焊垫的硅晶圆的测试方法的第三实施例的示意图。
主要组件符号说明：
1第一种已知硅晶圆
1A第二种已知硅晶圆
2本发明具有测试焊垫的硅晶圆的第一实施例
3本发明具有测试焊垫的硅晶圆的第二实施例
4第一探针
5本发明具有测试焊垫的硅晶圆的第三实施例
6本发明具有测试焊垫的硅晶圆的第四实施例
7第二探针
11硅基材
12绝缘层
13焊垫
14介电层
15穿孔
16晶种层
17导电层
18沟槽
19穿导孔
21硅基材
22绝缘层
23测试焊垫
24介电层
25穿孔
26晶种层
27导电层
28沟槽
131表面
211第一表面
212第二表面
230第四内连结金属
231表面
232第一金属层
233第二金属层
234第一内连结金属
235第三金属层
236第二内连结金属
237第四金属层
238第三内连结金属
239第五金属层
2321第一区块
2322第二区块
23221子区块
具体实施方式
参考图3至图6，显示本发明具有测试焊垫的硅晶圆的测试方法的第一实施例的示意图。参考图3，提供一硅晶圆2。该硅晶圆2为本发明具有测试焊垫的硅晶圆的第一实施例，其包括一硅基材21、一绝缘层22、至少一测试焊垫23及一介电层24。该硅基材21具有一第一表面211及一第二表面212。该绝缘层22位于该硅基材21的第一表面211。较佳地，该绝缘层22的材质为氧化硅(Silicon Oxide)、聚合物(Polymer)或其它具有绝缘性质的材料。
该测试焊垫23位于该绝缘层22上，具有一表面231。该测试焊垫23包括一第一金属层232、一第二金属层233及至少一第一内连结金属234。在本实施例中，该测试焊垫23更包括一第三金属层235、至少一第二内连结金属236、一第四金属层237、至少一第三内连结金属238、一第五金属层239及至少一第四内连结金属230。
该第一金属层232位于该绝缘层22上，该第一金属层232具有一第一区块2321及一第二区块2322，该第一区块2321与该第二区块2322彼此电性独立，亦即，该第一区块2321及该第二区块2322互不相连接。在本实施例中，该第一金属层232的第二区块2322围绕该第一区块2321，且该第二区块2322具有数个子区块23221，如图4所示。然而，在其它应用中，该第一金属层232的第二区块2322环绕该第一区块2321，且该第二区块2322为环状，如图5所示。该第二金属层233位于该第一金属层232上方。该第一内连结金属234连接该第一金属层232的第二区块2322及该第二金属层233。在本发明中，该第一金属层232的第一区块2321与该第二金属层233不互相连接。
该第三金属层235位于该第二金属层233上方，该第二内连结金属236连接该第二金属层233及该第三金属层235，该第四金属层237位于该第三金属层235上方，该第三内连结金属238连接该第三金属层235及该第四金属层237，该第五金属层239位于该第四金属层237上方，该第四内连结金属230连接该第四金属层237及该第五金属层239。该介电层24位于该绝缘层22上，包覆该测试焊垫23，且显露该测试焊垫23的表面231。
参考图6，从该硅基材21的第二表面212移除部分该硅基材21及部分该绝缘层22，以形成至少一穿孔25，且显露部分该第一金属层232。较佳地，该穿孔25显露该第一金属层232的第二区块2322。接着，形成至少一晶种层26于该穿孔25的孔壁及该硅基材21的第二表面212，该晶种层26接触该第一金属层232的第一区块2321及第二区块2322，且透过该第二区块2322电性连接至该测试焊垫23的表面231，以得本发明具有测试焊垫的硅晶圆3的第二实施例。较佳地，该晶种层26的材质为铜系合金。最后，利用二个第一探针4测量电阻值。在本实施例中，一第一探针4接触该测试焊垫23的表面231，另一第一探针4接触位于该硅基材21的第二表面212的该晶种层26。
由于该第一金属层232的该第一区块2321与该第二区块2322彼此电性独立，且该第一金属层232的第一区块2321与该第二金属层233不互相连接，亦即，惟有在该晶种层26接触该第一金属层232的第二区块2322时，该晶种层26得电性连接至该测试焊垫23的表面231，故测量该两点间的电阻值，即可得知该晶种层26与该测试焊垫23的第一金属层232间的接触面积大小是否足以涵盖该第二区块2322。其中，若该电阻值超过一临界值，显示该晶种层26未与该测试焊垫23形成一回路，亦即，该晶种层26未接触该测试焊垫23的第一金属层232的第二区块2322，其良率较差。若该电阻值低于一临界值，显示该晶种层26与该测试焊垫23形成一回路，亦即，该晶种层26接触该测试焊垫23的第一金属层232的第二区块2322，其良率较佳。进而得以判定该穿孔25是否合格以及是否需要进行后续工艺，而达到提升产品良率的功效。
参考图7，显示本发明具有测试焊垫的硅晶圆的测试方法的第二实施例的示意图。本实施例的测试方法与该第一实施例的测试方法(图3至图6)大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例的不同处在于该硅晶圆5的测试焊垫23的数量及该等第一探针4的位置。该硅晶圆5为本发明具有测试焊垫的硅晶圆的第三实施例，该硅晶圆5具有至少二个测试焊垫23，且该等第一探针4分别接触该等测试焊垫23的表面231。
参考图8，显示本发明具有测试焊垫的硅晶圆的测试方法的第三实施例的示意图。本实施例的测试方法与该第一实施例的测试方法(图3至图6)大致相同，其中相同的组件赋予相同的编号。在本实施例中，该硅晶圆的测试焊垫23为数个。此外，该测试方法更包括下列步骤。
首先，依测量所得的电阻值，确认该晶种层26接触该第一金属层232的第二区块2322。接着，形成一导电层27于该晶种层26上。较佳地，该导电层27的材质为铜。接着，先移除(例如：研磨)位于该硅基材21的第二表面212的晶种层26及导电层27，再从该硅基材21的第二表面212移除部分该硅基材21，以形成至少一沟槽28，该沟槽28围绕该晶种层26，以得本发明具有测试焊垫的硅晶圆6的第四实施例。在本实施例中，该沟槽28利用蚀刻方法形成。然而，在其它应用中，更包括一形成一绝缘材于该沟槽28内的步骤。
最后，利用二个第二探针7测量电阻值。在本实施例中，该等第二探针7分别接触该等测试焊垫23的表面231。
由于该硅基材21的材质为硅，属于半导体材质，其透过该晶种层26电性连接至该等焊垫23，只有在该沟槽28完全贯穿该硅基材21时，该等焊垫23之间才会形成断路。若该电阻值超过一临界值，显示该等焊垫23间为断路，亦即，该沟槽28完全贯穿该硅基材21，其良率较佳。若该电阻值低于一临界值，显示该等焊垫23间形成一回路，亦即，该沟槽28并未贯穿该硅基材21，其良率较差。因此测量该等焊垫23间的电阻值，即可得知该沟槽28是否完全贯穿该硅基材21。进而得以判定该沟槽28是否合格以及是否需要进行后续工艺，而达到提升产品良率的功效。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如后述的权利要求书所列。

Claims (16)

1.一种具有测试焊垫的硅晶圆，包括：
一硅基材，具有一第一表面及一第二表面；
一绝缘层，位于该硅基材的第一表面；
至少一测试焊垫，位于该绝缘层上，具有一表面，该测试焊垫包括：
一第一金属层，位于该绝缘层上，该第一金属层具有一第一区块及一第二区块，该第一区块与该第二区块彼此电性独立；
一第二金属层，位于该第一金属层上方；及
至少一第一内连结金属，连接该第一金属层的第二区块及该第二金属层；及
一介电层，位于该绝缘层上，且显露该测试焊垫的表面。
2.如权利要求1的硅晶圆，其中该第一金属层的第二区块环绕该第一区块，且该第二区块为环状。
3.如权利要求1的硅晶圆，其中该第一金属层的第二区块围绕该第一区块，且该第二区块具有数个子区块。
4.如权利要求1的硅晶圆，其中该测试焊垫更包括一第三金属层、至少一第二内连结金属、一第四金属层、至少一第三内连结金属、一第五金属层及至少一第四内连结金属，该第三金属层位于该第二金属层上方，该第二内连结金属连接该第二金属层及该第三金属层，该第四金属层位于该第三金属层上方，该第三内连结金属连接该第三金属层及该第四金属层，该第五金属层位于该第四金属层上方，该第四内连结金属连接该第四金属层及该第五金属层。
5.如权利要求1的硅晶圆，更包括至少一穿孔及至少一晶种层，该穿孔贯穿该硅基材及该绝缘层，且显露部分该第一金属层，该晶种层位于该穿孔的孔壁及该硅基材的第二表面，该晶种层接触该第一金属层的第一区块及第二区块，且透过该第二区块电性连接至该测试焊垫的表面。
6.如权利要求5的硅晶圆，更包括至少一导电层及至少一沟槽，该导电层位于该晶种层上，该沟槽围绕该晶种层。
7.如权利要求6的硅晶圆，更包括一绝缘材，位于该沟槽内。
8.一种具有测试焊垫的硅晶圆的测试方法，包括：
(a)提供一硅晶圆，该硅晶圆包括一硅基材、一绝缘层、至少一测试焊垫及一介电层，该硅基材具有一第一表面及一第二表面，该绝缘层位于该硅基材的第一表面，该测试焊垫位于该绝缘层上，具有一表面，该测试焊垫包括一第一金属层、一第二金属层及至少一第一内连结金属，该第一金属层位于该绝缘层上，该第一金属层具有一第一区块及一第二区块，该第一区块及该第二区块彼此电性独立，该第二金属层位于该第一金属层上方，该第一内连结金属连接该第一金属层的第二区块及该第二金属层，该介电层位于该绝缘层上，且显露该测试焊垫的表面；
(b)从该硅基材的第二表面移除部分该硅基材及部分该绝缘层，以形成至少一穿孔，且显露部分该第一金属层；
(c)形成至少一晶种层于该穿孔的孔壁及该硅基材的第二表面；及
(d)利用二第一探针测量电阻值。
9.如权利要求8的方法，其中该步骤(a)中，该测试焊垫为数个。
10.如权利要求8的方法，其中该步骤(d)中，一第一探针接触该测试焊垫的表面，另一第一探针接触位于该硅基材的第二表面的晶种层。
11.如权利要求9的方法，其中该步骤(d)中，该等第一探针分别接触该等测试焊垫的表面。
12.如权利要求9的方法，其中该步骤(d)之后包括：
(e)依测量所得的电阻值，确认该晶种层接触该第一金属层的第二区块；
(f)从该硅基材的第二表面蚀刻部分该硅基材，以形成至少一沟槽，该沟槽是围绕该晶种层；及
(g)利用二第二探针测量电阻值。
13.如权利要求12的方法，其中该步骤(e)后，更包括一形成一导电层于该晶种层上的步骤。
14.如权利要求12的方法，其中该步骤(e)后，更包括一移除位于该硅基材的第二表面的部分该晶种层的步骤以及一移除位于该硅基材的第二表面的部分该导电层的步骤。
15.如权利要求12的方法，其中该步骤(f)后，更包括一形成一绝缘材于沟槽内的步骤。
16.如权利要求12的方法，其中该步骤(g)中，该等第二探针是分别接触该等测试焊垫的表面。
CN 200910145414 2009-05-19 2009-05-19 具有测试焊垫的硅晶圆及其测试方法 Active CN101894828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910145414 CN101894828B (zh) 2009-05-19 2009-05-19 具有测试焊垫的硅晶圆及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910145414 CN101894828B (zh) 2009-05-19 2009-05-19 具有测试焊垫的硅晶圆及其测试方法

Publications (2)

Publication Number Publication Date
CN101894828A true CN101894828A (zh) 2010-11-24
CN101894828B CN101894828B (zh) 2012-02-15

Family

ID=43103972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910145414 Active CN101894828B (zh) 2009-05-19 2009-05-19 具有测试焊垫的硅晶圆及其测试方法

Country Status (1)

Country Link
CN (1) CN101894828B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386169A (zh) * 2011-10-21 2012-03-21 华中科技大学 一种硅通孔金属互联线电迁移测试结构
CN102569259A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于芯片封装前测试的测试电路及其测试方法
CN102759677A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393701A (en) * 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569259A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于芯片封装前测试的测试电路及其测试方法
CN102569259B (zh) * 2010-12-30 2015-07-29 中芯国际集成电路制造(上海)有限公司 用于芯片封装前测试的测试电路及其测试方法
CN102759677A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法
CN102759677B (zh) * 2011-04-27 2014-11-05 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法
CN102386169A (zh) * 2011-10-21 2012-03-21 华中科技大学 一种硅通孔金属互联线电迁移测试结构

Also Published As

Publication number Publication date
CN101894828B (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
CN107037350B (zh) 具有监控链及测试导线的集成电路测试结构
US8502223B2 (en) Silicon wafer having testing pad(s) and method for testing the same
CN100440502C (zh) 半导体装置
CN104849880B (zh) 显示器面板teg测试组件及其形成方法和测试方法
CN102937695B (zh) 一种硅通孔超薄晶圆测试结构及测试方法
US10186463B2 (en) Method of filling probe indentations in contact pads
US7939936B2 (en) Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
CN100358122C (zh) 导电凸块测试装置与测试方法
CN104051392B (zh) 半导体晶片、半导体工艺和半导体封装
TW200307135A (en) Connector for measuring resistance, apparatus and method for measuring resistance of circuit board
TW201135859A (en) Assessing metal stack integrity in sophisticated semiconductor devices by mechanically stressing die contacts
KR20160148097A (ko) Ｐｃｒ 디바이스 및 그 제조 방법
CN101894828B (zh) 具有测试焊垫的硅晶圆及其测试方法
US20090045828A1 (en) Fine Pitch Testing Substrate Structure And Method Of Manufacturing The Same
CN103545294B (zh) 半导体检测结构及检测方法
CN105122449A (zh) 包括氧化层的低成本中介体
CN103412163B (zh) 基于弹性聚合物材料的微电子机械系统探针卡转接板
CN102448248A (zh) 电路板的制作方法
CN102054809B (zh) 一种重布线机构
TWI325289B (en) Printed circuit board structure and method for forming broken circuit point
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
CN103630825A (zh) 芯片测试电路及其形成方法
JP3596500B2 (ja) 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法
CN100514628C (zh) 射频测试键结构
TWI271528B (en) Method of circuit electrical test

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant