CN102448248A - 电路板的制作方法 - Google Patents

电路板的制作方法 Download PDF

Info

Publication number
CN102448248A
CN102448248A CN2010105037979A CN201010503797A CN102448248A CN 102448248 A CN102448248 A CN 102448248A CN 2010105037979 A CN2010105037979 A CN 2010105037979A CN 201010503797 A CN201010503797 A CN 201010503797A CN 102448248 A CN102448248 A CN 102448248A
Authority
CN
China
Prior art keywords
circuit substrate
detection
conductive layer
lead
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105037979A
Other languages
English (en)
Other versions
CN102448248B (zh
Inventor
陈志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201010503797.9A priority Critical patent/CN102448248B/zh
Publication of CN102448248A publication Critical patent/CN102448248A/zh
Application granted granted Critical
Publication of CN102448248B publication Critical patent/CN102448248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板的制作方法,包括步骤:提供包括导电层的电路基板,所述电路基板具有产品区和连接所述产品区的连接区;蚀刻所述导电层,以将产品区的导电层形成导电图案,将连接区的导电层形成检测结构,所述检测结构包括两个检测端子和一个连接在两个检测端子之间的连接导线;沿所述产品区的边界切割所述电路基板,并切断所述连接导线;以及对所述电路基板的导电图案进行电性测试,并检测检测结构的所述两个检测端子之间的电性连接状态,以根据检测结构的电性测试结果判定电路基板的切割状况。本技术方案提供的电路板的制作方法有利于提高出货产品的良率。

Description

电路板的制作方法
技术领域
本发明涉及电路板制作技术,特别涉及一种可提高产品良率的电路板的制作方法。
背景技术
随着科学技术的进步,印刷电路板在电子领域得到的广泛的应用。关于电路板的应用请参见文献Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab,High densitymultilayer printed circuit board for HITAC M-880,IEEE Trans.onComponents,Packaging,and Manufacturing Technology,1992,15(4):418-425。
印刷电路板的制作一般包括电路基板的制备、电路基板的导电线路的制作、成型以及电路元件的贴片、插件或焊接等流程。为了方便下游的贴片、插件或焊接作业,将电路板制作成连片电路板逐渐成为一种趋势。连片电路板又称可断开电路板,其包括并排设置或阵列式排布的多个小面积的电路板单元。在连片电路板中,相邻的电路板单元之间在成型时被切割开,同时又通过连接片保留一定的连接强度,如此,在贴片、插件或焊接等流程完成后,可方便地将连片电路板拆分成多个小面积的电路板,从而达到提高生产效率、降低生产成本的目的。现有的制作连片电路板的方法是先在一块大面积的电路基板上制作出多个电路板单元,再通过成型机的刀具对电路板进行捞边,以铣去连接于多个电路板单元之间的废料区而成。制得的连片电路板常包括一个连接体和多个电路板单元。该多个电路板单元依次排列,且均连接于该连接体。在成型机的刀具按预定的程序移动以铣去废料区的过程中,容易发生断刀的情况,从而出现漏切现象。在电路板成型过程中,刀具的路径十分复杂,通过人工目测的方式检测电路板是否漏切,不仅耗费大量人力物力,检测结果还不准确,不利于提高出货产品良率。对于面积较大的电路板的成型过程,也存在漏切现象不易于通过人工目测的方式检测的问题。
发明内容
为避免漏切的电路板流入后续工序,本技术方案提供一种电路板的制作方法,以提高产品良率。
本技术方案提供一种电路板的制作方法,包括步骤:提供包括导电层的电路基板,所述电路基板具有产品区和连接所述产品区的连接区;蚀刻所述导电层,以将产品区的导电层形成导电图案,将连接区的导电层形成检测结构,所述检测结构包括两个检测端子和一个连接在两个检测端子之间的连接导线;沿所述产品区的边界切割所述电路基板,并切断所述连接导线;以及对所述电路基板的导电图案进行电性测试,并检测检测结构的所述两个检测端子之间的电性连接状态,以根据检测结构的电性测试结果判定电路基板的切割状况。
一种电路板的制作方法,包括步骤:提供包括导电层的电路基板,所述电路基板具有N个产品单元区和连接所述N个产品单元区的连接区,N为2以上的自然数;蚀刻所述导电层,以将每个产品单元区的导电层均形成导电图案,将连接区的导电层形成检测结构,所述检测结构包括N条连接导线和N+1个检测端子,所述N+1个检测端子依次排列,每条连接导线均连接在相邻的两个检测端子之间;沿N个产品单元区的边界切割所述电路基板,并切断N条连接导线;以及对所述电路基板的导电图案进行电性测试,并检测检测结构的N个检测端子之间的电性连接状态,以根据检测结构的电性测试结果判定电路基板的切割状况。
一种电路板的制作方法,包括步骤:提供电路基板,所述电路基板包括产品区和围绕连接所述产品区的连接区,所述电路基板包括依次堆叠的第一导电层、绝缘层和第二导电层;蚀刻第一导电层,以将产品区的第一导电层形成第一导电图案,并将连接区的第一导电层形成第一检测结构,所述第一检测结构包括三个第一检测端子和两条第一连接导线,所述三个第一检测端子依次排列,每条第一连接导线均连接于相邻的两个第一检测端子之间;蚀刻第二导电层,以将产品区的第二导电层形成第二导电图案,并将连接区的第二导电层形成与所述第一检测结构相对应的第二检测结构,所述第二检测结构包括三个第二检测端子和两条第二连接导线,所述三个第二检测端子依次排列,每条第二连接导线均连接于相邻的两个第二检测端子之间,所述两条第二连接导线分别与两条第一连接导线相对应;提供一个刀具,所述刀具与所述第一导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板,并切断一条第一连接导线和一条对应的第二连接导线;翻转所述电路基板,使所述刀具与所述第二导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板,并切断另一条第二连接导线和另一条第一连接导线;以及对所述电路基板进行电性检测,以测试所述第一导电图案和第二导电图案,并测试第一检测结构或第二检测结构,以根据第一检测结构或第二检测结构的电性测试结果判定电路基板的切割状况。
本技术方案提供的电路板的制作方法在对电路基板制作导电线路的同时,在电路基板上还制作检测结构,不必额外增加任何步骤,即可在切割后,对所得电路板进行电性检测的同时检测出切割时有没有发生漏切。相较于现有的目检方式,可节省大量的人力物力,还提高了检测准确率,有利于提高出货产品的良率。
附图说明
图1是本技术方案第一实施例提供的电路基板的俯视图。
图2为图1沿II-II线的剖视图。
图3是蚀刻上述电路基板后的俯视图。
图4是图3沿IV-IV线的剖视图。
图5是将上述电路基板切割后所的俯视图。
图6是使用电性检测装置检测该电路基板的结构示意图。
图7是本技术方案第二实施例提供的电路基板的俯视图。
图8是蚀刻上述电路基板后的俯视图。
图9是切割上述电路基板的一个产品单元区后的俯视图。
图10是切割上述电路基板的另一个产品单元区后的俯视图。
图11是本技术方案第三实施例提供的电路基板的俯视图。
图12是图沿XII-XII线的剖视图。
图13是在上述电路基板形成边缘通孔并形成内壁导电层后的俯视图。
图14是对上述电路基板的蚀刻后的(第一导电层侧)的俯视图。
图15是图14沿XV-XV线的剖视图。
图16是所述第一导电层与刀具相对,切割上述电路基板后的俯视图。
图17是翻转并切割所述电路基板后的俯视图。
主要元件符号说明
电路基板            10、30、40
产品区              101、301、401
连接区              102、402
废料区              103、303、403
产品单元区          104、304、404
第一导电层          11、41
第一导电图案        110、410
第一检测结构        111、311
第一连接导线        112、312
第一检测端子        113、313
绝缘层              12、42
第一通孔            13、45
电性检测装置        20
机台                21
测试探针            22
电测探针            23
板对板连接器        24
检测处理器          25
载台                26
导轨                27
第二导电层          43
第二导电图案        430
第二检测结构        431
第二连接导线        432
第二检测端子        433
边缘通孔            44
内壁导电层          440
第一端点            441
第二端点            442
第二通孔            46
具体实施方式
下面将结合附图及多个实施例对本技术方案提供的电路板的制作方法作进一步详细说明。
本技术方案第一实施例提供一种电路板的制作方法,其包括以下步骤:
第一步,请一并参阅图1和图2,提供电路基板10。所述电路基板10可为方形板体,其包括位于中间的产品区101、连接所述产品区101的连接区102以及位于所述产品区101和连接区102之间的废料区103。所述连接区102大致为“回”字型。所述产品区101大致为方形。所述电路基板10为单面覆铜基板,其包括第一导电层11和与所述第一导电层11相接触的绝缘层12。
第二步,蚀刻所述第一导电层11,以将所述产品区101的第一导电层11制作成第一导电图案110,并连接区102的第一导电层11制作成第一检测结构111。所述第一检测结构111包括两个第一检测端子113和一个连接在两个第一检测端子113之间的第一连接导线112。请一并参阅图3和图4,所述两个第一检测端子113依次排列,所述第一连接导线112连接于两个第一检测端子113之间。具体地,可先进行影像转移,即,贴附光致抗蚀剂层后曝光、显影,再采用蚀刻液处理以除去第一导电层11上没有被光致抗蚀剂层保护的部分,从而得到第一检测结构111。
第三步,沿所述产品区101的边界切割所述电路基板10,并切断所述第一连接导线112。本实施例中,利用刀具先沿所述产品区101和所述连接区102的边界切割所述电路基板10,再切断所述第一连接导线112。在实际操作时,可采用电路板制作领域常用的成型装置,其包括控制器和刀具。向控制器输入预定程序,所述刀具即可在所述控制器的控制下沿预定路径移动。所述切割为捞边,所述刀具沿所述产品区101的边界切割所述电路基板10时,还沿所述废料区103的边界切割所述电路基板10,以去除所述废料区103。去除所述废料区103后,所述刀具先移动至所述连接区102,再切断所述第一连接导线112。具体地,通过在两个第一检测端子113之间形成贯穿所述第一导电层11和绝缘层12的第一通孔13,切断第一连接导线112。所述第一通孔13的孔径大于或等于所述第一连接导线112的宽度。得到如图5所示的结构。
第四步,请参阅图6,对所述电路基板10的第一导电图案110进行电性测试,并检测第一检测结构111的所述两个第一检测端子113之间的电性连接状态,以根据第一检测结构111的电性测试结果判定电路基板10的切割状况。
首先,提供一个电性检测装置20,其包括一个机台21、多个测试探针22、多个电测探针23、一个板对板连接器24和一个检测处理器25。所述机台21包括载台26和导轨27。所述载台26用于承载电路基板10。所述导轨27垂直连接于所述载台26。所述板对板连接器24设置于所述导轨27且可沿所述导轨27相对滑动,从而可向靠近或远离所述电路基板10的方向移动。所述多个测试探针22和多个电测探针23均设置于所述板对板连接器24,且均可相对于所述板对板连接器24伸缩。所述多个测试探针22、多个电测探针23和板对板连接器24相互配合以对电路基板10进行电性测试,即通过测试电路板电气相连的同一网点内各电测点如焊点间的电阻值的大小,以判断该电路基板10的电导通性及绝缘性。所述多个测试探针22用于与所述电路基板10的两个第一检测端子113接触以进行电性测试。本实施例中,与所述两个第一检测端子113一一对应地,所述多个测试探针22的数量也为两个。所述电测探针23用于对所述电路基板10上的其它导电图案进行电性测试。所述检测处理器25信号连接于所述板对板连接器24,用于根据所述板对板连接器24测得的多个第一检测端子间之电性连接状态来判断电路基板10是否漏切。所述检测处理器25可为单片机,其设置于机台21。具体地,采用该电性检测装置20进行检测时,可采取以下步骤:
其次,将所述电路基板10置于所述电性检测装置20的机台21,并使所述第一导电层11与所述板对板连接器24相对。
再次,使所述多个测试探针22与所述两个第一检测端子113一一对应接触,并使所述多个电测探针23与所述第一导电图案110电性连接。使所述板对板连接器24沿所述导轨27向靠近所述载台26的方向移动,直至所述多个测试探针22与所述多个第一检测端子113一一对应接触,所述多个电测探针23与所述第一导电图案110电性连接。
最后,利用所述板对板连接器24对第一导电图案110进行电性测试,并检测所述多个第一检测端子113间之电性连接状态。所述检测处理器25在检测结果为断开时判定所述电路基板10没有漏切。所述板对板连接器24检测所述多个第一检测端子113间之电性连接状态,并将检测结果传递至检测处理器25。若检测结果为连通时,说明第一连接导线112没有被切断,即,成型装置的刀具并没有完成该次切割的路径,所述检测处理器25则判定该电路基板10发生了漏切。若检测结果为断开时,说明第一连接导线112已被切断,即,成型装置的刀具完成了该次切割的路径,所述检测处理器25则判定该电路基板10没有漏切。
当然,所述切割不限于为捞边,还可以是钻孔,捞斜边等切割过程。
本技术方案第一实施例提供的电路板的制作方法在对电路基板制作导电线路的同时,在电路基板的连接区制作第一检测结构,不必额外增加任何步骤,即可在切割后,对所得电路板进行电性检测的同时检测出切割时有没有发生漏切。相较于现有的目检方式,可节省大量的人力物力,还提高了检测准确率,有利于提高出货产品的良率。
请一并参阅图7至图10,本技术方案第二实施例提供的电路板的制作方法与第一实施例的大致相同,其区别在于,所述电路基板30的产品区301包括两个依次排列的产品单元区304。蚀刻后,所述第一检测结构311包括两个第一连接导线312和三个第一检测端子313。所述三个第一检测端子313依次排列,每个第一连接导线312均连接于相邻的两个第一检测端子313之间。每切割一个产品单元区304的边界和对应的废料区303的边界后,切断一个第一连接导线312。也就是说,本实施例中,先切割完图8中左边一个产品单元区304的边界和对应的废料区303的边界后,切断第一检测结构311左边的一个第一连接导线312,得到图9所示的结构。然后切割图9中右边的一个产品单元区304的边界后,切断第一检测结构311右边的一个第一连接导线312,得到图10所示的结构。如此,当操作人员不容易通过观察所述产品单元区304和所述连接区302的边界得知发生漏切的具体区域时,可根据电性检测装置20的电性检测结果进行判断,或者可通过观察多个第一连接导线312是否被切断的情况进行判断。
当然,所述产品区301还可以包括三个、四个或更多个依次排列的产品单元区304,相应地,所述第一检测结构311可包括三个、四个或更多个第一连接导线312以及四个、五个或更多个第一检测端子313。也就是说,所述第一检测结构可包括N个第一连接导线和N+1个第一检测端子,其中,N为大于或等于1的整数。
本技术方案第二实施例提供的电路板的制作方法的电路基板具有多个产品单元区,在电路基板的连接区制作的第一检测结构具有与所述产品单元区数量对应的多个第一连接导线。切割时,每切割完一个产品单元区的边缘之后,切断一个第一连接导线,从而可在切割后,对所得电路板进行电性检测的同时检测出切割时在哪一个产品单元区发生漏切。相较于现有的目检方式,可节省大量的人力物力,还提高了检测准确率,有利于提高出货产品的良率。
本技术方案第三实施例提供的电路板的制作方法包括步骤:
第一步,提供电路基板40。请一并参阅图11和图12,所述电路基板40与第二实施例的电路基板30大致相同,也包括产品区401、围绕连接于所述产品区401的连接区402以及连接于所述产品区401和连接区402之间的废料区403。产品区401也包括两个依次排列的产品单元区404。其区别在于,所述电路基板40包括依次堆叠的第一导电层41、绝缘层42和第二导电层43。
第二步,沿每个产品单元区404和所述废料区403的边界和对应的废料区403的边界开设至少一个边缘通孔44,并在所述多个边缘通孔44内壁形成内壁导电层440,如图13所示。本实施例中,所述至少一个边缘通孔44包括多个相邻设置的边缘通孔44。所述多个边缘通孔44的中心均位于所述产品单元区404和所述废料区403的边界上,每个边缘通孔44的边缘均具有相对的第一端点441和第二端点442,所述第一端点441、第二端点442及边缘通孔44的中心均位于所述产品单元区404和所述废料区403的边界上。一个边缘通孔44的第二端点442与相邻的一个边缘通孔44的第一端点441相邻。如,在图13中左边的一个产品单元区404和所述废料区403的一条水平方向的边界上,每个边缘通孔44的第一端点441均靠近该边缘通孔44的右边,第二端点442均靠近该边缘通孔44的左边。
第三步,蚀刻所述第一导电层41,以将所述产品区401的第一导电层41制作成第一导电图案410,并在所述连接区402的第一导电层41形成第一检测结构411。如图14和15所示,所述第一检测结构411包括两个第一连接导线412和三个第一检测端子413,所述三个第一检测端子413依次排列,每个第一连接导线412连接于相邻的两个第一检测端子413之间。
第四步,蚀刻去除部分第二导电层43,以将所述产品区401的第二导电层43制作成第二导电图案430,如图15所示,并在所述连接区402的第二导电层43形成位置和形状均与所述第一检测结构411相对应的第二检测结构431。如图17所示,所述第二检测结构431也包括两个第二连接导线432和三个第二检测端子433,所述三个第二检测端子433依次排列,每个第二连接导线432连接于相邻的两个第二检测端子433之间。
当然,上述第三步和第四步的顺序可以调换,或者同时进行。
第五步,提供一个刀具,使所述第一导电层41与所述刀具相对地沿所述产品区401和所述连接区402的边界切割所述电路基板40,并切断一条第一连接导线412,和一条对应的第二连接导线432。具体地,所述刀具自所述至少一个边缘通孔44的第一端点441向第二端点442方向移动,并切割所述产品区401和所述废料区403的边界中,所述至少一个边缘通孔44的中心至第二端点442的部分。如,在本实施例中,刀具沿图14中的产品单元区404和所述废料区403的一条水平方向的边界自右向左移动,在第一端点441到边缘通孔44的中心之间时,刀具上升,即,向远离电路基板40方向移动从而不会切割到电路基板40。到达边缘通孔44的中心后,刀具下降,即,向靠近电路基板40方向移动从而切割边缘通孔44的中心至第二端点442的部分。在该过程中,刀具经过每个边缘通孔44的第二端点442时,并不会因为旋转带动边缘通孔44的内壁导电层而在每个边缘通孔44内形成突出物。如此,刀具完成本次切割后,废料区403还连接于产品单元区404,如图16所示。本实施例中,刀具移动到连接区402,切断图14中右边的一个第一连接导线412,即,在右边的一个第一连接导线412处开设了一个第一通孔45,第一通孔45的孔径大于第一连接导线412的宽度。第一通孔45还贯穿电路基板40,从而同时切断与该第一连接导线412位置对应的一个第二连接导线432。
第六步,请参阅图17,翻转所述电路基板40,使所述第二导电层43与所述刀具相对地沿所述产品单元区404和所述连接区402的边界切割所述电路基板40,并切断另一条第二连接导线432和另一条第一连接导线412。翻转所述电路基板40后,第二导电层43向上,每个边缘通孔44的第一端点441均靠近图17的该边缘通孔44的左边,第二端点442均靠近该边缘通孔44的右边。切断的一个第二连接导线432位于图17的左边,未切断的一个第二连接导线432位于图17的右边。使刀具沿与第五步骤中相同的轨迹移动,仅切割每个边缘通孔44的中心至第一端点441的部分。可以理解,在每个产品单元区404的顶角等没有开设边缘通孔44处,刀具可直接进行切割。在该过程中,刀具经过每个边缘通孔44的第一端点441时,并不会因为旋转带动边缘通孔44的内壁导电层440而在每个边缘通孔44内形成突出物。切割完成后,废料区403可被去除。刀具移动到连接区402,切断位于图17右边的一个第二连接导线432,即,在右边的一个第二连接导线432处开设了一个第二通孔46,第二通孔46的孔径大于第二连接导线432的宽度。第二通孔46还贯穿电路基板40,从而同时切断与该第二连接导线432位置对应的一个第一连接导线412。
第七步,对所述电路基板40进行电性检测,以测试所述第一导电图案410和第二导电图案430,并测试第一检测结构411或第二检测结构431,以根据第一检测结构411或第二检测结构431的电性测试结果判定电路基板40的切割状况。
提供如第一实施例所述的电性检测装置20,利用所述电性检测装置20对所述电路基板40进行电性检测,以对所述第一导电图案410和第二导电图案430进行电性测试,同时检测所述三个第一检测端子413间之电性连接状态,且在检测到所述三个第一检测端子413间为全部断开时判定所述切割过程没有漏切。
具体的,可采取以下步骤:
首先,提供如第一实施例所述的电性检测装置20。本实施例中,电性检测装置20具有三个与所述三个第一检测端子413一一对应的测试探针22。
其次,将所述电路基板40置于所述电性检测装置20的机台21,使所述第一导电层41与所述板对板连接器24相对。
再次,使所述多个测试探针22与所述多个第一检测端子412一一对应接触,并使所述多个电测探针23与所述第一导电图案410电性连接,利用所述板对板连接器24对第一导电图案410进行电性测试,并检测所述多个第一检测端子413间之电性连接状态。
再次,使所述第二导电层43与所述板对板连接器24相对,将所述电路基板40置于所述电性检测装置20的机台21。
最后,使所述多个测试探针22与所述多个第二检测端子433一一对应接触,并使所述多个电测探针23与所述第二导电图案430电性连接,利用所述板对板连接器24对第二导电图案430进行电性测试,并检测所述多个第二检测端子433间之电性连接状态。当然,多个第一检测端子413间之电性连接状态在前述步骤中已测出,本步骤中也可以不必检测多个第二检测端子433间之电性连接状态,而只对第二导电图案430进行电性测试。
本技术方案第三实施例提供的电路板的制作方法中,在相对的两个表面形成的第一检测结构和第二检测结构均包括三个检测端子和两个连接于上述三个检测端子之间的连接导线,可配合电性检测装置检测出包括在一个表面进行第一切割和在另一表面进行第二切割的切割过程中发生的漏切现象。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (11)

1.一种电路板的制作方法,包括步骤:
提供包括导电层的电路基板,所述电路基板具有产品区和连接所述产品区的连接区;
蚀刻所述导电层,以将产品区的导电层形成导电图案,将连接区的导电层形成检测结构,所述检测结构包括两个检测端子和一个连接在两个检测端子之间的连接导线;
沿所述产品区的边界切割所述电路基板,并切断所述连接导线;以及
对所述电路基板的导电图案进行电性测试,并检测检测结构的所述两个检测端子之间的电性连接状态,以根据检测结构的电性测试结果判定电路基板的切割状况。
2.如权利要求1所述的电路板的制作方法,其特征在于,通过在连接区形成一个贯穿所述电路基板的通孔切断连接导线,所述通孔的孔径大于或等于所述第一连接导线的宽度。
3.如权利要求1所述的电路板的制作方法,其特征在于,所述电路基板还包括位于所述产品区和所述连接区之间的废料区,所述刀具沿所述产品区的边界切割所述电路基板时,还沿所述废料区的边界切割所述电路基板,以去除所述废料区。
4.一种电路板的制作方法,包括步骤:
提供包括导电层的电路基板,所述电路基板具有N个产品单元区和连接所述N个产品单元区的连接区,N为2以上的自然数;
蚀刻所述导电层,以将每个产品单元区的导电层均形成导电图案,将连接区的导电层形成检测结构,所述检测结构包括N条连接导线和N+1个检测端子,所述N+1个检测端子依次排列,每条连接导线均连接在相邻的两个检测端子之间;
沿N个产品单元区的边界切割所述电路基板,并切断N条连接导线;以及
对所述电路基板的导电图案进行电性测试,并检测检测结构的N个检测端子之间的电性连接状态,以根据检测结构的电性测试结果判定电路基板的切割状况。
5.如权利要求4所述的电路板的制作方法,其特征在于,每切割一个产品单元区的边界后,切断一个连接导线。
6.如权利要求4所述的电路板的制作方法,其特征在于,对所述电路基板的导电图案进行电性测试,并检测检测结构的N个检测端子之间的电性连接状态包括步骤:
提供一个电性检测装置,所述电性检测装置包括N+1个测试探针、多个电测探针、一个板对板连接器和一个检测处理器,所述N+1个测试探针和多个电测探针均设置于所述板对板连接器,且可相对于所述板对板连接器伸缩,所述N+1个测试探针与所述N+1个检测端子一一对应,所述检测处理器信号连接于所述板对板连接器,用于根据板对板连接器的电性测试结果判定导电图案的性能及电路基板的切割状况;
将所述电路基板放置于所述电性检测装置,并使所述导电层与所述板对板连接器相对;
使所述N+1个测试探针与所述N+1个检测端子一一对应接触,并使所述多个电测探针与所述导电图案电性连接;以及
利用所述板对板连接器对导电图案进行电性测试,并检测所述N+1个检测端子间之电性连接状态。
7.一种电路板的制作方法,包括步骤:
提供电路基板,所述电路基板包括产品区和围绕连接所述产品区的连接区,所述电路基板包括依次堆叠的第一导电层、绝缘层和第二导电层;
蚀刻第一导电层,以将产品区的第一导电层形成第一导电图案,并将连接区的第一导电层形成第一检测结构,所述第一检测结构包括三个第一检测端子和两条第一连接导线,所述三个第一检测端子依次排列,每条第一连接导线均连接于相邻的两个第一检测端子之间;蚀刻第二导电层,以将产品区的第二导电层形成第二导电图案,并将连接区的第二导电层形成与所述第一检测结构相对应的第二检测结构,所述第二检测结构包括三个第二检测端子和两条第二连接导线,所述三个第二检测端子依次排列,每条第二连接导线均连接于相邻的两个第二检测端子之间,所述两条第二连接导线分别与两条第一连接导线相对应;
提供一个刀具,所述刀具与所述第一导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板,并切断一条第一连接导线和一条对应的第二连接导线;
翻转所述电路基板,使所述刀具与所述第二导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板,并切断另一条第二连接导线和另一条第一连接导线;以及
对所述电路基板进行电性检测,以测试所述第一导电图案和第二导电图案,并测试第一检测结构或第二检测结构,以根据第一检测结构或第二检测结构的电性测试结果判定电路基板的切割状况。
8.如权利要求7所述的电路板的制作方法,其特征在于,所述刀具在第一连接导线处形成一个贯穿所述电路基板的第一通孔从而切断该第一连接导线和对应的一条第二连接导线,所述第一通孔的孔径大于或等于所述第一连接导线的宽度。
9.如权利要求7所述的电路板的制作方法,其特征在于,所述刀具在另一条第二连接导线处形成一个贯穿所述电路基板的第二通孔从而切断该第二连接导线和另一条第一连接导线,所述第二通孔的孔径大于或等于所述第二连接导线的宽度。
10.如权利要求7所述的电路板的制作方法,其特征在于,所述电路基板还包括位于所述产品区和所述连接区之间的废料区,所述刀具与所述第一导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板时,所述刀具还沿产品区与废料区的边界切割所述电路基板,所述刀具与所述第二导电层相对地沿所述产品区和所述连接区的边界切割所述电路基板时,所述刀具也还沿产品区与废料区的边界切割所述电路基板,在蚀刻第一导电层之前,还包括步骤:在产品区和所述废料区的边界开设至少一个边缘通孔;
在所述至少一个边缘通孔内壁形成导电层,所述至少一个边缘通孔的边缘具有相对的第一端点和第二端点,所述第一端点、第二端点及边缘通孔的中心均位于所述产品区和所述废料区的边界上。
11.如权利要求10所述的电路板的制作方法,其特征在于,所述刀具与所述第一导电层相对地沿产品区与废料区的边界切割所述电路基板时,所述刀具自所述至少一个边缘通孔的第一端点向第二端点方向移动,并切割所述产品区和所述废料区的边界中,所述至少一个边缘通孔的中心至第二端点的部分,翻转所述电路基板后,所述刀具与所述第二导电层相对地沿产品区与废料区的边界切割所述电路基板时,所述刀具自所述至少一个边缘通孔的第二端点向第一端点方向移动,并切割所述产品区和所述废料区的边界中,所述至少一个边缘通孔的中心至第一端点的部分,从而去除所述废料区。
CN201010503797.9A 2010-10-14 2010-10-14 电路板的制作方法 Active CN102448248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010503797.9A CN102448248B (zh) 2010-10-14 2010-10-14 电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010503797.9A CN102448248B (zh) 2010-10-14 2010-10-14 电路板的制作方法

Publications (2)

Publication Number Publication Date
CN102448248A true CN102448248A (zh) 2012-05-09
CN102448248B CN102448248B (zh) 2014-10-01

Family

ID=46010169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010503797.9A Active CN102448248B (zh) 2010-10-14 2010-10-14 电路板的制作方法

Country Status (1)

Country Link
CN (1) CN102448248B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513141A (zh) * 2012-06-21 2014-01-15 国基电子(上海)有限公司 便于检查v-cut品质的电路板及其电路板测试方法
CN103732008A (zh) * 2012-10-15 2014-04-16 富葵精密组件(深圳)有限公司 连片电路板以及连片电路板的制作方法
CN106231800A (zh) * 2016-08-15 2016-12-14 梅州市志浩电子科技有限公司 印制电路板成型加工方法
CN109616016A (zh) * 2018-12-04 2019-04-12 武汉华星光电半导体显示技术有限公司 用于显示装置的膜层结构
CN112188726A (zh) * 2020-10-20 2021-01-05 江西强达电路科技有限公司 一种通过电测试进行v_cut深度检测的多层板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232790A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd セラミック基板検査方法
CN1222198C (zh) * 2001-11-27 2005-10-05 日本电气株式会社 侧面上形成测试点的印刷电路板
JP2008135623A (ja) * 2006-11-29 2008-06-12 Toppan Printing Co Ltd 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232790A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd セラミック基板検査方法
CN1222198C (zh) * 2001-11-27 2005-10-05 日本电气株式会社 侧面上形成测试点的印刷电路板
JP2008135623A (ja) * 2006-11-29 2008-06-12 Toppan Printing Co Ltd 配線基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513141A (zh) * 2012-06-21 2014-01-15 国基电子(上海)有限公司 便于检查v-cut品质的电路板及其电路板测试方法
CN103513141B (zh) * 2012-06-21 2016-08-10 国基电子(上海)有限公司 便于检查v-cut品质的电路板及其电路板测试方法
CN103732008A (zh) * 2012-10-15 2014-04-16 富葵精密组件(深圳)有限公司 连片电路板以及连片电路板的制作方法
CN103732008B (zh) * 2012-10-15 2017-03-01 富葵精密组件(深圳)有限公司 连片电路板以及连片电路板的制作方法
CN106231800A (zh) * 2016-08-15 2016-12-14 梅州市志浩电子科技有限公司 印制电路板成型加工方法
CN106231800B (zh) * 2016-08-15 2019-02-05 梅州市志浩电子科技有限公司 印制电路板成型加工方法
CN109616016A (zh) * 2018-12-04 2019-04-12 武汉华星光电半导体显示技术有限公司 用于显示装置的膜层结构
CN112188726A (zh) * 2020-10-20 2021-01-05 江西强达电路科技有限公司 一种通过电测试进行v_cut深度检测的多层板

Also Published As

Publication number Publication date
CN102448248B (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN104582331B (zh) 多层线路板的内层偏位检测方法
CN102448248B (zh) 电路板的制作方法
US7038471B2 (en) Connector for measuring electric resistance, apparatus and method for measuring electric resistance of circuit board
CN103155728B (zh) 元器件内置基板及元器件内置基板的制造方法
CN203934098U (zh) 一种简便测试高速信号损耗的pcb
CN203519662U (zh) 用于电路板测试的转接板及测试装置
TW201331586A (zh) 接觸膜及其製造方法以及探針單元和lcd面板檢測裝置
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN103702509B (zh) 台阶状线路板及其制作方法
CN103675581A (zh) 电性连接组件及其检测方法
CN202151006U (zh) 一种印刷电路板在制板
CN201859193U (zh) 用于单一或同步检测通孔及盲孔的测试板
CN102548219B (zh) 电路板的制作方法
CN202815137U (zh) 电性连接组件
CN101788612B (zh) 印刷电路板的阻值测量模块及其测量方法
CN104360510B (zh) 一种检测用探针块及其检测装置
CN203490258U (zh) 测试组件及电性检测装置
CN101894828B (zh) 具有测试焊垫的硅晶圆及其测试方法
TWI406609B (zh) 電路板製作方法
CN102065641B (zh) 电路板制作方法
CN203350388U (zh) 电性连接组件
TWI454716B (zh) 電路板之製作方法
CN102548220A (zh) 电路板的制作方法
CN103354072B (zh) 显示装置与其检测方法
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170302

Address after: Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee after: Peng Ding Polytron Technologies Inc

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee before: Zhending Technology Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Co-patentee before: Peng Ding Polytron Technologies Inc

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.