CN101882466A - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN101882466A
CN101882466A CN2010101759355A CN201010175935A CN101882466A CN 101882466 A CN101882466 A CN 101882466A CN 2010101759355 A CN2010101759355 A CN 2010101759355A CN 201010175935 A CN201010175935 A CN 201010175935A CN 101882466 A CN101882466 A CN 101882466A
Authority
CN
China
Prior art keywords
memory bank
control signal
port
pattern
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101759355A
Other languages
English (en)
Other versions
CN101882466B (zh
Inventor
金田义宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101882466A publication Critical patent/CN101882466A/zh
Application granted granted Critical
Publication of CN101882466B publication Critical patent/CN101882466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory

Landscapes

  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本发明提供一种能够减少EEPROM的写入时间的非易失性半导体存储装置。当模式切换信号COMB为L电平时，将EEPROM(1)设定成单体模式。此时，分别根据第一端口的控制信号SCL1、SDA1和第二端口的控制信号SCL2、SDA2对第一和第二存储体(21、22)独立地进行存取。当模式切换信号COMB为H电平时，将EEPROM(1)设定成联合模式。此时，第一和第二存储体成为连接在一起的4k比特的存储体，根据第一端口的控制信号(SCL1、SDA1)对其进行存取。

Description

非易失性半导体存储装置
技术领域
本发明涉及一种可进行电删除和编程的非易失性半导体存储装置(EEPROM：Electrically Erasable Programmable Only Memory)，特别是提供一种双端口EEPROM。
背景技术
双端口EEPROM具有多个存储体，是一种构成为能够独立地对各存储体进行存取的EEPROM。
例如，具有第一和第二存储体的双端口EEPROM具有第一和第二端口。而且，通过向第一端口串行输入第一控制信号(时钟、地址数据等)，能够对第一存储体进行存取，并且通过向第二端口串行输入第二控制信号(时钟、地址数据等)，能够对第二存储体进行存取。
从用户的角度考虑，双端口EEPROM通过在一个封装体上搭载多个EEPROM而构成，对于多个系统独立的系统，能够独立地且同时使用这些EEPROM。专利文献1公开了双端口EEPROM。
【专利文献1】日本特开平11-306010号公报
如上所述，在现有的双端口EEPROM中，能够独立地对多个存储体进行存取。因此，对各存储体进行数据的写入时，也需要输入对应于与各存储体的端口相应的端口的控制信号，存在耗时长的问题。
发明内容
本发明的非易失性半导体存储装置的特征在于，具备：第一存储体，其包括能够进行电写入和电读取的多个存储器单元；第二存储体，其包括能够进行电写入和电读取的多个存储器单元；第一端口，其串行输入第一控制信号；第二端口，其串行输入第二控制信号；模式切换端子，其输入对第一模式和第二模式进行切换的模式切换信号；和控制电路，其根据输入给所述模式切换端子的模式切换信号，在第一模式中，能够根据输入给所述第一端口的第一控制信号对所述第一存储体进行存取，并且能够根据输入给所述第二端口的第二控制信号对所述第二存储体进行存取，在第二模式中，根据输入给所述第一端口的第一控制信号，能够对所述第一和第二存储体双方进行存取。
(发明效果)
根据本发明，能够减少EEPROM的写入时间。
附图说明
图1是表示本发明的实施方式的EEPROM的构成的图。
图2是说明本发明的实施方式的EEPROM的动作的图。
图3是说明本发明的实施方式的EEPROM的动作的图。
图4是说明本发明的实施方式的EEPROM的动作的图。
图5是表示EEPROM的端子配置的图。
图6是表示本发明的实施方式的EEPROM与ROM记录器之间的连接例的图。
图7是说明本发明的实施方式的EEPROM的写入动作的图。
图8是具有HDMI连接器的显示器装置的系统构成图。
图中：1-EEPROM；10-第一时钟输入端子；11-第一数据输入输出端子；12-第二时钟输入端子；13-第二数据输入输出端子；14-模式切换端子；15～17-输入缓冲器；18、19-输入输出缓冲器；20-模式切换电路；20A、20B-多路转接器；21-第一存储体；22-第二存储体；23-第一存储体控制电路；24-第二存储体控制电路；100-液晶电视；101、102-HDMI连接器；103、104-电平转换器；105-HDMI接收机；106-影像信号处理器；111-DVD；112-HDD。
具体实施方式
下面，参照添图说明本发明的实施方式。
[EEPROM1的构成]
图1是表示本发明的实施方式的EEPROM1的构成的图。EEPROM1是串行接口方式的EEPROM，具备输入第一串行时钟SCL1的第一时钟输入端子10、输入输出与第一串行时钟SCL1同步的第一串行数据SDA1的第一数据输入输出端子11、输入第二串行时钟SCL2的第二时钟输入端子12、输入输出与第二串行时钟SCL2同步的第二串行数据SDA2的第二数据输入输出端子13、输入模式切换信号COMB的模式切换端子14。
第一时钟输入端子10和第一数据输入输出端子11构成第一端口，第二时钟输入端子12和第二数据输入输出端子13构成第二端口。
EEPROM1还具备输入缓冲器15～17、输入输出缓冲器18、19、模式切换电路20、第一存储体21、第二存储体22、第一存储体控制电路23、第二存储体控制电路24。
第一和第二存储体21、22是包括可进行电写入和电读取的多个存储器单元的存储区域。以下，以具有2k比特(256×8比特)的存储容量的存储体为一例说明第一和第二存储体21、22。
第一存储体控制电路23基于从第一时钟输入端子10通过输入缓冲器15而被输入的第一串行时钟SCL1、和从第一数据输入输出端子11通过输入输出缓冲器18而被输入的第一串行数据SDA1，控制对第一存储体21的存取。
即，在进行写入动作时，第一存储体控制电路23进行控制，使得根据包含在第一串行数据SDA1中的写入命令代码、地址数据、数据，向对应的地址写入数据。另外，在进行读取动作时，第一存储体控制电路23进行控制，使得根据包含在第一串行数据SDA1中的读取命令代码、地址数据读取存储在对应的地址中的数据，并且通过输入输出缓冲器18从第一数据输入输出端子11串行输出所读取的数据。
模式切换电路20包括多路转接器20A、28B而构成。而且，当输入给模式切换端子14的模式切换信号COMB为L电平时(单体模式)，多路转接器20A将从第二时钟输入端子12通过输入缓冲器17被输入的第二串行时钟SCL2提供给第二存储体控制电路24，多路转接器20B将从第二数据输入输出端子13通过输入输出缓冲器19被输入的第二串行数据SDA2提供给第二存储体控制电路24。
并且，第二存储体控制电路24基于第二串行时钟SCL2和第二串行数据SDA2，控制对第二存储体22的存取。
另一方面，当输入给模式切换端子14的模式切换信号COMB为H电平时(联合模式)，多路转接器20A将从第一时钟输入端子10通过输入缓冲器15被输入的第一串行时钟SCL1提供给第二存储体控制电路24，多路转接器20B将从第一数据输入输出端子11通过输入输出缓冲器18被输入的第一串行数据SDA1提供给第二存储体控制电路24。此时，输入到第二时钟输入端子12的第二串行时钟SCL2和输入到第二数据输入输出端子13的第二串行数据SDA2无效。
图2是示意表示单体模式和联合模式的动作的图。如图所示，在图2(a)的单体模式中，根据第一端口的控制信号(SCL1、SDA1)和第二端口的控制信号(SCL2、SDA2)，分别独立地对第一和第二存储体21、22进行存取。此时，EEPROM1起到作为一般的双端口EEPROM的作用，第一和第二存储体21、22的地址都是00h-FFh。
在图2(b)的联合模式中，第一和第二存储体21、22构成连接在一起的4k比特的一个存储体，根据第一端口控制信号(SCL1、SDA1)对其进行存取。此时，第一存储体21的地址是000h-0FFh，第二存储体22的地址是100h-1FFh。即，根据最高位比特的地址数据是“1”还是“0”，切换进行存取的存储体。第二端口控制信号(SCL2、SDA2)变为无效。
[EEPROM1的动作]
一般，为了在系统上的主设备和从设备之间进行数据通信，主设备使从设备产生开始条件。在本实施方式中，EEPROM1是从设备。
产生开始条件之后，主设备通过使包括7比特长的设备地址和1比特长的读取/写入命令代码的串行数据与串行时钟同步，并使其经由串行数据母线被发送到EEPROM1，从而能够与EEPROM1进行通信。
图3表示对应于第一存储体21的第一串行数据SDA1的构成。如图所示，将第一串行数据SDA1的设备地址的高位4比特称作设备代码，若为EEPROM1，则例如被固定为“1010”。
将设备代码后续的3比特称作从地址。第一存储体22的从地址是SA2、SA1、SA0，在EEPROM1出厂时设定为SA2＝0、SA1＝0、SA0＝0。而且，从地址后续的1比特对应于读取/写入命令代码(R/W)，当该代码为“1”时，是读取命令代码，当该代码为“0”时，是写入命令代码。将第一串行数据SDA1的地址代码+从地址分别在第一串行时钟SCL1的第一～第八串行时钟期间进行输入。
之后，第一存储体控制电路23检测第一串行数据SDA1的设备代码+从地址与EEPROM1的设备代码+出厂时设定的从地址是否一致。之后，第一存储体控制电路23在检测出一致时，在第九串行时钟期间，向主设备返回确认信号。之后，第一存储体控制电路23根据第八串行时钟期间输入的读取命令代码或写入命令代码(R/W)，进行读取动作或写入动作。
当模式切换信号CMOB为L电平的单体模式时，与第十～第十七串行时钟同步输入的8比特的地址数据A7～A0是有效地址数据。第一存储体控制电路23根据该有效地址数据，进行与第一存储体21对应的地址的读取动作或写入动作。
另一方面，当模式切换信号CMOB为H电平的联合模式时，9比特的地址数据A8～A0是有效地址数据。第一和第二存储体控制电路23、24构成为当最高位的地址数据A8＝0时，选择第一存储体21，当A8＝1时选择第二存储体22。联合模式时，从地址变成SA2、SA1的2比特，但是SA2、SAI的值被忽略。即，第一存储体控制电路23只对设备代码进行一致检测。
图4表示对应于第二存储体22的第二串行数据SDA2的构成。同样，第二串行数据SDA2的设备代码被固定为“1010”。设备代码后续的3比特的从地址是SB2、SB1、SB0，EEPROM1出厂时设定为SB2＝0、SB1＝0、SB0＝0。从地址后续的1比特是读取/写入命令代码(R/W)。
之后，第二存储体控制电路24检测第二串行数据SDA2的设备代码+从地址与EEPROM1的设备代码+出厂时设定的从地址是否一致。之后，第二存储体控制电路24在检测出一致时，在第九串行时钟期间，向主设备返回确认信号。之后，第二存储体控制电路24根据第八串行时钟期间输入的读取命令代码或写入命令代码(R/W)，进行读取动作或写入动作。
当模式切换信号CMOB为L电平的单体模式时，与第十～第十七串行时钟同步输入的8比特的地址数据A7～A0是有效地址数据。第二存储体控制电路24根据该有效地址数据，进行与第二存储体22对应的地址的读取动作或写入动作。另一方面，当模式切换信号CMOB为H电平的联合模式时，根据第一串行时钟SCL1和第一串行数据SDA1控制第二存储体22，第二串行时钟SCL2和第二串行数据SDA2变为无效。
[联合模式中的ROM记录器的写入]
如上所述，EEPROM1通过将模式切换端子14设定为H电平而变成联合模式，能够将两存储体结构(2k比特+2k比特)作为一个伪存储体结构(4k比特)来使用。由此，能够作为一般的4k比特的EEPROM来进行使用ROM记录器的写入。
图5是表示EEPROM的端子的配置的图。如图5(a)所示，一般的4k比特的EEPROM是8端子结构，向端子6分配串行时钟SCL，向端子5分配串行数据SDA。很多情况下都不使用对应于从地址S0～S2的端子1～3。
因此，如图5(b)所示，向端子1分配第二串行时钟SCL2，向端子2分配第二串行数据SDA2，向端子3分配模式切换信号COMB。另外，向端子5分配第一串行数据SDA1，向端子6分配第一串行时钟SCL1。
如上所述，通过向对应的端子分配各信号，在联合模式(COMB＝H电平)时，使用与一般的4k比特的EEPROM相同的ROM记录器，能够进行数据的写入。即，如图6所示，将端子3(COMB)设定为H电平，将端子4(GND)接地，向端子8(VDD)施加电源电压，将端子7(WP)接地。端子7是写入保护端子，通过接地(施加L电平)，可解除写入保护。
而且，通过从ROM记录器向端子6输入第一串行时钟SCL1、向端子2输入第一串行数据SDA1，能够进行写入。
下面，基于图7详细说明联合模式中的写入动作。首先，从作为主设备的ROM记录器输入设备代码，作为第一串行数据SDA1的高位4比特。检测输入的设备代码与EEPROM1的固有设备代码“1010”之间的一致。由此，能够进行ROM记录器与EEPROM1之间的数据通信。之后，忽略从地址SA2、SA1。
从地址SA2、SA1后续的1比特是最高位比特的地址数据A8。当A8＝0时，选择第一存储体21，当A8＝1时选择第二存储体22。
地址数据A8后续的1比特是写入命令代码W(＝0)。输入写入命令代码W时，EEPROM1向ROM记录器返回确认信号ACK。由此，从ROM记录器向EEPROM1串行输入地址数据A7～A0。EEPROM1完成地址数据A7～A0的输入时，向ROM记录器返回确认信号ACK。由此，从ROM记录器向EEPROM1串行输入数据D7～D0。由此，对根据地址数据A7～A0指定的地址写入数据D7～D0。
这样，在单体模式中，根据输入给第一端口的控制信号(SCL1、SDA1)从第一存储体21读取写入到第一和第二存储体21、22中的数据D7～D0，根据输入给第二端口的控制信号(SCL2、SDA2)从第一存储体21读取写入到第一和第二存储体21、22中的数据D7～D0。
如以上所说明的，EEPROM1具有通常的单体模式和联合模式，在联合模式中，第一和第二存储体21、22构成连接在一起的4k比特的一个存储体，根据第一端口的控制信号(SCL1、SDA1)对其进行存取。由此，能够削减数据写入时间。另外，EEPROM1等效于通常的4k比特的EEPROM，由于能够从同一端子进行写入，因此能够直接利用用于通常的4k比特的EEPROM的写入的ROM记录器。
[使用EEPROM1的系统构成例]
图8是具有HDMI连接器的液晶电视等的显示器装置100的系统构成。HDMI是High Definition multimedia Interface的简称。
显示器装置100构成为包括两个HDMI连接器101、102、具有端口1和端口2的双端口EEPROM1、两个电平转换器103、104、HDMI接收机105、影像信号处理器106。在HDMI连接器101上例如连接外部记录介质的DVD111(Digital Video Disc)，在HDMI连接器102上连接HDD112(Hard Disk Drive)。
由于HDMI连接器101、102直接输出数字信号，因此不会存在影像的劣化，所以是一种公知的对实现高像质的影像显示有效的接口。HDMI连接器101、102通过串行数据母线分别与EEPROM1的第一端口、第二端口连接。此时，使用所述的联合模式向EEPROM1写入与显示器装置100的分辨率或输入信号的种类等相关的显示器信息。另外，HDMI连接器101、102分别通过电平转换器103、104与HDMI接收机105和影像信号处理器106连接。
说明该显示器装置100的动作。首先，接通电源时，分别从第一端口、第二端口读取存储在EEPROM1中的显示器信息，并通过HDMI连接器101、102发送给DVD111、HDD112侧。
此时，想在显示器装置100上显示存储在DVD111中的影像数据时，DVD111基于从EEPROM1接收到的显示器信息，从第一端口输出影像数据和影像控制数据。
从DVD111输出的影像数据通过HDMI连接器101、电平转换器103被HDMI接收机105接收，并被放大后，输出给影像信号处理器106。另外，通过HDMI连接器101、电平转换器103向影像信号处理器106输入影像控制数据。而且，影像信号处理器106处理影像控制数据、影像数据并将其显示在显示器上。另外，也可以在显示器装置100上显示记录在HDDI112中的影像数据。
如上所述，由于能够在一个EEPROM1中存储对应于两个HDMI连接器102、103的的显示器信息，因此能够将显示器信息存储器的部件数量减半。另外，由于使用联合模式将第一和第二存储体21、22连接成一个存储体来进行显示信息的写入，因此能够减少写入的时间。
另外，本实施方式的EEPROM1具有第一和第二存储体21、22，但是EEPROM1也可以具有三个以上的存储体。此时，在单体模式中，从对应的端口独立地对各个存储体进行存取，在联合模式中多个存储体被连接成一个存储体，根据来自一个端口的控制信号对其进行存取。另外，也能够自由地变更各存储体的存储容量。

Claims (4)

1.一种非易失性半导体存储装置，其特征在于，具备：
第一存储体，其包括能够进行电写入和电读取的多个存储器单元；
第二存储体，其包括能够进行电写入和电读取的多个存储器单元；
第一端口，其串行输入第一控制信号；
第二端口，其串行输入第二控制信号；
模式切换端子，其输入对第一模式和第二模式进行切换的模式切换信号；和
控制电路，其根据输入给所述模式切换端子的模式切换信号，在第一模式中，能够根据输入给所述第一端口的第一控制信号对所述第一存储体进行存取，并且能够根据输入给所述第二端口的第二控制信号对所述第二存储体进行存取，在第二模式中，根据输入给所述第一端口的第一控制信号，能够对所述第一和第二存储体双方进行存取。
2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
所述控制电路具备：
第一控制电路，其控制对第一存储体的存取；
第二控制电路，其控制对第二存储体的存取；和
模式切换电路，其按照在第一模式中分别向所述第一和第二控制电路提供所述第一和第二控制信号，而在第二模式中分别向所述第一和第二控制电路提供所述第一控制信号并且使所述第二控制信号无效的方式进行切换，
在所述第二模式中，所述第一和第二控制电路根据所述第一控制信号分别控制对所述第一和第二存储体的存取。
3.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，
所述第一控制信号包含第一串行时钟、与第一串行时钟同步的第一串行数据，所述第二控制信号包含第二串行时钟、与第二串行时钟同步的第二串行数据。
4.根据权利要求3所述的非易失性半导体存储装置，其特征在于，
在所述第二模式中，为了对所述第一和第二存储体双方进行存取，在所述第一串行数据中追加1比特的地址数据，
所述控制电路在所述第二模式中，当被追加的地址数据为第一值时，能够对所述第一存储体进行存取，
当被追加的地址数据为第二值时，能够对所述第二存储体进行存取。
CN2010101759355A 2009-05-07 2010-05-05 非易失性半导体存储装置 Active CN101882466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009112573A JP2010262698A (ja) 2009-05-07 2009-05-07 不揮発性半導体記憶装置
JP2009-112573 2009-05-07

Publications (2)

Publication Number Publication Date
CN101882466A true CN101882466A (zh) 2010-11-10
CN101882466B CN101882466B (zh) 2013-03-27

Family

ID=43054452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101759355A Active CN101882466B (zh) 2009-05-07 2010-05-05 非易失性半导体存储装置

Country Status (3)

Country Link
US (1) US8254171B2 (zh)
JP (1) JP2010262698A (zh)
CN (1) CN101882466B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111666243A (zh) * 2019-03-05 2020-09-15 深圳市汇顶科技股份有限公司 一种调试设备、方法及存储介质

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8380940B2 (en) * 2010-06-25 2013-02-19 Qualcomm Incorporated Multi-channel multi-port memory
JP2012208975A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
JP5864957B2 (ja) * 2011-08-31 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6030951B2 (ja) * 2012-12-28 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び電子装置
US9554110B1 (en) 2013-03-15 2017-01-24 Western Digital Technologies, Inc. Methods and controllers for controlling a data storage device and data storage device comprising the same
US9706508B2 (en) * 2013-04-05 2017-07-11 Honeywell International Inc. Integrated avionics systems and methods
KR20150078857A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 메모리 보호회로 및 이를 포함하는 액정표시장치
JP6230588B2 (ja) * 2015-12-25 2017-11-15 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0814410A2 (en) * 1996-06-19 1997-12-29 Cirrus Logic, Inc. Dual port memories and systems and methods using the same
US6346825B1 (en) * 2000-10-06 2002-02-12 Xilinx, Inc. Block RAM with configurable data width and parity for use in a field programmable gate array
CN101025996A (zh) * 2006-02-21 2007-08-29 三星电子株式会社 多端口半导体存储器件及其信号输入/输出方法
US7460431B1 (en) * 2005-10-03 2008-12-02 Altera Corporation Implementation of double data rate embedded memory in programmable devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306010A (ja) 1998-04-22 1999-11-05 Shinko Electric Co Ltd コンピュータ
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0814410A2 (en) * 1996-06-19 1997-12-29 Cirrus Logic, Inc. Dual port memories and systems and methods using the same
US6346825B1 (en) * 2000-10-06 2002-02-12 Xilinx, Inc. Block RAM with configurable data width and parity for use in a field programmable gate array
US7460431B1 (en) * 2005-10-03 2008-12-02 Altera Corporation Implementation of double data rate embedded memory in programmable devices
CN101025996A (zh) * 2006-02-21 2007-08-29 三星电子株式会社 多端口半导体存储器件及其信号输入/输出方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111666243A (zh) * 2019-03-05 2020-09-15 深圳市汇顶科技股份有限公司 一种调试设备、方法及存储介质
CN111666243B (zh) * 2019-03-05 2022-09-09 深圳市汇顶科技股份有限公司 一种调试设备、方法及存储介质

Also Published As

Publication number Publication date
US20100284223A1 (en) 2010-11-11
CN101882466B (zh) 2013-03-27
JP2010262698A (ja) 2010-11-18
US8254171B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
CN101882466B (zh) 非易失性半导体存储装置
US9471484B2 (en) Flash memory controller having dual mode pin-out
JP5226722B2 (ja) 記憶装置
US7890690B2 (en) System and method for dual-ported flash memory
CN101308698B (zh) 存储装置
CN102239524B (zh) 逻辑单元操作
US7831794B2 (en) Memory card and host device thereof
US20110060856A1 (en) Spi control device and method for accessing spi slave devices using the same
US20140122777A1 (en) Flash memory controller having multi mode pin-out
US20110264826A1 (en) Semiconductor memory device and control method for semiconductor memory device
US9442834B2 (en) Data management method, memory controller and memory storage device
CN103650054A (zh) 包含存储器系统控制器的设备和相关方法
CN103635969A (zh) 包含存储器系统控制器的设备和相关方法
JP2004528627A (ja) コンピュータ・バス・アーキテクチャ
CN101004936A (zh) 信息存储设备及其控制方法
CN100568159C (zh) 存储卡用输入输出装置及其控制方法
CN108255760A (zh) 一种多路i2c系统、及数据读写方法
CN108334225A (zh) 包含复位功能的面板驱动设备和面板驱动系统
JP2012043025A (ja) 記憶装置
US20110131369A1 (en) Logic device
WO2008093947A1 (en) Dual edge access nand flash memory
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN106920572B (zh) 存储器管理方法、存储器控制电路单元及存储器储存装置
CN211149251U (zh) 多路数据采集系统
US20100049903A1 (en) Recording system and data recording method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant